JPH0654344B2 - スキャンパス回路 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は集積回路内部の検査を行うために利用される
スキャンパス回路、特にその適用範囲を広げる改善に関
する。

［従来の技術］ 近年の半導体技術の発展は目覚ましいものがあり、ＬＳ
Ｉ等の集積度はますます大きくなり、１つのＬＳＩに搭
載される回路素子の数も増大している。このため、ＬＳ
Ｉ上に作られる回路はより大規模で複雑な機能を有する
ものとなってきている。

このようなＬＳＩにおける製品検査は、ＬＳＩ回路内部
を直接に観測・制御することが難しいめ、入力データ
（テストデータ）を入れてその出力値を観察することに
より行われるのが一般的である。すなわち、所定のテス
トデータに対する出力値が正常かどうかを調べることに
よって、故障の有無を推定している。しかし、回路が大
規模で複雑になると、このような製品検査のために必要
なテストデータの量が非常に多くなり、このテストデー
タの作成にかかる時間が増大するという問題点がある。
また、テストデータの量が多いので、検査にかかる時間
も長大になる。

そこで、このような問題点を解決し、ＬＳＩの検査を容
易にするために、通常動作時には必要のない検査用の回
路を追加したり、検査のために回路を変更すること等が
行われている。

一方、計算機援用設計（ＣＡＤ）の普及により、ユーザ
ー側でもＬＳＩの設計が可能となり、多数行われるよう
になってきている。このような場合、検査を容易とする
ための回路の追加や変更は、ユーザー側で行わなければ
ならない。しかし、検査を考慮した設計は非常に難し
く、工数もかかる。このため、ユーザー側で検査を考慮
した設計を行うことは簡単ではなく、これがＬＳＩ開発
のネックになっている。

従って、容易に検査が行え、かつそのための設計も自動
的に行える検査方式ができれば、設計変更、入力データ
の作成、製品検査等において効率ができるので、その利
用価値が非常に大きい。

ここで、ＬＳＩの検査が難しい第１の理由は、回路内部
のフリップフロップの値を外から直接観測したり設定す
ることが難しいからである。

そこで、このような問題点を解決するため、従来からス
キャンパス設計手法が使用されている。このスキャンパ
ス設計手法は、回路内の記憶回路であるフリップフロッ
プをシフトレジスタとしても使用できるように接続し、
検査用の経路を特別に設ける手法である。この手法によ
れば、フリップフロップをシフトレジスタとして使用す
ることによて、フリップフロップを所望の値にセットす
ることができ、またフリップフロップの値を外部に出力
することができる。更に、この手法によれば、検査容易
化のための回路設計を機械的に行うことができるという
効果も得られる。

この従来のスキャンパス回路について、第５図に基づい
て説明する。図において、フリップフロップ１０、１２
は論理回路１００内のものである。そして、このスキャ
ンパス回路においては、論理回路１００内のフリップフ
ロップ１０、１２をスイッチ１４、１６を介し直列に接
続する。

そこで、スイッチ１４、１６の切換えにより、フリップ
フロップを論理回路とは切り離しシフトレジスタとして
作用させることができる。

すなわち、検査時にモード制御信号によってスイッチ１
４、１６をオンすれば、フリップフロップ１０、１２は
直列接続され、シフトレジスタとなる。従って、スキャ
ン入力に応じて、シフト動作を行いながら、シフトレジ
スタ（フリップフロップ１０、１２）の出力を外部に出
力すること（スキャンアウト動作）ができる。そして、
これによりフリップフロップ１０、１２の値を調べるこ
とができる。また、シフト動作を行いながら、シフトレ
ジスタ（フリップフロップ１０、１２）に所定の値を入
力すること（スキャンイン動作）によって、回路内のフ
リップフロップの値を所定の値に設定することが可能に
なる。ここで、このフリップフロップ１０、１２に上述
のようなシフトレジスタとしての機能を発揮させるた
め、その動作は外部クロックからの入力信号によって制
御されている。

［発明が解決しようとする課題］ このように、スキャンパス設計手法はフリップフロップ
という記憶素子に着目して、その値を観測設定すること
によりＬＳＩの回路の検査を容易化する手法である。

ところが、このような従来のスキャンパス設計手法では
次のような問題がある。

（ａ）スキャンパス設計手法では回路内のフリップフロ
ップを通常の記憶回路としてだけでなく、検査時におけ
るスキャン用のシフトレジスタとしても使用する。この
ため、このスキャンパス設計手法を適用するフリップフ
ロップは外部のクロックに同期して動作するように設計
されていなければならない。

従って、外部クロックの信号に非同期のフリップフロッ
プを含む回路にはスキャンパス設計手法は適用すること
ができない。

（ｂ）フリップフロップの形でないループ回路、例えば
信号線の一部をフィードバックして信号線ループを構成
するようにしてできたループ回路等を含む回路やループ
を有しない組合せ回路等にはスキャンパス設計手法は適
用することができない。

このような外部クロック信号に非同期なフリップフロッ
プを含む回路やフリップフロップの形でないループ回路
等の回路は、決して特殊な回路ではなく、通常の回路設
計においてよく用いられる回路である。そこで、このよ
うな回路においても検査を容易とするための回路設計が
必要となる。

従来は、このような回路に対してもスキャンパス設計手
法が適用できるように人手によって回路変更を行ってい
る。しかし、これらの回路変更のための作業は、自動変
換で行うことはできず、人手で行われている。従って、
これらの回路にスキャンパス設計手法を適用するメリッ
トは非常に小さなものとなっている。

さらに、スキャンパス設計手法を適用できる回路におい
ても、次のような問題点がある。

すなわち、通常のフリップフロップをシフト機能を持つ
スキャン用のフリップフロップに変換すること自体は自
動変換システムによって行うことができる。しかし、記
憶機能だけでなく、シフト機能を持ったスキャン用フリ
ップフロップ回路の構造は一般にかなり複雑なものとな
ってしまう。従って、通常動作時の動作速度がスキャン
機能を持たないフリップフロップと比較して、低下する
という問題点があった。

発明の目的 この発明は、上述のような問題点を解決することを目的
としてなされたものであり、外部クロックに非同期のフ
リップフロップを用いた論理回路やフリップフロップを
用いていない論理回路にも適用可能なスキャンパス回路
を提供することを目的とする。

着眼点 従来のスキャンパス設計手法では、上述のようにフリッ
プフロップを対象としてスキャンイン、スキャンアウト
動作を行っている。そして、これが上述のようなスキャ
ンパス設計手法適用上の制約発生の原因となっている。

一方、フリップフロップは論理素子をループ状に接続し
た記憶回路である。本発明者はこの点に着目し、次のよ
うなことを考えた。すなわち、フリップフロップをルー
プ回路として見なして、検査時において、そのループを
途中で切離し、その両端の信号値を観測、設定できるよ
うにすれば、論理回路の検査を容易に行え、しかも上述
のスキャンパス設計手法を適用するための制約もなくな
る。

発明の概念 このように論理回路の信号線を切離し、信号線の両端に
おける信号値を観測、設定するスキャンパス回路は、次
のような機能を有することが必要である。

（ａ）通常動作時には、単なる信号線と等価となり、信
号値の流れに影響を与えないこと。

（ｂ）スキャン動作時に、信号線における信号値を観測
でき、その値を記憶できること。

（ｃ）スキャン動作時に、信号線における信号値を所定
の値に設定できること。

（ｄ）スキャンパス回路を相互に接続して１本の経路を
形成したとき、シフト動作によって外部から入力された
信号値をスキャンパス回路を取込むことができ、またシ
フト動作によってスキャンパス回路に記憶されている信
号値を外部に取出すことができること。

［課題を解決するための手段］ この発明に係るスキャンパス回路は、第１図に示すよう
に、一端が論理回路のデータを受入れるためのデータイ
ン信号線Dinに接続された第１のスイッチSW1と、この第
１のスイッチSW1の他端に一端が接続され、他端が論理
回路へデータを送り出すためのデータアウト信号線Dout
に接続された第２のスイッチSW2と、スキャン用データ
を入力するためのスキャンイン信号線Sinが入力端に接
続され、所定の制御信号PHIAに応じて入力されたデータ
を記憶する第１のラッチ回路Ｌ１と、この第１のラッチ
回路Ｌ１の出力端に一端が接続され他端がデータアウト
信号線Doutに接続された第３のスイッチSW3と、上記第
１のスイッチと第２のスイッチSW2の中間の接続部に入
力端が接続され、出力端がスキャンアウト信号線Soutに
接続され、所定の制御信号PHIBに応じて入力されたデー
タを記憶する第２のラッチ回路とＬ２とを有し、論理回
路の任意の場所に挿入して、使用できることを特徴とす
る。

このように、この発明によれば、３つのスイッチSW1、S
W2、SW3と２つのラッチ回路Ｌ１、Ｌ２を有機的に組合
せることにより、上述のような所望のスキャン動作及び
シフト動作を行え、論理回路内の所望の位置における信
号値の観測，設定を行うことができる。

［作用］ この発明に係るスキャンパス回路は、上述のような構成
を有し、次のように作用する。

すなわち、このスキャンパス回路は次の３つの動作モー
ドをもっており、それぞれについて以下に説明する。

（ａ）通常動作モード 第３のスイッチSW3をオフし、第１のスイッチSW1及び第
２のスイッチSW2をオンに設定する。このように設定す
れば、データイン信号線Dinからの信号は、そのままデ
ータアウト信号線Doutに出力されることいなる。すなわ
ち、この通常動作においては、データイン信号線Dinか
らデータアウト信号線Doutまでは１本の信号線と論理的
に等価となる。

（ｂ）スキャン動作モード スイッチSW2をオフに、他のスイッチSW1、SW3をオンに
設定する。そして、この状態におけるラッチ回路Ｌ２の
制御信号PHIBの１から０の変化によって論理回路の信号
線の一端に接続されるデータイン信号線Dinの信号値は
スイッチSW1を経由してラッチ回路Ｌ２に記憶される。
また、ラッチ回路Ｌ１に記憶されている信号値はスイッ
チSW3を経由してデータアウト信号線Doutに出力され、
論理回路の信号値がこの値に設定される。

（ｃ）シフト動作モード スイッチSW1をオフに、他のスイッチSW2、SW3をオンに
設定する。そして、この状態で制御信号PHIAの１から０
の変化で、スキャンイン信号線Sin信号値はラッチ回路
Ｌ１に記憶される。その後の制御信号PHIBの１から０の
変化でラッチ回路Ｌ１の出力値はスイッチSW3、SW2を経
由して、ラッチ回路Ｌ２に記憶され、スキャンアウト信
号線Soutより出力される。このようにして、ラッチ回路
Ｌ１、Ｌ２において記憶されている信号値のシフト動作
が達成される。

次に、この発明に係るスキャンパス回路を論理回路に組
込んで検査を行う場合について説明する。

論理回路の中で信号値の設定、観測を行いたい場所の信
号線を切断する。そして、スキャンパス回路のデータイ
ン信号線Dinを切断部の入力側に接続し、データアウト
信号線Doutを出力側に接続する。

そして、通常動作時は、上述の通常動作モードに設定し
ておく、これによってスキャンパス回路は単なる信号線
と論理的に等価となり、論理回路に対し何等影響を及ぼ
さない。

次に、検査を行う場合には、スキャンパス回路をシフト
動作させて、検査したい信号線に設定する信号値をスキ
ャンパス回路に取込む。次に、スキャン動作させ、取込
んだ信号値をデータアウト信号線Doutから入力し、論理
回路の信号線にこの信号値を設定する。そして、検査さ
れる論理回路の他の入力にも所定の信号値を設定する。

すると、検査される個所の信号線の信号値が回路動作に
よて定まり、この値がデータイン信号線Dinから取込ま
れ、本スキャンパス回路に記憶される。また、この時の
論理回路の出力値を観察しておく。次に、本スキャンパ
ス回路をシフト動作させて、本スキャンパス回路に取込
まれている信号値をスキャンアウト信号線Soutから出力
する。そして、このスキャンアウト信号線Soutの信号値
とそれ以外の論理回路の出力線の信号値と、あらかじめ
計算しておいた期待値を比較することによって論理回路
の故障の検査を行う。

［発明の効果］ この発明に係るスキャンパス回路によれば、従来のスキ
ャンパス回路のように外部クロックに同期するフリップ
フロップを含む回路でなくても検査対象とでき、また論
理回路の任意の個所に挿入して、検査を行うことができ
る。

従って、論理回路内の信号値の設定、観測が難しいた
め、検査が容易でなかった回路に対して、その回路内の
故障の有無を容易に検査することができる。また、この
発明のスキャンパス回路を組込む回路設計は非常に容易
であり、設計面での効果も非常に大きい。

［実施例］ 以下、この発明の実施例にかかるスキャンパス回路につ
いて、図面に基づいて説明する。

第１実施例 この発明の第１実施例について、第２図に基づいて説明
する。

第２図（Ａ）に示すように、この実施例は第１から第３
のスイッチとして、ＭＯＳトランジスタTr1、Tr2、Tr3
を使用している。すなわち、２つのＭＯＳトランジスタ
のスイッチTr1、Tr2を直列に接続し、両端をそれぞれデ
ータイン信号線Din、データアウト信号線Doutに接続し
ており、またスイッチTr3によって、ラッチ回路Ｌ１の
出力端Ｑとデータアウト信号線DOUTを接続している。。
このようにＭＯＳトランジスタを利用することによって
正確なスイッチングができるとともに、その製作が容易
となる。

そして、これとは別に２つのラッチ回路Ｌ１，Ｌ２を設
けている。第１のラッチ回路Ｌ１はその入力端Ｄにスキ
ャンイン信号線Sinを接続し、出力端Ｑを第３のＭＯＳ
トランジスタのスイッチTr3の一端に接続している。ま
た、スイッチTr3の他端はデータイン信号線Dinに接続さ
れている。

一方、第２のラッチ回路Ｌ２はその入力端Ｄにスイッチ
Tr1とTr2の中間点が接続され、出力端Ｑがスキャンアウ
ト信号線Soutに接続されている。そして、スイッチTr
1，Tr2，Tr3のゲート端子にはそれぞれ制御信号Ｃ１，
Ｃ２，Ｃ３の３つの信号が入力される。

第２図（Ｂ）に示されているのは、この発明にかかるス
キャンパス回路が適用される論理回路の一例であり、非
同期フリップフロップを含む回路の例である。この回路
は２つの入力信号Ｉ１及びＩ２を受入れ一定の状態の出
力ＯＵＴを出力するものである。そして、このフリップ
フロップは、３つのナンド回路CMP1，CMP2，CMP4と１つ
のインバータCMP3の４つの論理素子を有している。

入力信号Ｉ１はナンド回路CMP1の一端に入力され、この
ナンド回路CMP1の出力信号S1及び入力信号Ｉ２の２つが
ナンド回路CMP2に入力されている。そして、ナンド回路
CMP2の出力信号S2はインバータCMP3に反転された後、出
力信号S3としてナンド回路CMP4に入力される。

ここで、ナンド回路CMP4にはナンド回路CMP1の出力信号
S1も入力されている。そして、ナンド回路CMP4の出力信
号S4が出力信号OUT1として出力される。また、この出力
信号S4はナンド回路CMP1の他端に入力されている。従っ
て、入力信号Ｉ１及びＩ２の状態によって出力信号OUT1
の状態が決定される。

このような非同期フリップフロップを含む論理回路の検
査を行うために本発明のスキャンパス回路を組込んだ回
路を第２図（Ｃ）に示す。この例においては、スキャン
パス回路はナンド回路CMP1の出力端とナンド回路CMP2，
CMP4の入力端との間に挿入配置されている。

従って、ナンド回路CMP1の出力信号S1はスキャンパス回
路を介し信号S1′としてナンド回路CMP2及びCMP4に入力
される。

次に、この第２図（Ｃ）に記載した回路における動作に
ついて説明する。

まず、通常動作の場合は、制御信号Ｃ１，Ｃ２，Ｃ３，
をそれぞれＣ１＝１，Ｃ２＝１，Ｃ３＝０と設定する。
ところで、スイッチTr1，Tr2がオンされ、スイッチTr3
がオフされる。従って、この状態においては、ナンド回
路CMP1からの信号S1はスイッチTr1，Tr2を経由して、そ
のままナンド回路CMP2へ入力される。すなわち、この状
態においては、この回路はナンド回路CMP1とナンド回路
CMP2を結ぶ本の信号線と論理的に等価になる。

次に、スキャン動作について説明する。制御信号Ｃ１，
Ｃ２，Ｃ３をそれぞれＣ１＝１，Ｃ２＝０，Ｃ３＝１と
設定する。従って、スイッチTr1，Tr3がオンされ、スイ
ッチTr2がオフされる。このような状態において、ラッ
チ回路Ｌ２の動作制御信号PHIBを１から０に変化させる
と、この立ち下りで、データイン信号線Dinの信号値が
スイッチTr1を経由してラッチ回路Ｌ２に記憶される。
また、ラッチ回路Ｌ１の制御信号PHIAを１から０に変更
することにより、この立ち下りで、ラッチ回路Ｌ１の信
号値は、スイッチTr3を経由してデータアウト信号線Dou
tに出力される。このようにして論理回路の信号値をキ
ャンパス回路に記憶し、また、スキャンパス回路の信号
値を論理回路に設定することができる。

更に、これらラッチ回路Ｌ１，Ｌ２に記憶された設定値
を出力したり、このラッチ回路Ｌ１，Ｌ２に所定の値を
設定するシフト動作について説明する。このシフト動作
の場合は、制御信号Ｃ１，Ｃ２，Ｃ３をそれぞれＣ１＝
０，Ｃ２＝１，Ｃ３＝１と設定する。

従って、スイッチTr2，Tr3がオンされ、Tr1がオフされ
る。この状態において、ラッチ回路Ｌ１の制御信号PHIA
を１から０に変化させると、この立ち下りにおいて、ス
キャンイン信号線Sinが、ラッチ回路Ｌ１に記憶され
る。その後、ラッチ回路Ｌ２の制御信号であるPHIBを１
から０に変化させると、ラッチ回路Ｌ１の出力値はスイ
ッチTr3，Tr2を経由して、ラッチ回路Ｌ２に記憶され、
Sout信号線に出力される。この機能によって、このよう
にスイッチTr2，Tr3をオンし、スイッチTr1をオフした
状態においては、各ラッチ回路Ｌ１，Ｌ２に記憶されて
いる信号値がスキャンアウト信号線Soutから順次出力さ
れることとなる。

従って、この発明にかかるスキャンパス回路を複数直列
接続すれば、これらに記憶されている信号値が順次出力
されることとなる。

また、スキャンアウト信号線Sinより所定の信号を順次
入力すれば、各スキャンパス回路のラッチ回路Ｌ１，Ｌ
２に所定の値を入力することができる。

次に、この第２図（Ｃ）の回路における検査について説
明する。

まず、この回路において、信号S1の信号値が１に固定す
るという故障を仮定してその場合の検査の方法について
説明する。

この検査をするためには、信号S1を０に設定するように
入力信号を設定し、そのときの出力を外部で観察できる
ように、必要な信号値を設定する必要がある。

そこで、入力信号Ｉ１を１に設定する。

次に、信号S1′を０に設定するため、スキャンイン信号
Sin＝０と設定してシフト動作を行う。具体的には、各
スイッチの制御信号Ｃ１＝０，Ｃ２＝１，Ｃ３＝１とし
た状態でラッチ回路Ｌ１の制御信号PHIAを１から０に変
化させる。これによって、ラッチ回路Ｌ１に、スキャン
イン信号Sinの信号値０が取込まれる。従って、信号S
1′に０が出力される。

信号S1′に０が出力されるとこの信号値はナンド回路CM
P4の一端に入力される。ナンド回路CMp4は、一方に入力
端に０が供給されればその出力信号S4は１となる。従っ
て、ナンド回路CMP1の２つの入力端には入力信号Ｉ１お
よび信号S4として、両者とも１の信号が入力されること
となる。従って、ナンド回路CMP1が正常に動作している
場合には、その出力信号S1は０にならなければならな
い。

そこで、このナンド回路CMP1の出力信号S1を観測するに
は、次のようなスキャン動作を行う。まず、スイッチTr
1，Tr2，Tr3の制御信号をＣ＝１，Ｃ＝０，Ｃ＝１に設
定する。そして、ラッチ回路Ｌ１の制御信号PHIBを１か
ら０に変化させる。これによって、ナンド回路CMP1の出
力信号S1はスイッチTr1を介しラッチ回路Ｌ２に取り込
まれ、Sout信号線に出力される。

このときのSout信号線の信号値を観測することによって
信号S1が１に固定するという故障を検査することができ
る。すなわち、信号S1の信号値が０であれば正常、１で
あれば故障である。

次に、別の故障、すなわち、信号S4の信号値が１に固定
する故障を仮定した場合について説明する。

この場合には、ナンド回路CMP4の出力が０になるように
必要な信号値を設定する。こうすれば、信号S4の値は出
力信号OUTとして観測できる。

このためには、まず入力信号Ｉ２を１に設定する。次
に、信号S1′を１に設定するため信号線Sinの信号値を
１としてシフト動作を行う。具体的には、スイッチTr1
をオフし、スイッチTr2及びTr3をオンとして、ラッチ回
路Ｌ１の制御信号PHIAを１から０に変化させる。これに
よって、ラッチ回路Ｌ１にSin信号線が取込まれ、この
信号値１がスイッチTr3を介し信号S1′として出力され
る。すなわち、信号S1′が１に設定される。

このようにして信号S1′が１に設定され入力信号Ｉ２が
１に設定されるとナンド回路CMP2の出力信号S2は０とな
る。この信号S2はインバータCMP3によって反転され信号
S3としては１としてナンド回路CMP4に供給される。一
方、ナンド回路CMP4のもう一方の入力端には信号S1′と
して１が供給されるため、ナンド回路CMP4の出力は０と
ならなければならない。

従って、この状態において出力信号OUT１の信号値を観
測し、この信号値が０であれば正常、１であれば故障で
ある。

第２実施例 次に、この発明にかかるスキャンパス回路の第２実施例
ついて、第３図に基づいて説明する。

この例において特徴的なことは、２つのインバータＮ
１，Ｎ２を備えていることである。

すなわち、データイン信号線DinとスイッチTr1の間には
インバータＮ１が挿入されており、スイッチTr2と信号
線Doutとの間にはインバータＮ２が挿入配置されてい
る。このようにインバータＮ１，Ｎ２を挿入することに
よって信号を増幅することができるので、長い信号線を
経た信号を信号線Dinに入力する場合や信号線Doutの先
に長い信号線や多くの素子を接続した場合にも高速に動
作させることができる。また、この例では、ラッチ回路
Ｌ１、Ｌ２の出力として、反転出力を使用している。
このほかの構成については、上述の第１実施例と同様で
あり、またその動作も同一である。

第３図（Ｂ）にフリップフロップではないループを含む
回路を示す。すなわち、入力信号Ｉ１はノア回路CMP1の
一端に入力される。そして、このノア回路CMP1の出力信
号S1はインバータCMP2を介し信号S2としてナンド回路CM
P3一入力端に入力される。このナンド回路CMP3の他の入
力端には入力信号Ｉ２が入力されており、ナンド回路CM
P3の他の入力端には入力信号Ｉ２が入力されており、ナ
ンド回路CMP3の出力信号S3はナンド回路CMP4の１入力端
に入力されている。また、このナンド回路CMP4の他の入
力端には入力信号Ｉ３が入力される。そして、このナン
ド回路CMP4の出力信号S4が出力信号を１として出力され
ると共に、上述のノア回路CMP1の他の入力端に入力され
ている。

このような回路においては、フリップフロップを対象と
した従来のスキャンパス設計手法が適用できない。しか
し、本発明にかかるスキャンパス回路は、このようなフ
リップフロップではないループを含む回路に対しても好
適に適用することができる。

第３図（Ｃ）に、第３図（Ａ）のスキャンパス回路を第
３図（Ｂ）の回路に組み込んだ例を示す。この例におい
ては、ノア回路CMP1とインバータCMP2の間にスキャンパ
ス回路を組み込んでいる。したがって、ノア回路CMP1の
出力信号S1は、スキャンパス回路を介し、信号S1′とし
て反転器CMP2に入力される。なお、この例においてはラ
ッチ回路の出力端として出力端が利用されている。

ここで、この第３図（Ｃ）の回路の信号S1の信号値が０
に固定するという故障を仮定して、その場合の検査の方
法について説明する。

ノア回路CMP1の出力を１に設定し、その時の信号S1の信
号値を外部で観測できるように必要な信号値を設定す
る。まず、入力信号Ｉ１，Ｉ２，Ｉ３としてＩ１＝０，
Ｉ２＝０，Ｉ３＝１と設定する。すると、ナンド回路CM
P3に入力信号Ｉ２として０が供給されるため、この出力
信号S3はその信号値が１となる。そこで、ナンド回路CM
P4の入力は、両者とも１となり、その出力信号S4は１と
なる。したがって、ノア回路CMP1の入力信号は両者とも
０となり、その出力信号S1は１に設定される。

次に、実施例１と同様なスキャン動作を行い、S1の値を
観測する。すなわち、スキャンイン信号線のSin信号値S
1＝１として、スイッチTr1をオフ、スイッチTr2、スイ
ッチTr3をオンとし、シフト動作を行う。これによっ
て、信号S1′として１が出力される。次に、スイッチTr
1をオン、スイッチTr2をオフ、スイッチTr3をオンとし
てスキャン動作を行う。これによって、ノア回路CMP1の
出力信号S1がラッチ回路Ｌ２に取り込まれ、信号線Sout
にS1の信号を出力することができる。したがって、この
信号線Soutにおける信号値を観測することによってS1の
故障を検査することができる。すなわち、S1の信号値が
１であれば正常、０であれば故障である。

次に、信号S3の信号値が１に固定する故障を仮定したと
きの検査について説明する。信号S3を０に設定するのに
必要な信号値を設定する。

このために、入力信号Ｉ２＝１，Ｉ３＝１と設定する。

次に、信号S1′を０に設定するため、Sin信号線信号Sin
＝０として第１実施例の場合と同様のシフト動作を行
う。これによってラッチ回路Ｌ１にSin信号の値０が取
り込まれ、信号S1′として０の信号値が出力される。

このため、インバータCMP2の出力信号S2はその信号値が
１となり、ナンド回路CMP3の出力値は０になるはずであ
る。

したがって、ナンド回路CMP4の出力信号であるS4をＯＵ
Ｔ信号線を観察すれば、ナンド回路CMP3の故障を検査す
ることができる。すなわち、出力信号OUTの信号値が１
であれば正常、０であれば故障である。

第３実施例 次に、この発明にかかるスキャンパス回路の第３実施例
について第４図に基づいて説明する。

第４（Ａ）に示すように、この例においてはラッチ回路
Ｌ１，Ｌ２をＭＯＳトランジスタからなるスイッチTr
4，Tr5とインバータＮ３，Ｎ４というダイナミックな記
憶回路によって構成している。このようにラッチ回路を
ダイナミックな回路として構成することによって、回路
を検査容易化するために生じる素子数の増加を抑制する
ことができる。尚、この実施例のラッチ回路以外の部分
については、その構成は第２実施例のものと同一であ
る。

第４図Ｂにループを含まない組み合わせ回路の一例を示
す。この組み合わせ回路は、入力信号として、Ｉ１から
Ｉ８の８つの信号があり、Ｉ１，Ｉ２はアンド回路CMP1
に、Ｉ３，Ｉ４はアンド回路CMP3に、Ｉ５，Ｉ６はアン
ド回路CMP5に、Ｉ７，Ｉ８はアンド回路CMP7にそれぞれ
入力される。そして、アンド回路CMP1とCMP3の出力はア
ンド回路CMP2に入力され、アンド回路CMP5とアンド回路
CMP7の出力はアンド回路CMP6に入力される。アンド回路
CMP2とCMP6の出力はアンド回路CMP4に入力され、その出
力信号S1はインバータCMP8を介し出力信号を１として出
力される。すなわち、この組み合わせ回路はアンド回路
を３段階に配列したものである。このような回路におい
ては、フリップフロップを前提とする従来のスキャンパ
ス回路は適用できない。しかし、本発明のスキャンパス
回路はこのような回路に対しても適用することができ
る。

すなわち、第４図（Ｂ）の組み合わせ回路に第４図
（Ａ）のスキャンパス回路を組み合わせたものが、第４
図（Ｃ）の回路である。この例においては、スキャンパ
ス回路は、アンド回路CMP4とインバータCMP8の間に挿入
配置されている。したがって、アンド回路CMP4の出力信
号S1はスキャンパス回路を介し信号S1′としてインバー
タCMP8に入力される。

この第４図（Ｃ）の組み合わせ回路において、信号S1の
信号値が０に固定するという故障を仮定して、その場合
の検査の方法について説明する。

まず、本発明の回路を使用しない場合の検査について説
明する。この場合、アンド回路CMP4の出力が１になるよ
うに入力信号Ｉ１，Ｉ２，Ｉ３，Ｉ４，Ｉ５，Ｉ６，Ｉ
７，Ｉ８の８個の信号を全て１に設定する。このように
すれば、信号S1は１となり、出力信号OUTは０になる筈
である。したがって、出力信号OUTを観測し、その信号
値が０ならば正常、１ならば故障である。次に、本発明
の回路を使用した第４図（Ｃ）の回路における検査につ
いて説明する。この場合信号S1′を１に設定して、出力
信号OUTの信号値を観察すれば、検査が行われる。この
ように信号S1′を１に設定するには、スキャンイン信号
SinをSin＝１とする。そして、上述の実施例の場合と同
様に、シフト動作を実行する。これによって、信号S1′
が１に設定される。したがって、出力信号OUTの信号値
を観測し、この信号値が０ならば正常、１ならば故障で
ある。このようにこの発明におけるスキャンパス回路は
組み合わせ回路の場合でも任意の場所に挿入して使用す
ることができ、検査のために観測設定する必要なる信号
線の数を減少させ、検査を簡単にできるという効果を有
する。

【図面の簡単な説明】

第１図はこの発明に係るスキャンパス回路を示すブロッ
ク図、 第２図（Ａ）は第１実施例の回路を示すブロック図、 第２図（Ｂ）は非同期フリップフロップを含む回路例を
示すブロック図、 第２図（Ｃ）は第１実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、 第３図（Ａ）は第２実施例の回路を示すブロック図、 第３図（Ｂ）はフリップフロップではないループを含む
回路例を示すブロック図、 第３図（Ｃ）は第２実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、 第４図（Ａ）は第３実施例の回路を示すブロック図、 第４図（Ｂ）は組み合わせの回路の一例を示すブロック
図、 第４図（Ｃ）は第３実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、 第５図は従来のスキャンパス回路の一例を示すブロック
図である。 Din…データイン信号線 Dout…データアウト信号線 Sin…スキャンイン信号線 Sout…スキャンアウト信号線 SW1,SW2,SW3、Tr1、Tr2、Tr3…スイッチ Ｌ１、Ｌ２…ラッチ回路 PHIA,PHIB…制御信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】集積回路内部の論理回路の検査を行うため
   のスキャンパス回路において、 一端が論理回路のデータを受入れるためのデータイン信
   号線に接続された第１のスイッチと、 この第１のスイッチの他端に一端が接続され、他端が論
   理回路へデータを送り出すためのデータアウト信号線に
   接続された第２のスイッチと、 スキャン用データを入力するためのスキャンイン信号線
   が入力端に接続され、所定の制御信号に応じて入力され
   たデータを記憶する第１のラッチ回路と、 この第１のラッチ回路の出力端に一端が接続され他端が
   データアウト信号線に接続された第３のスイッチと、 上記第１のスイッチと第２のスイッチの中間の接続部に
   入力端が接続され、出力端がスキャンアウト信号線に接
   続され、所定の制御信号に応じて入力されたデータを記
   憶する第２のラッチ回路と、 を有し、 論理回路の任意の場所に挿入して、使用できることを特
   徴とするスキャンパス回路。