JPH0273173A - スキャンパス回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は集積回路内部の検査を行うために利用される
スキャンパス回路、特にその適用範囲を広げる改善に関
する。

［従来の技術］ 近年の半導体技術の発展は目覚ましいものがあり、ＬＳ
Ｉ等の集積度はますます大きくなり、１つのＬＳＩに搭
載される回路素子の数も増大している。このため、ＬＳ
Ｉ上に作られる回路はより大規模で複雑な機能を有する
ものとなってきている。

このようなＬＳＩにおける製品検査は、ＬＳＩ回路内部
を直接に観測・制御することが難しいため、入力データ
（テストデータ）を入れてその出力値を観察することに
より行われるのが一般的である。すなわち、所定のテス
トデータに対する出力値が正常かどうかを調べることに
よって、故障の有無を推定している。しかし、回路が大
規模で複雑になると、このような製品検査のために必要
なテストデータの量が非常に多くなり、このテストデー
タの作成にかかる時間が増大するという問題点がある。

また、テストデータの量が多いので、検査にかかる時間
も長大になる。

そこで、このような問題点を解決し、ＬＳＩの検査を容
易にするために、通常動作時には必要のない検査用の回
路を追加したり、検査のために回路を変更すること等が
行われている。

一方、計算機援用設計（ＣＡＤ）の普及により、ユーザ
ー側でもＬＳＩの設計が可能となり、多数行われるよう
になってきている。このような場合、検査を容易とする
ための回路の追加や変更は、ユザー側で行わなければな
らない。しかし、検査を考慮した設計は非常に難しく、
工数もかかる。

このため、ユーザー側で検査を考慮した設計を行うこと
は簡単ではなく、これがＬＳＩ開発のネックになってい
る。

従って、容易に検査が行え、かつそのための設計も自動
的に行える検査方式ができれば、設計変更、入力データ
の作成、製品検査等において効率ができるので、その利
用価値が非常に大きい。

ここで、ＬＳＩの検査が難しい第１の理由は、回路内部
のフリップフロップの値を外から直接観測したり設定す
ることが難しいからである。

そこで、このような問題点を解決するため、従来からス
キャンパス設計手法が使用されている。

このスキャンパス設計手法は、回路内の記憶回路である
フリップフロップをシフトレジスタとしても使用できる
ように接続し、検査用の経路を特別に設ける手法である
。この手法によれば、フリップフロップをシフトレジス
タとして使用することによって、フリップフロップを所
望の値にセットすることができ、またフリップフロップ
の値を外部に出力することができる。更に、この手法に
よれば、検査容易化のための回路設計を機械的に行うこ
とができるという効果も得られる。

この従来のスキャンパス回路について、第５図に基づい
て説明する。図において、フリップフロップ１０．１２
は論理回路１００内のものである。

そして、このスキャンパス回路においては、論理回路１
００内のフリップフロップ１０，１２をスイッチ１４．
１６を介し直列に接続する。

そこで、スイッチ１４．１６の切換えにより、フリップ
フロップを論理回路とは切り離しシフトレジスタとして
作用させることができる。

すなわち、検査時にモード制御信号によってスイッチ１
４．１６をオンすれば、フリップフロップ１０．１２は
直列接続され、シフトレジスタとなる。従って、スキャ
ン入力に応じて、シフト動作を行いながら、シフトレジ
スタ（フリップフロップ１０，１２）の出力を外部に出
力すること（スキャンアウト動作）ができる。そして、
これによりフリップフロップ１０，１２の値を調べるこ
とができる。また、シフト動作を行いながら、シフトレ
ジスタ（プリップフロップ１０，１２）に所定の値を入
力すること（スキャンイン動作）によって、回路内のフ
リップフロップの値を所定の値に設定することが可能に
なる。ここで、このフリップフロップ１０，１２に上述
のようなシフトレジスタとしての機能を発揮させるため
、その動作は外部クロックからの入力信号によって制御
されている。

［発明が解決しようとする課題］ このように、スキャンパス設計手法はフリップフロップ
という記憶素子に着目して、その値を観測設定すること
によりＬＳＩの回路の検査を容易化する手法である。

ところが、このような従来のスキャンパス設計手法では
次のような問題がある。

（ａ）スキャンパス設計手法では回路内のフリップフロ
ップを通常の記憶回路としてだけでなく、検査時におけ
るスキャン用のシフトレジスタとしても使用する。この
ため、このスキャンパス設計手法を適用するフリップフ
ロップは外部のクロックに同期して動作するように設計
されていなければならない。

従って、外部クロックの信号に非同期のフリップフロッ
プを含む回路にはスキャンパス設計手法は適用すること
ができない。

（ｂ）フリップフロップの形でないループ回路、例えば
信号線の一部をフィードバックして信号線ループを構成
するようにしてできたループ回路等を含む回路やループ
を有しない組合せ回路等にはスキャンパス設計手法は適
用することができない。

このような外部クロンク信号に非同期なフリップフロッ
プを含む回路やフリップフロップの形でないループ回路
等の回路は、決して特殊な回路ではなく、通常の回路設
計においてよく用いられる回路である。そこで、このよ
うな回路においても検査を容易とするための回路設計が
必要となる。

従来は、このような回路に対してもスキャンパス設計手
法が適用できるように人手によって回路変更を行ってい
る。しかし、これらの回路変更のだめの作業は、自動変
換で行うことはできず、人手で行われている。従って、
これらの回路にスキャンパス設計手法を適用するメリッ
トは非常に小さなものとなっている。

さらに、スキャンパス設計手法を適用できる回路におい
ても、次のような問題点がある。

すなわち、通常のフリップフロップをシフト機能を持つ
スキャン用のフリップフロップに変換すること自体は自
動変換システムによって行うことができる。しかし、記
憶機能だけでなく、シフト機能を持ったスキャン用フリ
ップフロップ回路の構造は一般にかなり複雑なものとな
ってしまう。

従って、通常動作時の動作速度がスキャン機能を持たな
いフリップフロップと比較して、低下するという問題点
があった。

発明の目的 この発明は、上述のような問題点を解決することを目的
としてなされたものであり、外部クロックに非同期のフ
リップフロップを用いた論理回路やフリップフロップを
用いていない論理回路にも適用可能なスキャンパス回路
を提供することを目的とする。

着眼点 従来のスキャンパス設計手法では、上述のようにフリッ
プフロップを対象としてスキャンイン、スキャンアウト
動作を行っている。そして、これが上述のようなスキャ
ンパス設計手法適用上の制約発生の原因となっている。

一方、フリップフロップは論理素子をループ状に接続し
た記憶回路である。本発明者はこの点に着目し、次のよ
うなことを考えた。すなわち、フリップフロップをルー
プ回路と見なして、検査時において、そのループを途中
で切離し、その両端の信号値を観測、設定できるように
すれば、論理回路の検査を容易に行え、しかも上述のス
キャンパス設計手法を適用するための制約もなくなる。

発明の概念 このように論理回路の信号線を切離し、信号線の両端に
おける信号値を観測、設定するスキャンパス回路は、次
のような機能を有することが必要である。

（ａ）通常動作時には、単なる信号線と等価となり、信
号値の流れに影響を与えないこと。

（ｂ）スキャン動作時に、信号線における信号値を観測
でき、その値を記憶できること。

（ｃ）スキャン動作時に、信号線における信号値を所定
の値に設定できること。

（ｄ）スキャンパス回路を相互に接続して１本の経路を
形成したとき、シフト動作によって外部から入力された
信号値をスキャンパス回路に取込むことができ、またシ
フト動作によってスキャンパス回路に記憶されている信
号値を外部に取出すことができること。

［課題を解決するための手段］ この発明に係るスキャンパス回路は、第１図に示すよう
に、一端が論理回路のデータを受入れるだめのデータイ
ン信号線Ｄｉｎに接続された第１のスイッチＳｖ１　と
、この第１のスイッチＳｖ１の他端に一端が接続され、
他端が論理回路へデータを送り出すためのデータアウト
信号線Ｄ　ｏｕｔに接続された第２のスイッチＳＷ２と
、スキャン用データを入力するためのスキャンイン信号
線Ｓｉｎが入力端に接続され、所定の制御信号ＰＩＩＩ
Ａに応じて入力されたデータを記憶する第１のラッチ回
路Ｌ１と、この′：ｊＳｌのラッチ回路Ｌ１の出力端に
一端が接続され他端がデータアウト信号線Ｄ　ｏｕｔに
接続された第３のスイッチＳＷ３と、上記第１のスイッ
チと第２のスイッチＳＷ２の中間の接続部に入力端が接
続され、出力端がスキャンアウト信号線Ｓ　ｏｕｔに接
続され、所定の制御信号円１１Ｂに応じて入力されたデ
ータを記憶する第２のラッチ回路Ｌ２とを有し、論理回
路の任意の場所に挿入して、使用できることを特徴とす
る。

このように、この発明によれば、３つのスイッチＳＷＩ
　、Ｓｎ２　、Ｓｎ２と２つのラッチ回路Ｌ１、Ｌ２を
有機的に組合せることにより、上述のような所望のスキ
ャン動作及びシフト動作を行え、論理回路内の所望の位
置における信号値の観測、設定を行うことできる。

［作用］ この発明に係るスキャンバス回路は、上述のような構成
を有し、次のように作用する。

すなわち、このスキャンバス回路は次の３つの動作モー
ドをもっており、それぞれについて以下に説明する。

（ａ）通常動作モード 第３のスイッチＳν３をオフし、第１のスイッチＳＷＩ
及び第２のスイッチＳＶ２をオンに設定する。

このように設定すれば、データイン信号線Ｄｉｎからの
信号は、そのままデータアウト信号線Ｄ　ｏｕｌに出力
されることになる。すなわち、この通常動作においては
、データイン信号線Ｄｉｎからデータアウト信号線Ｄｏ
ｕｔまでは１本の信号線と論理的に等価となる。

（ｂ）スキャン動作モード スイッチＳＷ２ををオフに、他のスイッチＳｗ１、Ｓｎ
２をオンに設定する。そして、この状態におけるラッチ
回路Ｌ２の制御信号ＰＨＩＢの１からＯの変化によって
論理回路の信号線の一端に接続されるデータイン信号線
Ｄｉｎの信号値はスイッチＳＷＩを経由してラッチ回路
Ｌ２に記憶される。また、ラッチ回路Ｌ１に記憶されて
いる信号値はスイッチＳＷ３を経由してデータアウト信
号線Ｄｏｕｔに出力され、論理回路の信号値がこの値に
設定される。

（ｃ）シフト動作モード スイッチＳｔ／Ｉをオフに、他のスイッチＳＷ２、Ｓν
３をオンに設定する。そして、この状態で制御信号ＰＩ
ＩＩＡの１からＯの変化で、スキャンイン信号線Ｓｉｎ
の信号値はラッチ回路Ｌｌに記憶される。

その後の制御信号円１１Ｂの１からＯの変化でラッチ回
路Ｌｌの出力値はスイッチＳＷ３　、Ｓｎ２を経由して
、ラッチ回路Ｌ２に記憶され、スキャンアウト信号線Ｓ
　ｏｕｔより出力される。このようにして、ラッチ回路
ＬＬ、Ｌ２において記憶されている信号値のシフト動作
が達成される。

次に、この発明に係るスキャンバス回路を論理回路に組
込んで検査を行う場合について説明する。

論理回路の中で信号値の設定、観測を行いたい場所の信
号線を切断する。そして、スキャンバス回路のデータイ
ン信号線Ｄｉｎを切断部の入力側に接続し、データアウ
ト信号線Ｄｏｕｔを出力側に接続する。

そして、通常動作時は、上述の通常動作モードに設定し
ておく、これによってスキャンバス回路は単なる信号線
と論理的に等価となり、論理回路に対し同等影響を及ぼ
さない。

次に、検査を行う場合には、スキャンバス回路をシフト
動作させて、検査したい信号線に設定する信号値をスキ
ャンバス回路に取込む。次に、スキャン動作させ、取込
んだ信号値をデータアウト信号線Ｄ　ｏｕｔから出力し
、論理回路の信号線にこの信号値を設定する。そして、
検査される論理回路の他の入力にも所定の信号値を設定
する。

すると、検査される個所の信号線の信号値が回路動作に
よって定まり、この値がデータイン信号線Ｄｉｎから取
込まれ、本スキャンバス回路に記憶される。また、この
時の論理回路の出力値を観察しておく。次に、本スキャ
ンバス回路をシフト動作させて、本スキャンバス回路に
取込まれている信号値をスキャンアウト信号線Ｓ　ｏｕ
ｔから出力する。そして、このスキャンアウト信号線Ｓ
　ｏｕｔの信号値とそれ以外の論理回路の出力線の信号
値と、あらかじめ計算しておいた期待値を比較すること
によって論理回路の故障の検査を行う。

［発明の効果コ この発明に係るスキャバス回路によれば、従来のスキャ
ンパス回路のように外部クロックに同期するフリツプフ
ロツプを含む回路でなくても検査対象とでき、また論理
回路の任意の個所に挿入して、検査を行うことができる
。

従って、論理回路内の信号値の設定、観測が難しいため
、検査が容易でなかった回路に対して、その回路内の故
障の有無を容易に検査することができる。また、この発
明のスキャンバズ回路を組込む回路設計は非常に容易で
あり、設計面での効果も非常に大きい。

［実施例］ 以下、この発明の実施例にかかるスキャンパス回路につ
いて、図面に基づいて説明する。

第１実施例 この発明の第１実施例について、第２図に基づいて説明
する。

第２図（Ａ）に示すように、この実施例は第１から第３
のスイッチとして、ＭＯＳトランジスタＴｒｌ、Ｔｒ２
、Ｔｒ３を使用している。すなわち、２つのＭＯ３＋−
ランジスタのスイッチＴ　ｒＬ　Ｔ　ｒ２を直列に接続
し、両端をそれぞれデータイン信号線Ｄｉｎ　　　　デ
ータアウト信号線Ｄ　ｏｕｔに接続しており、またスイ
ッチＴｒ３によって、ラッチ回路Ｌ１の出力端Ｑとデー
タアウト信号線Ｄ　ＯＵＴを接続している。。このよう
にＭＯＳトランジスタを利用することによって正確なス
イッチングができるとともに、その製作が容易となる。

そして、これとは別に２つのラッチ回路Ｌｌ。

Ｌ２を設けている。第１のラッチ回路Ｌ１はその入力端
りにスキャンイン信号線Ｓｉｎを接続し、出力端Ｑを第
３のＭＯＳトランジスタのスイッチＴｒ３の一端に接続
している。また、スイッチＴｒ３の他端はデータイン信
号線Ｄｉｎに接続されている。

一方、第２のラッチ回路Ｌ２はその入力端りにスイッチ
ＴｒｉとＴｒ２の中間点が接続され、出力端Ｑがスキャ
ンアウト信号線Ｓ　ｏｕｔに接続されている。そして、
スイッチＴ　ｒｌ、　　Ｔ　ｒ２．　　Ｔ　ｒ３のゲー
ト端子にはそれぞれ制御信号ＣＩ、Ｃ２，Ｃ３の３つの
信号が入力される。

第２図（Ｂ）に示されているのは、この発明にかかるス
キャンパス回路が適用される論理回路の一例であり、非
同期フリップフロップを含む回路の例である。この回路
は２つの入力信号■１及び工２を受は入れ一定の状態の
出力ＯＵＴを出力するものである。そして、このフリッ
プフロップは、３つのナンド回路ＣＭＰＩ、　ＣＭＰ２
．０ＭＰ４と１つのインバータＣＭＰ３の４つの論理素
子を有している。

入力信号Ｉｔはナンド回路ＣＭＰＩの一端に入力され、
このナンド回路ＣＭＰＩの出力信号Ｓ１及び入力信号Ｉ
２の２つがナンド回路ＣＭＰ２に入力されている。

そして、ナンド回路ＣＭＰ２の出力信号Ｓ２はインバー
タＣＭＰ３に反転された後、出力信号Ｓ３としてナンド
回路ＣＭＰ４に入力される。

ここで、ナンド回路Ｃ）ｌＰ４にはナンド回路ＣＭＰＩ
の出力信号Ｓ１も入力されている。そして、ナンド回路
ＣＭＰ４の出力信号Ｓ４が出力信号０ＵＴＩとして出力
される。また、この出力信号Ｓ４はナンド回路ＣＭＰＩ
の他端に入力されている。従って、入力信号！■及びＩ
２の状態によって出力信号０ＵＴＩの状態が決定される
。

このような非同期フリップフロップを含む論理回路の検
査を行うために本発明のスキャンパス回路を組込んだ回
路を第２図（Ｃ）に示す。この例においては、スキャン
パス回路はナンド回路ＣＭＰＩの出力端とナンド回路Ｃ
ＭＰ２．　ＣＭＰ４の入力端との間に挿入配置されてい
る。

従って、ナンド回路ＣＭＰＩの出力信号Ｓｌはスキャン
パス回路を介し信号Ｓｌ−としてナンド回路ＣＭＰ２及
びＣＭＰ４に入力される。

次に、この第２図（Ｃ）に記載した回路における動作に
ついて説明する。

まず、通常動作の場合は、制御信号Ｃ１，Ｃ２Ｃ５，を
それぞれＣｌ−１，Ｃ２−’１．Ｃ３−０と設定する。

ところで、スイッチＴｒｉ、　Ｔｒ２がオンされ、スイ
ッチＴｒ３がオフされる。従って、この状態においては
、ナンド回路ＣＭＰＩからの信号Ｓ１はスイッチＴ　ｒ
ｌ、　Ｔ　ｒ２を経由して、そのままナンド回路ＣＭＰ
２へ入力される。すなわち、この状態においては、この
回路はナンド回路ＣＭＰＩとナンド回路ＣＭＰ２を結ぶ
本の信号線と論理的に等価になる。

次に、スキャン動作について説明する。制御信号ＣＩ、
Ｃ２，Ｃ３をそれぞれＣｌ−１，Ｃ２−０、Ｃ３−１と
設定する。従って、スイッチＴ「１゜Ｔｒ３がオンされ
、スイッチＴｒ２がオフされる。このような状態におい
て、ラッチ回路Ｌ２の動作制御信号用１１Ｂを１からＯ
に変化させると、この立ち下りで、データイン信号線Ｄ
ｉｎの信号値がスイッチＴｒｉを経由してラッチ回路Ｌ
２に記憶される。

また、ラッチ回路ＬＬの制御信号内ＩＩＡを１から０に
変更することにより、この立ち下りで、ラッチ回路ＬＬ
の信号値は、スイッチＴｒ３を経由してデータアウト信
号線Ｄ　Ｏｕｔに出力される。このようにして論理回路
の信号値をキャンパス回路に記憶し、また、スキャンパ
ス回路の信号値を論理回路に設定することができる。

更に、これらラッチ回路Ｌｌ、Ｌ２に記憶された設定値
を出力したり、このラッチ回路Ｌｌ。

Ｌ２に所定の値を設定するシフト動作について説明する
。このシフト動作の場合は、制御信号Ｃ１゜Ｃ２，Ｃ３
をそれぞれＣｌ−０，Ｃ２−１，Ｃ３＝１と設定する。

従って、スイッチＴｒ２．　　’ｒｒ３がオンされ、Ｔ
ｒｉがオフされる。この状態において、ラッチ回路Ｌｌ
の制御信号内＋１Ａを１から０に変化させると、この立
ち下りにおいて、スキャンイン信号線Ｓｉｎが、ラッチ
回路Ｌ１に記憶される。その後、ラッチ回路Ｌ２の制御
信号である円ＪＩＢを１からＯに変化させると、ラッチ
回路Ｌ１の出力値はスイッチＴ　ｒ３゜Ｔｒ２を経由し
て、ラッチ回路Ｌ２に記憶され、Ｓ　ｏｕｔ信号線に出
力される。この機能によって、このようにスイッチＴ　
ｒ２．　Ｔ　ｒ３をオンし、スイッチＴｒｉをオフした
状態においては、各ラッチ回路Ｌｌ、Ｌ２に記憶されて
いる信号値がスキャンアウト信号線Ｓ　ｏｕｔから順次
出力されることとなる。

従って、この発明にかかるスキャンパス回路を複数直列
接続すれば、これらに記憶されている信号値が順次出力
されることとなる。

また、スキャンアウト信号線Ｓｉｎより所定の信号を順
次入力すれば、各スキャンパス回路のラッチ回路Ｌｌ、
Ｌ２に所定の値を入力することができる。

次に、この第２図（Ｃ）の回路における検査について説
明する。

まず、この回路において、信号Ｓｌの信号値が１に固定
するという故障を仮定してその場合の検査の方法につい
て説明する。

この検査をするためには、信号Ｓｔを０に設定するよう
に入力（８号を設定し、そのときの出力を外部で観察で
きるように、必要な信号値を設定する必要がある。

そこで、入力信号■１を１に設定する。

次に、信号Ｓビを０に設定するため、スキャンイン信号
５ｉｎ−０と設定してシフト動作を行う。

具体的には、各スイッチの制御信号Ｃｌ−０゜Ｃ２−１
，Ｃ３−１とした状態でラッチ回路Ｌ１の制御信号内＋
１Ａを１から０に変化させる。これによって、ラッチ回
路Ｌ１に、スキャンイン信号Ｓｌｎの信号値０が取込ま
れる。従って、信号Ｓｌ−に０が出力される。

信号Ｓｌ−に０が出力されるとこの信号値はナンド回路
ＣＭＰ　４の一端に入力される。ナンド回路ＣＭｐ　４
は、一方の入力端に０が供給されればその出力信号Ｓ４
は１となる。従って、ナンド回路ＣＭＰＩの２つの入力
端には入力信号１１および信号Ｓ４として、両者とも１
の信号が入力されることとなる。従って、ナンド回路Ｃ
ＭＰＩが正常に動作している場合には、その出力信号Ｓ
１は０にならなければならない。

そこで、このナンド回路ＣＭＰＩの出力信号Ｓｌを観測
するには、次のようなスキャン動作を行う。まず、スイ
ッチＴ　ｒｌ、　Ｔ　ｒ２．　Ｔ　ｒ３の制御信号をＣ
−］、］Ｃ−０．Ｃ−に設定する。そして、ラッチ回路
Ｌｌの制御信号用＋１［３を１から０に変化させる。

これによって、ナンド回路ＣＭＰＩの出力信号Ｓ１はス
イッチＴｒｉを介しラッチ回路Ｌ２に取り込まれ、Ｓ　
ｏｕｔ信号線に出力される。

このときのＳ　ｏｕｔ信号線の信号値を観測することに
よって信号Ｓ１が１に固定するという故障を検査するこ
とができる。すなわち、信号Ｓ１の信号値が０であれば
正常、１であれば故障である。

次に、別の故障、すなわち、信号Ｓ４の信号値が１に固
定する故障を仮定した場合について説明する。

この場合には、ナンド回路ＣＭＰ４の出力がＯになるよ
うに必要な信号値を設定する。こうすれば、信号Ｓ４の
値は出力信号ＯＵＴとして観測できる。

このためには、まず入力信号Ｉ２を１に設定する。次に
、信号Ｓビを１に設定するため信号線Ｓｉｎの信号値を
１としてシフト動作を行う。具体的には、スイッチＴｒ
ｉをオフし、スイッチＴｒ２及びＴｒ３をオンとして、
ラッチ回路Ｌ１の制御信号ｐＨＩ　Ａを１からＯに変化
させる。これによって、ラッチ回路Ｌ１にＳｉｎ信号線
が取り込まれ、この信号値１がスイッチＴｒ３を介し信
号Ｓｔ−とじて出力される。すなわち、信号Ｓｌ”が１
に設定される。

このようにして信ｑＳビが１に設定され入力は号■２が
１に設定されるとナンド回路ＣＭＰ２の出力信号Ｓ２は
Ｏとなる。この信号Ｓ２はインバータＣＭＰ３によって
反転され信号Ｓ３としては１としてナンド回路ＣＭ　Ｐ
　４に供給される。一方、ナンド回路ＣＭＰ４のもう一
方の入力端には信号Ｓｌ−とじて１が供給されるため、
ナンド回路ＣＭＰ４の出力はＯとならなければならない
。

従って、この状態において出力信号ＯＵＴ　１の信号値
を観測し、この信号値がＯてあれば正常、１であれば故
障である。

第２実施例 次に、この発明にかかるスキャンパス回路の第２実施例
ついて、第３図に基づいて説明する。

この例において特徴的なことは、２つのインバータＮｌ
、Ｎ２を備えていることである。

すなわち、データイン信号線ＤｉｎとスイッチＴｒｉの
間にはインバータＮ１が挿入されており、スイッチＴｒ
２と信号線Ｄ　Ｏｕｔとの間にはインバータＮ２が挿入
配置されている。このようにインバータＮｌ、Ｎ２を挿
入することによって信号を増幅することができるので、
長い信号線を経た信号を信号線Ｄｉｎに入力する場合や
信号線Ｄ　ｏｕｔの先に長い信号線や多くの素子を接続
した場合にも高速に動作させることができる。また、こ
の例では、ラッチ回路Ｌｌ、Ｌ２の出力として、反転出
力０を使用している。このほかの構成については、上述
の第１実施例と同様であり、またその動作も同一である
。

第３図（Ｂ）にフリップフロップではないループを含む
回路を示す。すなわち、入力信号ＩＩはノア回路ＣＭＰ
　ｔの一端に入力される。そして、このノア回路ＣＭＰ
Ｉの出力信号Ｓ１はインバータＣＭＰ２を介し信号Ｓ２
としてナンド回路ＣＭＰ３の一入力端に入力される。こ
のナンド回路ＣＭＰ３の他の入力端には入力信号Ｉ２が
入力されており、ナンド回路ＣＭＰ３の他の入力端には
入力信号Ｉ２が入力されており、ナンド回路ＣＭＰ３の
出力信号Ｓ３はナンド回路ＣＭＰ４の１入力端に入力さ
れている。また、このナンド回路ＣＭＰ４の他の入力端
には入力信号Ｉ３が入力される。そして、このナンド回
路ＣＭＰ４の出力信号Ｓ４が出力信号を１として出力さ
れると共に、上述のノア回路ＣＭＰＩの他の入力端に入
力されている。

このような回路においては、フリップフロップを対象と
した従来のスキャンパス設計手法が適用できない。しか
し、本発明にかかるスキャンパス回路は、このようなフ
リップフロップではないループを含む回路に対しても好
適に適用することができる。

第３図（Ｃ）に、第３図（Ａ）のスキャンパス回路を第
３図（Ｂ）の回路に組み込んだ例を示す。

この例においては、ノア回路ＣＭＰＩとインバータＣＭ
Ｐ２の間にスキャンパス回路を組み込んでいる。

したがって、ノア回路ＣＭＰＩの出力信号Ｓ１は、スキ
ャンパス回路を介し、信号Ｓビとして反転器ＣＭＰ２に
入力される。なお、この例においてはラッチ回路の出力
端としてΦ出力端が利用されている。

ここで、この第３図（Ｃ）の回路の信号Ｓ１の信号値が
０に固定するという故障を仮定して、その場合の検査の
方法について説明する。

ノア回路ＣＭＰＩの出力を１に設定し、その時の信号Ｓ
ｌの信号値を外部で観測できるように必要な信号値を設
定する。まず、入力信号１１，１２゜工３としてＩｆ−
０，１２−０，Ｉ３−１と設定する。すると、ナンド回
路ＣＭＰ３に入力信号■２として０が供給されるため、
この出力信号Ｓ３はその信号値が１となる。そこで、ナ
ンド回路ＣＭＰ４の入力は、両者とも１となり、その出
力信号Ｓ４は１となる。したがって、ノア回路ＣＭＰＩ
の入力信号は両者とも０となり、その出力信号Ｓｌは１
に設定される。

次に、実施例１と同様なスキャン動作を行い、Ｓｌの値
を観測する。すなわち、スキャンイン信号線のＳｌｎ信
号値別−１として、スイッチＴｒｉをオフ、スイッチＴ
ｒ２、スイッチＴｒ３をオンとし、シフト動作を行う。

これによって、信号ＳＦ”として１が出力される。次に
、スイッチＴｒｉをオン、スイッチＴｒ２をオフ、スイ
ッチＴｒ３をオンとしてスキャン動作を行う。これによ
って、ノア回路ＣＭＰＩの出力信号Ｓ１がラッチ回路Ｌ
２に取り込まれ、信号線Ｓ　ｏｕｔに８１の信号を出力
することができる。したがって、この信号線Ｓ　ｏｕｔ
における信号値を観測することによって８１の故障を検
査することができる。すなわち、Ｓｌの信号値が１であ
れば正常、０であれば故障である。

次に、信号Ｓ３の信号値が１に固定する故障を仮定した
ときの検査について説明する。信号Ｓ３をＯに設定する
のに必要な信号値を設定する。

このために、入力信号１２−１．Ｉ３−１と設定する。

次に、信号Ｓビを０に設定するため、Ｓｉｎ信号線信号
Ｓ　Ｉｒ＋−０として第１実施例の場合と同様のシフト
動作を行う。これによってラッチ回路Ｌ１にＳｉｎ信号
の値Ｏが取り込まれ、信号ＳＬ−とじて０の信号値が出
力される。

このため、インバータＣＭＰ２の出力信号Ｓ２はその信
号値が１となり、ナンド回路ＣＭＰ３の出力値は０にな
るはずである。

したがって、ナンド回路ＣＭＰ４の出力信号であるＳ４
をＯＵＴ信号線を観察ずれば、ナンド回路ＣＭＰ３の故
障を検査することができる。すなわち、出力信号ＯＵＴ
の信号値が１であれば正常、０であれば故障である。

第３実施例 次に、この発明にかかるスキャンパス回路の第３実施例
について第４図に基づいて説明する。

第４（Ａ）に示すように、この例においてはラッチ回路
ＬＬ、Ｌ２をＭＯＳトランジスタからなるスイッチＴｒ
４．　Ｔｒ５とインバータＮｌ、Ｎ４というダイナミッ
クな記憶回路によって構成している。このようにラッチ
回路をダイナミックな回路として構成することによって
、回路を検査容易化するために生じる素子数の増加を抑
制することができる。尚、この実施例のラッチ回路以外
の部分については、その構成は第２実施例のものと同一
である。

第４図Ｂにループを含まない組み合わせ回路の一例を示
す。この組み合わせ回路は、入力信号として、１１から
Ｉ８の８つの信号があり、ＩＩ。

Ｉ２はアンド回路ＣＭＰＩに、Ｉ３．Ｉ４はアンド回路
ＣＭＰ３に、１５．１８はアンド回路ＣＭＰ５に、Ｉ７
゜Ｉ８はアンド回路ＣＭＰ７にそれぞれ入力される。そ
して、アンド回路ＣＭＰＩとＣＭＰ３の出力はアンド回
路ＣＭＰ２に入力され、アンド回路ＣＭＰ５とアンド回
路ＣＭＰ７の出力はアンド回路ＣＭＰ６に入力される。

アンド回路ＣＭＰ２とＣＭＰ６の出力はアンド回路ＣＭ
Ｐ４に入力され、その出力信号Ｓ１はインバータＣＭＰ
８を介し出力信号を１として出力される。すなわち、こ
の組み合わせ回路はアンド回路を３段階に配列したもの
である。このような回路においては、フリップフロップ
を前提とする従来のスキャンパス回路は適用できない。

しかし、本発明のスキャンパス回路はこのような回路に
対しても適用することができる。

すなわち、第４図（Ｂ）の組み合わせ回路に第４図（Ａ
）のスキャンパス回路を組み合わせたものが、第４図（
Ｃ）の回路である。この例においては、スキャンパス回
路は、アンド回路Ｃ）ｌＰ４とインバータＣＭＰ８の間
に挿入配置されている。したがって、アンド回路ＣＭＰ
４の出力信号Ｓｌはスキャンパス回路を介し信号’３１
″としてインバータＣＭＰ８に入力される。

この第４図（Ｃ）の組み合わせ回路において、信号Ｓ１
の信号値が０に固定するという故障を仮定して、その場
合の検査の方法について説明する。

まず、本発明の回路を使用しない場合の検査について説
明する。この場合、アンド回路ＣＭＰ４の出力が１にな
るように入力信号１１．１２．＋３゜１４．１５．＋６
．＋７，１８の８個の信号を全て１に設定する。このよ
うにすれば、信号Ｓ１は１となり、出力信号ＯＵＴはＯ
になる筈である。したがって、出力信号０ＬＩＴを観察
し、そのｔｇ号値が０ならば正常、１ならば故障である
。次に、本発明の回路を使用した第４図（Ｃ）の回路に
おける検査について説明する。この場合信号Ｓビを１に
設定して、出力信号ＯＵＴの信号値を観察すれば、検査
が行われる。このように信号Ｓビを１に設定するには、
スキャンイン信号Ｓｉｎを５ｉｒｒｌとする。

そして、上述の実施例の場合と同様に、シフト動作を実
行する。これによって、信号ＳＬ”が１に設定される。

したがって、出力信号ＯＵＴの信号値を観ＵＩＬ、、こ
の信号値がＯならば正常、１ならば故障である。このよ
うにこの発明におけるスキャンパス回路は組み合わせ回
路の場合でも任意の場所に挿入して使用することができ
、検査のために観ｉ１１＋１設定する必要なる信号線の
数を減少させ、検査を簡単にできるという効果を有する
。

【図面の簡単な説明】

第１図はこの発明に係るスキャンパス回路を示すブロッ
ク図、 第２図（Ａ）は第１実施例の回路を示すブロック図、 第２図（Ｂ）は非同期フリップフロップを含む回路例を
示すブロック図、 第２図（Ｃ）は第１実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、第３図（Ａ）は第２実施
例の回路を示すブロック図、 第３図（Ｂ）はフリップフロップではないループを含む
回路例を示すブロック図、 第３図（Ｃ）は第２実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、第４図（Ａ）は第３実施
例の回路を示すブロック図、 第４図（Ｂ）は組み合わせ回路の一例を示すブロック図
、 第４図（Ｃ）は第３実施例のスキャンパス回路を組み込
んだ回路例を示すブロック図、第５図は従来のスキャン
パス回路の一例を示すブロック図である。 Ｄｉｎ・・・データイン信号線 Ｄ　ｏｕｔ・・・データアウト信号線 Ｓｌｎ・・・スキャンイン信号線 Ｓ　ｏｕｔ・・・スキャンアウト信号線ＳＷＩ、ＳＷ２
．ＳＷ３　、Ｔｒｌ　、Ｔｒ２　、Ｔｒ３Ｌｌ、Ｌ２・
・・ラッチ回路 ＰＩＩＩＡ、ＰＩＩＩＢ・・・制御信号・ス・ｒツチ 出願人　株式会社　豊田中央研究所 代理人　弁理士　吉田研二［Ｄ−１］ Ｄｉｎ：　テ゛ゝフィンＡ二もεト Ｄｏｕｔ　７′”タアシト！４．４Ｌ ＳＷＩ　　ＳＷ２　　ＳＷ３：スイノナ＋２ズ、：ｙｆ
−ぜ°」り固気ト図 第３図　（Ａ） フ九７０２０．ブて“１まＡいルーアΣり乞・囲路帯゛
」第３図ＣＢ）

Claims (1)

【特許請求の範囲】
1. （１）集積回路内部の論理回路の検査を行うためのスキ
   ャンパス回路において、 一端が論理回路のデータを受入れるためのデータイン信
   号線に接続された第１のスイッチと、この第１のスイッ
   チの他端に一端が接続され、他端が論理回路へデータを
   送り出すためのデータアウト信号線に接続された第２の
   スイッチと、スキャン用データを入力するためのスキャ
   ンイン信号線が入力端に接続され、所定の制御信号に応
   じて入力されたデータを記憶する第１のラッチ回路と、 この第１のラッチ回路の出力端に一端が接続され他端が
   データアウト信号線に接続された第３のスイッチと、 上記第１のスイッチと第２のスイッチの中間の接続部に
   入力端が接続され、出力端がスキャンアウト信号線に接
   続され、所定の制御信号に応じて入力されたデータを記
   憶する第２のラッチ回路と、を有し、 論理回路の任意の場所に挿入して、使用できることを特
   徴とするスキャンパス回路。