JPH07119789B2

JPH07119789B2 - 半導体集積回路装置及びその診断方法

Info

Publication number: JPH07119789B2
Application number: JP58016045A
Authority: JP
Inventors: 郁朗増田; 英雄前島; 照峯林; 一実畠山
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1983-02-04
Filing date: 1983-02-04
Publication date: 1995-12-20
Anticipated expiration: 2010-12-20
Also published as: EP0118704B1; US4613970A; JPS59142481A; EP0118704A1; DE3460915D1

Description

【発明の詳細な説明】〔発明の利用分野〕本発明は集積回路装置に係り、特に診断試験を容易に行
なえるようにした集積回路装置及びその診断方法に関す
る。

〔従来技術〕

論理回路を含む集積回路装置に於いては種々の素子が所
望の機能及び性能が得られるか否か、テストパターンの
入力信号を外部から加えて判定しており、これを一般に
診断と読んでいる。ここで、入力信号列は内部の素子を
漏れなく診断できるものが必要であり、総素子数の中で
診断可能な素子の比率を診断率と定義する。したがつ
て、この入力信号列を作る場合実用上十分な診断率を、
できるだけ少ないステツプ数で達成することが必要であ
るが、通常の論理集積回路装置では数千ステツプを要す
るのが普通である。

従来は、この信号列を人手で作成していたため膨大な作
業量になつていた。特に、ゲートアレイ集積回路装置の
ように設計作業の大半が自動化され、設計期間が１ケ月
前後に短縮されているものでは、必然的に診断用の入力
信号列を作成する期間の比重が増大し、開発期間を短縮
する上での最大の障害になつている。一方、診断用の信
号列を計算機で自動生成するという試みもあるが、論理
構成上の制約を付加しないと充分な診断率が得られない
ことが多い。

この問題点を解決するために、特開57−133644号公報に
示される様に、内部回路のうちのフリツプフロツプを直
列に接続してシフトレジスタを構成させ、該シフトレジ
スタを通して集積回路に入力信号を与えて動作させ、そ
の結果を該シフトレジスタにより外部へ取出すようにし
たもの（スキヤインスキヤンアウト方式）や半導体基板
の周辺に試験専用のシフトレジスタを設け、該レジスタ
の各ビツトへ半導体基板に搭載されたマスタースライス
方式の集積回路の所望各部を配線により接続し、該各部
の出力状態を該レジスタへ並列入力し、それをシフトク
ロツクにより直列出力するようにしたもの等が知られて
いる。

ところがこれらの従来技術に於いては、複数の組合せ論
理回路に於ける診断は可能であるが、組合せ論理回路単
位の診断はできなく、診断率が低くなるという問題点を
有する。

また、特開54−87142号公報には、通常のフリツプ・フ
ロツプ動作の他に選択線の選択によりフリツプフロツプ
回路にアクセス可能とするものが示されているが、診断
はフリツプフロツプのみ可能であり、組合せ論理回路の
診断はできないという問題点がある。

〔発明の目的〕

本発明の目的とするところは、上記問題点を除去し、組
合せ論理回路単位に診断が可能となり、充分な診断率が
得られる集積回路装置及びその診断方法を提供すること
にある。

〔発明の概要〕

上記目的を達成するための本発明の特徴は、信号を入力
し論理をとって信号を出力する論理回路、複数の上記論
理回路を組み合わせた組み合わせ論理回路、入力された
信号を保持する記憶回路、上記論理回路または上記組み
合わせ論理回路と上記記憶回路とを組み合わせた組み合
わせ回路を含む基本セルを複数配置したゲート群を複数
有する内部回路と、上記内部回路へ信号を入力し、また
は、上記内部回路から信号を出力する入出力バッファ
と、上記入出力バッファから、または上記入出力バッフ
ァへの信号の入出力を外部と行う入出力パッドと、上記
内部回路と、上記入出力バッファと、入出力パッドとを
接続し、内部回路からまたは内部回路へデータを入出力
する配線と、上記複数のゲート群の中の診断すべきゲー
ト群を指定する診断用行指定信号を外部から入力する診
断用行指定パッドと、上記診断用行指定パッドから入力
された上記診断用行指定信号を保持する診断用行指定バ
ッファと、上記診断用行指定パッドと上記診断用行指定
バッファと上記ゲート群とを接続する診断用行配線と、
上記指定されたゲート群の中の診断すべき基本セルを指
定する診断用列指定信号を外部から入力する診断用列指
定パッドと、上記診断用指定パッドから入力された上記
診断用列指定信号を保持する診断用列指定バッファと、
上記診断用列指定バッファからの上記診断用列指定信号
に基づいて上記指定された基本セルを選択する第１の列
選択信号と上記選択された基本セルが診断モードである
ことを指定する第２の列選択信号とを生成する列デコー
ダと、雑木診断用列指定パッドと上記診断用列指定バッ
ファと上記列デコーダと上記基本セルとを接続する診断
用列配線と、診断を行う診断モードまたは通常の論理処
理を行う通常モードを指定するモード指定信号に応じ
て、上記診断用行指定バッファ、上記診断用列指定バッ
ファ、上記列デコーダ及び上記入力・出力または入出力
バッファを制御する上記モード指定信号を入力するモー
ド指定パッドと、上記診断モード時に上記指定された基
本セルの記憶回路にデータをセットする第１のクロック
信号を入力する第１のクロック信号パッドと、上記診断
モード時に上記指定された基本セルの記憶回路からデー
タを出力する第２のクロック信号を入力する第２のクロ
ック信号パッドとを有し、上記診断モード時には、上記
診断用行指定信号で指定されたゲート群の上記診断用列
指定信号に基づいて生成された第１及び第２の列選択信
号で指定された上記基本セルを指定し、上記第１のクロ
ック信号で上記入出力パッドから入力されたデータを上
記指定された基本セル内の記憶回路にセットし、上記第
２のクロック信号で上記基本セルからのデータを上記入
出力パッドへ出力して、上記指定された基本セルの診断
を行うことにある。

このように、内部回路内の所定の基本セルを診断するた
めに、外部から所定の基本セルを指定し、指定された基
本セルへデータを入力し、またはデータを出力すること
ができるようにした。つまり、複数のゲート群から所定
のゲート群を選択し、さらに、選択されたゲート群の中
の基本セルを選択できるように、通常使われる配線とは
別に診断用の配線を内部回路内で行と列方向に配線し、
この行と列を指定することで、診断すべき基本セルを選
択できる。

また、選択された基本セルへ診断用のデータを入力した
り、診断結果を出力できるように入出力バッファを通常
の使用と診断の使用とで切り替えることができる。

ここで「組合せ論理回路」とは、出力信号がそのときの
入力信号によつて一義的に定まる論理回路を示し、例え
ば、AND回路、OR回路、NOT回路、NAND回路、NOR回路、X
OR回路、及びこれらを組み合わせた回路（半加算回路、
全加算回路、符号変換回路、エンコーダ回路、デコーダ
回路等）及び配線（入力信号と出力信号とが同一なも
の）が相当する。また、「記憶回路」とは、出力信号が
過去の入力信号の履歴に依存するような論理回路を示
し、例えばフリツプフロツプ等のスタテイツクな記憶手
段や、トランジスタの容量等のダイナミツクな記憶手段
や、これ等を組み合わせた回路が相当する。

〔発明の実施例〕

第１図によつて本発明の原理を説明する。

第１図に示す様に、２入力NAND回路11,3入力AND回路12
の組合せ論理回路と、フリツプフロツプF/F₁₁,F/F₁₃,F/
F₂₃,F/F₂₅,F/F₃₁,F/F₃₂,F/F₃₃の記憶回路とが行列状に
形成され、配線1,2,3,4,5,6,7,8（破線で示す）され
る。ここで、フリツプフロツプF/F₃₂とフリツフロツプF
/F₃₃とでシフトレジスタ14を構成し、配線８は本発明で
は組合せ回路に相当する。フリツプフロツプF/F₁₁,F/F
₃₁は２入力NAND回路11の入力に接続され２入力NAND回路
11の入力用記憶回路となる。フリツプフロツF/F₂₃は２
入力NAND回路11の出力に接続され２入力NAND回路11の出
力用記憶回路になるばかりでなく、３入力AND回路12の
入力に接続され３入力AND回路12の入力用記憶回路にな
る。フリツプフロツプF/F₁₃は３入力AND回路12の入力用
記憶回路となり、フリツプフロツプF/F₂₅は３入力AND回
路12の出力用記憶回路になる。フリツプフロツプF/F₃₃
は３入力AND回路12の入力用記憶回路となるばかりでな
く、配線８の出力用記憶回路となる。フリツプフツプF/
F₃₂は配線８の入力用記憶回路となる。X₁（ｉ＝１〜
ｍ）,Y_j（ｊ＝１〜ｎ）は任意のフリツプフロツプを選
択するためのアドレス信号線である。第１図に於いて、
他の組合せ回路、他の記憶回路、他の信号線は省略して
ある。

例えば、２入力NAND回路11を選択して診断する場合、ま
ずフリツプフロツプF/F₁₁,F/F₃₁をアドレス信号線によ
つて選択して、診断モードとして、診断用信号を入力す
る。次に通常モードとして２入力NAND回路11によつてNA
ND計算された診断用信号がフリツプフロツプF/F₂₃に記
憶される。次に再び診断モードとしてフリツプフロツプ
F/F₂₃に記憶された診断用信号を図示しない信号線によ
つて外部に読み出す。

３入力AND回路12、配線８を診断する場合も同様であ
る。

以下、本発明をゲート・アレイ集積回路装置に適用した
場合の一実施例を詳細に説明する。

第２図はゲート・アレイ集積回路装置20の全体構成の概
略を示したもので、入出力バツフア群21、アレイ状に配
列されたゲート群21−１、−２、…、−ｊ、…、−ｎか
ら成る。今、例としてｊ行のゲート群22−ｊの中のｉ列
のフリツプ・フロツプ23にゲート・アレイ集積回路装置
20外部から診断用信号を書込み（スキヤン・イン）及び
外部へ診断後の診断用信号を読出す（スキヤン・アウ
ト）手順を示す。

（１）フリツプ・フロツプの初期化第２図のGR（General Reset）信号により総てのフリツ
プ・フロツプのリセツトを行い、診断開始時に初期化を
行う。この結果、総てのフリツプ・フロツプの内容はリ
セツトされ、論理レベル“0"となる。

（２）フリツプ・フロツプの“1"設定（スキヤン・イ
ン）上記したように、診断の開始時には総てのフリツプ・フ
ロツプがリセツトされるため、診断の対象となるフリツ
プ・フロツプ23を必要に応じてセツトする。これにはｉ
列方向の信号線a_i,b_iとｊ行方向の行アドレス信号線Y_j
及びクロツクC₂によつてフリツプ・フロツプ23を選択し
て行う。信号a_i,b_i,Y_j,C₂の詳細は後述する。

（３）フリツプ・フロツプからの診断後データの読出
し（スキヤン・アウト）フリツプ・フロツプ23の内容は信号b_iによりｊ行中に含
まれるフリツプ・フロツプの中から選択され、データ出
力信号線Q_jに載せられ、入出力バツフア群21を介して集
積回路装置20外部に出力される。

第３図はフリツプ・フロツプ23の入出力信号線の様子を
示したもので、本来フリツプ・フロツプが必要とする信
号線3i（クロツク信号線Ｔ、データ信号線Ｄ、リセツト
信号線、セツト信号線）と3Q（出力線）以外の診断
のための信号線群が格子状に配置されている。

次に、第４図によりフリツプ・フロツプ23の内部構成を
示しながら、詳細な説明を行う。

フリツプ・フロツプ23は、核となるフリツプ・フロツプ
40,41、診断のための論理ゲート42〜50、フリツプ・フ
ロツプ23の内容の読出しのためのゲート51から成る、フ
リツプ・フロツプ23の動作原理を述べる前に、各信号線
の信号M,C₁,C₂,a_i,b_iの意味を明確にする。

（１）モード指定信号ＭＭ＝１のとき被診断フリツプフロツプ23が通常モードで
あり、Ｍ＝０のとき診断モードとなる。

（２）クロツク信号C₁ 診断用信号であり、診断モード時にフリツプフロツプ40
へのセツト・タイミング信号となる。

（３）クロツク信号C₂ 診断用信号であり、診断モード時にフリツプフロツプ41
にセツトされたデータを出力するタイミングを与える信
号である。

（４）信号a_i 信号a_iの論理は次式で与えられる。

X_iはフリツプ・フロツプ23を含む列を選択するための列
アドレス信号である。すなわち、通常モード時（Ｍ＝
１）あるいは診断モード（Ｍ＝０）でフリツプ・フロツ
プ23の含まれるｉ列が選択された時（・X_i＝１）のい
ずれかでタイミングC₁を許可する。

（５）信号b_i 信号b_iの論理は次式で与えられる。

b_i＝・X_i ……（２）すなわち、診断モード（Ｍ＝０）でｉ列が選択された場
合（X_i＝１）に限つてb_i＝１となる。

次に、これらの信号を用いて診断モード（Ｍ＝０）に入
つた場合の動作を説明する。

（ａ）ゲート48 フリツプ・フロツプ23の含まれるｉ列目が選ばれた場
合、列アドレス信号X_i＝１であるから信号b_i＝１とな
る。従つて、ゲート48の出力信号4aは“0"となり、ゲー
ト42,45,47に接続されるクロツク信号Ｔ、リセツト信号
、セツト信号を無効とする。

（ｂ）ゲート50 フリツプ・フロツプ23の含まれるｉ列が選ばれた場合、
信号b_iはゲート49により反極性となるから、ゲート50の
出力信号4bには信号a_iに含まれるクロツクC₁を通過させ
る。この時、行アドレス信号Y_jが“1"となつてｊ行が選
択された場合に限つて、フリツプ・フロツプ40の（セ
ツト）端子にセツト信号がゲート47により与えられる
（“1"設定（スキヤイン））。

尚、ゲート43,44,46は各対応信号の極性を合せるための
インバータである。

更に、信号b_i＝１すなわちフリツプ・フロツプ23が選択
されている場合には、ゲート51によりフリツプ・フロツ
プ４の内容がデータ出力信号Q_jとして、フリツプ・フロ
ツプ23外部に読出される。

一方、診断モードにおいて、次の（ｉ）（ii）に示す配
慮が必要である。

（ｉ）順序回路のデータ信号Ｄのフリツプ・フロツプ
40へのセツト（Flip−Flop in）：通常モードの場合、C
₁＝１とすれば信号a_i＝▲▼＝0,信号b_i＝０となる
から、ゲート48出力信号4a＝１となる。従つて、ゲート
42への１入力を“1"としておけば、クロツク信号Ｔによ
りデータ信号Ｄをフリツプ・フロツプ40にセツトするこ
とができる。

（ii）フリツプ・フロツプ40出力の次段への出力の禁
止：フリツプ・フロツプ23として見た場合、その出力Q,
が次段の組合せ論理回路へ影響を与えぬようフリツプ
・フロツプ41により出力禁止を行う。通常モード（Ｍ＝
１）では、フリツプ・フロツプ40出力4cはフリツプ・フ
ロツプ41へのクロツクC₂を“1"とすることにより通過モ
ードとしておけばよい。また、診断モード（Ｍ＝０）に
おいてクロツクC₂を印加すればフリツプ・フロツプ41の
内容はフリツプ・フロツプ40と一致する。これをゲート
51を介してデータ出力信号Q_jに読出す。

以上の各モードを第１表に示す。

ここで、フリツプ・フロツプ・インは通常モード時に、
フリツプ・フロツプのデータ信号Ｄを記憶するモードで
あり、ピン・アウトとは通常モードで、集積回路装置内
の状態を変化させずに出力バツフアとなつているピンの
状態を見るモードを示す。

次に、第５図により、本発明の一実施例であるゲート・
アレイ集積回路装置20のマスター構造を述べる。このマ
スターは診断モード時にフリツプ・フロツプの列指定を
行うパツドP₁₁,P_1m（X₁〜X_m）、入出力バツフア600−１
〜600−ｍ、列選択信号a_i,b_iを作り出す列デコーダ601
−１〜601−ｍ、診断専用パツドＭ、C₁、GR、C₂、診断
モード時にフリツプ・フロツプの行指定を行うパツドP
₂₁〜P_2n（Y₁〜Y_n）、入出力バツフア602−１〜602−
ｎ、診断モード時にデータ出力信号を読み出すパツドP
₃₁〜P_3n（Q₁〜Q_n）、入出力バツフア603−１〜603−
ｎ、診断に使用されない通常の入出力パツドP₄₁〜P_4N、
それらに接続される入出力バツフア604−１〜604−Ｎ及
び基本セル（図示せず）がｘ方向に多数個並設された基
本セル列22−１〜22−ｎをｙ方向にｎ個並設して成る。

通常モード及び診断モードに於ける、各パツドの機能を
第２表に示す。

Ｍ（Mode）診断モードが通常モードかを指示する入力パツド。本パ
ツドの論理レベルが“0"の時、診断モード、論理レベル
が“1"の時、通常モードとなる。

C₁（Clock1）診断モード時にフリツプ・フロツプ40をセツトするタイ
ミングを与える入力パツド。

C₂（Clock2）診断モード時にフリツプ・フロツプ41にセツトされたデ
ータを出力するタイミングを与える入力パツド。但し、
通常モード時にはフリツプ・フロツプのデータは常に出
力するようにしている。

（C₂＝１）。

P_11-1m 通常モードでは入出力パツドP_11-1mとして機能し、診断
モードのスキヤイン・スキヤンアウトにおいては、フリ
ツプ・フロツプの列アドレス信号パツドX_1-mとして機能
する。

P_21-2n 通常モードでは入出力パツドP_11-1mとして機能し、診断
モードのスキヤン・インにおいてはフリツプフロツプの
行アドレス信号パツドY_1-nとして機能する。

P_31-3n 通常モードでは入出力パツドP_3-3nとして機能し、診断
モードのスキヤン・イン，スキヤン・アウトにおいてデ
ータ出力信号パツドQ_1-nとして機能する。

これらの機能変更に関しては、後で詳細に説明する。

本実施例のマスターに於いては次の（１）〜（６）のも
のは予め論理的に配線されており、ユーザ論理回路の少
なくとも一部と同時にこのマスターの上に作成される。
また、次の（１）〜（６）のものを第１配の配線で予め
配線しておき、絶縁膜を介してユーザ論理回路を多層配
線しても良い。

（１）パツドと入出力バツフアパツドP₁₁〜P_1mと入出力バツフア600−１〜600−ｍ、パ
ツドP₂₁〜P₂₂と入出力バツフア602−１〜602−ｎ、パツ
ドP₃₁〜P_3nと入出力バツフア603−１〜603−ｎ、パツド
P₄₁〜P_4Nと入出力バツフア604−１〜604−Ｎが半導体チ
ツプの周辺に配線されている。但し、上記入出力バツフ
ア群は総てマスターの時点では、内部配線によつて入力
のみ、出力のみ、入出力の３つのタイプに構成し得る構
造としておく。また、診断モード時にフリツプ・フロツ
プの列指定を行う為の入力ピンP₁₁〜P_1mは、それらの位
置する半導体チツプの一辺に存在する総てのパツド−入
出力バツフア組を使用するとは限らない。基本セル列22
−１〜22−ｎの一部を使用して１つのフリツプ・フロツ
プを構成した時に必要とするゲート数とその物理的に占
有する面積でｍの値を決定する。この事は行アドレス信
号パツドY₁〜Y_nあるいはデータ出力信号パツドQ₁〜Q_nと
入出力バツフアの組についても同じである。診断モード
時に診断用パツドに機能変更する事のないパツド−入出
力バツフア組が適宜存在する場合もある。

（２）診断専用パツドM,GR,C₁,C₂からの配線本実施例の診断専用パツドは、診断モードＭ、リセツト
GR、クロツクC₁及びC₂の４つである。これらは第５図に
示したようにそれぞれ信号線M,GR,C₁,C₂としてチツプ内
の各部に供給し得るように配線が決められている。

モード指定信号線Ｍは、入出力バツフア600−１〜600−
ｍ、602−１〜602−ｎ、603−１〜603−ｎ及び列デコー
ダ601−１〜601−ｍに配線、クロツク信号C₁は列デコー
ダ601−１〜601−ｍに配線、クロツク信号C₂及びリセツ
ト信号GRはそれぞれｘ方向、ｙ方向に行列状に配線され
る。

（３）入出力バツフア600−１〜600−ｍと列デコーダ
601−１〜601−ｍ入出力バツフア600−１〜600−ｍ内の入力バツフア出
力、すなわち、診断モード時の列アドレス信号線X₁〜X_m
は列デコーダ601−１〜601−ｍへ配線される。

（４）入出力バツフア602−１〜602−ｎからの配線入出力バツフア602−１〜602−ｎ内の入力バツフア出
力、すなわち、行アドレス信号線Y₁−Y_nはｘ方向に並設
配線する。

（５）入出力バツフア603−１〜603−ｎからの配線入出力バツフア603−１〜603−ｎ内の出力バツフアへの
入力、すなわち、診断時のデータ出力信号線Q₁〜Q_nもｘ
方向に並設配線する。

（６）列デコーダ601−１〜601−ｍからの配線列デコーダ601−１〜601−ｍからの出力、列選択ペア信
号（a₁,b₁）〜（a_m,b_m）はｙ方向に並設配線する。

以上の様に、ゲート・アレイ集積回路装置20のマスター
構造に、診断モード時に機能変更し得る入出力バツフ
ア、列デコーダ、診断専用パツド及び行、列方向の配線
群を設ける事により診断機能を含める事ができる。

次に、入出力バツフアと列デコーダとの詳細を第６図か
ら第８図を用いて説明する。

第６図はフリツプ・フロツプの選択を行う列アドレス信
号X_iを与える入出力バツフア600−１〜600−ｍ及びスキ
ヤン・インのデータを与える入出力バツフア602−１〜6
02−ｎのマスター構造とその応用を示したものである。

第６図（ａ）はマスター構造を示すもので、パツドP_iに
入出力バツフア・マスター700−ｉが接続され、第１段
目の入力バツフア701−ｉ、第２段目の入力バツフア702
−ｉ、診断モード用の列アドレス信号X₁〜X_mまたは行ア
ドレス信号Y₁−Y_nを与えるバツフア703−ｉ、３ステー
ト出力バツフア704−ｉ、３ステート制御用の２入力NAN
Dゲート705−ｉがそれぞれが独立に設けられている。こ
れらの要素を配線によつて次の（ｉ）〜（iii）の３種
類に構成して用いる。

（ｉ）通常モード（Ｍ＝１）時に入力バツフアとなる
場合（第６図（ｂ））パツドP_iと第１段目の入力バツフア701−ｉ、これと702
−ｉ及び703−ｉとを接続（破線にて示す）し、通常モ
ード（Ｍ＝１）の入力信号I_i及び診断モード（Ｍ＝０）
時の列アドレス信号X_iまたは行アドレス信号Y_jを得る。
出力バツフア704−ｉ及び３ステート制御用ゲート705−
ｉは使用しない。

（ii）通常モード（Ｍ＝１）時に出力バツフアとなる
場合（第６図（ｃ））パツドP_iと第１段目の入力バツフア701−ｉ、出力バツ
フア704−ｉ、701−ｉと703−ｉ、３ステート制御用のN
ANDゲート705−ｉの２入力間及びその出力と３ステート
出力バツフアの３ステート制御入力とを接続（破線にて
示す）する事により、診断モード（Ｍ＝０）時の列アド
レス信号X_iまたは行アドレス信号Y_jが得られる。通常モ
ード（Ｍ＝１）時には出力データまたは信号O_iは、ゲー
ト705−ｉの制御によりパツドP_iに出力され、診断モー
ド（Ｍ＝０）時には３ステート出力バツフア704−ｉは
３ステート状態となつて、パツドP_iは列アドレス信号X_i
または行アドレス信号Y_jを外部から入力する。

（iii）通常モード（Ｍ＝１）時に入出力バツフアと
なる場合（第６図（ｄ））パツドP_iと第１段目の入力バツフア701−ｉ及び出力バ
ツフア704−ｉ、第１段目の入力バツフア701−ｉと第２
段目の入力バツフア702−ｉ及びバツフア703−ｉ、３ス
テート制御用ゲート705−ｉと出力バツフア704−ｉの３
ステート制御入力とを接続する。この様な接続により、
通常モード（Ｍ＝１）時にパツドP_iに入力するデータま
たは信号I_i、パツドP_iに出力するデータまたは信号O_iの
入出力が出来る一方、診断モードＭが“1"を条件に、３
ステート制御信号TSCにより出力バツフア704−ｉを制御
できる。診断モード（Ｍ＝０）時にはＭが“0"となる
為、出力バツフア704−ｉの出力は３ステート状態にな
り、パツドP_iは列アドレス信号X_iまたは行アドレス信号
Y_jを外部から入力する。

第７図はフリツプ・フロツプのデータを読み出す為の入
出力バツフア603−１〜603−ｎのマスター構造とその応
用を示したものである。

第７図（ａ）はマスター構造を示すもので、パツドP_jに
入出力バツフア・マスター800−ｊが接続され、入出力
バツフア・マスタ−800−ｊは第１段目の入力バツフア8
01−ｊ、第２段目の入力バツフア802−ｊ、モード指定
信号Ｍのインバータ803−ｊ、診断モード（Ｍ＝０）時
のフリツプ・フロツプの内容を読み出すデータ出力信号
Q_jと通常モード（Ｍ＝１）時の出力信号Q_jの選択ゲート
804−ｊ、３ステート出力バツフア805−ｊ、３ステート
制御用のNORゲート806−ｊで構成される。

第７図（ｂ）〜（ｄ）は、それぞれ通常モード（Ｍ＝
１）時において入出力バツフアマスター800−ｊを入力
バツフア（第７図（ｂ））、出力バツフア（第７図
（ｃ））、入出力バツフア（第７図（ｄ）として用いる
場合の実施例を示したものである。そ構成要素及び配線
方法は異なるが、前記した第６図のものと同様の考え方
であるので、ここでは詳細な説明は省略する。

第８図は列デコーダ601−１〜601−ｍの詳細回路図及び
配線を示したものである。列デコーダ601−ｉはゲート9
00−i,901−i,902−ｉから構成され、前記した入出力バ
ツフア700−ｉから得られる診断時の列アドレス信号
X_i、モード指定信号Ｍ、クロツク信号C₁を入力し、フリ
ツプ・フロツプ選択信号ペア（a_i,b_i）を出力する。信
号a_iはゲート900−ｉ、信号b_iはゲート901−ｉ及び902
−ｉにより前記論理式（１）及び（２）が得られる。

ｊ行、ｉ列の領域内にあるフリツプ・フロツプ23は前記
した如く、列信号ペアa_i,b_i及び行アドレス信号Y_jによ
つて選択され、“1"にセツトされる。また、列信号ペア
a_i,b_iにより、フリツプ・フロツプデータ出力信号線Q_j
にその内容が載せられ、前記した入出力バツフア603−
ｊを介してパツドP_3jにデータを出力する。

次に、第９図を用いて、本実施例ゲート・アレイ集積回
路装置の実際の診断例を詳細に説明する。本図はゲート
・アレイ集積回路装置20をｎ行、ｍ列にブロツクに分割
し、各ブロツクに１つのフリツプ・フロツプを割り当て
て診断を行うものである。

今、ゲート・アレイ集積回路装置20の（行、列）とし
て、（2,2）、（4,3）、3,7）にそれぞれフリツプ・フ
ロツプF/F₂₂,F/F₄₃,F/F₃₇が存在し、F/F₂₂及びF/F₄₃の
出力が２入力NANDゲート100に入力し、組合せ論理回路
である２入力NANDゲート100の出力がF/F₃₇に入力してい
る場合についての診断例を第３表及び下記に示す。

ステツプ１ゲート・アレイ集積回路装置20にGR（リセツト）を入力
し、総てのフリツプ・フロツプをリセツトする。この
時、診断に係る入出力信号Ｍ、C₁、C₂、X₁〜X_m、Y₁〜
Y_n、Q₁〜Q_nは総て意味を持たない。このステツプでフリ
ツプ・フロツプF/F₂₂、F/F₄₃、F/F₃₇の内容は“0"に初
期化される。

ステツプ２本実施例で診断すべき組合せ論理回路は２入力NANDゲー
ト100であるから、先ず、フリツプ・フロツプF/F₄₃を
“1"にセツトし、２入力NANDゲート100の入力値を“0"
と“1"とする。その為、第３表の如く診断モードとする
為、Ｍ＝０とし、列アドレス信号X₃＝１、かつ行アドレ
ス信号Y₄＝１としてクロツク信号C₁及びC₂を印加する。
クロツク信号C₁によつて第４図におけるフリツプ・フロ
ツプ23（F/F₄₃）内のフリツプ・フロツプ40が“1"にセ
ツトされ、クロツク信号C₂によつてフリツプ・フロツプ
41が“1"にセツトされる。この結果、出力ドライバ51を
介してフリツプ・フロツプ23（F/F₄₃）の内容はフリツ
プ・フロツプのデータ出力信号線Q₄を介して集積回路装
置の外部へも掃き出され、正常にフリツプ・フロツプF/
F₄₃が“1"にセツトされていれば第５図のパツドP₃₄より
“1"が出力される。

以上により、被診断回路となる組合せ論理回路である２
入力NANDゲート100の２つの入力線S1,S2はそれぞれ
“0",“1"に設定された事になる。

ステツプ３ステツプ２によつて、２入力NANDゲート100あるいは２
つの入力線S1,S2が正常であれば、その出力信号S3は
“1"となる筈である。本ステツプでは、信号S3の状態を
フリツプ・フロツプF/F₃₇に取り込む為、先ず、通常モ
ードに戻し（Ｍ＝１）、クロツク信号C₁を“1"として、
集積回路装置内のクロツクＴによつて第４図のフリツプ
・フロツプ40に信号S3（第４図では信号Ｄ）の内容をセ
ツトする。この時、本ステツプでクロツク信号C₂を印加
せず一定（＝“0"）とするのは、第４図におけるフリツ
プ・フロツプ23への入力クロック信号Ｔがクロック信号
C₁,C₂といかなる位相関係にあるか保証はなく、もし、
クロツク信号Ｔの位相がクロツク信号C₂のそれと一致し
ていた場合には、ループを構成している様な論理回路に
は不都合を生じるからである。すなわち、フリツプ・フ
ロツプF/F₃₇の出力がフリツプ・フロツプF/F₂₂の入力へ
戻っている場合には、信号S1の値を“0"→“1"に変更し
てしまい発振現象を起したりする。

以上により、フリツプ・フロツプF/F₃₇に２入力NANDゲ
ート100の出力が信号S3を経由してセツトされる。

ステツプ４再び、ゲート・アレイ集積回路装置20を診断モードに戻
し（Ｍ＝０）、列アドレス信号X₇＝１とし、クロツク信
号C₂を印加して、第４図におけるフリツプ・フロツプ40
の内容（正常ならば“1"）をフリツプフロツプ41にセツ
トする一方、出力バツフア51によりフリツプ・フロツプ
のデータ出力信号線Q₃にフリツプフロツプF/F₃₇の内容
を載せる。パツドP₃₃を観測する事によつて、フリツプ
フロツプF/F₃₇の記憶された内容が集積回路装置20の外
部で見る事ができる。２入力NANDゲート100の論理、入
出力配線S1,S2,S3に異常がなければ、“1"となる。

ステツプ５〜８ステツプ１〜４と同様であるが、２入力NANDゲート100
への入力S1,S2の値を逆にして診断するステツプであ
る。ステツプ１〜８で異常がなければ、組合せ論理回路
である２入力NANDゲート100は配線も含め正常であると
診断されるわけである。

以上は、２つのフリツプ・フロツプF/F₂₂、F/F₄₃の出力
に接続された２入力NANDゲート100とこの出力に接続さ
れたフリツプ・フロツプF/F₃₇を例にして説明したが、
これに限定されることはない。つまり、組合わせ論理回
路としては、入力、出力がフリツプフロツプ等の記憶回
路に接続されているものであれば良く、第１図に示すシ
フトレジスタ14に於いて、配線８を組合せ回路と見なす
ことによつて、シフトレジスタ14の診断を行なうことが
できる。

以上の実施例では単純な回路の診断の例を説明したが実
際には、もつと複雑かつ多量の論理回路を一度に診断す
る事が要求される。これは多数のフリツプ・フロツプを
１ステツプで“1"に設定する手法が用いられる。

本実施例は原理上、ゲート・アレイ集積回路装置20上の
唯一のフリツプ・フロツプから全てのフリツプ・フロツ
プまで１ステツプで“1"にセツトし得るものである。

（ａ）唯一のフリツプ・フロツプの“1"設定前記した例の様に、列アドレス信号X_iと行アドレス信号
Y_jを“1"にすることによつて、ｊ行、ｉ列に存在するフ
リツプ・フロツプ１つを“1"設定できる。

（ｂ）行方向に存在するフリツプ・フロツプ群の“1"
設定例えばｊ行に存在するフリツプ・フロツプ群のいくつか
を“1"設定する場合には、行アドレス信号Y_j＝１とし
て、列アドレス信号Ｘ_１〜ｍの中の対応するものを１と
すればよい。Ｘ_１〜７＝１ならば、F/F_j1〜７の７個の
フリツプ・フロツプが同時に“1"設定される。

（ｃ）列方向に存在するフリツプ・フロツプ群の“1"
設定ｉ列に存在するフリツプ・フロツプ群のいくつかを“1"
設定する場合には、列アドレス信号X_i＝１とし、行アド
レス信号Y₁〜Y_nの中の対応するものを１とすればよい。
_１〜４＝１ならば、F/F_1i-4iの４個のフリツプ・フロツ
プが“1"設定されるわけである。

（ｄ）全フリツプ・フロツプの“1"設定列アドレス信号Ｘ_１〜ｍ、行アドレス信号Ｙ_１〜ｎの総
てを１とした場合、集積回路装置20内の総てのフリツプ
・フロツプが“1"設定される。

要するに、列アドレス信号Ｘ_１〜ｍと行アドレス信号Ｙ
_１〜ｎの２次元アドレスで指定されたフリツプ・フロツ
プが“1"設定される。勿論、“0"設定はGR（リセツト）
信号により全フリツプ・フロツプ同時に行う。

次に、本実施例ゲート・アレイ集積回路装置20内部では
どのようにフリツプ・フロツプ等の記憶回路が配置さ
れ、組合せ論理回路と配線されるかを第10図によつて示
す。

第10図に於いて、基本セル列22−2,22−3,22−４は、一
定の間隔の配線領域101−2,101−3,101−４を介して並
設される。各論理回路間の配線S1,S2,S3,及び診断用信
号線a_i,b_i,C₂,Y_j,Q_j,GRは図示していない絶縁膜を介し
て多層配線される。

第10図に示した如く、フリツプ・フロツプF/F₂₂やF/F₄₃
は行、列の中のど部分に作られても診断用の配線に接続
でき、これによつてそのフリツプ・フロツプの行、列ア
ドレスが決定する。

以上説明したように、本実施例によれば、記憶回路であ
るフリツプ・フロツプのセツト・リセツト、読出しだけ
でなく、組合せ論理回路単位の診断が行えるので診断率
が向上する。また、ゲート・アレイ集積回路装置の如く
規則的にゲートの配置された集積回路装置の診断は全フ
リツプ・フロツプのセツト、リセツトを規則的に配置し
得る信号線により制御できるので、チツプ面積の増加を
最小限に留め、100％の故障検出を高速に行える効果を
有する。

〔発明の効果〕

以上述べた様に本発明によれば組合せ論理回路単位に診
断が可能となり、充分な診断率が得られる集積回路装置
及びその診断方法を得ることができる。

【図面の簡単な説明】

第１図は本発明の原理を説明するための図、第２図は本
発明の一実施例になるゲート・アレイ集積回路装置の全
体構成の概略図、第３図は第２図のフリツプ・フロツプ
23のインタフエイス図、第４図は第２図のフリツプ・フ
ロツプ23の内部構成を示す図、第５図は本発明の一実施
例になるゲート・アレイ集積回路装置のマスター構成の
概略図、第６図、第７図は第５図に於ける入出力バツフ
アの構成を示す図、第８図は第５図に於ける列デコーダ
の構成を示す図、第９図は本発明による診断方法の実施
例を示す図、第10図は本発明の一実施例になるゲート・
アレイ集積回路装置の配線を示す図である。 40,41……フリツプ・フロツプ、42〜50……ゲート、51
……出力バツフア、601−１〜601−ｍ……列デコーダ、
600−１〜600−m,602−１〜602−n,603−１〜603−ｎ…
…入出力バツフア。

───────────────────────────────────────────────────── フロントページの続き (72)発明者畠山一実茨城県日立市幸町３丁目１番１号株式会社日立製作所日立研究所内 (56)参考文献特公昭56−15530（ＪＰ，Ｂ２)

Claims

【特許請求の範囲】

【請求項１】信号を入力し論理をとって信号を出力する
論理回路、複数の上記論理回路を組み合わせた組み合わ
せ論理回路、入力された信号を保持する記憶回路、上記
論理回路または上記組み合わせ論理回路と上記記憶回路
とを組み合わせた組み合わせ回路を含む基本セルを複数
配置したゲート群を複数有する内部回路と、上記内部回路へ信号を入力し、または、上記内部回路か
ら信号を出力する入出力バッファと、上記入出力バッファから、または上記入出力バッファへ
の信号の入出力を外部と行う入出力パッドと、上記内部回路と、上記入出力バッファと、入出力パッド
とを接続し、内部回路からまたは内部回路へデータを入
出力する配線と、上記複数のゲート群の中の診断すべきゲート群を指定す
る診断用行指定信号を外部から入力する診断用行指定パ
ッドと、上記診断用行指定パッドから入力された上記診断用行指
定信号を保持する診断用行指定バッファと、上記診断用行指定パッドと上記診断用行指定バッファと
上記ゲート群とを接続する診断用行配線と、上記指定されたゲート群の中の診断すべき基本セルを指
定する診断用列指定信号を外部から入力する診断用列指
定パッドと、上記診断用列指定パッドから入力された上記診断用列指
定信号を保持する診断用列指定バッファと、上記診断用列指定バッファからの上記診断用列指定信号
に基づいて上記指定された基本セルを選択する第１の列
選択信号と上記選択された基本セルが診断モードである
ことを指定する第２の列選択信号とを生成する列デコー
ダと、上記診断用列指定パッドと上記診断用列指定バッファと
上記列デコーダと上記基本セルとを接続する診断用列配
線と、診断を行う診断モードまたは通常の論理処理を行う通常
モードを指定するモード指定信号に応じて、上記診断用
行指定バッファ、上記診断用列指定バッファ、上記列デ
コーダ及び上記入力・出力または入出力バッファを制御
する上記モード指定信号を入力するモード指定パッド
と、上記診断モード時に上記指定された基本セルの記憶回路
にデータをセットする第１のクロック信号を入力する第
１のクロック信号パッドと、上記診断モード時に上記指定された基本セルの記憶回路
からデータを出力する第２のクロック信号を入力する第
２のクロック信号パッドとを有し、上記診断モード時には、上記診断用行指定信号で指定さ
れたゲート群の上記診断用列指定信号に基づいて生成さ
れた第１及び第２の列選択信号で指定された上記基本セ
ルを指定し、上記第１のクロック信号で上記入出力パッ
ドから入力されたデータを上記指定された基本セル内の
記憶回路にセットし、上記第２のクロック信号で上記基
本セルからのデータを上記入出力パッドへ出力して、上
記指定された基本セルの診断を行うことを特徴とする半
導体集積回路装置。
【請求項２】特許請求の範囲第１項において、上記記憶回路はフリップフロップであることを特徴とす
る半導体集積回路装置。
【請求項３】信号を入力し論理をとって信号を出力する
論理回路、複数の上記論理回路を組み合わせた組み合わ
せ論理回路、入力された信号を保持する記憶回路、上記
論理回路または上記組み合わせ論理回路と上記記憶回路
とを組み合わせた組み合わせ回路を含む基本セルを複数
配置したゲート群を複数有する内部回路と、上記内部回路へ信号を入力し、または、上記内部回路か
ら信号を出力する入出力バッファと、上記入出力バッファから、または上記入出力バッファへ
の信号の入出力を外部と行う入出力パッドと、上記内部回路と、上記入出力バッファと、入出力パッド
とを接続し、内部回路からまたは内部回路へデータを入
出力する配線と、上記複数のゲート群の中の診断すべきゲート群を指定す
る診断用行指定信号を外部から入力する診断用行指定パ
ッドと、上記診断用行指定パッドから入力された上記診断用行指
定信号を保持する診断用行指定バッファと、上記診断用行指定パッドと上記診断用行指定バッファと
上記ゲート群とを接続する診断用行配線と、上記指定されたゲート群の中の診断すべき基本セルを指
定する診断用列指定信号を外部から入力する診断用列指
定パッドと、上記診断用列指定パッドから入力された上記診断用列指
定信号を保持する診断用列指定バッファと、上記診断用列指定バッファからの上記診断用列指定信号
に基づいて上記指定された基本セルを選択する第１の列
選択信号と上記選択された基本セルが診断モードである
ことを指定する第２の列選択信号とを生成する列デコー
ダと、上記診断用列指定パッドと上記診断用列指定バッファと
上記列デコーダと上記基本セルとを接続する診断用列配
線と、上記内部回路内の記憶回路の保持内容をリセットするた
めに上記記憶回路に接続され、リセット信号を入力する
リセットパッドと、診断を行う診断モードまたは通常の論理処理を行う通常
モードを指定するモード指定信号に応じて、上記診断用
行指定バッファ、上記診断用列指定バッファ、上記列デ
コーダ及び上記入力・出力または入出力バッファを制御
する上記モード指定信号を入力するモード指定パッド
と、上記診断モード時に上記指定された基本セルの記憶回路
にデータをセットする第１のクロック信号を入力する第
１のクロック信号パッドと、上記診断モード時に上記指定された基本セルの記憶回路
からデータを出力する第２のクロック信号を入力する第
２のクロック信号パッドとを有し、上記診断モード時には、上記リセット信号により上記内
部回路内の記憶回路をリセット状態にし、上記診断用行
指定信号で指定されたゲート群の上記診断用列指定信号
に基づいて生成された第１及び第２の列選択信号で指定
された上記基本セルを指定し、上記第１のクロック信号
で上記入出力パッドから入力されたデータを上記指定さ
れた基本セル内の記憶回路にセットし、上記第２のクロ
ック信号で上記基本セルからのデータを上記入出力パッ
ドへ出力して、上記指定された基本セルの診断を行うこ
とを特徴とする半導体集積回路装置。
【請求項４】特許請求の範囲第２項において、上記記憶回路はフリップフロップであることを特徴とす
る半導体集積回路装置。
【請求項５】信号を入力し論理をとって信号を出力する
論理回路、複数の上記論理回路を組み合わせた組み合わ
せ論理回路、入力された信号を保持する記憶回路、上記
論理回路または上記組み合わせ論理回路と上記記憶回路
とを組み合わせた組み合わせ回路を含む基本セルを複数
配置したゲート群を複数有する内部回路と、上記内部回
路へ信号を入力し、または、上記内部回路から信号を出
力する入出力バッファと、上記入出力バッファから、ま
たは上記入出力バッファへの信号の入出力を外部と行う
入出力パッドと、上記内部回路と、上記入出力バッファ
と、入出力パッドとを接続し、内部回路からまたは内部
回路へデータを入出力する配線とを有する半導体装置の
診断方法において、上記内部回路内の診断を行うために診断モードにするモ
ード指定信号をモード指定パッドより入力し、診断に用
いるバッファ及びデコーダをオン状態にするステツプ
と、上記内部回路内の記憶回路の保持内容をリセットするた
めに上記内部回路に接続されるリセットパッドにリセッ
ト信号を入力するステツプと、上記リセット信号により上記内部回路内の記憶回路をリ
セット状態にするステツプと、上記複数のゲート群の中の診断すべきゲート群を指定す
る診断用行指定信号を外部から診断用行指定パッドから
上記診断用行指定信号を保持する診断用行指定バッファ
に入力して、診断すべきゲート群を指定するステツプ
と、上記診断用行指定信号で指定されたゲート群の上記基本
セルを指定するための診断用列指定信号を診断用列指定
パッドから診断用列指定バッファに入力し、列デコーダ
に出力するステツプと、上記列デコーダで指定された基本セルの記憶回路を選択
する第１の列選択信号と上記選択された基本セルが診断
モードであることを指定する第２の列選択信号とを生成
するステツプと、上記指定された基本セルの記憶回路にデータをセットす
る第１のクロック信号を第１のクロック信号パッドに入
力して、上記入出力バッファからデータを入力して、上
記記憶回路にセットするステツプと、上記指定された基本セルの記憶回路のデータを出力させ
る第２のクロック信号を第２のクロック信号パッドに入
力して、上記入出力バッファへデータを出力し、上記入
出力パッドから読み出すステツプとを有することを特徴
とする半導体集積回路装置の診断方法。
【請求項６】特許請求の範囲第５項において、上記記憶回路はフリップフロップであることを特徴とす
る半導体集積回路装置の診断方法。