JPS59142481A - 半導体集積回路装置及びその診断方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は集積回路装置に係り、特に診断試験を容易に行
なえるようにした集積回路装置及びその診断方法に関す
る； 〔従来技術〕 論理回路を含む集積回路装置に於いては種々の素子が所
望の機能及び性能が得られるか否か、テストパターンの
入力信号を外部から加えて判定しており、これを一般に
診断と呼んでいる。ここで、入力信号列は内部の素子を
漏れなく診断できるものが必要であり、総素子数の中で
診断可能な素子の比率を診断率と定義する。したがって
、この入力信号列を作る場合実用上十分な診断率を、で
きるだけ少ないステップ数で達成することが必要である
が、通常の論理集積回路装置では数千ステップを要する
のが普通である。

従来は、この信号列を人手で作成していたため膨大な作
業量になっていた。特に、ゲートアレイ集積回路装置の
ように設計作業の大半が自動化され、設計期間が１ケ月
前後に短縮されているものでは、必然的に診断用の入力
信号列を作成する期間の比重が増大し、開発期間を短縮
する上での最大の障害になっている。一方、診断用の信
号列を計Ｓ、磯で自動生成するという試みもあるが、論
理構成上の制約を付加しないと充分な診断率が得られな
いことが多い。

この問題点を解決するために、特開５７−１３３６４４
号公報に示される様に、内部回路のうちの７リツプフロ
ツプを直列に接続してシフトレジスタを構成させ、該シ
フトレジスタを通して集積回路に入力信号を与えて動作
させ、その結果を該シフトレジスタにょシ外部へ取出す
ようにしたもの（スキャンインスキャンアウト方式）や
半導体基板の周辺に試験専用のシフトレジスタを設け、
該レジスタの各ビットへ半導体基板に搭載されたマスタ
ースライス方式の集積回路の所望各部を配線によシ接続
し、該各部の出方状態を該レジスタへ並列入力し、それ
をシフトクロックにょシ直列出力するようにしたもの等
が知られている。

ところがこれらの従来技術に於いては、複数の組合せ論
理回路に於ける診断は可能であるが、組合せ論理回路単
位の診断はできなく、診断率が低くなるという問題点を
有する。

また、特開５４−８７１４２号公報には、通常のクリッ
プ・フロップ動作の池に選択線の選択によりノリツブフ
ロップ回路にアクセス可能とするものが示されているが
、診断はフリップフロップのみ可能であシ、組合せ論理
回路の診断はできないという問題点がある。

〔発明の目的〕

本発明の目的とするところは、上記問題点を除去し、組
合せ＠埋回路単位に診断が可能となシ、充分な診断率が
得られる集積回路装置及びその診断方法を提供すること
にある、。

〔売切の概要〕

上記目的を達成する本発明集積回路装置の診断方法の特
徴とするところは、複数の組合せ論理回路、上記組合せ
論理回路の入力に接続される少なくとも一つの入力用記
憶回路、上記組合せ論理回路の出力に接続される出力用
記憶回路が形成される集積回路装置に於いて、任意の組
合せ論理回路に接続される少なくとも一つの入力用記憶
回路に選択的に診断用信号を与えて、上記任意の組合せ
論理回路に接続される出力用記憶回路に記憶される診断
用信号を読み出すことにある。

また、本発明集積回路装置の特徴とするところは、半導
体チップ上に、複数の組合せ論理回路、上記組合せ論理
回路の入力に接続される少なくとも一つの入力用記憶回
路、上記組合せ論理回路の出力に接続される出力用記憶
１回路が形成され、上記半導体チップの周辺に複数個の
パッドが設けられ、上記入力用記憶回路または上記出力
用記憶回路と上記パッドとの間に、上記入力用記憶回路
または上記出力用記憶回路と上記パッドとを接続する複
数の入出力具ツ７アが設けられる集積回路装置に於いて
、少なくとも一つの上記入出力バッファは、任嫌の上記
入力用記憶回路を選択するアドレス信号を与える信号線
に接続されるバッファ、または、上記出力用記憶回路に
選択的に記憶される診断用信号を読み出す信号線に接続
されるバッファを有するＬとＫある。

ここで「組合せ論理回路」とは、出力信号がそのときの
入力信号によって一義的に定まる論理回路を示し、例え
ば、ＡＮＤ回路、ＯＲ’回路、ＮＯＴ回路、ＮＡＮＤ回
路、ＮＯＲ回路、ＸＯＲ回路、及びこれらを組み合わせ
た回路（半加算回路、全加算回路、符号変換回路、エン
コーダ回路、デコーダ回路等）及び配線（入力信号とげ
力信号とが同一なもの）が相当する。また、ｒ記憶回路
」とは、出力信号が過去の入力信号の履歴に依存するよ
うな論理回路を示し、例えばノリツブフロップ等のスタ
ティックな記憶手段や、トランジスタの容量等のダイナ
ミックな記憶手段や、これ等を組み合わせた回路が相当
する。

〔発明の実施例〕

第１図によって本発明の詳細な説明する。

第１図に示す様に、２人力ＮＡＮＤ回路１１，３人力Ａ
ＮＤ回路１２の組合せ論理回路と、フリップフロップＦ
／　Ｆｌｔ　、　Ｆ／　Ｆｔｓ　＋　Ｆ　／　Ｆｚｓ　
、　Ｆ／Ｆ’ｓ　、　Ｆ／　Ｆｓｔ　、　Ｆ　／　Ｆ３
２　、　Ｆ／　Ｆｓｓの記憶回路とが行列状に形成され
、配置１，２，３，４，５゜６．７．８（破線で示す）
される。ここで、クリップフロップＦ／Ｆｓ＊と７リツ
プフロツプＦ／Ｆｓｓとでシフトレジスータ１４を構成
し、配線８は本発明では組合せ回路に相当する。フリッ
プフロップＦ　／　Ｆｕ　、　Ｆ　／　Ｆｌｔは２人力
ＮＡＮＤ回路１１の入力に接続され２人力ＮＡＮＤ回路
１１の入力用記憶回路となる。７リツブ７０ツブＦ　／
　Ｆ　２３　ハ２　人力ＮＡＮＤ回路１１の出力に接続
され２人力ＮＡＮＤ回路１１の出力用記憶回路になるば
かシでなく、３人力ＡＮＤ回路１２の入力に接続され３
人力ＡＮＤ回路１２の入力用記憶回路になる。クリップ
フロップＦ／Ｆｔｓは３人力ＡＮＤ回路１２の入力用記
憶回路となシ、フリッグフロップＦ／Ｆ＊ｓｉ！、３人
力ＡＮＤ回路１２の出力用記憶回路になる。ノリツブフ
ロップＦ／Ｆｓｓは３人力ＡＮＤ回路１２０入力用記憶
回路となるばかりでなく、配線８の出力用記憶回路とな
る。７リツプフロツプＦ／Ｆｓｚは配線８の入力用記憶
回路となる。Ｘ＋（１＝１〜ｍ）、Ｙｊ　（ｊ＝１〜ｎ
）は任意の７リツプ７０ツブを選択するためのアドレス
信号線である。

第１図に於いて、他の組合せ回路、他の記憶回路、他の
信号線は省略しである。

例えば、２人力ＮＡＮＤ回路１１を選択して診断する場
合、まずフリップフロップＦ／Ｆ１ｔ、Ｆ／Ｆ３１をア
ドレス信号線によって選択して、診断モードとして、診
断用信号を入力ずぶ。次に通常モードとして２人力ＮＡ
ＮＤ回路１１によってＮＡＮＤ計算された診断用信号が
７リツプフロツグＦ／Ｆ’ｔｓに記憶される。次に再び
診断モードとしてフリップフロップＦ／Ｆ＊ｓに記憶さ
れた診断用信号を図示しない信号線によって外部に読み
出す。

３人力ＡＮＤ回路１２、配線を番を診断する場合も同様
である。

以下、本発明をゲート・アレイ集積回路装置に適用した
場合の一実施例を詳細に説明する。

第２図はゲート・アレイ集積回路装置２ｏの全体構成の
概略を示したもので、入出力バッファ群２１、アレイ状
に配列されたゲート群２２−１、−２、・・・Ｓ　　ｊ
％・・・、−ｎから成る。今、例としてｊ行のゲート１
ｆＰ２２−ｊの中の１列の７リツプ・フロップ２３にゲ
ート・アレイ集積回路装置２０外部から診断用信号を書
込み（スキャン・イン）及び外部へ診断後の診断用信号
を読出す（スキャン・アウト）手順を示す。

（１）７リツプ・７０ツグの初期化 第２図ｏＧＲ（Ｇｅｎｅｒａｌ　Ｒｅ５ｅｔ　）信号に
より総ての７リツプ・フロップのリセットを行い、診断
開始時に初期化を行う。この結果、総ての７リツプ・フ
ロップの内容はリセットされ、論理レベル″′０″とな
る。

（２）フリップ・フロップの″１”設定（スキャン・イ
ン） 上記したように、診断の開始時には総てのクリップ・フ
ロップがリセットされるため、診断の対象となるクリッ
プ・フロップ２３を必要に応じてセットする。これには
１列方向の信号線ａｌ。

ｂｓと１行方向の行アドレス信号線Ｙｊ及びクロックＣ
！によってフリップ・フロップ２３を選択して行う。信
号ａ＋　＠　ｂ＋　＊　Ｙ；　、　Ｃ３の詳細は後述す
る。

（３）　　クリップ・フロップからの診断後データの読
出しくスキャン・アウト） フリップ・フロップ２３の内容は信号ｂＩによ出カバソ
ファ群２１を介して集積回路装置２０外部に出力される
。

第３図はクリップ・フロップ２３の入出力信号線の様子
を示したもので、本来フリップ・フロップが必要とする
信号線３ｉ（クロック信号線Ｔ、データ信号線Ｄ１リセ
ット信号線几、セット信号線Ｓ）と３Ｑ（出力線）以外
の診断のための信号線群が格子状に配置されている。

次に、第４図によりクリップ・７０ツグ２３の内部構成
を示しながら、詳細な説明を行う。

クリップ・フロップ２３は、核となるクリップ・フロッ
プ４０，４Ｌ診断のための論理ゲート４２〜５０、クリ
ップ・フロップ２３の内容の読出しのだめのゲート５１
から成る。フリップ・フロップ２３の動作原理を述べる
前に、各信号線の信号Ｍ＋　Ｃ１＊　Ｃ２＊　ａｔ　＋
　ｔｚの意味を明確ニする。

（１）モード指定信号Ｍ Ｍ＝１のとき被診断クリップフロップ２３が通常モード
であり、Ｍ＝０のとき診断モードとなる。

（２）　　クロック信号Ｃ１ 診断用信号であり、診断モード時に７リツプフロツプ４
０へのセット・タイミング信号となる。

（３）クロック信号Ｃ２ 診断用信号であり、診断モード時に７リツプフロツプ４
１にセットされたデータを出力するタイミングを与える
信号である。

（４）信号ａ。

信号ａｔの論理は次式で与えられる。

ａ　Ｉ＝　Ｃｔ　・（Ｍ＋Ｘ　＋　）　　　　””（１
）ＸＩはフリップ・フロップ２３を含む列を選択ツブ・
フロップ２３の含まれるｉ列が選択された時（Ｍ−ＸＩ
−１）のいずれかでタイミングＣｓを許可する。

（５）信号ｂ＋ 信号ｂＩの論理は次式で与えられる。

ｂＩ＝Ｍ−ＸＩ　　　　　　　　　　　・・・・・・（
２）すなわち、診断モード（Ｍ＝０）でｉ列が選択され
た場合（Ｘ＋＝１）に限ってｂ　ｌ＝１となる。

次に、これらの信号を用いて診断モード（Ｍ−〇）に入
った場合の動作を説明する。

（ａ）　　ゲート４８ フリップ・フロップ２３の含まれるｉ列目が選ばれた場
合、列アドレス信号Ｘ　Ｉ＝１であるから信号ｂ１−１
となる。従って、ゲート４８の出力信号４ａは”０”と
なり、ゲート４２．４５゜４７に接続されるり・ロック
信号Ｔ、リセット信号Ｗ、セット信号百を無効とする。

（ｂ）　　ゲート５０ フリップ・フロップ２３の含まれるｉ列が選ばれた場合
、信号ｂｓはゲート４９により反極性となるから、ゲー
ト５０の出力信号４ｂには信号ａｉに含まれるクロック
ＣＩを通過させる。この時、行アドレス信号Ｙ１が１１
”となってｊ行が選択された場合に限って、フリップ・
フロップ４０の茗（セット）端子にセット信号百がゲー
ト４７によシ与えられる（″１＃設定（スキャンイン）
）。

同、グー）４３，４４．４６は各対応信号の極性を合せ
るためのインバータである。

更に、信号ｂ＋＝１すなわちフリップ・フロップ２３が
選択されている場合には、ゲート５１によりフリップ・
フロップ４１の内容がデータ出力信号Ｑ＋とじて、フリ
ップ・フロップ２３外部に読出される。

一方、診断モードにおいて、次の（ｌＸｉｌ）に示す配
慮が必要である。

中　順序回路のデータ信号りのフリップ・フロッグ４０
へのセット（Ｆｌｉｐ−Ｆｌｏｐ　ｉｎ）　：通常モー
ドの場合、ＣＩ＝１とすれば信号ａ＋＝Ｃ１−〇、信号
ｂ　Ｉ＝Ｏとなるから、ゲート４Ｂ出力信号４　ａ＝ｉ
となる。従って、ゲート４２への１人力ｔ″′１″とし
ておけば、クロック信号Ｔによりデータ信号りをクリッ
プ・７０ツブ４０にセットすることができる。

（ｉｌ）　　フリップ・フロップ４０出力の次段への出
えぬようフリップ・フロップ４１によシ出力禁止を行う
。通常モード（Ｍ＝１　）では、フリップ・フロップ４
０出力４Ｃはフリップ・フロップ４１へのクロックＣ２
を６１”とすることによシ通過モードとしておけばよい
。また、診断モード（Ｍ＝０）においてクロックＣ２を
印加すればクリップ・フロップ４１の内容はクリップ・
フロップ４０と一致する。これをゲート５１を介してデ
ータ出力信号Ｑ＋に読出す。

以上の各モードを第１表に示す。

第　　　　１　　　　表 ここで、クリップ・７０ツグ・インは通常モート時に、
クリップフロップのデータ信号りを記憶するモードであ
り、ピン・アウトとは通常モードで、集積回路装置内の
状態を変化させずに出力バッファとなっているピンの状
態を見るモードを示す。

次に、第５図により、本発明の一実施例であるゲート・
プレイ集積回路装置２０のマスター構造を述べる。この
マスターは診断モード時に７リツプ・フロップの列指定
を行うバッドＰ　ｔ　ｔ　”　Ｐ　ｔ　ｔａ（Ｘｌ−Ｘ
−）　、入出力バツファ６００−１〜５　Ｑ　Ｑ−ｍ、
列選択信号ａ＋　、ｂｌを作シ出す列デコーダ６０１−
１〜（３Ｑ　ｌ−ｍ、診断専用バッドＭ、ｃｌ、（）几
、ＣＡ、診断モード時に７リツプ・フロップの行指定を
行うパッドＰ２１〜Ｐ　２　ｍ（Ｙ　１〜Ｙ、）、入出
力バツファ６０２−１〜６０２−Ｊ’ｌ、診断モード時
にデータ出力信号を読み出すバッドＰ３１〜Ｐｓ−（Ｑ
ｔ〜Ｑ、）、入出力バツファ６０３−１〜６０３−ｎ、
診断に使用されない通常の入出力バッドＰ４１−Ｐ４Ｎ
１それらに接続される入出力バツファ６０４−１〜６０
４−Ｎ及び基本セル（図示せず）がＸ方向に多数個並設
された基本セル列２２−１〜２２−ｎをｙ方向にｎ個並
設して成る。

通常モード及び診断モードに於ける、各ノくラドの機能
を第２表に示す。

ｏＭ　（Ｍｏｄｅ　） 診断モードが通常モードかを指示する入カッくラド。本
パッドの論理レベルが０”の時、診断モード、論理レベ
ルが１１”の時、通常モードとなる。

ＯＣｔ　　（Ｃ１ｏＣｋｌ　） 診断モード時にフリップ・フロッグ４０をセットするタ
イミングを与える入カッくラドつｏ　Ｃ＊　　（Ｃ１ｏ
ｃｋ２　） 診断モード時に７リツプ・フロップ４１にセットされた
データを出力するタイミングを与える入力パッド。但し
、通常モード時にはクリップ・フロップのデータは常に
出力するようにしている。　　・（Ｃｚ＝１）。

ＯＰｔｔ−１＋ａ 通常モードでは入出力バッドＰ１１−１ｍとして機能し
、診断モードのスキャンイン・スキャンアウトにおいて
は、クリップ・７０ツブの列アドレス信号バッドＸ１−
Ｉｌｌとして機能する。

ＯＰｓｔ−ａｍ 通常モードでは入出力バッドＰｔ＋−ｔｍとして機能し
、診断モードのスキャン・インに２いてはフリップフロ
ップの行アドレス信号パッドＹｔ−ａ　　として機能す
る。

０Ｐｓｔ−ｓａ 通常モードでは入出力バツドＰｓトｓｍとして機能し、
診断モードのスキャン・イン、スキャン・アウトにおい
てデータ出力信゛号パッドＱ１−．として機能する。

これらの機能変更に関しては、後で詳細に説明する。

本実施例のマスターに於いては次の（１）〜（６）のも
のは予め論理的に配線されておシ、ユーザ論理回路の少
なくとも一部と同時に昧このマスターの上に作成される
。また、次の（１）〜（６）のものを第１配の配線で予
め配線しておき、絶縁膜を介ルてユーザ論理回路を多層
配線しても良い。

（１）ハットト入出力バツファ パッドｐＨ〜Ｐ１ｍと人出力バツファ６００−１〜５　
Ｑ　Ｑ−ｍ、パッドＰ２１〜Ｐ　ｚ　ｖｒと人出力バッ
フ７６０２−１〜６０２−ｎ、パッドＰｓｔ〜Ｐｓａと
人出カバソファ６０３−１〜６０３−ｎ、パッドＰ４１
〜Ｐ４Ｎと人出力バツファ６０４−１〜６０４−Ｎが半
導体チップの周辺に配線されている。但し、上記入出力
バッファ群は総てマスターの時点では、内部配線によっ
て入力のみ、出力のみ、入出力の３つの一イ、プに構成
し得る構造としておく。

また、診断モード時にフリップ・フロップの列指定を行
、う為の入力ピンｐＨ〜Ｐ　ｓ　ｗｍは、それらの位置
する半導体チップの一辺に存在する総てのパッド−人出
力バツファ組を使用するとは限らない。

基本セル列２２−１〜２２−ｎの一部を使用して１つの
クリップ・フロップを構成した時に必要とするゲート数
とその物理的に占有する面積でｍの値を決定する。この
事は行アドレス信号パッドＹ　１−Ｙ−あるいはデータ
出力信号パッドＱ１〜Ｑ３と入出力バッファの組につい
ても同じである。

診断モード時に診断用パッドに機能変更する事のないパ
ッド−人出力バッファ組が適宜存在する場合もある。

（２）診断専用パッドＭ、ＧＲ＋＋　、Ｃｔ　＋　Ｃｍ
からの配線 本実施例の診断専用パッドは、診断モードＭ１リセット
ＧＲ，クロックＣＩ及びＣ２の４つである。これらは第
５図に示したようにそれぞれ信号＠Ｍ、ＧＲ，Ｃｔ　、
Ｃｍとしてチップ内の各部に供給し碍るように配線が決
められている。

モードゴｄ定信号ｍＭは、入出力バツファ６００−１〜
６００−ｍ、６０２−１〜６０２−ｎ。

６０３−１〜６０３−１及び列デコーダ６０１−１〜６
０１−ｍに配線、クロック信号ＣＩは列オコーダ６０１
−１〜６０１−ｍに配線、クロック信号Ｃ２及びリセッ
ト信号ＧＲはそれぞれＸ方向、Ｘ方向に行列状に配線さ
れる。

（３）人出力バツファ６００−１〜６００．−ｍと列デ
コーダ６０１−１〜６０１−ｍ 入出力バツファ６００−１〜６００−ｍ内の入力バッフ
ァ出力、すなわち、診断モード時の列アドレス信号線Ｘ
１〜Ｘ１は列デコーダ６０１−１〜６０１−ｍへ配線さ
れる。

（４）入出カバツクアロ０２−１〜６０２−ｎからの配
線 入出力バツファ６０２−１〜６０２−ｎ内の入力バッフ
ァ出力、すなわち、行アドレス信号線ＹＩ　　Ｙ−はＸ
方向に並設配線する。

（５）人出力バツファ６０３−１〜’６０３−ｎからの
配線 入出力バツファ６０３−１〜６０３−ｎ内の出力バッフ
ァへの入力、すなわち、診断時のデータ出力信号線Ｑ１
〜Ｑ、もＸ方向に並設配線する。

（６）　　列デコーダ６０１−１〜６０１−ｍからの配
線 列デコーダ６０１−１〜６０　ｉ　−ｍからの出力、列
選択ペア信号（”１　ｓ　ｂｌ　）〜（ａｓａ　＋　ｂ
ｍ　）はＸ方向に並設配線する。

以上の様に、ゲート・アレイ集積回路装置２０のマスタ
ー構造に、診断モード時に機能変更し得る入出力バッフ
ァ、列デコーダ、診断専用パッド及び行、列方向の配線
群を設ける事により診断機能を含める事ができる。

次に、入出力バッファと列デコーダとの詳細を第６図か
ら第８図を用いて説明する≧ 第６図はフリップ・フロップの癲択を行う列アドレス信
号ＸＩを与える入出力バツファ６００−１〜６００−・
ｍ及びスキャン・インのデータを与える入出力パツファ
６０２−１〜６０２−ｎのマスター構造とその応用を示
したものである。

第６図（ａ）はマスター構造を示すもので、パッドＰ＋
に入出力バッファ・マ炙ターフ００−ｉが接続され、第
１段目の入カバツファ７０１−ｉ１第２段目の入力バッ
ファ７０２−ｉ、診断モード用の列アドレス信号Ｘ１〜
Ｘ１または行アドレス信号ＹＩ　Ｙ−を与えるバッファ
７０３−ｉ、ａステート出力バツファ７０４−ｉ、ｓス
テート制御用の２人力ＮＡＮＤグー）７０５−ｉがそれ
ぞれが独立に設けられている。これらの要素を配線によ
って次の（１）〜ｑＩＤの３種類に構成して用いる。

（１）通常モード（Ｍ＝１　）時に入力バッファとなる
場合（第６図（ｂ）） パッドＰ＋と第１段目の入力バッファ７０１−１、これ
と７０２−４及び７０３−ｉとを接続（破線にて示す）
シ、通常モード（Ｍ＝１）の入力信号Ｉ＋及び診断モー
ド（Ｍ＝０）時の列アドレス信号ＸＩまたは行アドレス
信号ＹＪを得る。

出力バツファ７０４−ｉ及び３ステート制御用ゲ−ドア
　０５−４は使用しない。

（１１）　　通常゛モード（Ｍ＝１）時に出力バッファ
となる場合（第６図（Ｃ）） パッドＰ１と第１段目の入力バッファ７０１−量、出力
バツファ７０４−１．７０１−４と７０３−１１３ステ
ート制御用のＮＡＮＤゲートグー、５−１の２人力間及
びその出力と３ステート出力バツフアの３ステート制御
入力とを接続（破線にて示す）する事によシ、診断モー
ト責Ｍ＝０）時の列アドレス信号ＸＩまたは行アドレス
信号ＹＪが得られる。通常モード（Ｍ＝１）時には出力
データまたは信号ＯＩは、ゲートｒｏ５−ｉの制御によ
シパツドＰ＋に出力され、診断モード（Ｍ＝０）時には
３ステート出力バツファ７０４−！は３ステート状態と
なって、パッドＰ＋は列アドレス信号Ｘ１または行アド
レス信号ＹＪを外部から入力する。

（ｌｉＤ　　通常モード（Ｍ＝１）時に人出力バツブア
となる場合（第６図（ｄ）） パッドＰ＋と第１段目の入力バッファ７０１−１及び出
力バッファ７０４−　ｊ、第１段目の入力バッファ７０
１＝と第２段目の入力バッファ７０２−ｉ及びバッファ
７０３−ｉ、ａステート制御用ゲート７″６５−４と出
力バツ７ア７０４−１の３ステート制御入力とを接続す
る。この様な接続により、通常モード（Ｍ＝１）時にパ
ッドＲに入力するデータまたは信号Ｉ＋、パッドＰＬに
出力するデータまたは信号Ｏｌの入出力が出来る一方、
診断モードＭが１１”を条件に、３ステ一ト制御信号Ｔ
ＳＣによシ出力パツファ７Ｑ４−ｉを制御できる。診断
モード（Ｍ＝０　）時にはＭがＯ”となる為、出力バツ
ファ７０４−ｉの出力は３ステート状態になり、パッド
Ｐ＋は列アドレス信号ＸＩまｌｃは行アドレス信号Ｙｌ
を外部から入力する。

第７図はフリップ・フロップのデータを読み出す為の入
出力バツファ６０３−１〜６０３−ｎのマスター構造と
その応用を示したものである。

第７図（ａ）はマスター構造を示すもので、パッドＰｌ
に入出力バッファ・マスターｇｏｏ−ｊが接続され、入
出力バッファ・マスター５ｏｏ−ｊは第１段目の入力バ
ッファ５ｏ１−ｊ、第２段目の入力バッファ５０２＝、
モード指定信号Ｍのインバータ５ｏａ−ｊ、診断モード
（Ｍ＝０　）時のフリップ・フロップの内容を読み出す
データ出力信号Ｑ８と通常モード（Ｍ＝１）時の出力信
号ＯＪノ選択ゲーグー０４−Ｌ３ステート出カッ（ソフ
ァ５ｏｓ−ｊ、ａステート制御用のＮ０ｋＬゲート５ｏ
ｅ−ｊで構成される。

第７図（ｂ）〜（ｄ）は、それぞれ通常モード（Ｍ＝１
）時において人出力バツファ・マスター５ｏｏ−ｊを入
力バッファ（第７図（ｂ）　）　、出カッ（ソファ（第
７図（Ｃ）　）　、人出力バツファ（第７図（ｄ））と
して用いる場合の実施例を示し比ものである。その構成
要素及び配線方法は異なるが、前記した第６図のものと
同様の考え方であるので、ここでは詳細な説明は省略す
る。

第８図は列デコーダ６０１−１〜６０１−ｍの詳細回路
図及び配線を示したものである。列デコーダ６０１−暑
はゲート９ｏｏ−ｊ、９０１−ｉ。

９０２−ｉから構成され、前記した入出カッ（ツ７ア７
００−ｉから得られる診断時の列アドレス信号Ｘ＋、モ
ード指定信号Ｍ１クロック信号Ｃ！を入力し、フリップ
・フロップ選択信号ぺ７（ａ＋。

ｂ＋）を出力する。信号ａ１はゲート９００−ｔ、信号
す息はゲート９０１−ｉ及び９０２−ｉにより前記論理
式（１）及び（２）が得られる。

ｊ行、ｉ列の領域内にあるフリップ・フロップ２３は前
記した如く１列信号ペア”＋＋ｂ＋及び行アドレス信号
Ｙ、によって選択され、′１″にセットされる。また、
列信号ペアａｒ　、ｂ＋によす、フリップ・フロッグデ
ータ出力信号線Ｑｊにその内容が載せられ、前記した入
出力バッファ６０３ｇを介してバッドＰ３１にデータを
出力する。

次に、第９図を用いて、本実施例ゲート・アレイ集積回
路装置の実際の診断例を詳細に説明する。

本図はゲート・アレイ集積回路装置２０をｎ行、ｍ列の
ブロックに分割し、各ブロックに１つのフリップ・フロ
ッグを割り当てて診断を行うものである。

今、ゲート・プレイ集積回路装置２０の（行、列）とし
て、（２，２）、（４，３）、（３，７）にそれぞれフ
リップ・フロップＦ／Ｆｕ、Ｆ／Ｆ４ｓ　＋　Ｆ　／　
Ｆ３７が存在し、Ｆ　／　Ｆ　２２及びＦ／Ｆａｓの出
力が２人力ＮＡＮＤグー）１００に入力し、組合せ論理
回路である２人力ＮＡＮＤグー）１００の出力がＦ／Ｆ
ｓｙに入力している場合についての診断例を第３表及び
下記に示す。

ステップ１ セットする。この時、診断に床る入出力信号Ｍ１ツブ・
フロップＦ／　Ｆｚ＊　、Ｆ／　Ｆ４３　、　Ｆ／Ｆ３
７の内容は１０″′に初期化される。

ステップ２ 本実施例で診断すべき組合せ論理回路は２人力ＮＡＮＤ
ゲート１００であるから、先ず、フリップフロッグＦ　
／　Ｆ　４Ｂを＠１＃にセットし、２人力ＮＡＮＤゲー
ト１００の入力値を′０″と′１”とする。その為、第
３表の如く診断モードとする為、Ｍ＝０とし、列アドレ
ス信号Ｘ３＝１、かつ行アドレス信号Ｙ４＝１としてク
ロック信号Ｃ１及びＣ２を印加する。クロック信号ＣＩ
によって第４図におけるフリップ・フロップ２３　（Ｆ
／Ｆ４３　）内のフリップ・フロップ４０が６１′にセ
ットされ、クロック信号Ｃ２によってフリップ・７０ツ
プ４１が′１”にセットされる。この結果、出力ドライ
バ５１を介してフリツノ°７０ツブ２３（Ｆ／Ｆ４３）
の内容はクリップ・フロップのデータ出力信号線Ｑ４を
介して集積回路装置の外部へも掃き出され、正常にフリ
ップフロップＦ　／　Ｆ　４ｍが１＃にセットされてい
れば第５図のパッドＰ３４より１″が出力される。

以上により、被診断回路となる組合せ論理回路である２
人力ＮＡＮＤゲート１００の２つの入力線Ｓｌ、８２は
それぞれ０”　Ｉｔ　ｌＨに設定された事になる。

ステップ３ ステップ２によって、２人力ＮＡＮＩ）グー）１００・
あるいは２つの入力ｍｓ１．８２が正常であれば、その
出力信号Ｓ３は”今”となる筈である。本ステップでは
、１η号Ｓ３の状態を７リツグ７０ツグＦ／Ｆｓｙに取
シ込む為、−先ず、通常モードに戻しくＭ＝１）、クロ
ック信号肖を′１″として、集積回路装置内のクロック
Ｔによって第４図の７リツプ・フロッグ４０に信号″８
３（第４図では信号Ｄ）の内容をセットする。この時、
本ステップでクロック信号Ｃ２を印加せず一定（コ″涜
”）とするのは、第４図におけるクリップ・フロップ２
３への入力クロック信号Ｔがクロック信号ＣＩ　＋０２
といかなる位相関係にあるか保証はなく、もし、クロッ
ク信号Ｔの位相がクロック信号Ｃ２のそれと一致してい
ｆｃ場合には、ループを構成している様な論理回路には
不都合を生じるからである。

すなわち、フリップフロップＦ　／　Ｆ　ｖの出力が７
リツプフロツプＦ／Ｆｚｚの入カヘ戻っている場合には
、信号Ｓ１の値を”θ′″→″′１″に変更してしまい
発振現象を起したりする。

以上によシ、フリップフロップＦ／Ｆｓｙに２人力ＮＡ
Ｎ９ゲート１００の出力が信号Ｓ３を経由してセットさ
れる。

ステップ４ 再び、ゲート・プレイ集積回路装置２０を診断モードに
戻しくＭ＝０）、列アドレス信号Ｘｙ＝１とし、クロッ
ク信号Ｃ２を印加して、第４図におけるフリップ・フロ
ップ４０の内容（正常ならば１”）を７リツプフロツプ
４１にセットする一方、出力バッファ５１によりクリッ
プ・フロッ□プのデータ出力信号線Ｑ３にノリッフリロ
ップＦ／Ｆ３７の内容を載せる。パッドＰ３１を観測す
る事によって、フリップフロップＦ／Ｆｓｒの記憶され
た内容が集積回路装置２ｏの外部で見る事ができる。２
人力ＮＡＮＩ）ゲート１００の論理、入出力配線８１，
８２．８３に異常がなければ、′１”となる。

ステップ５〜８ ステップ１〜４と同様であるが、２人力ＮＡＮＤグー）
１００への入力８１．８２の値を逆にして診断するステ
ップである。ステップ１〜８で異常がなければ、組合せ
論理回路である２人力ＮＡＮＤゲート１００は配線も含
め正常であると診断されるわけである。

以上は、２つの７リツプ・フロップＦ　／　Ｐｉｔ、Ｆ
　／　Ｆ　４３の出力に接続された２人力ＮＡＮＤゲー
ト１００とこの出力に接続されたフリップ・フロップＦ
／Ｆ３７を例にして説明したが、これに限定されるごと
はない。つま９、組合わせ論理回路としては、入力、出
力がフリップフロップ等の記憶回路に接続されているも
のであれば良く、第１図にτ 示すシフトレジスター４に於いて、配線Ｆ１を組合せ回
路と見なすことによって、＼シフトレジスター４の診断
を行なうことができる。

以上の実施例では単純な回路の診断の例を説明したが実
際には、もつと複雑かつ多量の論理回路を一度に船断す
る事が要求される。これは多数の７リツプ・フロッグを
１ステツプで′１”に設定する手法が用いられる。

本実施例は原理上、ゲート・アレイ集積回路装置２０上
の唯一の７リツプ・フロップから全てのフリップ、・フ
ロップまで１ステツプで＠ｌ”にセットし得るものであ
る。

（ａ）　　唯一の７リツプ・フロッグの１１”設定前記
した例の様に、列アドレス信号Ｘ＋と行アドレス信号Ｙ
ｊを“１″にすることによって、ｊ行、ｉ列に存在する
７リツプ・フロッグ１つｔ″１”設定できる。

（ｂ）　　行方向に存在するノリツブ・フロップ群の“
１＃設定 例えばｊ行に存在するフリップ・フロッグ群のいくつか
を″″１＃１＃設定合には、行アドレス信号ｙｊ＝ｉと
して、列アドレス信号Ｘ　１−％／１ｍの中の対応する
ものを１とすればよい。Ｘ１〜７＝１ならば、Ｆ／Ｆｔ
ｔ〜１の７個のフリップ・フロップが同時にｔｌｌ＃設
定される。

（Ｃ）　　列方向に存在するフリップ・フロッグ群の′
１”設定 １列に存在するクリップ・フロップ群のいくつかを１”
設定する場合には、列アドレス信号Ｘ１＝１とし、行ア
ドレス信号Ｙ！〜Ｙ１の中の対応するものを１とすれば
よい。Ｘ１〜４＝１ならば、Ｆ／　Ｆｔｔ−４＋０４個
の７リツプ・フロップが１”設定されるわけである。

（ｄ）　　全フリップ・フロップの＠１１″設定列アド
レス信号Ｘ１〜．、行アドレス信号Ｙ　１．。の総てを
１とした場合、集積回路装置２０内の総てのフリップ・
フロップが＠１”設定される。

要するに、列アドレス信号Ｘ１〜ｍと行アドレス信号Ｙ
ｒ〜、の２次元アドレスで指定されたフリップ・７０ツ
ブが′″１”設定される。勿論、１０＃設定はＧＲ（リ
セット）信号により全７リツプ・フロ？グ同時に行９゜ 次に、本実施例ゲート・アレイ集積回路装置２０内部で
はどのように７リツプ・フロップ等の記憶回路が配置さ
れ、組合せ論理回路と配線されるかを第１０図によって
示す。

第１０図に於いて、基本セル列２２−２．２２−３．２
２−４は、一定の間隔の配線領域１０１−２，１０１−
３．１０１−４を介して並設される。各論理回路間の配
線８１．８２．８３．及び診断用信号線”ｌａ　ｂｔ　
＊　Ｃｍ　＊　Ｙｒ　ＩＱＪ磨Ｇ几は図示していない絶
縁膜を介して多層配線される。

第１０図に示した如く、フリップ・フロップＦ／　Ｆ　
＊＊　’Ｐ　Ｆ　／　Ｆ　４３は行、列の中のどの部分
に作られても診断用の配線に接続でき、これによってそ
のクリップ・フロップの行、列アドレスが決定する。

以上説明したように、本実施例によれば、記憶回路であ
るフリップ・フロップのセット、リセット、読出しだけ
でなく、組合せ論理回路単位の診断が行えるので診断率
が向上する。また、ゲート・アレイ集積回路装置の如く
規則的にゲートの配置された集積回路装置の診断は全ク
リップ・７四ツブのセット、リセットを規則的に配置し
得る信号線により制御できるので、チップ面積の増加を
最小限に留め、１００％の故障検出を高速に行える効果
を有する。

〔発明の効果〕

以上述べた様に本発明によれば組合せ論理回路単位に診
断が可能となり、充分な診断率が得られる集積回路装置
及びその診断方法を得ることができる。

【図面の簡単な説明】

第１図は本発明の詳細な説明するための図、第２図は本
発明の一実施例になるゲート・プレイ集積回路装置の全
体構成の概略図、第３図は第２図のフリップ・７０ツブ
２３のインクフェイス図、第４図は第２図の７リツプ・
フロッグ２３の内部構成を示す図、第５図は本発明の一
実施例になるゲート・プレイ集積回路装置のマスター構
成の概略図、第６図、第７図は第５図に於ける入出力バ
ツ７アの構成を示す図、第８図は第５図に於ける列デコ
ーダの構成を示す図、第９図は本発明による診断方法の
実施例を示す図、第１０図は本発明の一実施例になるゲ
ート・アレイ集積回路装置の配線を示す図である。 ４０．４１・・・フリップ・フロップ、４２＝５０・・
・ゲート、５１・・・出力バッファ、６０１−１〜６０
１−ｍ・−列デコーダ、６００−１〜６００−ｍ。 ６０２−１〜６０２−ｆｌ、６０３−１〜６０３−ｎ・
・・人出力バツファ。 ７１図 Ｙ２図 イ ｒ３図 ７５図 奮乙図 ＠”Ｎ；３ ＶＢ図

Claims (1)

1. 【特許請求の範囲】 １、複数の組合せ論理回路、上記組合せ論理回路の入力
   に接続される少なくとも一つの入力用記憶回路、上記組
   合せ論理回路の出力に接続される出力用記憶回路が形成
   される集積回路装置に於いて、任意の組合せ論理回路に
   接続される少なくとも一つの入力用記憶回路に選択的に
   診断用信号を与えて、上記任意の組合せ論理回路に接続
   される出力用記憶回路に記憶される診断用信号を読み出
   すことを特徴とする集積回路装置の診断方法。 ２、特許請求の範囲第１項に於いて、上記入力用記憶回
   路及び出力用記憶回路はフリップフロップからなること
   を特徴とする集積回路装置の診断方法。 ３、半導体チップ上に、複数の組合せ論理回路、上記組
   合せ論理回路の人力に接続される少なくとも一つの入力
   用記憶回路、上記組合せ論理回路の出力に接続される出
   力用記憶回路が形成され、°上記半導体チップの周辺に
   複数個のパッドが設けられ、上記入力用記憶回路または
   上記出力用記憶回路と上目己パッドとの間に、上記入力
   用記憶回路または上記出力用記憶回路と上記パッドとを
   接続する複数の人出カバソファが設けられる集積回路装
   置に於いて、少なくとも一つの上記入出力バッファは、
   任意の上記入力用記憶回路を選択するアドレス信号を与
   える信号線に接続されるバッファ、または、上記出力用
   記憶回路に選択的に記憶される診断用信号を読み出す信
   号線に接続されるバッファを少なくとも有することを特
   徴とする集積回路装置。 ４、特許請求の範囲第３項に於いて、上記入力用記憶回
   路及び出力用記憶回路はフリップフロップからなること
   ’ｔ＊徴とする集積回路装置。