JPS62132346A - 標準セル - Google Patents
標準セルInfo
- Publication number
- JPS62132346A JPS62132346A JP27419985A JP27419985A JPS62132346A JP S62132346 A JPS62132346 A JP S62132346A JP 27419985 A JP27419985 A JP 27419985A JP 27419985 A JP27419985 A JP 27419985A JP S62132346 A JPS62132346 A JP S62132346A
- Authority
- JP
- Japan
- Prior art keywords
- shift
- flop
- flip
- wirings
- standard cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＬＳＩ設計に使用する標準セルに関し、特
にＬＳＳＤ設計あるいはそれに類するスキャン設計方式
を採用する際に使用する標準セル゛に関する。
にＬＳＳＤ設計あるいはそれに類するスキャン設計方式
を採用する際に使用する標準セル゛に関する。
従来の標準セルを用いて構成したスキャン方式回路のレ
イアウト構成の概念を第２図によって説明する。第２図
において、１はシフト機能を有するスリップ７０ツブの
標準セル、２はそのセルのシフト入力端子、３はそのセ
ルのシフトモード選択入力端子、４はそのセルのシフト
クロック入力端子、５はそのセルの正論理信号出力端子
、６゜６ａはシフトパス前段の正論理出力信号配線、７
゜１ａはシフトモード選択信号配線、８，８ａはシフト
クロック信号配線、Ｓ、Ｓａは前段の７リツプフロツプ
の正論理出力信号を後段の７リツプフロツブのシフト入
力端子に接続する信号配線、１０゜１０８は後段の７リ
ツプ７０ツブの正論理出力信号配線、１１は縦方向、横
方向でレイヤーの異なる配線を接続するためのコンタク
ト孔である。
イアウト構成の概念を第２図によって説明する。第２図
において、１はシフト機能を有するスリップ７０ツブの
標準セル、２はそのセルのシフト入力端子、３はそのセ
ルのシフトモード選択入力端子、４はそのセルのシフト
クロック入力端子、５はそのセルの正論理信号出力端子
、６゜６ａはシフトパス前段の正論理出力信号配線、７
゜１ａはシフトモード選択信号配線、８，８ａはシフト
クロック信号配線、Ｓ、Ｓａは前段の７リツプフロツプ
の正論理出力信号を後段の７リツプフロツブのシフト入
力端子に接続する信号配線、１０゜１０８は後段の７リ
ツプ７０ツブの正論理出力信号配線、１１は縦方向、横
方向でレイヤーの異なる配線を接続するためのコンタク
ト孔である。
従来の標準セルは以上のように構成されているので、シ
フトモード選択信号、シフトクロック信号、シフトデー
タ信号のために限られた配線帯を使用せねばならず、配
線可能性が低くなるという問題点があった。
フトモード選択信号、シフトクロック信号、シフトデー
タ信号のために限られた配線帯を使用せねばならず、配
線可能性が低くなるという問題点があった。
この発明は、上記のような問題点を解消するためになさ
れたもので、配線帯面積を消費することなく、スキャン
方式設計におけるシフトパスをセル装置するだけで構成
することを目的としている。
れたもので、配線帯面積を消費することなく、スキャン
方式設計におけるシフトパスをセル装置するだけで構成
することを目的としている。
この発明に係る標準セルは、セル内に、シフトクロック
、シフトモード選択信号およびスキャン用データ信号配
線を備えたものである。
、シフトモード選択信号およびスキャン用データ信号配
線を備えたものである。
この発明においては、標準セル設計においてセルベンチ
へセルを配置するだけで、スキャン方式回路におけるス
キャンパスが形成され、すべてのセルにシフトモード選
択信号、シフトクロックが供給されるようになる。
へセルを配置するだけで、スキャン方式回路におけるス
キャンパスが形成され、すべてのセルにシフトモード選
択信号、シフトクロックが供給されるようになる。
第１図はこの発明の一実施例を示すレイアウト図で、第
２図の従来の標準セルを使用したレイアウトにおいて、
セルを本発明による標準セルに置換し、スキャンパスに
関する信号をセル内に取り込んだものである。符号２〜
１０は第２図と同じものであるが、１２はセル内のＹ座
標の決められた位置にシフトパス、シフトモード選択信
号配線、シフトクロック信号配線を含むシフト機能を有
する７リツプフロツプ標準セルでおる。
２図の従来の標準セルを使用したレイアウトにおいて、
セルを本発明による標準セルに置換し、スキャンパスに
関する信号をセル内に取り込んだものである。符号２〜
１０は第２図と同じものであるが、１２はセル内のＹ座
標の決められた位置にシフトパス、シフトモード選択信
号配線、シフトクロック信号配線を含むシフト機能を有
する７リツプフロツプ標準セルでおる。
この実施例の回路は、論理的には従来のものとまったく
同一の動作を行う。しかし、従来のものでは配線帯を使
用してスキャン方式シフト関係の接続を行うため余分に
必要とした面積を、標準セルを置換することにより、レ
イアウト面積を無駄にすることなく実現することができ
る。つ才り、本実施例ではスキャンパス形成のために配
線６ａ。
同一の動作を行う。しかし、従来のものでは配線帯を使
用してスキャン方式シフト関係の接続を行うため余分に
必要とした面積を、標準セルを置換することにより、レ
イアウト面積を無駄にすることなく実現することができ
る。つ才り、本実施例ではスキャンパス形成のために配
線６ａ。
７ａ＋８ａ＋９ａ＋１０ａを必要としない。
次に、その動作について説明する。
シフト動作を行う際、シフトモード選択信号はあらかじ
め定められた電位に固定され、配ａ７を経由してセル１
のシフトモード選択入力端子３に供給される。これによ
ってセル１の７リツプフロツプへの入力はシフト入力端
子２が有効になシ、シフトクロック信号の電位あるいは
電位の変化が配線８を経由してセル１のシフトクロック
入力端子４に供給されると、配線６を経由してシフトパ
ス前段の正論理出力信号が前段のフリップフロップにセ
ットされ、同時に前段の７リツプフロツプの正論理出力
信号は配線９を経由して後段の７リツプ７０ツブにセッ
トされ、さらに後段の７リツプフロツプの正論理出力信
号は配線１ｏを経由してさらに後段の７リツプフロツプ
にセットされる。
め定められた電位に固定され、配ａ７を経由してセル１
のシフトモード選択入力端子３に供給される。これによ
ってセル１の７リツプフロツプへの入力はシフト入力端
子２が有効になシ、シフトクロック信号の電位あるいは
電位の変化が配線８を経由してセル１のシフトクロック
入力端子４に供給されると、配線６を経由してシフトパ
ス前段の正論理出力信号が前段のフリップフロップにセ
ットされ、同時に前段の７リツプフロツプの正論理出力
信号は配線９を経由して後段の７リツプ７０ツブにセッ
トされ、さらに後段の７リツプフロツプの正論理出力信
号は配線１ｏを経由してさらに後段の７リツプフロツプ
にセットされる。
ＬＳＩの持つすべての７リツプフロツプをこのように連
続して接続し、ＬＳＩ外部から任意の値にセットできる
ようにし、かつ外部へ読み出すことができるようにする
ことで、１−序口路を含むＬＳＩのテストを組合せ回路
のように扱うことができる。
続して接続し、ＬＳＩ外部から任意の値にセットできる
ようにし、かつ外部へ読み出すことができるようにする
ことで、１−序口路を含むＬＳＩのテストを組合せ回路
のように扱うことができる。
なお、上記実施例では単相クロックの場合を説明したが
、この発明は単相クロックに限らず多相クロック使用時
にも適用可能である。
、この発明は単相クロックに限らず多相クロック使用時
にも適用可能である。
以上のように、この発明によれば、シフトパス形成用配
線内蔵の標準セルとしたことにょシ、スキャン方式回路
を設計する除に、余分な配線領域を使用することなくシ
フトパスを形成し、すべてのセルへシフトモード選択信
号とシフトクロックを供給することを、その標準セルを
セルベンチに配置するだけで実現できるという効果があ
る。
線内蔵の標準セルとしたことにょシ、スキャン方式回路
を設計する除に、余分な配線領域を使用することなくシ
フトパスを形成し、すべてのセルへシフトモード選択信
号とシフトクロックを供給することを、その標準セルを
セルベンチに配置するだけで実現できるという効果があ
る。
第１図はこの発明の一実施例を示す標準セルを使用した
ＬＳＩレイアウト配置図、第２図は従来の標準セルを使
用したＬＳＩレイアウト配置図である。 ６．９，１０・・・・正論理出力個分配線、７１１１１
・・シフトモード選択信号配線、８−・・・シフトクロ
ック信号配線、１２・・・・フリップフロップ標準セル
。
ＬＳＩレイアウト配置図、第２図は従来の標準セルを使
用したＬＳＩレイアウト配置図である。 ６．９，１０・・・・正論理出力個分配線、７１１１１
・・シフトモード選択信号配線、８−・・・シフトクロ
ック信号配線、１２・・・・フリップフロップ標準セル
。
Claims (1)
- ＬＳＩを構成する標準セルにおいて、スキャン設計方式
を採用する際に必要となるモード選択信号、スキャン用
クロックおよびスキャン用データ信号配線をセルベンチ
に並行な方向にセル内配線として備えたことを特徴とす
る標準セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27419985A JPS62132346A (ja) | 1985-12-04 | 1985-12-04 | 標準セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27419985A JPS62132346A (ja) | 1985-12-04 | 1985-12-04 | 標準セル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62132346A true JPS62132346A (ja) | 1987-06-15 |
Family
ID=17538410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27419985A Pending JPS62132346A (ja) | 1985-12-04 | 1985-12-04 | 標準セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62132346A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191359A (ja) * | 1988-01-22 | 1990-07-27 | Matsushita Electric Ind Co Ltd | スタンダードセルおよびこれを用いた半導体集積回路装置 |
-
1985
- 1985-12-04 JP JP27419985A patent/JPS62132346A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02191359A (ja) * | 1988-01-22 | 1990-07-27 | Matsushita Electric Ind Co Ltd | スタンダードセルおよびこれを用いた半導体集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960015192A (ko) | 부분 스캔 패스 회로를 갖는 집적 논리 회로와 부분 스캔 패스설계 방법 | |
| JPH0586091B2 (ja) | ||
| JPH0511027A (ja) | スキヤン回路を内蔵した集積回路 | |
| JPS62132346A (ja) | 標準セル | |
| JPH0213124A (ja) | プログラマブル論理素子 | |
| JPH0677050B2 (ja) | 電子回路 | |
| JP3278833B2 (ja) | 論理回路テスト方法及びテスト入力回路及びテスト出力回路 | |
| JPS59229923A (ja) | 集積回路用論理回路 | |
| JPS63215052A (ja) | 半導体集積回路装置 | |
| JPS6119574Y2 (ja) | ||
| JPH02298048A (ja) | 自動レイアウトシステム | |
| JPS62235818A (ja) | 集積回路 | |
| JPS5823473A (ja) | 多用途集積回路 | |
| JP3003151B2 (ja) | 半導体集積回路の設計方法 | |
| JPH0355200Y2 (ja) | ||
| JPH04372169A (ja) | マスタスライスｌｓｉ | |
| JPS62254445A (ja) | アナログ・デイジタル半導体集積回路 | |
| JPS5587457A (en) | Lsi layout processing | |
| JPS60253319A (ja) | Ｃ−ｍｏｓ論理回路 | |
| JPS63152145A (ja) | 半導体集積回路装置 | |
| JPS61100024A (ja) | マスタスライス型半導体集積回路 | |
| JPS62239545A (ja) | スキヤンパス回路内蔵形ゲ−トアレイマスタ− | |
| JPH02206222A (ja) | カウンタ | |
| JPH0226046A (ja) | マスター・スライス半導体集積回路装置 | |
| JPH01217943A (ja) | ゲートアレー半導体装置 |