JPH01217943A - ゲートアレー半導体装置 - Google Patents

ゲートアレー半導体装置

Info

Publication number
JPH01217943A
JPH01217943A JP63043731A JP4373188A JPH01217943A JP H01217943 A JPH01217943 A JP H01217943A JP 63043731 A JP63043731 A JP 63043731A JP 4373188 A JP4373188 A JP 4373188A JP H01217943 A JPH01217943 A JP H01217943A
Authority
JP
Japan
Prior art keywords
shift
level
flip
flops
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63043731A
Other languages
English (en)
Inventor
Hiroetsu Yamazaki
山崎 裕悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63043731A priority Critical patent/JPH01217943A/ja
Publication of JPH01217943A publication Critical patent/JPH01217943A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はゲートアレー半導体装置に係り、特にシフト出
力端子とシフト機能を有する複数の7リツプフロツプと
クロック入力と制御入力とを有するゲートアレー半導体
装置の同一下地を用いて多数の品種を発生する大規模な
ゲートアレー半導体装置に関する。
〔従来の技術〕
従来、この種のゲートアレー半導体装置は、大規模にな
るにつれて論理を構成する7リツプ70ツブの数も多く
なり、これによって半導体装置の検査方法も複雑になっ
てきている。このため、第8図に示すように、半導体装
置には、あらかじめ検査を容易にするために、各フリッ
プフロップ60にはデータセット機能とシフト機能とを
有しており、これらは制御入力端子61の入力によって
機能を選択出来るようlこなっている。また、各7リツ
プフロツプ60には、クロック入力端子62が接続され
、クロック信号によって同期的に動作する。
今、第8図において、制御入力端子61の入力が′″0
“レベルであるとき、各7リップフロップ60にはデー
タ入力端子64の信号がセットされる。また制御入力力
げ1“レベルであるとき、クロック信号に同期してシフ
トデータ入力端子63のシフト信号は、各ブリップフロ
ップ60間を接続しているシフト配線65とによってシ
フト動作を行ない、シフトデータ出力端子66にその信
号を順次出力する。このように、これら機能によりフリ
ップフロップ60のシフトデータのセットとデータの読
み出しを行なうことによって、半導体装置の検査を容易
にする。
〔発明が解決しようとする課題〕
前述し念従来のゲートアレー半導体装置は、同一下地を
用いて配線工程による配線系のみの変更Iこより多数の
品種が発生する場合、それら多数の品種を電気的な手段
によって識別することが出来ないという欠点がある。
本発明の目的は、前記欠点が解決され、多数の品種が直
ちに識別できるようにしたゲートアレー半導体装置を提
供することにある。
〔課題を解決するための手段〕
本発明の構成は、シフトデータ出力端子と、シフト機能
を有する多数のフリップフロップと、このフリップフロ
ップに各々接続されるフロック入力と、前記シフト機能
を制御する制御入力とを備えたゲートアレー半導体装置
において、前記多数のフリップフロップのうちある複数
のフリフグフロップに、所定の組合せを有するコード信
号を入力する入力手段と、入力された前記フリップフロ
ップからシフトデータ出力端子に順次出力するシフト手
段とを設けたことを特徴とする。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例のゲートアレイ−半導体
装置を示す回路ブロック図である。同図において、本実
施例のゲートアレー半導体装置は、2つのアンド(AN
D)回路、一つのオア(OR)回路、第1の7リツプフ
ロツプ1からなる第1段目回路21と、3つのアンド回
路、オア回路、第2のフリップフロップ2からなる第2
段目回路22と、第2段目回路と同様な第3段目回路2
3、及び第4段目回路24と、270制御入力端子9゜
lOを有し、5つのアンド回路からなる動作モード選択
回路25と、第1段目回路21のアンド回路入力となる
シフトデータ入力端子5と、第4の7リツプフロツグの
出力となるシフトデータ出力端子6と、第1段目、第2
段目、第3段目、第4段目のアンド回路の各入力となる
データ入力端子11.12.13.14と、第2段目、
第3段目、第4段目のアンド回路の各入力となる品種コ
ード入力端子15.16.17と、各段の7リツプフロ
ツプのシフト出力mが次段のシフト人力nとなるように
配線したシフト配線8と、各段目の7リツプ70ツブ1
,2.3.4へ入力されるクロック入力端子7とを含み
、構成される。
クロック入力端子7と、制御入力端子9,10のデコー
ド信号とを共通に接続している複数のフリップフロップ
2.3.4は、シフト入力nとシフト出力mとデータ入
力端子12,13.14と品種コード入力端子15.1
6.17とを有している。初段の7リツプフロツプlの
シフト入力は、シフトデータ入力端子5に接続されてお
り、また前段の7リツプフロツプから次段の7リツプフ
ロツグへシフト配$8によって各々接続されており、さ
らiこ最終段のフリップフロップ4のシフト出力は、シ
フトデータ出力端子6に接続され外部信号となる。
また、制御入力端子9.10の入力の組合せによって、
第2図に示すように、クロック信号が入るたびに各種の
動作モードを設定することが出来る。即ち、制御入力端
子9.lOの入力信号が(1,1)、(1,0)、(0
,1)、(0,0)の場合、それぞれ品種コードセット
、シフト、クリヤ。
データセットの動作モードが出力される。
ここで、第1図の品種コード入力端子17゜16.15
の各人力a、b、cを、第3図に示すA品種の組合せの
ように、a=θレベル、b=ルベル、C=ルベルに設定
しているものとする。
制御入力端子9.10の各人力g、hとしsg−ルベル
、hlレベルでは、品!コードセットノ動作モードによ
り、品種コード入力a、b、cの内容は各々の対応する
フリップフロップ4.3゜2にセットされる。次に制御
入力をg=ルベル。
h=oレベルにすると、シフトモードとなり、クロック
lこよって、フリップフロップ4,3.2の内容が、順
次シフトデータ出力端子6に出力される。従って、品種
コードa、b、cに設定されている内容を、第4図のタ
イムチャートで示すように、各クロック信号によりシフ
トデータ出力端子6より電気的に読み出すことが出来る
。ここで、配線系の変更によって多数の品種が発生する
ゲートアレー半導体装置の他の各々の品種lこ、第3図
で示す様に、それぞれ異なったA、B、C品種コードを
設定するものとすると、前記説明したようにシフトデー
タ出力端子6よりどれかの品種コードを読み出すことに
より、品種を電気的に識別することが可能である。
第5図は本発明の第2の実施例のゲートアレー半導体装
置を示す回路ブロック図である。同図において、本実施
例は品種コード入力端子31゜32.33の各人力a’
L b’t c’の入力専用の7リツグフロツグ41.
42.43がデータ入力端子11.12の入力が入るフ
リップフロップと異なるシフト系路を有しており、シフ
トデータ出力端子6は制御入力端子50の入力uIこよ
って、品種コード入力のフリップフロップ41.4’z
 、43とデータ入力が入力される7リツグフロツグと
のどちらかのシフトデータを出力するか選択出来る。
従って、これもまた制御入力端子5I、50の入力t、
uの入力条件によって、第6図に示すよう1こ、クロッ
ク信号により動作モードを設定出来、1=0レベル、u
=ルベルによって、品11コードa/、b/、c/の内
容を、フリップフロップ41.42゜43にセットシ、
次にt=ルベル、u;ルベルによって、フリップフロッ
プ41,42.43の内容をシフトデータ出力端子6に
出力することが出来る。
ここで、品種コード入力a′=0レベル、b’=ルベル
* c”” ルベルであるとすると、そのタイムチャー
トは第7図に示す通りとなり、前記第1実施例と同様に
、各クロック信号により、品種コードの内容をシフトデ
ータ出力端子6より電気的に読み出すことが出来る。
前記第1.第2の実施例では、シフト機能を有する7リ
ツプフロツグのいくつか品種固有のある所定のきめられ
た品種データを入力し、シフトするという点に特徴があ
る。
〔発明の効果〕
以上説明したように、本発明は、品種固有の品種データ
の設定と入力動作及び品種データのシフト動作を行なう
ことζこより、ゲートアレー半導体装置の多数の品種を
電気的に識別することが出来、これによって半導体装置
の検査を自動化できる効果がある。
【図面の簡単な説明】
第1図は本発明の第1の実施例のゲートアレー半導体装
置を示す回路ブロック図、第2図は第1図の制御入力に
よる動作モードを示す図、第3図は品種ごとに設定され
た品種コードを示す図、第4図は第3図のA品種のシフ
トデータ出力を示すタイム図、第5図は本発明の第2の
実施例のゲートアレー半導体装置を示す回路ブ四ツク図
、第6図は第5図の制御入力による動作モードを示す図
、第7図は第5図の回路図による第3図のA品種のシフ
トデータ出力を示すタイム図、第8図は従来のゲートア
レー半導体装置を示す回路ブロック図である。 1.2.3,4,41.42.43・・・・・・フリッ
プフロップ、5.63・・・・・・シフトデータ入力端
子、6.66・・・・・・シフトデータ出力端子、7.
62・・・・・・クロック入力端子、8・・・・・・シ
フト配線、9゜61・・・・・・制御入力端子、11.
12,13.14゜64・・・・・・データ入力端子、
15.16,17゜31.32.33・・・・・・品種
コード入力端子、21・・・・・・wc1段目回路、2
2・・・・・・第2段目回路、23・・・・・・第3段
目回路、24・・・・・・第4段目回路、25・・・・
・・モード選択回路。 代理人 弁理士   内 原   晋 s;、フト】゛ニタ入ts工 牛2 ワ 雫3凹 S シ7トヂーテ劫#lテ 半、5′″図

Claims (1)

    【特許請求の範囲】
  1.  シフトデータ出力端子と、シフト機能を有する多数の
    フリップフロップと、このフリップフロップに各々接続
    されるクロック入力と、前記シフト機能を制御する制御
    入力とを備えたゲートアレー半導体装置において、前記
    多数のフリップフロップのうちある複数のフリップフロ
    ップに、所定の組合せを有するコード信号を入力する入
    力手段と、入力された前記フリツプフロップからシフト
    データ出力端子に順次出力するシフト手段とを設けたこ
    とを特徴とするゲートアレー半導体装置。
JP63043731A 1988-02-25 1988-02-25 ゲートアレー半導体装置 Pending JPH01217943A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63043731A JPH01217943A (ja) 1988-02-25 1988-02-25 ゲートアレー半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63043731A JPH01217943A (ja) 1988-02-25 1988-02-25 ゲートアレー半導体装置

Publications (1)

Publication Number Publication Date
JPH01217943A true JPH01217943A (ja) 1989-08-31

Family

ID=12671926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63043731A Pending JPH01217943A (ja) 1988-02-25 1988-02-25 ゲートアレー半導体装置

Country Status (1)

Country Link
JP (1) JPH01217943A (ja)

Similar Documents

Publication Publication Date Title
JPS63263480A (ja) 半導体集積論理回路
JPH01217943A (ja) ゲートアレー半導体装置
EP0445880A1 (en) Write-acknowledge circuit comprising a write detector and a bistable element for four-phase handshake signalling
JPS61134034A (ja) 試験回路付集積回路
JPH0677050B2 (ja) 電子回路
JPS61212116A (ja) 半導体集積回路
JPS62132182A (ja) 試験回路付大規模集積回路
JP2514989B2 (ja) 順序回路
JPH0312570A (ja) 半導体集積回路
JPS59161123A (ja) Cmos半導体集積回路装置
JPH03207118A (ja) 半導体集積回路
JPH0572615B2 (ja)
JP2810584B2 (ja) シリアルデータ転送回路
JP2723676B2 (ja) 半導体集積回路
JPH01155281A (ja) 論理テスト回路
JPS62132346A (ja) 標準セル
JPS59229923A (ja) 集積回路用論理回路
JPS61115159A (ja) 信号列選択装置
JPH06130135A (ja) スキャンパステスト方式の半導体集積回路
JPH05113469A (ja) 半導体装置
JPS63184414A (ja) プログラム可能なタイミング発生回路
JPS62135781A (ja) テスト回路
JPS59148949A (ja) 電子計算機の分岐判定回路
JPH04276886A (ja) ヒストグラム計算セルおよびヒストグラム計算アレイ
JPS597980B2 (ja) 設定パタ−ン入力装置