JPH04166777A - 大規模集積回路装置 - Google Patents
大規模集積回路装置Info
- Publication number
- JPH04166777A JPH04166777A JP2291744A JP29174490A JPH04166777A JP H04166777 A JPH04166777 A JP H04166777A JP 2291744 A JP2291744 A JP 2291744A JP 29174490 A JP29174490 A JP 29174490A JP H04166777 A JPH04166777 A JP H04166777A
- Authority
- JP
- Japan
- Prior art keywords
- scale integrated
- integrated circuit
- lsi
- test
- circuit device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 49
- 238000011990 functional testing Methods 0.000 claims description 11
- 238000011161 development Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は既に開発済のLSI回路ブロックを一部に含ん
で設計開発された大規模集積回路装置の上記LSI回路
ブロックの機能を容易にテストすることのできるテスト
回路を備えた大規模集積回路装置に関する。
で設計開発された大規模集積回路装置の上記LSI回路
ブロックの機能を容易にテストすることのできるテスト
回路を備えた大規模集積回路装置に関する。
(従来の技術)
近時、LSIの微細化加工技術の進歩に伴い、種々の回
路機能を実現するLSI回路ブロックの高密度化が進め
られて、より多くの機能を1チツプ上に集積した大規模
集積回路装置が種々開発されるようになってきた。例え
ば従来、回路機能毎に個々に実現されていたLSI回路
ブロックを、システムインテグレーションの思想を土台
として、これらをサブミクロン技術に立脚した大規模集
積化により、1チツプ化することが種々試みられている
。この種の技術はシステム・オン・チップと称され、成
る大きなシステムそのものを1つの大規模集積回路装置
として実現するものである。
路機能を実現するLSI回路ブロックの高密度化が進め
られて、より多くの機能を1チツプ上に集積した大規模
集積回路装置が種々開発されるようになってきた。例え
ば従来、回路機能毎に個々に実現されていたLSI回路
ブロックを、システムインテグレーションの思想を土台
として、これらをサブミクロン技術に立脚した大規模集
積化により、1チツプ化することが種々試みられている
。この種の技術はシステム・オン・チップと称され、成
る大きなシステムそのものを1つの大規模集積回路装置
として実現するものである。
さてこのような大規模集積回路装置を設計開発する場合
、既に個々に開発されているLSI回路ブロックをその
まま利用し、そのLSI回路ブロックを一部に含んで大
規模集積回路装置を構築することか多くある。このよう
にして設計開発された大規模集積回路装置の機能をテス
トする場合、一般的には個々の回路ブロック毎に、それ
が正常に機能しているか否かをテストし、その上で上記
大規模集積回路装置がなすシステムの全体的な機能テス
トを行う必要がある。
、既に個々に開発されているLSI回路ブロックをその
まま利用し、そのLSI回路ブロックを一部に含んで大
規模集積回路装置を構築することか多くある。このよう
にして設計開発された大規模集積回路装置の機能をテス
トする場合、一般的には個々の回路ブロック毎に、それ
が正常に機能しているか否かをテストし、その上で上記
大規模集積回路装置がなすシステムの全体的な機能テス
トを行う必要がある。
然し乍ら、大規模集積回路装置の一部として組み込まれ
た既存のLSI回路ブロックは、一般的に上記大規模集
積回路装置の内部において他のLSI回路ブロックと接
続されているだけであり、大規模集積回路装置の入出力
端子は各LSI回路ブロックの入出力端子とは独立に、
そのシステムに必要な入出力信号に対応付けられて設け
られる。
た既存のLSI回路ブロックは、一般的に上記大規模集
積回路装置の内部において他のLSI回路ブロックと接
続されているだけであり、大規模集積回路装置の入出力
端子は各LSI回路ブロックの入出力端子とは独立に、
そのシステムに必要な入出力信号に対応付けられて設け
られる。
これ故、個々のLSI回路ブロックの機能をテストする
には、例えば大規模集積回路装置の入出力端子とは別個
に、LSI回路ブロックの入出力端子に対応した外部信
号端子を前記大規模集積回路装置にテスト用端子として
設ける必要がある。しかしこのようなテスト用の端子を
、大規模集積回路装置の本来の端子とは別個に設けるこ
とは、大規模集積回路装置の入出力端子の数を徒に増大
させることになり、実装可能な入出力端子(入H力ピン
)の数についての制約の点から問題かある。
には、例えば大規模集積回路装置の入出力端子とは別個
に、LSI回路ブロックの入出力端子に対応した外部信
号端子を前記大規模集積回路装置にテスト用端子として
設ける必要がある。しかしこのようなテスト用の端子を
、大規模集積回路装置の本来の端子とは別個に設けるこ
とは、大規模集積回路装置の入出力端子の数を徒に増大
させることになり、実装可能な入出力端子(入H力ピン
)の数についての制約の点から問題かある。
また大規模集積回路装置の入出力端子を通じて前記LS
I回路ブロックの機能を個々にテストすることか考えら
れている。しかし前述したように大規模集積回路装置の
入出力端子は、個々のLSI回路ブロックの入出力端子
とは全く独立に設定されたものであるから、大規模集積
回路装置の入出力端子を通じて個々のLSI回路ブロッ
クの機能をテストするには、新たにテストパターンを開
発することか必要となる。
I回路ブロックの機能を個々にテストすることか考えら
れている。しかし前述したように大規模集積回路装置の
入出力端子は、個々のLSI回路ブロックの入出力端子
とは全く独立に設定されたものであるから、大規模集積
回路装置の入出力端子を通じて個々のLSI回路ブロッ
クの機能をテストするには、新たにテストパターンを開
発することか必要となる。
ところかこの種のテストパターンの開発は、−般的に非
常に困難で、多大な時間と手間の掛かるものである。特
にこの種のテストパターンの開発労力は、大規模集積回
路装置の設計開発に要する労力の30〜40%にも達す
ると云われており、システム・インテグレーションに基
づく大規模集積回路装置の設計開発におけるネックとな
っている。
常に困難で、多大な時間と手間の掛かるものである。特
にこの種のテストパターンの開発労力は、大規模集積回
路装置の設計開発に要する労力の30〜40%にも達す
ると云われており、システム・インテグレーションに基
づく大規模集積回路装置の設計開発におけるネックとな
っている。
(発明が解決しようとする課題)
このように従来にあっては、既に開発済のLSI回路ブ
ロックを一部に組み込んで大規模集積回路装置を設計開
発しても、個々のLSI回路ブロックの機能をテストす
ることが非常に困難であると云う問題があった。
ロックを一部に組み込んで大規模集積回路装置を設計開
発しても、個々のLSI回路ブロックの機能をテストす
ることが非常に困難であると云う問題があった。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、開発済のLSI回路ブロックを
一部に組み込んで設計開発された大規模集積回路装置の
機能テストを簡易に、且つ信頼性良くテストすることを
可能とする機能を備えた大規模集積回路装置を提供する
ことにある。
の目的とするところは、開発済のLSI回路ブロックを
一部に組み込んで設計開発された大規模集積回路装置の
機能テストを簡易に、且つ信頼性良くテストすることを
可能とする機能を備えた大規模集積回路装置を提供する
ことにある。
[発明の構成]
(課題を解決するための手段)
本発明は、既に開発済のLSI回路ブロックを一部に含
んで設計開発された大規模集積回路装置に係り、 前記LSI回路ブロックの機能テスト時に、当該LSI
回路ブロックの入出力端子を、前記大規模集積回路装置
の入出力端子に接続する為のマルチプレクサをテスト回
路として前記大規模集積回路装置に組み込んでおき、 前記LSI回路ブロックの機能テストを行う為に開発さ
れたテストパターンを前記大規模集積回路装置の入出力
端子から前記LSI回路ブロックにそのまま印加し得る
ようにした二占をcf徴とするものである。
んで設計開発された大規模集積回路装置に係り、 前記LSI回路ブロックの機能テスト時に、当該LSI
回路ブロックの入出力端子を、前記大規模集積回路装置
の入出力端子に接続する為のマルチプレクサをテスト回
路として前記大規模集積回路装置に組み込んでおき、 前記LSI回路ブロックの機能テストを行う為に開発さ
れたテストパターンを前記大規模集積回路装置の入出力
端子から前記LSI回路ブロックにそのまま印加し得る
ようにした二占をcf徴とするものである。
(作 用)
本発明によれば、大規模集積回路装置の一部として組み
込まれたLSI回路ブロックの入出力端子を、テスト回
路として組み込まれたマルチプレクサにて、当該LSI
回路ブロックの機能テスト時に前記大規模集積回路装置
の入出力端子に接続するので、この大規模集積回路装置
の入出力端子から、前記LSI回路ブロックの機能テス
トを行う為に開発されているテストパターンをそのまま
当該LSI回路ブロックに印加することが可能となる。
込まれたLSI回路ブロックの入出力端子を、テスト回
路として組み込まれたマルチプレクサにて、当該LSI
回路ブロックの機能テスト時に前記大規模集積回路装置
の入出力端子に接続するので、この大規模集積回路装置
の入出力端子から、前記LSI回路ブロックの機能テス
トを行う為に開発されているテストパターンをそのまま
当該LSI回路ブロックに印加することが可能となる。
この結果、新たにテスト用の端子を設けることなく、既
に開発済のLSI回路ブロックと対をなして開発されて
いるテストパターンをそのまま用いて、つまり新たにテ
ストパターンを開発することなしに、個々のLSI回路
ブロックの機能を信頼性良くテストすることが可能とな
る。
に開発済のLSI回路ブロックと対をなして開発されて
いるテストパターンをそのまま用いて、つまり新たにテ
ストパターンを開発することなしに、個々のLSI回路
ブロックの機能を信頼性良くテストすることが可能とな
る。
(実施例)
以下、図面を参照して本発明の一実施例に係る大規模集
積回路装置について説明する。
積回路装置について説明する。
第1図は実施例装置の概略構成図であり、■、2はそれ
ぞれ既に開発済のLSI回路ブロックである。この実施
例装置は、このような既存のLSI回路ブロック1.2
をそのまま一部の回路機能として組み込んで設計開発さ
れて実現される。尚、これらのLSI回路ブロック1.
2の各入出力端子は、大規模集積回路装置全体のシステ
ムとしての信号入出力端子(入出力端子群3)に接続さ
れる場合もあるか、一般的には大規模集積回路装置を構
築する他の回路ブロックの信号入出力端子との間で内部
的に接続される。
ぞれ既に開発済のLSI回路ブロックである。この実施
例装置は、このような既存のLSI回路ブロック1.2
をそのまま一部の回路機能として組み込んで設計開発さ
れて実現される。尚、これらのLSI回路ブロック1.
2の各入出力端子は、大規模集積回路装置全体のシステ
ムとしての信号入出力端子(入出力端子群3)に接続さ
れる場合もあるか、一般的には大規模集積回路装置を構
築する他の回路ブロックの信号入出力端子との間で内部
的に接続される。
しかしてこの実施例装置か特徴とするところは、前記L
SI回路ブロック1,2の各信号入出力端子にそれぞれ
対応してマルチプレクサ4を設け、マルチプレクサ4を
介して前記LS1回路プロ、ツタ1.2の各信号入出力
端子を大規模集積回路装置の外部信号入出力端子3にそ
れぞれ接続するように構成した点にある。これらのマル
チプレクサ4は、前記LSI回路ブロック1.2の機能
テスト時にテスト信号を受けて切り替え動作するもので
あり、テスト信号の印加時にのみ、前記LSI回路ブロ
ック1.2の入出力端子を大規模集積回路装置の外部信
号入出力端子3にそれぞれ接続する。
SI回路ブロック1,2の各信号入出力端子にそれぞれ
対応してマルチプレクサ4を設け、マルチプレクサ4を
介して前記LS1回路プロ、ツタ1.2の各信号入出力
端子を大規模集積回路装置の外部信号入出力端子3にそ
れぞれ接続するように構成した点にある。これらのマル
チプレクサ4は、前記LSI回路ブロック1.2の機能
テスト時にテスト信号を受けて切り替え動作するもので
あり、テスト信号の印加時にのみ、前記LSI回路ブロ
ック1.2の入出力端子を大規模集積回路装置の外部信
号入出力端子3にそれぞれ接続する。
尚、これらのマルチプレクサ4は、常時は外部信号入出
力端子3から入力される信号の前記LSI回路ブロック
1,2への印加を禁止し、またLSI回路ブロック1,
2から出力される信号の外部信号入出力端子3への伝達
を阻止する。そして図中※印で示すように、前記LS1
回路プロ・ツク1,2の入出力端子を回路装置内部の他
の回路ブロックに接続し、且つ大規模集積回路装置の外
部信号入出力端子3を回路装置内部の他の回路ブロック
に接続するものとなっている。
力端子3から入力される信号の前記LSI回路ブロック
1,2への印加を禁止し、またLSI回路ブロック1,
2から出力される信号の外部信号入出力端子3への伝達
を阻止する。そして図中※印で示すように、前記LS1
回路プロ・ツク1,2の入出力端子を回路装置内部の他
の回路ブロックに接続し、且つ大規模集積回路装置の外
部信号入出力端子3を回路装置内部の他の回路ブロック
に接続するものとなっている。
かくしてこのように構成された本装置によれば、LSI
回路ブロック1,2の機能をテストするべくテスト信号
を印加すれば、回路機能の一部として組み込まれたLS
I回路ブロック1.2が内部的にそれぞれ切り離され、
その入出力端子か大規模集積回路装置の外部信号入出力
端子3にそれぞれ接続される。これらの外部信号入出力
端子3は、本来的にはLSI回路ブロック1.2の信号
入出力端子とは無関係に、大規模集積回路装置のシステ
ム的な機能に従って設けられたものであるか、上述した
如くマルチプレクサ4を作動させることにより、LSI
回路ブロック1.2の信号入出力端子にそれぞれ対応し
たテスト用端子として用いられることになる。
回路ブロック1,2の機能をテストするべくテスト信号
を印加すれば、回路機能の一部として組み込まれたLS
I回路ブロック1.2が内部的にそれぞれ切り離され、
その入出力端子か大規模集積回路装置の外部信号入出力
端子3にそれぞれ接続される。これらの外部信号入出力
端子3は、本来的にはLSI回路ブロック1.2の信号
入出力端子とは無関係に、大規模集積回路装置のシステ
ム的な機能に従って設けられたものであるか、上述した
如くマルチプレクサ4を作動させることにより、LSI
回路ブロック1.2の信号入出力端子にそれぞれ対応し
たテスト用端子として用いられることになる。
この結果、これらの外部信号入出力端子3を介して前記
各LSI回路ブロック1,2にテストパターンを印加し
てその機能をそれぞれ独立にテストすることが可能とな
る。しかもこれらのLSI回路ブロック1.2は、既に
開発済のものであり、その開発に伴ってLSI回路ブロ
ック1,2の機能テストの為のテストパターンも既に作
成済であることから、新たにテストパターンを作成する
ことなく、作成済のテストパターンをそのまま用いて前
記各LSI回路ブロック1,2の機能を効率的にテスト
することか65能となる。
各LSI回路ブロック1,2にテストパターンを印加し
てその機能をそれぞれ独立にテストすることが可能とな
る。しかもこれらのLSI回路ブロック1.2は、既に
開発済のものであり、その開発に伴ってLSI回路ブロ
ック1,2の機能テストの為のテストパターンも既に作
成済であることから、新たにテストパターンを作成する
ことなく、作成済のテストパターンをそのまま用いて前
記各LSI回路ブロック1,2の機能を効率的にテスト
することか65能となる。
従って大規模集積回路装置の開発設JVに伴って新たに
テストパターンを作成すると云う労力が大幅に軽減され
、少なくとも既に開発済の回路ブロックについての機能
テストを非常に効率的に行うことが可能となる。
テストパターンを作成すると云う労力が大幅に軽減され
、少なくとも既に開発済の回路ブロックについての機能
テストを非常に効率的に行うことが可能となる。
尚、本発明は上述した実施例に限定されるものではない
。前述した実施例では、LS1回路モジュールの人出力
端了数に比較して大規模集積回路装置の外部信号入出力
端子3の数が多い場合を想定しているか、外部信号入出
力端子3の数が少ない場合には、例えば(n:1)の入
出力関係を持つマルチプレクサを用いて外部信号入出力
端子3に複数のLS1回路モノニールの入出力端子を選
択的に接続し、これらのLSI回路ブロックの機能テス
トを順に行うようにすれば良い。この場合には、例えば
第2図に示すようにとのLSI回路モジュールの機能テ
ストを行うかを順に指定しながら、そのLSIモジュー
ルに対するテストパターンを順番に与えていくようにす
れば良い。その他、本発明はその要旨を逸脱しない範囲
で種々変形して実施することができる。
。前述した実施例では、LS1回路モジュールの人出力
端了数に比較して大規模集積回路装置の外部信号入出力
端子3の数が多い場合を想定しているか、外部信号入出
力端子3の数が少ない場合には、例えば(n:1)の入
出力関係を持つマルチプレクサを用いて外部信号入出力
端子3に複数のLS1回路モノニールの入出力端子を選
択的に接続し、これらのLSI回路ブロックの機能テス
トを順に行うようにすれば良い。この場合には、例えば
第2図に示すようにとのLSI回路モジュールの機能テ
ストを行うかを順に指定しながら、そのLSIモジュー
ルに対するテストパターンを順番に与えていくようにす
れば良い。その他、本発明はその要旨を逸脱しない範囲
で種々変形して実施することができる。
[発明の効果]
以上説明したように本発明によれば、大規模集積回路装
置の外部信号入出力端子をそのまま利用し、これらの外
部信号入出力端子にLSI回路ブロックの信号入出力端
子を選択的に接続して各LSI回路ブロックの機能テス
トを行うので、LSI回路ブロックの機能をテストする
為の信号端子をわざわざ設ける必要がなく、また既存の
LSI回路ブロックに付随して開発されているテストパ
ターンをそのまま利用してLSI回路ブロックの機能テ
ストを行うことかできる。これ故、テストパターンの開
発に要する労力を大幅に削減し、新たに設計開発された
大規模集積回路装置の機能を効率的にテストすることか
できる等の実用上多大なる効果が奏せられる。
置の外部信号入出力端子をそのまま利用し、これらの外
部信号入出力端子にLSI回路ブロックの信号入出力端
子を選択的に接続して各LSI回路ブロックの機能テス
トを行うので、LSI回路ブロックの機能をテストする
為の信号端子をわざわざ設ける必要がなく、また既存の
LSI回路ブロックに付随して開発されているテストパ
ターンをそのまま利用してLSI回路ブロックの機能テ
ストを行うことかできる。これ故、テストパターンの開
発に要する労力を大幅に削減し、新たに設計開発された
大規模集積回路装置の機能を効率的にテストすることか
できる等の実用上多大なる効果が奏せられる。
第1図は本発明の一実施例に係る大規模集積回路装置の
概略的な構成を示す図、第2図は複数のLSI回路ブロ
ックに対する機能テストの手順を示す図である。 1.2・・・LSI回路ブロック、3・・・大規模集積
回路装置の外部信号入出力端子、4・・マルチプレクサ
(テスト回路)。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
概略的な構成を示す図、第2図は複数のLSI回路ブロ
ックに対する機能テストの手順を示す図である。 1.2・・・LSI回路ブロック、3・・・大規模集積
回路装置の外部信号入出力端子、4・・マルチプレクサ
(テスト回路)。 出願人代理人 弁理士 鈴江武彦 第1図 第2図
Claims (1)
- 開発済のLSI回路ブロックを一部に含んで設計開発さ
れた大規模集積回路装置において、前記LSI回路ブロ
ックの機能テスト時に、当該LSI回路ブロックの入出
力端子を、前記大規模集積回路装置の入出力端子に接続
する為のマルチプレクサをテスト回路として組み込み、
前記LSI回路ブロックの機能テストを行う為に開発さ
れたテストパターンを前記大規模集積回路装置の入出力
端子から前記LSI回路ブロックにそのまま印加し得る
ようにしたことを特徴とする大規模集積回路装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291744A JPH04166777A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2291744A JPH04166777A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04166777A true JPH04166777A (ja) | 1992-06-12 |
Family
ID=17772847
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2291744A Pending JPH04166777A (ja) | 1990-10-31 | 1990-10-31 | 大規模集積回路装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04166777A (ja) |
-
1990
- 1990-10-31 JP JP2291744A patent/JPH04166777A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5481471A (en) | Mixed signal integrated circuit architecture and test methodology | |
JP2000275303A (ja) | バウンダリスキャンテスト方法及びバウンダリスキャンテスト装置 | |
JPS61222148A (ja) | 1チツプマイクロコンピユ−タの製造方法 | |
US5225774A (en) | Semiconductor integrated circuit | |
JPH04166777A (ja) | 大規模集積回路装置 | |
JP2001000042U (ja) | 電気アセンブリ | |
KR930018280A (ko) | 핸드세이크 통신 채널로 상호 연결된 복수개의 기능 성분을 갖는 전자 회로를 테스트하기 위한 방법 및 그 집적 회로 | |
US6721913B1 (en) | Method and apparatus for testing an interface between separate hardware components | |
US5363381A (en) | Integrated circuit device having macro isolation test function | |
JPS62116271A (ja) | テスト回路 | |
US4814639A (en) | Super integration circuit device having a plurality of IC-chip equivalent regions formed on a single semiconductor substrate | |
JPH04166776A (ja) | 大規模集積回路装置 | |
JPS63255672A (ja) | 回路ブロツクテスト回路 | |
JPH07181227A (ja) | 集積回路 | |
JPH0712073B2 (ja) | 故障検出回路付き大規模集積回路 | |
JP2508427B2 (ja) | Ic回路 | |
KR100230411B1 (ko) | 반도체 장치 | |
KR100300242B1 (ko) | 내장형 마이크로프로세서 코어를 위한 검사모드 매트릭스 회로및 그 검사 방법 | |
JPH0534414A (ja) | 半導体集積回路 | |
JPH02234087A (ja) | デジタル論理ブロックのテスト回路 | |
JPH02118475A (ja) | 論理集積回路 | |
JPS6371671A (ja) | 大規模集積回路 | |
JPH02176584A (ja) | 入出力バッファ回路 | |
JPS62230040A (ja) | 半導体集積回路 | |
JPS61100842A (ja) | スキヤン回路 |