KR940001342A - 반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드 - Google Patents

반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드 Download PDF

Info

Publication number
KR940001342A
KR940001342A KR1019930011330A KR930011330A KR940001342A KR 940001342 A KR940001342 A KR 940001342A KR 1019930011330 A KR1019930011330 A KR 1019930011330A KR 930011330 A KR930011330 A KR 930011330A KR 940001342 A KR940001342 A KR 940001342A
Authority
KR
South Korea
Prior art keywords
signal
test
semiconductor
during
terminal
Prior art date
Application number
KR1019930011330A
Other languages
English (en)
Other versions
KR970003728B1 (ko
Inventor
미찌오 나까지마
Original Assignee
기다오까 다까시
미쓰비시 뎅끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 기다오까 다까시, 미쓰비시 뎅끼 가부시끼가이샤 filed Critical 기다오까 다까시
Publication of KR940001342A publication Critical patent/KR940001342A/ko
Application granted granted Critical
Publication of KR970003728B1 publication Critical patent/KR970003728B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test

Abstract

반도체 장치에 있어서, 각각의 패키지에서 번인 보드의 표준화를 얻을 수 있다. IC(100)은 VCC단자(2)와, GND단자(3)와, 입력단자들(4a,4b)과, 출력단자들(5)과를 포함하며, 그것은 또한 번인 보드 설정단자(14)를 포함한다. 상기 입력단자들(4a,4b)에 인가되는 입력신호들은 모드 스위칭 회로(15)에 전달되고 기능블록(7)에서 처리된다. 상기 입력단자들(4a,4b)에 인가되는 상기 신호들에 관계없이 단순히 상기 번인 보드 설정단자(14)에 테스트 신호를 인가함으로써, 상기 기능 블록(7)에 소정의 논리가 주어진다.
단지 상기 VCC단자(2)와, 상기 GND단자(3)와 상기 번인 보드 설정단자(14)의 핀 배치가 표준화되고 결정된다면, 상기 입력단자들(4a,4b)의 핀 배치에 의하지 안혹 번인이 수행될 수 있다.

Description

반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도와 제2도는 본 발명에 있어서 제1실시예를 보여주는 블록도.
제3도와 제4도는 본 발명에 있어서 제2실시예를 보여주는 블록도.

Claims (31)

  1. (a) 테스트 대상이 되는 반도체 회로와, (b) 통상 동작동안에 상기 반도체 회로에 입력신호를 받는 입력단자와, (c) 상기 통상 동작동안에 반도체 회로로 부터 출력신호를 받는 출력단자와, (d) 상기 통상 동작동안에 상기의 반도체 회로에 소정의 전위를 주는 전원단자, (e) 상기 입력단자와 상기 반도체 회로 사이에 개입되어 테스트 동안과 상기 통상 동작동안에 걸쳐서 동작이 스위칭되는 모드 스위칭 회로이며; 상기 통상 동작동안에 상기 입력단자에 주어지는 상기 입력신호를 상기 반도체 회로에 주는 (e-1) 모드 스위칭 회로와 상기 테스트동안에 상기 반도체 회롱에 고정치를 주는 상기 (e-2) 모드 스위칭 회로를 포함하는 반도체 장치.
  2. 제1항에 있어서, 상기의 모드 스위칭 회로는 상기 통상 동작동안에 비활성화되고 상기 테스트동안에 활성화되는 테스트신호를 받는 것을 특징으로 하는 반도체 장치.
  3. 제1항에 있어서, 상기 입력단자는 제1차와 2차 입력단자를 포함하며, 상기 고정치는 제1차 및 제2차 고정값을 포함하며, (e-3) 모드 스위칭 회로는 상기 테스트동안에 제1차 입력단자에 주는 신호값에 무관하게 제1차 고정치를 출력하는 제1차 게이트를 포함하며, (e-4) 모드 스위칭 회로는 상기의 테스트동안에 제2차 입력단자에 주는 신호값에 무관하게 제2차 고정치를 출력하는 제2차 게이트를 포함하는 것을 특징으로 하는 반도체 장치.
  4. 제3항에 있어서 상기 테스트신호가 활성화될 때 제1차 고정치를 갖거나 그렇지 않으면 비활성화될 때 2차 고정치를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제4항에 있어서, 상기 제1차와 제2차 고정치들이 각각 논리값 "1"과 "2"에 해당하며, (e-2-1)상기 제1차 게이트는 상기 제1차 입력단자에 연결된 제1차 입력단과, 테스트신호를 받는 제2입력단과 그것으로부터 상기 제1차 입력단에 인가되는 논리값의 논리적 산출을 출력하는 출력단과 상기 반도체 회로에 테스트신호의 반전된 논리값을 포함하며, (e-3-1) 상기 제2차 게이트는 제2차 입력단자에 연결된 제1차 입력단과 상기 테스트신호를 받는 제2차 입력단과 그것으로 부터 상기 반도체 회로에 대하여 상기 제1차 입력단과 제2차 입력단의 논리 값이 논리적 합을 출력하는 출력단을 포함하는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서, 상기 입력단자는 제3차 입력단을 더 포함하고; 상기 제3차 입력단자와 상기 반도체 회로 사이에서 개방되는 (f) 신호발생수단을 더 포함하며, 상기 테스트동안에 상기 제3차 입력단자에 인가되는 신호의 값에 관계없이 소정의 교류신호를 출력하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 신호발생수단이 상기 소정의 교류신호를 출력하는 (f-1) 파형발생기와, 파형발생기에 연결되어 상기 테스트신호를 받고 상기의 테스트신호가 활성화되는 경우에는 상기 파형발생기로 부터 상기 반도체 회로에 출력을 인가하고 상기 테스트신호가 비활성화 되는 경우에는 상기 제3차 입력단자 주어진 신호를 인가하기 위한(f-2) 셀렉터를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제7항에 있어서, 상기 신호발생수단은 상기 테스트동안에 상기 소정의 교류신호의 기초인 기초신호를 상기의 파형발생기에 주는 (f-3) 발진기를 더 포함하는 것을 특징으로 하는 반도체 장치
  9. 상기 파형발생기가 ROM을 내장하는 제8항에 있어서의 반도체 장치.
  10. 제8항에 있어서, 상기 신호발생수단이 상기 발진기와 상기 파형발생기 사이에 접속되어 상기 발진기와 상기 파형발생기의 동작을 확인하는(f-4) 확인수단을 더 포함하는 반도체 장치.
  11. 제9항에 있어서, 상기 확인수단이 상기 파형발생기이 동작을 확인하는 제1확인부(f-4-1)와, 상기 발진기의 동작을 확인하는 (f-4-2) 제2확인부를 포함하는 반도체 장치.
  12. 제10항에 있어서, 상기 제1확인부는 (f-4-1-1) 상기 테스트신호가 활성화될 때 상기 발진기의 출력을 상기 파형발생기에 주고, (f-4-1-2) 상기 테스트신호가 비활성화될 때는 상기 파형발진기에서 외부로 부터 외부신호를 주기 위한 외부 신호단자를 가지며; 상기 파형발생기가 상기 외부신호에 기초한 제1모니터 단자를 포함하는 반도체 장치.
  13. 제11항에 있어서, 상기 제2확인부는 (f-4-1-2) 상기 테스트신호가 활성화되는 경우 상기 발진기의 출력을 순차적으로 저장하는 시프트 레이스터와, (f-4-2-2) 상기 시프트 레지스트의 출력을 확인하는 제2의 모니터 단자를 포함하는 반도체 장치.
  14. 제12항에 있어서, 상기 전원단자에 연결된 (g) 제1퓨즈를 더 포함하는 반도체 장치.
  15. 제14항에 있어서, 상기 테스트신호가 그안에서 흐르는 것을 허용하기 위한 상기 모드 스위칭 회로에 연결된 (h) 제2차 퓨즈를 더 포함하는 반도체 장치.
  16. 제15항에 있어서, (i) 상기 제2차 퓨즈에 연결된 제1차 배선과, 상기 제1차 배선에 상기 테스트신호를 전달하기 위한 제2차 배선을 더 포함하는 반도체 장치.
  17. 제13항에 있어서, 상기 테스트가 번 인이 되는 반도체 장치.
  18. 제1항에 있어서, 상기 전원단자가 상기 테스트동안에 상기 소정의 전위와 다른 전위를 상기 반도체 장치에 인가하고, 상기 반도체 장치가 그것의 활성과 비활성이 상기 전원단자의 전위에 의존하는 상기 테스트신호를 검출하는 상기 전원단자에 연결된 (k) 전압검출회로를 더 포함하는 반도체 장치.
  19. 제1항에 있어서, 상기 테스트신호를 받고 고정된 배치를 갖는 (1) 테스트 단자를 더 포함하는 반도체 장치.
  20. (a)(a-1) 테스트의 대상이 되는 반도체 회로와, (a-2) 통상 동작동안에 상기 반도체 회로에 입력신호를 받는 입력단자와, (a-3) 상기 통상 동작동안에 상기 반도체 회로로 부터 출력신호를 받는 출력단자와, (a-4) 상기 통상 동작동안에 상기의 반도체 회로에 소정의 전위를 인가하는 전원단자와, (a-5) 상기 입력단자와 상기 반도체 회로의 사이에 개입되어 상기 테스트동안에 활성화된 테스트신호와 상기 통상 동작동안에는 비활성화된 테스트신호를 받으며, 상기 테스트신호에 의존하여 그것의 동작을 스위칭하는 모드 스위칭 회로와, (a-6) 상기 모드 스위칭 회로에 상기 테스트신호를 인가하기 위한 제1차 배선과, (b) 상기 복수의 반도체 장치의 상기 제1차 배선을 공통으로 연결하는 제2차 재선과, 상기 모드 스위칭 회로는 (a-5-1) 상기 통상 동자동안에 상기 입력단자에 주는 상기 입력신호를 상기 반도체 회로에 인가하며, (a-5-2) 상기 테스트동안에 상기 반도체 회로에 소정의 고정치를 주는 복수의 반도체 장치를 포함하는 반도체 웨이퍼.
  21. 제20항에 있어서, 상기 제1차 배선이 제1차 퓨즈를 포함하는 반도체 웨이퍼.
  22. 제19항에 있어서, 상기 입력단자가 교류신호단자를 포함하고,(c) 상기 복수의 반도체 장치를 상호 분리하는 다이싱 라인과, (d) 상기 교류신호단자와 반도체 회로 사이에 개입되어, 테스트동안에 상기 교류신호단자에 인가되는 신호값에 관계없이 소정의 교류신호를 출력하며, 상기 다이싱 라인에서 형성되는 신호발생수단을 더 포함하는 반도체 웨이퍼.
  23. 제22항에 있어서, (e) 상기 신호발생수단과 상기 반도체 회로 사이에 개입된 제2차 퓨즈를 더 포함하는 반도체 웨이퍼.
  24. 제21항에 있어서, 상기 신호발생수단은, (d-1) 상기 소정의 교류신호를 출력하는 파형발생기와, (d-1) 상기 파형발생기에 연결되어, 상기 테스트신호를 받고, 상기 테스트신호가 활성화될 때 상기 파형발생기의 출력을 상기 반도체 회로에 인가시키고, 상기 테스트신호가 비활성화될 때 상기 교류신호단자에 인가되는 신호를 주는 셀렉터를 포함하는 반도체 웨이퍼.
  25. 제22항에 있어서, 상기 신호발생수단은, (d-3) 상기 테스트동안에 상기 파형발생기로 상기 소정의 교류신호의 기초가 되는 기초신호를 인가하는 발진기를 더 포함하는 반도체 웨이퍼.
  26. 제24항에 있어서, 상기 신호발생수단은, (d-4) 상기 발진기와 상기 파형발생기와의 사이에 연결되어 상기 발진기와 상기 파형발생기의 동작을 확인하는 확인수단을 더 포함하는 반도체 웨이퍼.
  27. 제26항에 있어서, (a) 각각 복수의 반도체 장치의 형성과, (a-1) 테스트의 대상이 되는 반도체 회로와, (a-2) 통상 동작동안에 상기 반도체 회로로 입력신호를 받는 입력단자와, (a-3) 상기 통상 동작동안에 상기 반도체 회로로 부터 출력신호를 받는 출력단자와, (a-4) 통상 동작동안에 반도체 회로에 소정의 전위를 인가하는 전원단자와, (a-5) 상기 테스트신호에 의존하는 그것의 동작을 스위칭하기 위하여, 상기 테스트동안에 활성화되고, 상기 통상 동작동안에는 비활성화된 테스트신호를 받는 상기 입력단자와 상기 반도체 회로 사이에 개입된 모드 스위칭 회로와, (a-6) 상기 모드 스위칭 회로에 상기 테스트신호를 인가하기 위한 퓨즈와, (b) 상기 복수의 반도체 장치의 상기 제1차 배선을 공통으로 연결하는 테스트 배선을 형성하는 것과, (c) 상기 모드 스위칭 회로가 주어지고, 상기 복수의 반도체 장치에서 상기 테스트를 연결하는 것과 (a-5-1) 상기 통상 동작동안에 상기 반도체 회로에서 상기 입력단자에 주어지는 상기 입력신호와 (a-5-2) 상기 테스트동안에 상기 반도체 회로에 소정의 고정치, 들을 포함하는 반도체 웨이퍼를 제조하는 방법.
  28. 제26헹에 있엇, (d) 상기 테스트 배선을 선택적으로 제거하는 것과, 그렇게 함으로써 상기 테스트 배선이 상기 공정 (c)후의 테스트 배선과 상기 퓨즈의 접합에 남아 있도록 하는 공정을 더 포함하는 반도체 웨이퍼를 제조하는 방법.
  29. 제28항에 있어서, (f) 상기 반도체 장치위에 보호막을 형성하는 것과, (g) 상기 입력단자와 상기 출력 단자를 노광시키는 공정들을 더 포함하는 반도체 웨이퍼를 제조하는 방법.
  30. (a) 테스트 대상이 되는 반도체 회로와, (b) 통상 동작동안에 상기 반도체 회로에서 입력신호를 받는 입력단자와, (c) 상기 통상 동작동안에 상기의 반도체 회로로 부터 출력신호를 받는 출력단자와, (d) 상기 통상 동작동안에 상기의 반도체 회로에서 소정의 전위를 인가하는 전원단자와, (e) 상기 입력단자와 상기 반도체 회로 사이에 개입된 모드 스위칭회로가 상기 테스트신호에 의존하는 동작을 스위칭하기 위하여 상기 테스트동안에 활성화되고 신호를 받고 상기 통상 동작동안에는 비활성화되는 신호를 받는 것과, (f) 상기 모드 스위칭 회로에 상기 테스트신호를 인가하기 위한 퓨즈와, 상기 모드 스위칭 회로가(e-1) 상기 테스트동안에 상기 반도체 회로에서 입력단자에서 받은 상기 입력신호를 인가하는 것과 (e-2) 상기 테스동안에 상기 반도체 회로에 소정의 고정치를 인가하는 것과, 상기 전원단자를 단지 테스트 전위를 인가하기 위하여 테스트 전원단자를 포함하는 상기 반도체 장치의 상기 테스트 보드를 갖는 반도체 장치에서 테스트를 수행하기 위한 반도체 장치의 테스트 보드.
  31. (a) 테스트 대상이 되는 반도체 회로와, (b) 통상 동작동안에 상기 반도체 회로에서 입력신호를 받는 입력단자와, (c) 상기 통상 동작동안에 상기의 반도체 회로로 부터 출력신호를 받는 출력단자와, (d) 상기 통상 동작동안에 상기의 반도체 회로에서 소정의 전위를 인가하는 전원단자와, (e) 상기 테스트동안에 활성화되고 상기 통상 동작동안에 비활성화되는 테스트신호를 받는 테스트 단자와, (f) 상기 테스트신호에 의존하는 동작을 스위칭하기 위하여 상기 입력단자와 상기 반도체 회로 사이에 개입된 모드 스위칭 회로와, (g) 상기 모드 스위칭 회로에 상기 테스트신호를 인가하기 위한 퓨즈와, 상기 모드 스위칭 회로가 (f-1) 상기 통상 동작동안에 상기 반도체 회로에서 상기 입력단자에서 받은 상기 입력신호를 인가하는 것과 (f-2) 상기 테스트동안에 상기 반도체 회로에 소정의 고정치를 인가하는 것과, 상기 전원단자와 테스트 단자에 단지 테스트 전위를 인가하기 위한 테스트 전원단자를 포함하는 상기 테스트 보드를 갖는 반도체 장치에서 테스트를 수행하기 위한 반도체 장치의 테스트 보드.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930011330A 1992-06-26 1993-06-21 반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드 KR970003728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP4169358A JP2918397B2 (ja) 1992-06-26 1992-06-26 半導体ウエハ及びその製造方法
JP92-169358 1992-06-26

Publications (2)

Publication Number Publication Date
KR940001342A true KR940001342A (ko) 1994-01-11
KR970003728B1 KR970003728B1 (ko) 1997-03-21

Family

ID=15885102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011330A KR970003728B1 (ko) 1992-06-26 1993-06-21 반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드

Country Status (4)

Country Link
US (1) US6127694A (ko)
JP (1) JP2918397B2 (ko)
KR (1) KR970003728B1 (ko)
DE (1) DE4321211C2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737918B1 (ko) * 2001-01-30 2007-07-12 삼성전자주식회사 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19917336C2 (de) * 1999-04-16 2002-07-11 Infineon Technologies Ag Schaltungsanordnung zum Burn-In-Test eines Halbleiterbausteins
JP2003209147A (ja) * 2002-01-11 2003-07-25 Nec Microsystems Ltd チップ製造方法およびシステム
US7435990B2 (en) * 2003-01-15 2008-10-14 International Business Machines Corporation Arrangement for testing semiconductor chips while incorporated on a semiconductor wafer
US7472322B1 (en) * 2005-05-31 2008-12-30 Integrated Device Technology, Inc. On-chip interface trap characterization and monitoring
JP3767829B1 (ja) * 2005-06-09 2006-04-19 エスティケイテクノロジー株式会社 半導体デバイスの検査装置
DE102017113905A1 (de) * 2017-06-23 2018-12-27 Valeo Schalter Und Sensoren Gmbh Schaltungsanordnung zur Auswertung von zumindest zwei Schaltzuständen eines Betätigungselementes, Verfahren zum Betreiben einer Schaltungsanordnung sowie Schaltvorrichtung
CN114325345B (zh) * 2022-01-04 2023-12-15 上海季丰电子股份有限公司 老化机和老化机的接口板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2721151B2 (ja) * 1986-04-01 1998-03-04 株式会社東芝 半導体集積回路装置
JPH02249982A (ja) * 1989-03-24 1990-10-05 Mitsubishi Electric Corp 半導体集積回路装置
JPH03139842A (ja) * 1989-10-25 1991-06-14 Fujitsu Ltd 集積回路ウェハ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100737918B1 (ko) * 2001-01-30 2007-07-12 삼성전자주식회사 파형 모니터링 유닛을 갖는 웨이퍼 레벨 번-인 테스트시스템과 테스트 방법

Also Published As

Publication number Publication date
JP2918397B2 (ja) 1999-07-12
JPH0611537A (ja) 1994-01-21
DE4321211C2 (de) 1996-09-12
DE4321211A1 (de) 1994-01-05
US6127694A (en) 2000-10-03
KR970003728B1 (ko) 1997-03-21

Similar Documents

Publication Publication Date Title
US6298001B1 (en) Semiconductor memory device enabling direct current voltage test in package status
DE69705955D1 (de) Verfahren und vorrichtung zum zugriff auf inneren prüfschaltungen in einer integrierten schaltung
KR960024421A (ko) 반도체 메모리장치의 테스트 제어회로 및 방법
KR940001342A (ko) 반도체 웨이퍼 및 그의 제조방법과 반도체 장치 및 그의 테스트 보드
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
DE3686989D1 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
KR960012401A (ko) 반도체 집적장치
CN100462732C (zh) 电路检查方法
US6788091B1 (en) Method and apparatus for automatic marking of integrated circuits in wafer scale testing
KR0157344B1 (ko) 반도체 메모리 장치의 퓨즈소자 회로
KR970013163A (ko) 집적 회로
JP2003107128A (ja) 半導体試験装置及び試験方法
KR100541797B1 (ko) 반도체 장치의 테스트 제어회로
KR20030085182A (ko) 멀티 프로빙 패드를 구비한 반도체 테스트 장치
JP2000124280A (ja) ウエハバーンインに対応する半導体装置
KR960701371A (ko) 일정 논리값을 출력하는 수단의 출력과 회로 입력간의 접속 테스팅 소자(Device for testing connection between an output of a means which outputs a fixed logic value and the input of a circuit)
JPS63177437A (ja) 半導体集積回路装置の試験方法
KR19990068980A (ko) 반도체 장치의 더미 패드 연결 회로
KR0163727B1 (ko) 반도체장치의 ac특성 감시회로
KR100436048B1 (ko) 전류 감지 장치
SE8803198D0 (sv) Instrument for kontroll av ic-kretsar
JPH0451537A (ja) 集積回路の動作テスト用回路
JP2004281425A (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
KR20020024420A (ko) 웨이퍼테스트용 패드의 수를 감소시키는 회로를 구비하는반도체장치
KR19990046939A (ko) 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20020313

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee