JP2003532082A - 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法 - Google Patents
短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法Info
- Publication number
- JP2003532082A JP2003532082A JP2001578976A JP2001578976A JP2003532082A JP 2003532082 A JP2003532082 A JP 2003532082A JP 2001578976 A JP2001578976 A JP 2001578976A JP 2001578976 A JP2001578976 A JP 2001578976A JP 2003532082 A JP2003532082 A JP 2003532082A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- transistors
- electronic circuit
- main current
- contact terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
Abstract
(57)【要約】
電子回路デバイスはパッケージの外側に接触端子を有す。接触端子は、端子間に切替可能な短絡を設けるために接触端子間に並列に接続された２つのトランジスタの主要電流チャネルを介して接続されている。デバイスは、抵抗測定デバイスの２つの検出接触部を端子へ接続し、第１、第２および第３の状態のそれぞれの検出接触部の間の抵抗を測定することによって試験され、第１および第２のトランジスタは、第１の状態または逆も同様に第２の状態においてそれぞれオンまたはオフへ切り替えられ、両方のトランジスタは第３の状態においてオンに切り替えられる。その３つの状態の抵抗は、第１の抵抗部、第２の抵抗部および前記第１と第２の抵抗部の並列配置のそれぞれに直列にされた直列抵抗部を含む。端子と検出接触部との間の不安定な接触抵抗の影響を回避するために、直列抵抗部はデバイスの試験において除かれる。
Description
【０００１】
電子デバイスは、そのデバイスのパッケージの外側にある２つのピンまたは他
の接触端子の間に非常に高い抵抗または非常に低い抵抗のいずれかを与えること
ができるようにスイッチング動作を実行することが頻繁に必要とされる。制御回
路は、ピン間の非常に高い抵抗または非常に低い抵抗のいずれかを与えるために
、そのスイッチをオンまたはオフへ切り替える（短絡（short circuit）は故障(
glitch)の問題ではなく、スイッチは、オンに切り替えられた場合に短絡を継続
的に提供する）。このようなスイッチを備えたデバイスは、例えば、ＤＣ／ＤＣ
変換器、または電力供給がスイッチを介して流れる他の回路に適用される。
の接触端子の間に非常に高い抵抗または非常に低い抵抗のいずれかを与えること
ができるようにスイッチング動作を実行することが頻繁に必要とされる。制御回
路は、ピン間の非常に高い抵抗または非常に低い抵抗のいずれかを与えるために
、そのスイッチをオンまたはオフへ切り替える（短絡（short circuit）は故障(
glitch)の問題ではなく、スイッチは、オンに切り替えられた場合に短絡を継続
的に提供する）。このようなスイッチを備えたデバイスは、例えば、ＤＣ／ＤＣ
変換器、または電力供給がスイッチを介して流れる他の回路に適用される。
【０００２】
通常、この切替可能な低抵抗は、２つのピンの間のスイッチング・トランジス
タの主要電流チャネルを組み込むことによって達成される。抵抗が非常に低い場
合には、そのトランジスタが要求どおりに機能するか否かを試験することは困難
であることおよび／またはコストが掛かることが分かった。一般には、このよう
な試験は、ピンを抵抗プローブに接続し、プローブに接続された抵抗を測定する
ことによって実行され、測定された抵抗が高すぎる場合には、そのデバイスは不
合格とされる。しかしながら、ピン間の抵抗が非常に低くなければならない場合
には、プローブとピンとの間の接触抵抗は測定において不確定な要素になり得る
。特に、非常に小さなパッケージが試験される場合には絶え間なく保全を必要と
する高価なプローブを要し、および／または、試験を遅延させるので、抵抗が低
く予測可能であることを確めることにはコストがかかる。
タの主要電流チャネルを組み込むことによって達成される。抵抗が非常に低い場
合には、そのトランジスタが要求どおりに機能するか否かを試験することは困難
であることおよび／またはコストが掛かることが分かった。一般には、このよう
な試験は、ピンを抵抗プローブに接続し、プローブに接続された抵抗を測定する
ことによって実行され、測定された抵抗が高すぎる場合には、そのデバイスは不
合格とされる。しかしながら、ピン間の抵抗が非常に低くなければならない場合
には、プローブとピンとの間の接触抵抗は測定において不確定な要素になり得る
。特に、非常に小さなパッケージが試験される場合には絶え間なく保全を必要と
する高価なプローブを要し、および／または、試験を遅延させるので、抵抗が低
く予測可能であることを確めることにはコストがかかる。
【０００３】
この問題を克服する１つの方法としては、４点測定法（four-point measureme
nt）を用いることである。４点測定法においては、電流は第１の接続ペア（a fi
rst pair of connections）を介して被試験デバイスへ供給され、そのデバイス
を通った結果電圧は第２の接続ペア（a second pair of connections）を介して
測定される。このようにして測定された電圧降下は、第１の接続ペアを介して電
流が供給されるので、第１の接続ペアへの接触抵抗に関する電圧降下を含まない
。しかしながら、この試験においては、パッケージングの後に試験が実行される
場合には、デバイスのパッケージへの２つの追加の接続が必要になるので、この
試験もコストがかかる。
nt）を用いることである。４点測定法においては、電流は第１の接続ペア（a fi
rst pair of connections）を介して被試験デバイスへ供給され、そのデバイス
を通った結果電圧は第２の接続ペア（a second pair of connections）を介して
測定される。このようにして測定された電圧降下は、第１の接続ペアを介して電
流が供給されるので、第１の接続ペアへの接触抵抗に関する電圧降下を含まない
。しかしながら、この試験においては、パッケージングの後に試験が実行される
場合には、デバイスのパッケージへの２つの追加の接続が必要になるので、この
試験もコストがかかる。
【０００４】
ある環境下において、デバイスは、試験の間に４点測定のために一時的に用い
られ得る他のピンを有する場合もある。この例は欧州特許出願番号720023におい
て見うけられる。しかしながら、この技術は、使用される回路の形式に依存する
ので、一般的には適用することができない。
られ得る他のピンを有する場合もある。この例は欧州特許出願番号720023におい
て見うけられる。しかしながら、この技術は、使用される回路の形式に依存する
ので、一般的には適用することができない。
【０００５】
特に、本発明の目的は、予測できない接触抵抗のために信頼性のない結果を回
避しながらも、トランジスタへのたった２つの接触端子を有するスイッチング・
トランジスタの抵抗を試験する試験技術のために設計されたデバイスおよびその
ような試験技術を提供することである。
避しながらも、トランジスタへのたった２つの接触端子を有するスイッチング・
トランジスタの抵抗を試験する試験技術のために設計されたデバイスおよびその
ような試験技術を提供することである。
【０００６】
本発明に従った方法は請求項１に記載されている。本発明によれば、少なくと
も２つのスイッチング・トランジスタが接触端子の間に並列に接続されている。
３つの抵抗値が接触端子に接続されたプローブによって測定される。即ち、１つ
の抵抗値はオンに切り替えられた両方のトランジスタの有する抵抗、２つの抵抗
値は、オンに切り替えられた一方のトランジスタの抵抗およびオフに切り替えら
れた他方のトランジスタの抵抗である。３つの測定から３つの抵抗が算出される
ことができる。即ち、パッケージの内部にある並列分岐（parallel branches）
（そのそれぞれはスイッチング・トランジスタを含む）の抵抗、およびプローブ
と並列分岐との間の接続抵抗である。このようにして、接触抵抗は、スイッチン
グ・トランジスタの抵抗の測定から除かれることができる。
も２つのスイッチング・トランジスタが接触端子の間に並列に接続されている。
３つの抵抗値が接触端子に接続されたプローブによって測定される。即ち、１つ
の抵抗値はオンに切り替えられた両方のトランジスタの有する抵抗、２つの抵抗
値は、オンに切り替えられた一方のトランジスタの抵抗およびオフに切り替えら
れた他方のトランジスタの抵抗である。３つの測定から３つの抵抗が算出される
ことができる。即ち、パッケージの内部にある並列分岐（parallel branches）
（そのそれぞれはスイッチング・トランジスタを含む）の抵抗、およびプローブ
と並列分岐との間の接続抵抗である。このようにして、接触抵抗は、スイッチン
グ・トランジスタの抵抗の測定から除かれることができる。
【０００７】
好ましくは、異なるスイッチング・トランジスタは、単一の半導体基板に組み
込まれ、各トランジスタの主要電流チャネルは異なるボンディングパッドへ接続
され、そのボンディングパッドは異なるボンディングワイヤを介して同じ接触端
子へ接続される。これにより、エレクトロマイグレーションの影響が軽減され、
測定抵抗において接触抵抗が除かれたスイッチング・トランジスタおよびボンデ
ィングワイヤの両方の抵抗の組み合わせを可能とする。
込まれ、各トランジスタの主要電流チャネルは異なるボンディングパッドへ接続
され、そのボンディングパッドは異なるボンディングワイヤを介して同じ接触端
子へ接続される。これにより、エレクトロマイグレーションの影響が軽減され、
測定抵抗において接触抵抗が除かれたスイッチング・トランジスタおよびボンデ
ィングワイヤの両方の抵抗の組み合わせを可能とする。
【０００８】
実施の形態においては、異なるスイッチング・トランジスタのためのボンディ
ングパッドは、（スイッチング・トランジスタの“オン”抵抗に対して）比較的
高い抵抗によって集積回路の内部に相互に接続されている。これにより、デバイ
スが最終的にパッケージされる前に、各スイッチング・トランジスタのスイッチ
ング抵抗の４点測定が可能となる。この段階で、たった２つの接触端子よりも多
くの接触が可能となる。従って、電流を供給するために一方のトランジスタのあ
るボンディングパッドを用い、結果電圧の降下を測定するために他方のトランジ
スタのボンディングパッドを用いることが可能となる。
ングパッドは、（スイッチング・トランジスタの“オン”抵抗に対して）比較的
高い抵抗によって集積回路の内部に相互に接続されている。これにより、デバイ
スが最終的にパッケージされる前に、各スイッチング・トランジスタのスイッチ
ング抵抗の４点測定が可能となる。この段階で、たった２つの接触端子よりも多
くの接触が可能となる。従って、電流を供給するために一方のトランジスタのあ
るボンディングパッドを用い、結果電圧の降下を測定するために他方のトランジ
スタのボンディングパッドを用いることが可能となる。
【０００９】
本発明に従った回路のこれらおよび他の有利な特徴は、添付図面を用いてより
詳細に記述される。
詳細に記述される。
【００１０】
図１は、電子デバイス、例えば、ＤＣ／ＤＣ変換器または他の回路の一部の回
路図を示し、他の回路の電力供給（図示せず）はスイッチ１２ａ、ｂを通して出
力１４、１６の間を流れなければならない。その回路図は、制御回路１０、第１
の出力トランジスタ１２ａ、第２の出力トランジスタ１２ｂおよび出力１４、１
６を示している。制御回路１０は、第１および第２の出力トランジスタ１２ａ、
ｂの制御電極へ結合された第１および第２の出力を有する。第１および第２の出
力トランジスタ１２ａ、ｂの主要電流チャネル（main current channels）は、
出力１４、１６の間に並列に接続されている。通常の使用においては、回路は、
ＳＯ−８パッケージ、ＴＳＳＯＰ−８パッケージ、ＨＴＳＳＯＰ−１６パッケー
ジのような標準的なパッケージに、若しくは、フリップチップにパッケージされ
る。出力１４、１６は、このようなパッケージの外部端子であり、出力トランジ
スタ１２ａ、ｂの独立したソース接続は、互いに分離した状態でパッケージの外
側からアクセス可能になってはいない。それらのドレイン接続についても同様の
ことが言える。
路図を示し、他の回路の電力供給（図示せず）はスイッチ１２ａ、ｂを通して出
力１４、１６の間を流れなければならない。その回路図は、制御回路１０、第１
の出力トランジスタ１２ａ、第２の出力トランジスタ１２ｂおよび出力１４、１
６を示している。制御回路１０は、第１および第２の出力トランジスタ１２ａ、
ｂの制御電極へ結合された第１および第２の出力を有する。第１および第２の出
力トランジスタ１２ａ、ｂの主要電流チャネル（main current channels）は、
出力１４、１６の間に並列に接続されている。通常の使用においては、回路は、
ＳＯ−８パッケージ、ＴＳＳＯＰ−８パッケージ、ＨＴＳＳＯＰ−１６パッケー
ジのような標準的なパッケージに、若しくは、フリップチップにパッケージされ
る。出力１４、１６は、このようなパッケージの外部端子であり、出力トランジ
スタ１２ａ、ｂの独立したソース接続は、互いに分離した状態でパッケージの外
側からアクセス可能になってはいない。それらのドレイン接続についても同様の
ことが言える。
【００１１】
通常の動作においては、出力トランジスタ１２ａ、ｂの主要電流チャネルは出
力１２ａ、ｂの間に切り替え可能な短絡をもたらすように機能する。即ち、制御
回路１０の制御下において、出力トランジスタ１２ａ、ｂは、導電性または非導
電性のいずれかになり、導電性のときには、出力１４、１６の間の抵抗は、出力
トランジスタ１２ａ、ｂの主要電流チャネルの抵抗、およびこれらの主要電流チ
ャネルを出力へ接続する導体の抵抗（後者はその抵抗の例えば20％上昇せられて
いる）によって実質的に決定される。
力１２ａ、ｂの間に切り替え可能な短絡をもたらすように機能する。即ち、制御
回路１０の制御下において、出力トランジスタ１２ａ、ｂは、導電性または非導
電性のいずれかになり、導電性のときには、出力１４、１６の間の抵抗は、出力
トランジスタ１２ａ、ｂの主要電流チャネルの抵抗、およびこれらの主要電流チ
ャネルを出力へ接続する導体の抵抗（後者はその抵抗の例えば20％上昇せられて
いる）によって実質的に決定される。
【００１２】
図１において回路を備えるデバイスの用途の一形態としては、ＤＣ／ＤＣ変換
器があるが、このようなデバイスもまた、切り替え可能な短絡が必要とされる他
の回路に適用される。図１の回路を備えたデバイスがＤＣ／ＤＣ変換器に使用さ
れる場合には、出力１４、１６の間の抵抗は、ＤＣ／ＤＣ変換の効率にとって主
要なパラメータ（key parameter）となる。この効率が仕様に適合することを確
かめるために、パッケージング後であって、回路がＤＣ／ＤＣ変換器回路内に組
み込まれる前に、デバイスの抵抗を測定することが望まれる。この抵抗は、例え
ば、40から100ミリオームの範囲内でければならない。抵抗が指定された値より
も高いときには、そのデバイスは不合格とされるべきである。出力１４、１６と
機械的に接触したハンドラ（handler）を用いてこの測定を実行することが好ま
しいであろう。しかしながら、このような接触における接触抵抗は、通常、不安
定であり、例えば、50から500ミリオームの間、即ち、そのデバイスに必要とさ
れる極度に低い抵抗よりも大きく変化し得る。その接触抵抗に関する問題を解決
するために、より複雑なハンドラ、例えば、１つは電流を供給し１つは結果電圧
の降下を測定するという各出力に２つの接触をなす４点抵抗測定用のハンドラが
必要とされる。これは、経済的理由により望ましくなく、かつ、非常に小さなパ
ッケージに対して実用的ではない。
器があるが、このようなデバイスもまた、切り替え可能な短絡が必要とされる他
の回路に適用される。図１の回路を備えたデバイスがＤＣ／ＤＣ変換器に使用さ
れる場合には、出力１４、１６の間の抵抗は、ＤＣ／ＤＣ変換の効率にとって主
要なパラメータ（key parameter）となる。この効率が仕様に適合することを確
かめるために、パッケージング後であって、回路がＤＣ／ＤＣ変換器回路内に組
み込まれる前に、デバイスの抵抗を測定することが望まれる。この抵抗は、例え
ば、40から100ミリオームの範囲内でければならない。抵抗が指定された値より
も高いときには、そのデバイスは不合格とされるべきである。出力１４、１６と
機械的に接触したハンドラ（handler）を用いてこの測定を実行することが好ま
しいであろう。しかしながら、このような接触における接触抵抗は、通常、不安
定であり、例えば、50から500ミリオームの間、即ち、そのデバイスに必要とさ
れる極度に低い抵抗よりも大きく変化し得る。その接触抵抗に関する問題を解決
するために、より複雑なハンドラ、例えば、１つは電流を供給し１つは結果電圧
の降下を測定するという各出力に２つの接触をなす４点抵抗測定用のハンドラが
必要とされる。これは、経済的理由により望ましくなく、かつ、非常に小さなパ
ッケージに対して実用的ではない。
【００１３】
この問題を解決するために、制御回路１０が配置され、それによってそれが試
験モードになることができるようにする。試験モードにおいては、制御回路は、
出力トランジスタ１２ａ、ｂのいずれか一方を導通状態にし、他方をほぼ非導通
状態にする。制御回路は、出力トランジスタ１２ａ、ｂの両方を試験モードにお
いて同時に導通状態にするように配置してもよいが、同時に導電性になることは
通常の動作モードにおいてすでに得られているので、これは必ずしも必要なこと
ではない。
験モードになることができるようにする。試験モードにおいては、制御回路は、
出力トランジスタ１２ａ、ｂのいずれか一方を導通状態にし、他方をほぼ非導通
状態にする。制御回路は、出力トランジスタ１２ａ、ｂの両方を試験モードにお
いて同時に導通状態にするように配置してもよいが、同時に導電性になることは
通常の動作モードにおいてすでに得られているので、これは必ずしも必要なこと
ではない。
【００１４】
図２は、図１の回路がハンドラに接続され出力トランジスタ１２ａ、ｂの両方
が導電性であるときの、ハンドラに対して現れる抵抗の等価的な抵抗の回路図で
ある。等価的な抵抗は、２つの抵抗Ｒ１、Ｒ２の並列配置に対して直列に接続さ
れた直列抵抗Ｒｃｂからなる。抵抗Ｒ１、Ｒ２は、出力トランジスタ１２ａ、ｂ
のそれぞれの主要電流チャネルの抵抗、およびこれらのチャネルが互いに接続さ
れているノード間の総ての付加抵抗に対応する。抵抗Ｒｃｂは、これらのノード
からハンドラ内の抵抗測定回路までの抵抗に対応する。この抵抗は、ハンドラの
プローブとこれらのプローブが接続されたデバイスの出力１４、１６との間の接
触抵抗を含む。もちろん、このような抵抗は２つあり、それぞれの出力１４、１
６に対して１つあるが、等価回路の観点からは、これらの抵抗は単一の直列抵抗
Ｒｃｂとして示されている。
が導電性であるときの、ハンドラに対して現れる抵抗の等価的な抵抗の回路図で
ある。等価的な抵抗は、２つの抵抗Ｒ１、Ｒ２の並列配置に対して直列に接続さ
れた直列抵抗Ｒｃｂからなる。抵抗Ｒ１、Ｒ２は、出力トランジスタ１２ａ、ｂ
のそれぞれの主要電流チャネルの抵抗、およびこれらのチャネルが互いに接続さ
れているノード間の総ての付加抵抗に対応する。抵抗Ｒｃｂは、これらのノード
からハンドラ内の抵抗測定回路までの抵抗に対応する。この抵抗は、ハンドラの
プローブとこれらのプローブが接続されたデバイスの出力１４、１６との間の接
触抵抗を含む。もちろん、このような抵抗は２つあり、それぞれの出力１４、１
６に対して１つあるが、等価回路の観点からは、これらの抵抗は単一の直列抵抗
Ｒｃｂとして示されている。
【００１５】
トランジスタ１２ａ、ｂの両方の主要電流チャネルが導電性であるモードにお
いては、抵抗Ｒｃｂが抵抗Ｒ１、Ｒ２の並列抵抗Ｒ１／Ｒ２に対して直列に接続
されているので、ハンドラによって測定される抵抗は、抵抗Ｚ＝Ｒ１／Ｒ２＋Ｒ
ｃｂに等しい。出力トランジスタ１２ａ、ｂのうちの一方が導電性であり他方が
非導電性である試験モードの状態においては、ハンドラによって測定される抵抗
は、それぞれＸ＝Ｒｃｂ＋Ｒ１およびＹ＝Ｒｃｂ＋Ｒ２である。直列抵抗Ｒｃｂ
は、予測不能ではあるが、 Ｒ１／Ｒ２＝ＳＱＲＴ（Ｚ＊（Ｚ−Ｘ−Ｙ）＋Ｘ＊Ｙ） Ｒｃｂ ＝Ｚ−Ｒ１／Ｒ２ Ｒ１ ＝Ｘ−（Ｚ−Ｒ１／Ｒ２） Ｒ２ ＝Ｙ−（Ｚ−Ｒ１／Ｒ２） に従って３つの抵抗Ｘ、Ｙ、Ｚの連続的な測定から個々の抵抗Ｒ１、Ｒ２および
Ｒｃｂおよび並列抵抗Ｒ１／Ｒ２を算出するためにＸ、Ｙ、Ｚの連続的な測定に
必要とされる期間の間においては、充分に一定に維持していることがわかった。
ここで、“ＳＱＲＴ”は平方根の関数を意味し、いかなるｕに対してもＳＱＲＴ
(ｕ)＊ＳＱＲＴ(ｕ)＝ｕである。従って、出力１４、１６とハンドラのプローブ
との間の不安定な接触抵抗を含む抵抗Ｒｃｂが未知であるにもかかわらず、通常
動作モードにおいて使用される出力トランジスタ１２ａ、ｂの抵抗Ｒ１／Ｒ２が
試験され得る。同様に、個々の抵抗Ｒ１、Ｒ２がこの方法で試験され得る。さら
に、接触抵抗（Ｒｃｂ）が閾値よりも高くなり、ハンドラに問題があることを意
味する場合に、警告信号が与えられるようにすることもできる。
いては、抵抗Ｒｃｂが抵抗Ｒ１、Ｒ２の並列抵抗Ｒ１／Ｒ２に対して直列に接続
されているので、ハンドラによって測定される抵抗は、抵抗Ｚ＝Ｒ１／Ｒ２＋Ｒ
ｃｂに等しい。出力トランジスタ１２ａ、ｂのうちの一方が導電性であり他方が
非導電性である試験モードの状態においては、ハンドラによって測定される抵抗
は、それぞれＸ＝Ｒｃｂ＋Ｒ１およびＹ＝Ｒｃｂ＋Ｒ２である。直列抵抗Ｒｃｂ
は、予測不能ではあるが、 Ｒ１／Ｒ２＝ＳＱＲＴ（Ｚ＊（Ｚ−Ｘ−Ｙ）＋Ｘ＊Ｙ） Ｒｃｂ ＝Ｚ−Ｒ１／Ｒ２ Ｒ１ ＝Ｘ−（Ｚ−Ｒ１／Ｒ２） Ｒ２ ＝Ｙ−（Ｚ−Ｒ１／Ｒ２） に従って３つの抵抗Ｘ、Ｙ、Ｚの連続的な測定から個々の抵抗Ｒ１、Ｒ２および
Ｒｃｂおよび並列抵抗Ｒ１／Ｒ２を算出するためにＸ、Ｙ、Ｚの連続的な測定に
必要とされる期間の間においては、充分に一定に維持していることがわかった。
ここで、“ＳＱＲＴ”は平方根の関数を意味し、いかなるｕに対してもＳＱＲＴ
(ｕ)＊ＳＱＲＴ(ｕ)＝ｕである。従って、出力１４、１６とハンドラのプローブ
との間の不安定な接触抵抗を含む抵抗Ｒｃｂが未知であるにもかかわらず、通常
動作モードにおいて使用される出力トランジスタ１２ａ、ｂの抵抗Ｒ１／Ｒ２が
試験され得る。同様に、個々の抵抗Ｒ１、Ｒ２がこの方法で試験され得る。さら
に、接触抵抗（Ｒｃｂ）が閾値よりも高くなり、ハンドラに問題があることを意
味する場合に、警告信号が与えられるようにすることもできる。
【００１６】
勿論、実際には、抵抗が明白に算出される必要は必ずしもない。例えば、Ｒ１
／Ｒ２と閾値Ｔとを比較することのみが必要とされている場合には、“ＳＱＲＴ
”関数の項を算出しかつ閾値Ｔの二乗Ｔ＊Ｔを有する項を算出すること、または
他の同等の試験で足り得る。同様に、抵抗Ｒ１、Ｒ２がそれぞれ閾値Ｔ´よりも
小さいことが試験により判明した場合には、ＸおよびＹの最大値を用い、その最
大値がＴ´＋Ｚ−Ｒ１／Ｒ２より小さいか否かが試験されることで足りる。
／Ｒ２と閾値Ｔとを比較することのみが必要とされている場合には、“ＳＱＲＴ
”関数の項を算出しかつ閾値Ｔの二乗Ｔ＊Ｔを有する項を算出すること、または
他の同等の試験で足り得る。同様に、抵抗Ｒ１、Ｒ２がそれぞれ閾値Ｔ´よりも
小さいことが試験により判明した場合には、ＸおよびＹの最大値を用い、その最
大値がＴ´＋Ｚ−Ｒ１／Ｒ２より小さいか否かが試験されることで足りる。
【００１７】
さらに、抵抗Ｒｃｂが閾値を超える場合には、抵抗Ｒｃｂの値はハンドラの接
触に問題があることを示唆するのに用いられ得る。
触に問題があることを示唆するのに用いられ得る。
【００１８】
好ましくは、第１および第２の出力トランジスタ１２ａ、ｂのソースは、これ
らの出力トランジスタ１２ａ、ｂが組み込まれている半導体基板の異なるボンデ
ィングパッドに接続されており、そのドレインについても同様である。ボンディ
ングワイヤは、これらのボンディングパッドを出力ピン１４、１６へ共通に接続
するために用いられる。これにより、回路は、出力１４、１６のみが利用可能に
なっているようなパッケージにパッケージングされる前に、より完全に試験され
得る。この段階で、出力トランジスタ１２ａ、ｂのそれぞれのドレイン間および
ソース間の比較的大きな抵抗を介する必要がある場合には、（比較的大きいとは
、即ち、出力トランジスタ１２ａ、ｂの“オン”抵抗と比較してである）４点測
定法が用いられてもよく、出力トランジスタ１２ａ、ｂのうちの一方のボンディ
ングパッドが電流を供給するために使用され、出力トランジスタ１２ａ、ｂの他
のボンディングパッドは結果電圧の降下を測定するために使用され得る。これは
、それぞれ出力トランジスタ１２ａ、ｂのいずれか一方がオフに切り替えられ他
方が導電性である２つの測定を含む。これにより、回路がパッケージされる前に
、出力トランジスタ１２ａ、ｂの抵抗を試験することが可能になる。従って、ト
ランジスタに関する問題およびボンディングワイヤに関する問題が互いに分離さ
れることができる。
らの出力トランジスタ１２ａ、ｂが組み込まれている半導体基板の異なるボンデ
ィングパッドに接続されており、そのドレインについても同様である。ボンディ
ングワイヤは、これらのボンディングパッドを出力ピン１４、１６へ共通に接続
するために用いられる。これにより、回路は、出力１４、１６のみが利用可能に
なっているようなパッケージにパッケージングされる前に、より完全に試験され
得る。この段階で、出力トランジスタ１２ａ、ｂのそれぞれのドレイン間および
ソース間の比較的大きな抵抗を介する必要がある場合には、（比較的大きいとは
、即ち、出力トランジスタ１２ａ、ｂの“オン”抵抗と比較してである）４点測
定法が用いられてもよく、出力トランジスタ１２ａ、ｂのうちの一方のボンディ
ングパッドが電流を供給するために使用され、出力トランジスタ１２ａ、ｂの他
のボンディングパッドは結果電圧の降下を測定するために使用され得る。これは
、それぞれ出力トランジスタ１２ａ、ｂのいずれか一方がオフに切り替えられ他
方が導電性である２つの測定を含む。これにより、回路がパッケージされる前に
、出力トランジスタ１２ａ、ｂの抵抗を試験することが可能になる。従って、ト
ランジスタに関する問題およびボンディングワイヤに関する問題が互いに分離さ
れることができる。
【図１】
電子回路デバイスの回路図。
【図２】
等価的な抵抗の概要図。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 イズィ、シン
オランダ国5656、アーアー、アインドーフ
ェン、プロフ．ホルストラーン、６
Ｆターム(参考） 2G132 AA00 AD02 AD15 AK07 AK15
AL11
Claims (4)
- 【請求項１】 第１および第２の接触端子、並びに、前記接触端子の間に並列に接続される主
要電流チャネルを有する第１および第２のトランジスタを備えた電子回路デバイ
スを試験する方法であって、 前記第１および前記第２の端子のそれぞれに抵抗測定デバイスの第１および第
２の検出接触部を接続するステップと、 前記電子回路を第１、第２および第３のそれぞれの状態にするステップであっ
て、第１の状態において前記第１および第２のトランジスタはそれぞれオンおよ
びオフに切り替えられ、第２の状態においては逆に前記第１および第２のトラン
ジスタはそれぞれオフおよびオンに切り替えられ、第３の状態においては、前記
第１および第２のトランジスタの両方がオンに切り替えられるステップと、 前記抵抗測定デバイスを有する第１および第２の検出接触部の間の抵抗につい
ての前記第１、第２および第３の状態のそれぞれにおける第１、第２および第３
の抵抗値を測定するステップと、 前記第１および第２のトランジスタのそれぞれの主要電流チャネルを介し、第
１および第２の抵抗部の並列配置に対して直列に接続された直列抵抗部を含むモ
デル抵抗としての前記第１、第２および第３の抵抗をモデリングするステップと
、 前記直列抵抗部が除去された前記抵抗測定デバイスによって測定された抵抗が
、閾値を超えているか否かを検証する比較を実行するステップと、 比較によって前記閾値を超えている場合に該電子回路を不合格とするステップ
とを具備することを特徴とする方法。 - 【請求項２】 第１および第２の接触端子を有するパッケージと、 前記第１および第２の接触端子の間に並列に結合された主要電流チャネルを有
する第１および第２のスイッチング・トランジスタであって、前記主要電流チャ
ネルは前記第１および第２の接触端子の間に並列に結合され、両者とも通常動作
モードにおいて前記主要電流チャネルを介して前記第１および第２の接触端子の
間に切替可能な短絡を実質的に提供する第１および第２のスイッチング・トラン
ジスタと、 少なくとも３つの状態間で前記電子回路を切り替えるために配置された制御回
路であって、第１の状態において前記第１および第２のトランジスタはそれぞれ
オンおよびオフに切り替えられ、第２の状態において逆に前記第１および第２の
トランジスタはそれぞれオフおよびオンに切り替えられ、第３の状態において両
方のトランジスタがオンに切り替えられる制御回路とを備えた電子回路デバイス
。 - 【請求項３】 前記制御回路は、通常動作モードと試験動作モードとの間を切替可能とし、前
記制御回路は、試験動作モードのみにおいて、前記第１および第２の状態にデバ
イスを切り替えることを特徴とする請求項２に記載の電子回路デバイス。 - 【請求項４】 電力供給入力および請求項２に記載した電子回路デバイスを備えた電子回路で
あって、 前記電力供給入力は、前記第１および第２のトランジスタの前記主要電流チャ
ネルを介した電力供給源に結合されていることを特徴とする電子回路。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP00201496 | 2000-04-26 | ||
| EP00201496.7 | 2000-04-26 | ||
| PCT/EP2001/004180 WO2001081937A2 (en) | 2000-04-26 | 2001-04-12 | Electronic circuit device with a short circuit switch and method of testing such a device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003532082A true JP2003532082A (ja) | 2003-10-28 |
Family
ID=8171406
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001578976A Withdrawn JP2003532082A (ja) | 2000-04-26 | 2001-04-12 | 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6833722B2 (ja) |
| EP (1) | EP1279042A2 (ja) |
| JP (1) | JP2003532082A (ja) |
| WO (1) | WO2001081937A2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006170878A (ja) * | 2004-12-17 | 2006-06-29 | Sony Corp | 電子回路デバイス、および、その測定方法 |
| JP2007205852A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 半導体装置及びオン抵抗測定方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2460205C (en) | 2001-12-31 | 2005-05-03 | R J Doran & Co Ltd. | Led inspection lamp and led spot light |
| JP2004226115A (ja) * | 2003-01-20 | 2004-08-12 | Elpida Memory Inc | 半導体装置及びその試験方法 |
| EP1624559B1 (en) * | 2004-08-04 | 2010-10-20 | Infineon Technologies AG | Method for controlling a switching converter and control device for a switching converter |
| JP4794896B2 (ja) * | 2005-04-22 | 2011-10-19 | シャープ株式会社 | 半導体回路、半導体デバイス、および、該半導体回路の検査方法 |
| US7730773B2 (en) * | 2008-09-25 | 2010-06-08 | Trw Automotive U.S. Llc | Method and apparatus for detecting a continuous LF wave signal |
| US9100001B2 (en) | 2011-08-12 | 2015-08-04 | Nxp B.V. | Power-switch test apparatus and method |
| DE102014004791B3 (de) * | 2014-04-02 | 2015-08-06 | Audi Ag | Verfahren zur Überprüfung einer Verbindung zwischen einem Niedrigspannungsnetz und einer Batterie und Kraftfahrzeug |
| US10101301B2 (en) * | 2015-03-24 | 2018-10-16 | Board Of Trustees Of Michigan State University | Rotating field transceiver nondestructive inspection probe |
| CN111707870A (zh) * | 2020-06-24 | 2020-09-25 | 深港产学研基地（北京大学香港科技大学深圳研修院） | 一种提取GaN HEMT晶体管动态串联电阻的方法 |
| CN114578216B (zh) * | 2022-04-30 | 2022-07-15 | 南昌耀德精密五金有限公司 | 一种芯片测试用导电装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3400390A (en) * | 1964-10-05 | 1968-09-03 | Schlumberger Technology Corp | Signal converter for converting a binary signal to a reciprocal analog signal |
| US5107208A (en) * | 1989-12-19 | 1992-04-21 | North American Philips Corporation | System for partitioning and testing submodule circuits of an integrated circuit |
| EP0434137B1 (en) | 1989-12-19 | 1997-04-02 | Koninklijke Philips Electronics N.V. | System for partitioning and testing submodule circuits of an integrated circuit |
| EP0720023B1 (en) * | 1994-12-30 | 2003-05-07 | STMicroelectronics S.r.l. | Test method for power integrated devices |
| US5977763A (en) * | 1996-02-27 | 1999-11-02 | Micron Technology, Inc. | Circuit and method for measuring and forcing an internal voltage of an integrated circuit |
-
2001
- 2001-04-12 JP JP2001578976A patent/JP2003532082A/ja not_active Withdrawn
- 2001-04-12 WO PCT/EP2001/004180 patent/WO2001081937A2/en active Application Filing
- 2001-04-12 EP EP01931591A patent/EP1279042A2/en not_active Withdrawn
- 2001-04-24 US US09/840,815 patent/US6833722B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006170878A (ja) * | 2004-12-17 | 2006-06-29 | Sony Corp | 電子回路デバイス、および、その測定方法 |
| JP2007205852A (ja) * | 2006-02-01 | 2007-08-16 | Ricoh Co Ltd | 半導体装置及びオン抵抗測定方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2001081937A2 (en) | 2001-11-01 |
| WO2001081937A3 (en) | 2002-02-21 |
| US20010045840A1 (en) | 2001-11-29 |
| EP1279042A2 (en) | 2003-01-29 |
| US6833722B2 (en) | 2004-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3088727B2 (ja) | 零入力電流測定装置 | |
| WO2001079863A3 (en) | Method and apparatus for testing signal paths between an integrated circuit wafer and a wafer tester | |
| JP2003532082A (ja) | 短絡スイッチを備えた電子回路デバイスおよびそのデバイスを試験する方法 | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| TWI409484B (zh) | 電壓／電流源及具有電壓／電流源之測試系統 | |
| JP2000503124A (ja) | 集積回路を検査する方法 | |
| JP2000243795A (ja) | バーンインテスタにおける電源電流測定回路 | |
| CN111208410A (zh) | 一种电压电流源测试电路及测试方法 | |
| JP2002168914A (ja) | 安定化電源装置 | |
| JPH1138079A (ja) | ボールグリッドアレイ型集積回路の試験方法 | |
| JP4480880B2 (ja) | 半導体回路 | |
| KR100380093B1 (ko) | 전류 과부하 테스트 방법 | |
| CN220252107U (zh) | 一种测试电路和测试板卡 | |
| JPH01308975A (ja) | プリント板試験装置 | |
| JPH01129432A (ja) | 集積回路 | |
| JP7392533B2 (ja) | 検査システム | |
| JPH11133075A (ja) | 電気的特性測定装置及び測定方法 | |
| JP3945641B2 (ja) | 半導体装置 | |
| JP4493776B2 (ja) | 集積回路装置用のテスト装置 | |
| JPS6230971A (ja) | 半導体集積回路装置 | |
| JPH07109844B2 (ja) | 半導体集積回路 | |
| JP3436138B2 (ja) | 半導体試験装置用バイアス電源回路 | |
| JPH03189575A (ja) | 半導体装置の試験方法および試験装置 | |
| JPH0524222Y2 (ja) | ||
| JP2005274516A (ja) | 半導体集積回路及びその試験手法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080410 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080612 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090915 |