JPH04302453A - 半導体試験装置 - Google Patents
半導体試験装置Info
- Publication number
- JPH04302453A JPH04302453A JP3093012A JP9301291A JPH04302453A JP H04302453 A JPH04302453 A JP H04302453A JP 3093012 A JP3093012 A JP 3093012A JP 9301291 A JP9301291 A JP 9301291A JP H04302453 A JPH04302453 A JP H04302453A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- test board
- lsi tester
- diode
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000012360 testing method Methods 0.000 claims abstract description 32
- 238000005259 measurement Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は半導体試験装置、特に
そのテスト用ボードに関するものである。
そのテスト用ボードに関するものである。
【０００２】
【従来の技術】図４は従来の半導体試験装置を示す断面
図である。図において、１はＬＳＩ（大規模集積回路）
、２はＬＳＩが挿入されるソケット、３はソケットへ電
気信号を入出力するためのピン、４はテスト用ボード、
５はプリント配線、６はポゴピン、７はポゴピンへの外
部からの機械的圧力を調整するスプリング、８は電気信
号を出力したり、外部からの電気信号を判定するピンエ
レクトロニクス、９はＬＳＩテスタである。
図である。図において、１はＬＳＩ（大規模集積回路）
、２はＬＳＩが挿入されるソケット、３はソケットへ電
気信号を入出力するためのピン、４はテスト用ボード、
５はプリント配線、６はポゴピン、７はポゴピンへの外
部からの機械的圧力を調整するスプリング、８は電気信
号を出力したり、外部からの電気信号を判定するピンエ
レクトロニクス、９はＬＳＩテスタである。
【０００３】次に動作について説明する。テスト用ボー
ド４をＬＳＩテスタ９側に近づけることによりスプリン
グ７が圧縮され、その圧力により、ＬＳＩテスタ９のポ
ゴピン６がテスト用ボード４のプリント配線５に接触し
、ＬＳＩテスタ９のピンエレクトロニクス８とテスト用
ボード４が電気的に接続される。ピンエレクトロニクス
８はＬＳＩ１へ電気信号を入力したり、ＬＳＩ１からの
出力信号が正しいかどうかを判定する部分である。この
ようにポゴピン６がプリント配線５に接触することによ
り、ピンエレクトロニクス８がポゴピン６、プリント配
線５、ソケットピン３、ソケット２を通じてＬＳＩ１に
電気的に接続され、ＬＳＩ１のテストが実施される。
ド４をＬＳＩテスタ９側に近づけることによりスプリン
グ７が圧縮され、その圧力により、ＬＳＩテスタ９のポ
ゴピン６がテスト用ボード４のプリント配線５に接触し
、ＬＳＩテスタ９のピンエレクトロニクス８とテスト用
ボード４が電気的に接続される。ピンエレクトロニクス
８はＬＳＩ１へ電気信号を入力したり、ＬＳＩ１からの
出力信号が正しいかどうかを判定する部分である。この
ようにポゴピン６がプリント配線５に接触することによ
り、ピンエレクトロニクス８がポゴピン６、プリント配
線５、ソケットピン３、ソケット２を通じてＬＳＩ１に
電気的に接続され、ＬＳＩ１のテストが実施される。
【０００４】
【発明が解決しようとする課題】ところで、テスト用ボ
ード４とＬＳＩテスタ９の接続のためのポゴピン６とプ
リント配線５の接触において、それぞれの接触部分の汚
れ、異物の混入によって、正常な接触がなされず、電気
的導通がとれないことがしばしば発生している。従来の
テスト用ボード４とＬＳＩテスタ９との接続は上記のよ
うに構成されているので、ポゴピン６とプリント配線５
の接触による電気的導通が正常に行なわれているかどう
かは、ポゴピン６がテスト用ボード４およびＬＳＩテス
タ９の外側から見えないため、抵抗測定器などによる導
通試験を実施することが極めて困難であるなどの問題点
があった。
ード４とＬＳＩテスタ９の接続のためのポゴピン６とプ
リント配線５の接触において、それぞれの接触部分の汚
れ、異物の混入によって、正常な接触がなされず、電気
的導通がとれないことがしばしば発生している。従来の
テスト用ボード４とＬＳＩテスタ９との接続は上記のよ
うに構成されているので、ポゴピン６とプリント配線５
の接触による電気的導通が正常に行なわれているかどう
かは、ポゴピン６がテスト用ボード４およびＬＳＩテス
タ９の外側から見えないため、抵抗測定器などによる導
通試験を実施することが極めて困難であるなどの問題点
があった。
【０００５】この発明は以上のような問題点を解消する
ためになされたもので、ポゴピンとプリント配線の導通
試験を自動的に実施することのできる半導体試験装置を
得ることを目的とする。
ためになされたもので、ポゴピンとプリント配線の導通
試験を自動的に実施することのできる半導体試験装置を
得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る半導体試
験装置は、従来のテスト用ボードにダイオードおよび切
り替えスイッチを付加し、そしてダイオードの一端は常
に電源またはアースに接続されており、また他の一端は
切り替えスイッチを介して、プリント配線の任意の場所
に接続されるようになっている。
験装置は、従来のテスト用ボードにダイオードおよび切
り替えスイッチを付加し、そしてダイオードの一端は常
に電源またはアースに接続されており、また他の一端は
切り替えスイッチを介して、プリント配線の任意の場所
に接続されるようになっている。
【０００７】
【作用】この発明におけるテスト用ボードにおいては、
切り替えスイッチによりダイオードの一端がプリント配
線に接続されるよう、テストプログラムにより設定され
ているので、ＬＳＩテスタからポゴピンに対して電流を
引き抜くと、ポゴピンとプリント配線が導通状態にあれ
ば、ダイオードを電流が流れることにより、ダイオード
の両端に電位差が生じ、プリント配線の電位はアース電
位より低くなる。電位の低下はダイオードの電圧電流特
性によって、その量をあらかじめ知ることができる。し
たがって、ＬＳＩテスタによりポゴピンの電位を測定す
ることにより、ポゴピンとプリント配線が導通状態にあ
ることを知ることができる。
切り替えスイッチによりダイオードの一端がプリント配
線に接続されるよう、テストプログラムにより設定され
ているので、ＬＳＩテスタからポゴピンに対して電流を
引き抜くと、ポゴピンとプリント配線が導通状態にあれ
ば、ダイオードを電流が流れることにより、ダイオード
の両端に電位差が生じ、プリント配線の電位はアース電
位より低くなる。電位の低下はダイオードの電圧電流特
性によって、その量をあらかじめ知ることができる。し
たがって、ＬＳＩテスタによりポゴピンの電位を測定す
ることにより、ポゴピンとプリント配線が導通状態にあ
ることを知ることができる。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による半導体試験装置
を示す断面図である。図において、従来装置と同一部分
については同一符号により示すものとする。１０はテス
ト用ボード４に設けられたスルーホール、１１は切り替
えスイッチ、１２はダイオード、１３はアース電極であ
る。
する。図１はこの発明の一実施例による半導体試験装置
を示す断面図である。図において、従来装置と同一部分
については同一符号により示すものとする。１０はテス
ト用ボード４に設けられたスルーホール、１１は切り替
えスイッチ、１２はダイオード、１３はアース電極であ
る。
【０００９】次に動作について説明する。ＬＳＩテスタ
９からポゴピン６に対して電流を引き抜く。ポゴピン６
とプリント配線５が導通状態にあれば、ダイオード１２
を電流が流れることにより、ダイオード１２の両端に電
位差が生じ、プリント配線５の電位はアース電位より低
くなる。ポゴピン６とプリント配線５の抵抗は非常に小
さいため、ポゴピン６とプリント配線５は同電位と考え
て差し支えない。電位の低下はダイオード１２の電圧電
流特性によって、その量をあらかじめ知ることができる
。
９からポゴピン６に対して電流を引き抜く。ポゴピン６
とプリント配線５が導通状態にあれば、ダイオード１２
を電流が流れることにより、ダイオード１２の両端に電
位差が生じ、プリント配線５の電位はアース電位より低
くなる。ポゴピン６とプリント配線５の抵抗は非常に小
さいため、ポゴピン６とプリント配線５は同電位と考え
て差し支えない。電位の低下はダイオード１２の電圧電
流特性によって、その量をあらかじめ知ることができる
。
【００１０】ダイオード１２の電圧電流特性の例を図２
に示す。例えば、この場合、ダイオード１２に電流Ｉ１
を流すとダイオード１２の両端には電圧Ｖ１が現れる。 したがって、ＬＳＩテスタ９によりポゴピン６の電位を
測定することにより、ポゴピン６とプリント配線５が導
通状態にあることを知ることができる。ポゴピン６とプ
リント配線５の接触状態が悪く、非導通状態であれば、
ダイオード１２を電流が流れないため、ポゴピン６の電
位はＬＳＩテスタ９の電流供給ユニットの電圧クランプ
値まで低くなる。したがって、ＬＳＩテスタ９によりポ
ゴピン６の電位を測定することにより、ポゴピン６とプ
リント配線５が非導通状態にあることを知ることができ
る。
に示す。例えば、この場合、ダイオード１２に電流Ｉ１
を流すとダイオード１２の両端には電圧Ｖ１が現れる。 したがって、ＬＳＩテスタ９によりポゴピン６の電位を
測定することにより、ポゴピン６とプリント配線５が導
通状態にあることを知ることができる。ポゴピン６とプ
リント配線５の接触状態が悪く、非導通状態であれば、
ダイオード１２を電流が流れないため、ポゴピン６の電
位はＬＳＩテスタ９の電流供給ユニットの電圧クランプ
値まで低くなる。したがって、ＬＳＩテスタ９によりポ
ゴピン６の電位を測定することにより、ポゴピン６とプ
リント配線５が非導通状態にあることを知ることができ
る。
【００１１】以上述べたポゴピン６の電位測定の方法を
フローチャートとして図３に示す。図３に示したフロー
チャートの各ブロックはＬＳＩテスタを制御するテスト
プログラムを用いて自動的に実行することが可能である
。
フローチャートとして図３に示す。図３に示したフロー
チャートの各ブロックはＬＳＩテスタを制御するテスト
プログラムを用いて自動的に実行することが可能である
。
【００１２】
【発明の効果】以上のようにこの発明によれば、テスト
用ボードにダイオードと導通試験用の切り替えスイッチ
を内蔵させることで、ＬＳＩテスタの電流印加電圧計測
の機能を用いて、ポゴピンとプリント配線の導通試験を
自動的に実施することができる効果がある。
用ボードにダイオードと導通試験用の切り替えスイッチ
を内蔵させることで、ＬＳＩテスタの電流印加電圧計測
の機能を用いて、ポゴピンとプリント配線の導通試験を
自動的に実施することができる効果がある。
【図１】この発明の一実施例による半導体試験装置を示
す断面図である。
す断面図である。
【図２】ダイオードの電圧電流特性を示す図である。
【図３】この発明の一実施例によるテストボードにＬＳ
Ｉテスタを取りつけ、ＬＳＩテスタのポゴピンの電圧を
測定し、ポゴピンとプリント配線の接触状態を判定する
フローチャートを示したものである。
Ｉテスタを取りつけ、ＬＳＩテスタのポゴピンの電圧を
測定し、ポゴピンとプリント配線の接触状態を判定する
フローチャートを示したものである。
【図４】従来の半導体試験装置を示す断面図である。
１ ＬＳＩ
４ テスト用ボード
５ プリント配線
６ ポゴピン
７ スプリング
８ ピンエレクトロニクス
９ ＬＳＩテスタ
１０ スルーホール
１１ 切り替えスイッチ
１２ ダイオード
１３ アース電極
Claims (1)
- 【請求項１】 テスト用ボードにＬＳＩを取り付ける
と共に、上記ＬＳＩをプリント配線、ポゴピン，スプリ
ングを介してピンエレクトロニクスに接続するように構
成された半導体試験装置において、テスト用ボードにダ
イオードと切替スイッチが直列につながれている電気回
路を設けると共に、該電気回路の一端はプリント配線に
接続され、他端は電源又はアースに接続されたことを特
徴とする半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093012A JPH04302453A (ja) | 1991-03-29 | 1991-03-29 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3093012A JPH04302453A (ja) | 1991-03-29 | 1991-03-29 | 半導体試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04302453A true JPH04302453A (ja) | 1992-10-26 |
Family
ID=14070523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3093012A Pending JPH04302453A (ja) | 1991-03-29 | 1991-03-29 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04302453A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105467297A (zh) * | 2015-12-10 | 2016-04-06 | 苏州世纪福智能装备股份有限公司 | 一种自动测试机 |
-
1991
- 1991-03-29 JP JP3093012A patent/JPH04302453A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105467297A (zh) * | 2015-12-10 | 2016-04-06 | 苏州世纪福智能装备股份有限公司 | 一种自动测试机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
| US5625292A (en) | System for measuring the integrity of an electrical contact | |
| EP0720023B1 (en) | Test method for power integrated devices | |
| US4290015A (en) | Electrical validator for a printed circuit board test fixture and a method of validation thereof | |
| US5101154A (en) | Open bond detector for an integrated circuit | |
| US20020109524A1 (en) | Test system for conducting a function test of a semiconductor element on a wafer, and operating method | |
| JPH04302453A (ja) | 半導体試験装置 | |
| US6541992B2 (en) | Apparatus and method for continuity testing of pogo pins in a probe | |
| TWI824686B (zh) | 檢測電路 | |
| JP3071768B2 (ja) | リレー診断装置および診断方法 | |
| JP3323150B2 (ja) | プローブカードチェッカー | |
| JPH0954143A (ja) | 半導体試験装置における並列接続する電圧発生器及びコンタクト試験方法 | |
| JPH07245330A (ja) | 集積回路評価装置 | |
| JP5040790B2 (ja) | 半導体試験装置の診断ボード | |
| KR0179093B1 (ko) | 테스트 어댑터 보드 체크기 | |
| JPH09113579A (ja) | Ｉｃ試験装置の検査装置 | |
| JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
| CN118294705A (zh) | 检测电路的检测方法 | |
| KR970022342A (ko) | 반도체 장치의 테스트 장치 | |
| JP2000133395A (ja) | Ｉｃ測定用ソケット | |
| JPH0814590B2 (ja) | 回路素子測定器の端子接続状態検出回路 | |
| JPH0541419A (ja) | 検査装置の評価方法 | |
| JPH07287042A (ja) | インサーキット検査方法 | |
| JPH03293571A (ja) | 半導体集積回路試験装置 | |
| JPH02186278A (ja) | 部品測定装置 |