JP3006076B2 - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP3006076B2 JP3006076B2 JP2309954A JP30995490A JP3006076B2 JP 3006076 B2 JP3006076 B2 JP 3006076B2 JP 2309954 A JP2309954 A JP 2309954A JP 30995490 A JP30995490 A JP 30995490A JP 3006076 B2 JP3006076 B2 JP 3006076B2
- Authority
- JP
- Japan
- Prior art keywords
- cable
- test
- pattern
- length
- clk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 この発明は例えばメモリのようなICを試験するIC試験
装置に関する。
装置に関する。
「従来の技術」 第２図に従来のIC試験装置の概略の構成を示す。図中
100は試験装置本体、200はテストヘッド、300はこれら
試験装置本体100とテストヘッド200との間を電気的に接
続するケーブルを示す。
100は試験装置本体、200はテストヘッド、300はこれら
試験装置本体100とテストヘッド200との間を電気的に接
続するケーブルを示す。
試験装置本体100はタイミング発生部101と、パターン
発生部102と、パターン選択部103と、波形整形部104
と、論理比較部105とを具備し、タイミング発生部101か
ら出力される各部へのタイミングクロックCLK、CLK
、CLK、CLOCK、CLK、STROBEが出力され、このタ
イミングクロックCLK、、、CLOCK、CLK、STROB
Eがパターン選択部103、波形整形部104、論理比較部105
に供給され、各部を所定のタイミングで動作させる。
発生部102と、パターン選択部103と、波形整形部104
と、論理比較部105とを具備し、タイミング発生部101か
ら出力される各部へのタイミングクロックCLK、CLK
、CLK、CLOCK、CLK、STROBEが出力され、このタ
イミングクロックCLK、、、CLOCK、CLK、STROB
Eがパターン選択部103、波形整形部104、論理比較部105
に供給され、各部を所定のタイミングで動作させる。
波形整形部104からはテストヘッド200に対して試験パ
ターン信号が出力される。この試験パターン信号はケー
ブル300を通じてテストヘッド200に設けたドライバ群20
1に与えられ、ドライバ群201を介して被試験IC400に試
験パターン信号を与える。
ターン信号が出力される。この試験パターン信号はケー
ブル300を通じてテストヘッド200に設けたドライバ群20
1に与えられ、ドライバ群201を介して被試験IC400に試
験パターン信号を与える。
被試験IC400から出力される応答出力信号はレベル比
較器202で所定のＬ論理レベル及びＨ論理レベルを出力
するか否かを比較判定し、所定のＬ論理レベル及びＨ論
理レベルに達した信号を正規の信号としてケーブル300
を通じて試験装置本体100に送り、論理比較部105で期待
値パターンと比較する。論理比較部105で不一致が検出
されるとその不一致を発生したメモリセルのアドレス
と、期待値パターンが不良情報としてパターン選択部10
3に送られ、パターン選択部103に設けたフェイルメモリ
に記憶される。
較器202で所定のＬ論理レベル及びＨ論理レベルを出力
するか否かを比較判定し、所定のＬ論理レベル及びＨ論
理レベルに達した信号を正規の信号としてケーブル300
を通じて試験装置本体100に送り、論理比較部105で期待
値パターンと比較する。論理比較部105で不一致が検出
されるとその不一致を発生したメモリセルのアドレス
と、期待値パターンが不良情報としてパターン選択部10
3に送られ、パターン選択部103に設けたフェイルメモリ
に記憶される。
「発明が解決しようとする課題」 タイミング発生部101からパターン選択部103、波形整
形部104、論理比較部105に与えるタイミングクロックCL
K、CLK、CLK、CLOCK、CLK、STROBEの各タイミ
ング位相は各回路部分の遅延時間、ケーブル300の長さ
に応じた遅延時間を考慮して決められる。
形部104、論理比較部105に与えるタイミングクロックCL
K、CLK、CLK、CLOCK、CLK、STROBEの各タイミ
ング位相は各回路部分の遅延時間、ケーブル300の長さ
に応じた遅延時間を考慮して決められる。
つまり例えば論理比較部105ではテストヘッド200から
送られて来る被試験IC400の応答出力信号と、期待値パ
ターンとはタイミングが合致していなければならない。
被試験IC400からの応答出力信号と期待値パターンの供
給タイミングとを合致させるにはケーブル300の長さに
対応した遅延時間で期待値パターンの発生を遅延させる
必要がある。
送られて来る被試験IC400の応答出力信号と、期待値パ
ターンとはタイミングが合致していなければならない。
被試験IC400からの応答出力信号と期待値パターンの供
給タイミングとを合致させるにはケーブル300の長さに
対応した遅延時間で期待値パターンの発生を遅延させる
必要がある。
従って従来は試験装置本体100とテストヘッド200との
間を接続するケーブル300の長さは一定値に統一され、
この統一されたケーブル長に対してタイミング発生部10
1から出力されるタイミング信号CLK、CLK、CLK、
CLOCK、CLK、STROBE等のタイミング位相が規定されて
いる。
間を接続するケーブル300の長さは一定値に統一され、
この統一されたケーブル長に対してタイミング発生部10
1から出力されるタイミング信号CLK、CLK、CLK、
CLOCK、CLK、STROBE等のタイミング位相が規定されて
いる。
このような理由から従来はケーブル300の長さが固定
されてしまうため試験装置本体100とテストヘッド200と
の間の距離が一定値以内に制限されるため自由度がな
く、設置に不便を来す欠点がある。
されてしまうため試験装置本体100とテストヘッド200と
の間の距離が一定値以内に制限されるため自由度がな
く、設置に不便を来す欠点がある。
この欠点を解消するためにケーブル300の長さを自由
に選定すると共に、タイミング発生部101から出力され
るタイミングクロックCLK、CLK、CLK、CLOCK、CL
K、STROBE等の発生タイミングをそれぞれ各別に調整
することが考えられる。
に選定すると共に、タイミング発生部101から出力され
るタイミングクロックCLK、CLK、CLK、CLOCK、CL
K、STROBE等の発生タイミングをそれぞれ各別に調整
することが考えられる。
然し乍らタイミング発生部101から出力されるこれら
のタイミング信号CLK、CLK、CLK、CLOCK、CLK
、STROBE等の発生タイミングを調整するにはタイミン
グ発生部101内に散在する遅延素子の遅延時間を１個ず
つ調整しなくてはならない。この調整には多くの人手と
時間を要し、実用的でない。
のタイミング信号CLK、CLK、CLK、CLOCK、CLK
、STROBE等の発生タイミングを調整するにはタイミン
グ発生部101内に散在する遅延素子の遅延時間を１個ず
つ調整しなくてはならない。この調整には多くの人手と
時間を要し、実用的でない。
この発明の目的は試験装置本体とテストヘッドとを接
続するケーブルの長さを段階的に異なる複数の長さに規
定し、この異なる複数の長さの中から自由にケーブル長
を選定できるように構成したIC試験装置を提供しようと
するものである。
続するケーブルの長さを段階的に異なる複数の長さに規
定し、この異なる複数の長さの中から自由にケーブル長
を選定できるように構成したIC試験装置を提供しようと
するものである。
「課題を解決するための手段」 この発明ではパターン発生部から出力されたパターン
データが試験装置本体に設けられたパターン選択部及び
波形整形部からケーブルを通じてテストヘッドに装着さ
れた被試験ICに与えられ、被試験ICの応答出力をテスト
ヘッドからケーブルを通じて論理比較部に与え、論理比
較部で期待値パターンと論理比較し、この論理比較の結
果の中で不一致が検出される毎に被試験ICを不良と判定
するIC試験装置において、 パターン選択部と波形整形部及び論理比較部に与える
タイミングクロックの位相を規定する遅延素子を共通の
基板に実装し、この共通の基板を試験装置本体とテスト
ヘッドとの間を結ぶケーブルの長さに対応させて複数種
類用意し、ケーブルの長さの変更に応じて基板を交換
し、ケーブルの長さの変更に係わらず正しいタイミング
クロックをパターン選択部及び波形整形部、論理比較部
等に供給できるように構成したことを特徴とするもので
ある。
データが試験装置本体に設けられたパターン選択部及び
波形整形部からケーブルを通じてテストヘッドに装着さ
れた被試験ICに与えられ、被試験ICの応答出力をテスト
ヘッドからケーブルを通じて論理比較部に与え、論理比
較部で期待値パターンと論理比較し、この論理比較の結
果の中で不一致が検出される毎に被試験ICを不良と判定
するIC試験装置において、 パターン選択部と波形整形部及び論理比較部に与える
タイミングクロックの位相を規定する遅延素子を共通の
基板に実装し、この共通の基板を試験装置本体とテスト
ヘッドとの間を結ぶケーブルの長さに対応させて複数種
類用意し、ケーブルの長さの変更に応じて基板を交換
し、ケーブルの長さの変更に係わらず正しいタイミング
クロックをパターン選択部及び波形整形部、論理比較部
等に供給できるように構成したことを特徴とするもので
ある。
この発明のIC試験装置の構成によれば試験装置本体と
テストヘッドとの間を接続するケーブルの長さを予め規
定した複数の長さの中から選ぶことができる。よって試
験装置本体とテストヘッドとの間の距離を適宜に選択す
ることができるから設置の自由度が向上し、使い勝手の
よいIC試験装置を提供することができる。
テストヘッドとの間を接続するケーブルの長さを予め規
定した複数の長さの中から選ぶことができる。よって試
験装置本体とテストヘッドとの間の距離を適宜に選択す
ることができるから設置の自由度が向上し、使い勝手の
よいIC試験装置を提供することができる。
「実施例」 第１図にこの発明の一実施例を示す。第１図におい
て、第２図と対応する部分には同一符号を付して示す。
て、第２図と対応する部分には同一符号を付して示す。
この発明においてはパターン選択部103及び波形整形
部104、論理比較部105に与えるタイミングクロックCLK
、CLK、CLK、CLOCK、CLK、STROBE等の位相を規
定する遅延素子DL1〜DL6を基板500に実装する。基板500
は試験装置本体100に対して基板用コネクタによって挿
抜自在に接続される。
部104、論理比較部105に与えるタイミングクロックCLK
、CLK、CLK、CLOCK、CLK、STROBE等の位相を規
定する遅延素子DL1〜DL6を基板500に実装する。基板500
は試験装置本体100に対して基板用コネクタによって挿
抜自在に接続される。
遅延素子DL1〜DL6は互に直列接続され、直列接続され
た遅延素子の一端にタイミング発生部101から出力され
るマスタクロックMCLKを与える。
た遅延素子の一端にタイミング発生部101から出力され
るマスタクロックMCLKを与える。
マスタクロックMCLKを遅延素子DL1によってτ１だけ
遅延させてクロックCLKを得る。
遅延させてクロックCLKを得る。
またマスタクロックMCLKを遅延素子DL1とDL2でτ１＋
τ２だけ遅延させてクロックCLKを得る。
τ２だけ遅延させてクロックCLKを得る。
マスタクロックMCLKを遅延素子DL1と、DL2及びDL3で
τ１＋τ２＋τ３だけ遅延させてクロックCLKを得
る。
τ１＋τ２＋τ３だけ遅延させてクロックCLKを得
る。
マスタクロックMCLKを遅延素子DL1とDL2、DL3、DL4で
τ１＋τ２＋τ３＋τ４だけ遅延させてクロックCLOCK
を得る。
τ１＋τ２＋τ３＋τ４だけ遅延させてクロックCLOCK
を得る。
マスタクロックMCLKを遅延素子DL1とDL2、DL3、DL4、
DL5でτ１＋τ２＋τ３＋τ４＋τ５だけ遅延させてク
ロックCLKを得る。
DL5でτ１＋τ２＋τ３＋τ４＋τ５だけ遅延させてク
ロックCLKを得る。
マスタクロックMCLKを遅延素子DL1〜DL6でτ１＋τ２
＋τ３＋τ４＋τ５＋τ６だけ遅延させてクロックSTRO
BEを得る。
＋τ３＋τ４＋τ５＋τ６だけ遅延させてクロックSTRO
BEを得る。
これらの各遅延素子DL1〜DL6の各遅延時間t1〜t6はケ
ーブル300の長さに対応させて規定する。
ーブル300の長さに対応させて規定する。
つまりケーブル300が例えば４メートルの場合の遅延
時間を与える遅延素子と、ケーブル300が８メートルの
場合の遅延時間を与える遅延素子と、ケーブル300が16
メートルの場合の遅延時間を与える遅延素子を予め別々
の基板500A〜500Cに実装して用意し、ケーブル300の長
さを選択することにより、そのケーブル長に対応した遅
延時間を与える基板500A〜500Cを試験装置本体100に挿
着して設置を終了する。図の例では基板500Aを試験装置
本体100に装着した場合を示す。
時間を与える遅延素子と、ケーブル300が８メートルの
場合の遅延時間を与える遅延素子と、ケーブル300が16
メートルの場合の遅延時間を与える遅延素子を予め別々
の基板500A〜500Cに実装して用意し、ケーブル300の長
さを選択することにより、そのケーブル長に対応した遅
延時間を与える基板500A〜500Cを試験装置本体100に挿
着して設置を終了する。図の例では基板500Aを試験装置
本体100に装着した場合を示す。
「発明の効果」 以上説明したように、この発明によれば、各ケーブル
長に対応した遅延時間を与える基板500A〜500Cを用意し
ておくことにより、用意したケーブル長の中から自由に
ケーブルの長さを選ぶことができる。よってIC試験装置
の設置の自由度が向上し、使い勝手のよいIC試験装置を
提供することができる。
長に対応した遅延時間を与える基板500A〜500Cを用意し
ておくことにより、用意したケーブル長の中から自由に
ケーブルの長さを選ぶことができる。よってIC試験装置
の設置の自由度が向上し、使い勝手のよいIC試験装置を
提供することができる。
また初期の設置に関らず、設置位置を変更する場合
も、ケーブル300の長さを自由に変更することができ
る。然もケーブル300の長さを変更しても、この発明に
よれば基板500A〜500Cを変換するだけでタイミングクロ
ック相互の位相を正しい位相関係に設定することができ
る。よってケーブル300の長さの変更も容易に行なうこ
とができる。
も、ケーブル300の長さを自由に変更することができ
る。然もケーブル300の長さを変更しても、この発明に
よれば基板500A〜500Cを変換するだけでタイミングクロ
ック相互の位相を正しい位相関係に設定することができ
る。よってケーブル300の長さの変更も容易に行なうこ
とができる。
第１図はこの発明の一実施例を示すブロック図、第２図
は従来の技術を説明するためのブロック図である。 100……試験装置本体、101……タイミング発生部、102
……パターン発生部、103……パターン選択部、104……
波形整形部、105……論理比較部、200……テストヘッ
ド、201……ドライバ群、202……レベル比較器、300…
…ケーブル、400……被試験IC、500A〜500C……基板。
は従来の技術を説明するためのブロック図である。 100……試験装置本体、101……タイミング発生部、102
……パターン発生部、103……パターン選択部、104……
波形整形部、105……論理比較部、200……テストヘッ
ド、201……ドライバ群、202……レベル比較器、300…
…ケーブル、400……被試験IC、500A〜500C……基板。
Claims (1)
- 【請求項１】A.パターン発生部から出力されたパターン
データが試験装置本体に設けられたパターン選択部及び
波形整形部からケーブルを通じてテストヘッドに装着さ
れた被試験ICに与えられ、被試験ICの応答出力をテスト
ヘッドからケーブルを通じて論理比較部に与え、論理比
較部で期待値パターンと論理比較し、この論理比較の結
果の中で不一致が検出される毎に被試験ICを不良とする
IC試験装置において、 B.上記パターン選択部、波形整形部及び論理比較部に与
えるタイミングクロックの位相を規定する遅延素子を共
通の基板に実装し、この共通の基板を上記ケーブルの長
さに対応させて複数種類用意し、上記ケーブルの長さの
変更に応じて上記基板を交換し、上記ケーブルの長さの
変更に係わらず正しいタイミングクロックを上記パター
ン選択部及び波形整形部、論理比較部等に供給できるよ
うに構成したことを特徴とするIC試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309954A JP3006076B2 (ja) | 1990-11-15 | 1990-11-15 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2309954A JP3006076B2 (ja) | 1990-11-15 | 1990-11-15 | Ｉｃ試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04181184A JPH04181184A (ja) | 1992-06-29 |
| JP3006076B2 true JP3006076B2 (ja) | 2000-02-07 |
Family
ID=17999357
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2309954A Expired - Fee Related JP3006076B2 (ja) | 1990-11-15 | 1990-11-15 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006076B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210080279A (ko) * | 2019-12-18 | 2021-06-30 | 주식회사 아도반테스토 | 하나 이상의 피시험 장치를 테스트하기 위한 자동식 테스트 장비 및 자동식 테스트 장비의 작동 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2099415A1 (en) * | 1992-08-27 | 1994-02-28 | Duane Rodney Aadsen | Method and apparatus for self-testing of delay faults |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB296125A (en) * | 1927-05-26 | 1928-08-27 | Ettore Lanzerotti Spina | Improvements in and relating to the valves and valve gear of internal combustion engines |
| JPS5524324U (ja) * | 1978-07-31 | 1980-02-16 |
-
1990
- 1990-11-15 JP JP2309954A patent/JP3006076B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20210080279A (ko) * | 2019-12-18 | 2021-06-30 | 주식회사 아도반테스토 | 하나 이상의 피시험 장치를 테스트하기 위한 자동식 테스트 장비 및 자동식 테스트 장비의 작동 방법 |
| KR102501995B1 (ko) * | 2019-12-18 | 2023-02-20 | 주식회사 아도반테스토 | 하나 이상의 피시험 장치를 테스트하기 위한 자동식 테스트 장비 및 자동식 테스트 장비의 작동 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04181184A (ja) | 1992-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6785858B2 (en) | Semiconductor device capable of adjusting timing of input waveform by tester with high accuracy | |
| US6327678B1 (en) | Skew adjusting method in IC testing apparatus and pseudo device for use in the method | |
| CN1210571C (zh) | 在非易失性存储器中存储引线校准数据的基于事件的测试系统 | |
| US6263463B1 (en) | Timing adjustment circuit for semiconductor test system | |
| US6369601B1 (en) | Method of measuring a propagation delay time through a transmission path in a semiconductor integrated circuit testing apparatus and semiconductor integrated circuit testing apparatus using the same | |
| US5740086A (en) | Semiconductor test system linked to cad data | |
| WO2001013136A1 (fr) | Procede de correcteur de synchronisation pour testeur de circuit integre et testeur de circuit integre a fonctions correctrices utilisant ledit procede | |
| US7171611B2 (en) | Apparatus for determining the access time and/or the minimally allowable cycle time of a memory | |
| US6128754A (en) | Tester having event generation circuit for acquiring waveform by supplying strobe events for waveform acquisition rather than using strobe events specified by the test program | |
| US4837521A (en) | Delay line control system for automatic test equipment | |
| US6253360B1 (en) | Timing generator | |
| KR100514335B1 (ko) | 다중 주기 발생기를 구비하는 집적 회로 테스터 | |
| JP3006076B2 (ja) | Ｉｃ試験装置 | |
| US5471136A (en) | Test system for calculating the propagation delays in signal paths leading to a plurality of pins associated with a circuit | |
| EP1653239B1 (en) | Test apparatus with waveform formatter | |
| US6870384B1 (en) | Test instrument with multiple analog modules | |
| JP4156105B2 (ja) | Ｉｃ試験装置 | |
| JP2510973B2 (ja) | 半導体試験装置 | |
| JPH11125660A (ja) | 半導体試験装置用タイミング発生器 | |
| JP3527161B2 (ja) | 半導体集積回路装置及びクロックスキューの検証方法 | |
| JP2956912B2 (ja) | Ｉｃ試験装置 | |
| JP2862288B2 (ja) | Ｉｃ試験装置 | |
| JPH07104386B2 (ja) | 論理回路試験装置 | |
| JP3264812B2 (ja) | Ｉｃ試験装置のタイミング同期方式 | |
| JP3340459B2 (ja) | 信号判定装置及び信号判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |