JP3499674B2 - Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット - Google Patents
Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニットInfo
- Publication number
- JP3499674B2 JP3499674B2 JP04915496A JP4915496A JP3499674B2 JP 3499674 B2 JP3499674 B2 JP 3499674B2 JP 04915496 A JP04915496 A JP 04915496A JP 4915496 A JP4915496 A JP 4915496A JP 3499674 B2 JP3499674 B2 JP 3499674B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- address
- stored
- error
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Tests Of Electronic Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＩＣに内蔵され
た、あるいは、単体のＤ／Ａコンバーターの特性（積分
非直線性誤差及び微分非直線性誤差）の測定方法及び測
定ユニットに関するものである。
た、あるいは、単体のＤ／Ａコンバーターの特性（積分
非直線性誤差及び微分非直線性誤差）の測定方法及び測
定ユニットに関するものである。
【０００２】
【従来の技術】被測定物であるＤ／Ａコンバーターが出
力するアナログ電圧をデジタルコードに変換し、そのデ
ジタルコードに基づいて演算を行って積分非直線性誤差
あるいは微分非直線性誤差を算出するＤ／Ａコンバータ
ーの特性の測定方法において、積分非直線性誤差あるい
は微分非直線性誤差の最大値、最小値を求める際には、
各デジタルコードに基づいて行った各演算結果を最後に
まとめて比較し、最大の演算結果を積分非直線性誤差あ
るいは微分非直線性誤差の最大値、最小の演算結果を積
分非直線性誤差あるいは微分非直線性誤差の最小値とし
ていた。
力するアナログ電圧をデジタルコードに変換し、そのデ
ジタルコードに基づいて演算を行って積分非直線性誤差
あるいは微分非直線性誤差を算出するＤ／Ａコンバータ
ーの特性の測定方法において、積分非直線性誤差あるい
は微分非直線性誤差の最大値、最小値を求める際には、
各デジタルコードに基づいて行った各演算結果を最後に
まとめて比較し、最大の演算結果を積分非直線性誤差あ
るいは微分非直線性誤差の最大値、最小の演算結果を積
分非直線性誤差あるいは微分非直線性誤差の最小値とし
ていた。
【０００３】
【発明が解決しようとする課題】しかしながら、上記の
ようにして積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を求めると、各演算結果を記憶装置内
のそれぞれ別々のアドレスに記憶して残しておかなけれ
ばならず、そのため多くのメモリ容量が必要となる。例
えば、被測定物のＤ／Ａコンバーターのビット数が８ビ
ットの場合は２５５アドレス、１０ビットの場合は１０
２３アドレス、１２ビットの場合は４０９５アドレスが
新たに必要となる。演算処理手段が持っているメモリ及
び外部記憶装置では容量が足りない場合は、さらに別途
外部記憶装置を付け加えることになり、その分回路規模
が大きくなるという不具合につながる。
ようにして積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を求めると、各演算結果を記憶装置内
のそれぞれ別々のアドレスに記憶して残しておかなけれ
ばならず、そのため多くのメモリ容量が必要となる。例
えば、被測定物のＤ／Ａコンバーターのビット数が８ビ
ットの場合は２５５アドレス、１０ビットの場合は１０
２３アドレス、１２ビットの場合は４０９５アドレスが
新たに必要となる。演算処理手段が持っているメモリ及
び外部記憶装置では容量が足りない場合は、さらに別途
外部記憶装置を付け加えることになり、その分回路規模
が大きくなるという不具合につながる。
【０００４】そこで、本発明は、Ｄ／Ａコンバーターの
特性である積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を測定する際に、より少ないメモリ容
量ですむＤ／Ａコンバーターの特性の測定方法を提供す
ることを第１の目的とする。
特性である積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を測定する際に、より少ないメモリ容
量ですむＤ／Ａコンバーターの特性の測定方法を提供す
ることを第１の目的とする。
【０００５】次に、Ｄ／Ａコンバーターの特性である積
分非直線性誤差あるいは微分非直線性誤差の最大値、最
小値を測定する際に、より少ないメモリ容量ですむＤ／
Ａコンバーターの特性の測定ユニットを提供することを
第２の目的とする。
分非直線性誤差あるいは微分非直線性誤差の最大値、最
小値を測定する際に、より少ないメモリ容量ですむＤ／
Ａコンバーターの特性の測定ユニットを提供することを
第２の目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のＤ／Ａコンバーターの特性の測定方法で
は、被測定物であるＤ／Ａコンバーターが出力するアナ
ログ電圧をデジタルコードに変換し、そのデジタルコー
ドに基づいて演算を行って前記Ｄ／Ａコンバーター出力
の積分非直線性誤差あるいは微分非直線性誤差を算出す
るＤ／Ａコンバーターの特性の測定方法において、ある
点での積分非直線性誤差あるいは微分非直線性誤差の演
算を終了する毎に、その演算結果が、記憶装置内の第１
アドレスに記憶してある以前のデータよりも大きけれ
ば、前記演算結果を前記第１アドレスに上書きして記憶
し、記憶装置内の第２アドレスに記憶してある以前のデ
ータよりも小さければ、前記演算結果を前記第２アドレ
スに上書きして記憶することを特徴としている。
め、本発明のＤ／Ａコンバーターの特性の測定方法で
は、被測定物であるＤ／Ａコンバーターが出力するアナ
ログ電圧をデジタルコードに変換し、そのデジタルコー
ドに基づいて演算を行って前記Ｄ／Ａコンバーター出力
の積分非直線性誤差あるいは微分非直線性誤差を算出す
るＤ／Ａコンバーターの特性の測定方法において、ある
点での積分非直線性誤差あるいは微分非直線性誤差の演
算を終了する毎に、その演算結果が、記憶装置内の第１
アドレスに記憶してある以前のデータよりも大きけれ
ば、前記演算結果を前記第１アドレスに上書きして記憶
し、記憶装置内の第２アドレスに記憶してある以前のデ
ータよりも小さければ、前記演算結果を前記第２アドレ
スに上書きして記憶することを特徴としている。
【０００７】 また、本発明のＤ／Ａコンバーターの特
性の測定ユニットでは、少なくとも被測定物であるＤ／
Ａコンバーターが出力するアナログ電圧をデジタルコー
ドに変換するＡ／Ｄ変換手段、及び、そのＡ／Ｄ変換手
段を経たデジタルコードに基づいて演算を行う演算処理
手段を有し、前記Ｄ／Ａコンバーター出力の積分非直線
性誤差あるいは微分非直線性誤差を算出するＤ／Ａコン
バーターの特性の測定ユニットにおいて、前記演算処理
手段が、ある点での積分非直線性誤差あるいは微分非直
線性誤差の演算を終了する毎に、その演算結果が、記憶
装置内の第１アドレスに記憶してある以前のデータより
も大きければ、前記演算結果を前記第１アドレスに上書
きして記憶し、記憶装置内の第２アドレスに記憶してあ
る以前のデータよりも小さければ、前記演算結果を前記
第２アドレスに上書きして記憶することを特徴としてい
る。
性の測定ユニットでは、少なくとも被測定物であるＤ／
Ａコンバーターが出力するアナログ電圧をデジタルコー
ドに変換するＡ／Ｄ変換手段、及び、そのＡ／Ｄ変換手
段を経たデジタルコードに基づいて演算を行う演算処理
手段を有し、前記Ｄ／Ａコンバーター出力の積分非直線
性誤差あるいは微分非直線性誤差を算出するＤ／Ａコン
バーターの特性の測定ユニットにおいて、前記演算処理
手段が、ある点での積分非直線性誤差あるいは微分非直
線性誤差の演算を終了する毎に、その演算結果が、記憶
装置内の第１アドレスに記憶してある以前のデータより
も大きければ、前記演算結果を前記第１アドレスに上書
きして記憶し、記憶装置内の第２アドレスに記憶してあ
る以前のデータよりも小さければ、前記演算結果を前記
第２アドレスに上書きして記憶することを特徴としてい
る。
【０００８】第１アドレスにそれまでの演算結果の最大
値を、第２アドレスにそれまでの演算結果の最小値を記
憶させておけば、全ての演算が終了した時点で第１アド
レスに記憶されているデータが最大値、第２アドレスに
記憶されているデータが最小値ということになる。した
がって、演算結果の最大値、最小値を測定するために新
たに必要なアドレスは、第１アドレス、第２アドレスの
２つですみ、被測定物であるＤ／Ａコンバーターのビッ
ト数に左右されない。
値を、第２アドレスにそれまでの演算結果の最小値を記
憶させておけば、全ての演算が終了した時点で第１アド
レスに記憶されているデータが最大値、第２アドレスに
記憶されているデータが最小値ということになる。した
がって、演算結果の最大値、最小値を測定するために新
たに必要なアドレスは、第１アドレス、第２アドレスの
２つですみ、被測定物であるＤ／Ａコンバーターのビッ
ト数に左右されない。
【０００９】
【発明の実施の形態】以下に本発明の実施形態を図面を
参照しながら説明する。図１は本発明の一実施形態であ
るＤ／Ａコンバーターの特性の測定ユニット２０にテス
トシステム１とＤＵＴ２を接続した状態のブロック図で
あって、３は差動アンプ、４は入力レンジ切り替えアン
プ、５と１２はローパスフィルター、６はＡ／Ｄコンバ
ーター、７と１０はデータラッチ回路、８はＣＰＵ、９
はＲＡＭ、１１はＤ／Ａコンバーター、１３はアンプで
ある。
参照しながら説明する。図１は本発明の一実施形態であ
るＤ／Ａコンバーターの特性の測定ユニット２０にテス
トシステム１とＤＵＴ２を接続した状態のブロック図で
あって、３は差動アンプ、４は入力レンジ切り替えアン
プ、５と１２はローパスフィルター、６はＡ／Ｄコンバ
ーター、７と１０はデータラッチ回路、８はＣＰＵ、９
はＲＡＭ、１１はＤ／Ａコンバーター、１３はアンプで
ある。
【００１０】同図において、テストシステム１からＤＵ
Ｔ２にＡＬＬ「Ｌ」からＡＬＬ「Ｈ」まで全ての組み合
わせのデジタルコード（必要な組み合わせだけでも良
い）が順次入力される（ｑはＤＵＴ２のビット数）。
尚、テストシステム１はＤＵＴ２へのデジタルコードの
入力及びＣＰＵ８への命令、情報の転送をするだけのも
のであり、汎用のファンクションジェネレーターで代用
しても良い。
Ｔ２にＡＬＬ「Ｌ」からＡＬＬ「Ｈ」まで全ての組み合
わせのデジタルコード（必要な組み合わせだけでも良
い）が順次入力される（ｑはＤＵＴ２のビット数）。
尚、テストシステム１はＤＵＴ２へのデジタルコードの
入力及びＣＰＵ８への命令、情報の転送をするだけのも
のであり、汎用のファンクションジェネレーターで代用
しても良い。
【００１１】それぞれのデジタル入力コードに対してＤ
ＵＴ２からアナログ電圧が順次出力される。入力レンジ
切り替えアンプ４により適切な入力レンジに切り替えら
れた差動アンプ３の２つの入力のどちらか一方からＤＵ
Ｔ２のアナログ出力電圧が取り込まれ、他方から基準電
圧（通常ＧＮＤ）が取り込まれる。
ＵＴ２からアナログ電圧が順次出力される。入力レンジ
切り替えアンプ４により適切な入力レンジに切り替えら
れた差動アンプ３の２つの入力のどちらか一方からＤＵ
Ｔ２のアナログ出力電圧が取り込まれ、他方から基準電
圧（通常ＧＮＤ）が取り込まれる。
【００１２】取り込まれたＤＵＴ２のアナログ出力電圧
はローパスフィルター５により高周波成分がカットされ
る。ローパスフィルター５、１２の次数は何次のもので
も良く、種類も何種類ものフィルターを選択できるよう
にしても良いし、１種類の固定でも良い。また、フィル
ターを通さずにスルーの経路でも良い。
はローパスフィルター５により高周波成分がカットされ
る。ローパスフィルター５、１２の次数は何次のもので
も良く、種類も何種類ものフィルターを選択できるよう
にしても良いし、１種類の固定でも良い。また、フィル
ターを通さずにスルーの経路でも良い。
【００１３】ローパスフィルター５により高周波成分が
カットされたアナログ電圧はＡ／Ｄコンバーター６によ
りデジタルコードに変換される。このＡ／Ｄコンバータ
ー６は何ビットのものでも良く、その出力データ数
（ｎ）はＡ／Ｄコンバーター自身によって決まるので、
Ａ／Ｄコンバーターの種類によっては出力データを数回
に分けて出力する場合もあり、シリアルデータである場
合もある。
カットされたアナログ電圧はＡ／Ｄコンバーター６によ
りデジタルコードに変換される。このＡ／Ｄコンバータ
ー６は何ビットのものでも良く、その出力データ数
（ｎ）はＡ／Ｄコンバーター自身によって決まるので、
Ａ／Ｄコンバーターの種類によっては出力データを数回
に分けて出力する場合もあり、シリアルデータである場
合もある。
【００１４】データラッチ回路７はＡ／Ｄコンバーター
６からのデジタルコードを一旦保持し、適切なタイミン
グでＣＰＵ８へ順次転送する。データラッチ回路７、１
０は汎用ロジックデバイスで構成してもゲートアレイで
構成しても良い。また、ＣＰＵ８がデータラッチ機能を
持っている場合は、データラッチ回路７、１０は不要で
ある。
６からのデジタルコードを一旦保持し、適切なタイミン
グでＣＰＵ８へ順次転送する。データラッチ回路７、１
０は汎用ロジックデバイスで構成してもゲートアレイで
構成しても良い。また、ＣＰＵ８がデータラッチ機能を
持っている場合は、データラッチ回路７、１０は不要で
ある。
【００１５】ＣＰＵ８は、テストシステム１からの命
令、情報に従い、データラッチ回路７から転送されてき
たデジタルコードに基づいて所定の演算を行い、必要な
演算結果を自身のメモリあるいはＲＡＭ９に記憶させ
て、演算結果をデータラッチ回路１０に転送する。ＣＰ
Ｕ８は何ビットのものでも良く、ＲＡＭ９もどのような
ものでも良く、また、ＣＰＵ８自身のメモリで十分な場
合は、ＲＡＭ９を接続する必要はない。
令、情報に従い、データラッチ回路７から転送されてき
たデジタルコードに基づいて所定の演算を行い、必要な
演算結果を自身のメモリあるいはＲＡＭ９に記憶させ
て、演算結果をデータラッチ回路１０に転送する。ＣＰ
Ｕ８は何ビットのものでも良く、ＲＡＭ９もどのような
ものでも良く、また、ＣＰＵ８自身のメモリで十分な場
合は、ＲＡＭ９を接続する必要はない。
【００１６】データラッチ回路１０はＣＰＵ８から転送
されてきたデジタルコードを一旦保持し、適切なタイミ
ングでＤ／Ａコンバーター１１へ送る。Ｄ／Ａコンバー
ター１１ではデジタルコードがアナログ電圧に変換され
る。このＤ／Ａコンバーター１１は何ビットのものでも
良く、その入力データ数（ｍ）はＤ／Ａコンバーター自
身によって決まるので、Ｄ／Ａコンバーターの種類によ
っては入力データを数回に分けて入力する場合もあり、
シリアルデータである場合もある。
されてきたデジタルコードを一旦保持し、適切なタイミ
ングでＤ／Ａコンバーター１１へ送る。Ｄ／Ａコンバー
ター１１ではデジタルコードがアナログ電圧に変換され
る。このＤ／Ａコンバーター１１は何ビットのものでも
良く、その入力データ数（ｍ）はＤ／Ａコンバーター自
身によって決まるので、Ｄ／Ａコンバーターの種類によ
っては入力データを数回に分けて入力する場合もあり、
シリアルデータである場合もある。
【００１７】Ｄ／Ａコンバーター１１からのアナログ電
圧はローパスフィルター１２で高周波成分がカットされ
た後、アンプ１３で必要に応じて増幅されてモニター出
力される。このモニター出力にオシロスコープを接続す
れば、ＤＵＴ２の積分非直線性誤差、微分非直線性誤差
のデータを得ることができる（図２、３にその一例を示
す）。
圧はローパスフィルター１２で高周波成分がカットされ
た後、アンプ１３で必要に応じて増幅されてモニター出
力される。このモニター出力にオシロスコープを接続す
れば、ＤＵＴ２の積分非直線性誤差、微分非直線性誤差
のデータを得ることができる（図２、３にその一例を示
す）。
【００１８】このように、ＤＵＴ２の積分非直線性誤
差、微分非直線性誤差のデータをオシロスコープにより
アナログ的に表示すると、ＤＵＴ２が高ビットである場
合などに生じる小さなデータ変化を確認しづらい。そこ
で、図４に示すように、デジタルデータ表示装置１４を
データラッチ回路１０（あるいはＣＰＵ８でもよい）に
接続すれば、積分非直線性誤差、微分非直線性誤差のデ
ータがデジタル的に表示されるので、小さなデータ変化
も容易に確認することができる。
差、微分非直線性誤差のデータをオシロスコープにより
アナログ的に表示すると、ＤＵＴ２が高ビットである場
合などに生じる小さなデータ変化を確認しづらい。そこ
で、図４に示すように、デジタルデータ表示装置１４を
データラッチ回路１０（あるいはＣＰＵ８でもよい）に
接続すれば、積分非直線性誤差、微分非直線性誤差のデ
ータがデジタル的に表示されるので、小さなデータ変化
も容易に確認することができる。
【００１９】デジタルデータ表示装置１４の一構成例を
図５に示す。同図において、データラッチ回路１０から
のデジタルコードによりドライバーＩＣ５１がデジタル
コードのビット数ｍ個のＬＥＤ５２の点灯、消灯をそれ
ぞれ別個に制御している。つまり、各ＬＥＤが各ビット
に対応しており、対応しているビットが「Ｌ」のときは
点灯し、「Ｈ」のときは消灯する（これとは逆に「Ｌ」
のときに消灯し、「Ｈ」のときに点灯させてもよい）。
図５に示す。同図において、データラッチ回路１０から
のデジタルコードによりドライバーＩＣ５１がデジタル
コードのビット数ｍ個のＬＥＤ５２の点灯、消灯をそれ
ぞれ別個に制御している。つまり、各ＬＥＤが各ビット
に対応しており、対応しているビットが「Ｌ」のときは
点灯し、「Ｈ」のときは消灯する（これとは逆に「Ｌ」
のときに消灯し、「Ｈ」のときに点灯させてもよい）。
【００２０】以下にＤＵＴ２の積分非直線性誤差を測定
する場合にＣＰＵ８が行う演算の流れを図６に示すフロ
ーチャートを用いて説明する。まず、ゼロスケール値Ｖ
0｛ゼロスケール電圧（デジタル入力コードがＡＬＬ
「Ｌ」であるときにＤＵＴ２が出力するアナログ電圧）
をＡ／Ｄコンバーター６でデジタルコードに変換したも
の｝が転送されてくるので、それを自身のメモリあるい
はＲＡＭ９内のアドレスＡに記憶する（＃６０１）。
する場合にＣＰＵ８が行う演算の流れを図６に示すフロ
ーチャートを用いて説明する。まず、ゼロスケール値Ｖ
0｛ゼロスケール電圧（デジタル入力コードがＡＬＬ
「Ｌ」であるときにＤＵＴ２が出力するアナログ電圧）
をＡ／Ｄコンバーター６でデジタルコードに変換したも
の｝が転送されてくるので、それを自身のメモリあるい
はＲＡＭ９内のアドレスＡに記憶する（＃６０１）。
【００２１】次に、フルスケール値ＶF｛フルスケール
電圧（デジタル入力コードがＡＬＬ「Ｈ」であるときに
ＤＵＴ２が出力するアナログ電圧）をＡ／Ｄコンバータ
ー６でデジタルコードに変換したもの｝が転送されてく
るので、それを自身のメモリあるいはＲＡＭ９内のアド
レスＢに記憶する（＃６０２）。
電圧（デジタル入力コードがＡＬＬ「Ｈ」であるときに
ＤＵＴ２が出力するアナログ電圧）をＡ／Ｄコンバータ
ー６でデジタルコードに変換したもの｝が転送されてく
るので、それを自身のメモリあるいはＲＡＭ９内のアド
レスＢに記憶する（＃６０２）。
【００２２】次に、記憶したゼロスケール値Ｖ0、フル
スケール値ＶF、及び、ＤＵＴ２のビット数ｎ（テスト
システム１から転送されてくる）から１ＬＳＢ値ＶLSB
を以下の（１）式により算出し、それを自身のメモリあ
るいはＲＡＭ９内のアドレスＣに記憶する（＃６０
３）。アナログ的に表現すると、１ＬＳＢ値ＶLSBは理
想ステップ幅｛ＤＵＴ２のデジタル入力コードが１ビッ
ト変化した場合に、ＤＵＴ２の理想出力電圧（理想直線
上のアナログ出力電圧）が変化する量｝であるので、＃
６０３では理想ステップ幅を求めていることになる。理
想直線とはゼロスケール電圧とフルスケール電圧とを結
ぶ直線である（図８参照）。 ＶLSB＝（ＶF−Ｖ0）÷（２n−１） …… （１）
スケール値ＶF、及び、ＤＵＴ２のビット数ｎ（テスト
システム１から転送されてくる）から１ＬＳＢ値ＶLSB
を以下の（１）式により算出し、それを自身のメモリあ
るいはＲＡＭ９内のアドレスＣに記憶する（＃６０
３）。アナログ的に表現すると、１ＬＳＢ値ＶLSBは理
想ステップ幅｛ＤＵＴ２のデジタル入力コードが１ビッ
ト変化した場合に、ＤＵＴ２の理想出力電圧（理想直線
上のアナログ出力電圧）が変化する量｝であるので、＃
６０３では理想ステップ幅を求めていることになる。理
想直線とはゼロスケール電圧とフルスケール電圧とを結
ぶ直線である（図８参照）。 ＶLSB＝（ＶF−Ｖ0）÷（２n−１） …… （１）
【００２３】次に、実出力値Ｖ（ある１つのデジタル入
力コードに対するＤＵＴ２の実際のアナログ出力電圧を
Ａ／Ｄコンバーター６でデジタルコードに変換したも
の）が転送されてくると（＃６０４のＹ）、それを自身
のメモリあるいはＲＡＭ９内のアドレスＤに記憶する
（＃６０５）。
力コードに対するＤＵＴ２の実際のアナログ出力電圧を
Ａ／Ｄコンバーター６でデジタルコードに変換したも
の）が転送されてくると（＃６０４のＹ）、それを自身
のメモリあるいはＲＡＭ９内のアドレスＤに記憶する
（＃６０５）。
【００２４】尚、後述の＃６１１を終了する毎に、ＣＰ
Ｕ８には複数のデジタル入力コードに対するＤＵＴ２の
実出力値が順次１つずつ転送されてくることになるの
で、＃６０５でこれら複数の実出力値をそれぞれ別々の
アドレスに記憶して残しておいてもよいが、アドレスＤ
に記憶した実出力値は後述の＃６０７が終了すると不要
となるため、本実施形態のように、転送されてきた実出
力値をアドレスＤに順次上書きしてもよく、そうするこ
とによってメモリ容量が少なくてすむ。
Ｕ８には複数のデジタル入力コードに対するＤＵＴ２の
実出力値が順次１つずつ転送されてくることになるの
で、＃６０５でこれら複数の実出力値をそれぞれ別々の
アドレスに記憶して残しておいてもよいが、アドレスＤ
に記憶した実出力値は後述の＃６０７が終了すると不要
となるため、本実施形態のように、転送されてきた実出
力値をアドレスＤに順次上書きしてもよく、そうするこ
とによってメモリ容量が少なくてすむ。
【００２５】次に、ＤＵＴ２の実出力値が＃６０５で記
憶したものとなるデジタル入力コードに対するＤＵＴ２
の理想出力値ＶRを以下の式（２）により算出し、それ
を自身のメモリあるいはＲＡＭ９内のアドレスＥに記憶
する（＃６０６）。尚、式（２）におけるｔは、ＤＵＴ
２が８ビットの場合を例にとると、デジタル入力コード
が０１ｈ（ＨＥＸコード）であるときには１、０２ｈで
あるときには２、………、ＦＦｈであるときには２５５
となる。アナログ的に表現すると、理想出力値は理想出
力電圧であるので、＃６０６では理想出力電圧を求めて
いることになる。 ＶR＝Ｖ0＋（ｔ×ＶLSB） …… （２）
憶したものとなるデジタル入力コードに対するＤＵＴ２
の理想出力値ＶRを以下の式（２）により算出し、それ
を自身のメモリあるいはＲＡＭ９内のアドレスＥに記憶
する（＃６０６）。尚、式（２）におけるｔは、ＤＵＴ
２が８ビットの場合を例にとると、デジタル入力コード
が０１ｈ（ＨＥＸコード）であるときには１、０２ｈで
あるときには２、………、ＦＦｈであるときには２５５
となる。アナログ的に表現すると、理想出力値は理想出
力電圧であるので、＃６０６では理想出力電圧を求めて
いることになる。 ＶR＝Ｖ0＋（ｔ×ＶLSB） …… （２）
【００２６】尚、＃６０６では複数のデジタル入力コー
ドに対するＤＵＴ２の理想出力値を順次１つずつ算出す
ることになるので、これら複数の理想出力値をそれぞれ
別々のアドレスに記憶して残しておいてもよいが、アド
レスＥに記憶した理想出力値は後述の＃６０７が終了す
ると不要となるため、本実施形態のように、算出した理
想出力値をアドレスＥに順次上書きしてもよく、そうす
ることによってメモリ容量が少なくてすむ。
ドに対するＤＵＴ２の理想出力値を順次１つずつ算出す
ることになるので、これら複数の理想出力値をそれぞれ
別々のアドレスに記憶して残しておいてもよいが、アド
レスＥに記憶した理想出力値は後述の＃６０７が終了す
ると不要となるため、本実施形態のように、算出した理
想出力値をアドレスＥに順次上書きしてもよく、そうす
ることによってメモリ容量が少なくてすむ。
【００２７】次に、式（３）に示すように、実出力値Ｖ
と理想出力値ＶRとの差をＬＳＢ値ＶLSBに換算し（１Ｌ
ＳＢ値ＶLSBで割り）、その結果ＶSEを自身のメモリあ
るいはＲＡＭ９内のアドレスＦに記憶する（＃６０
７）。アナログ的に表現すると、ＶSEはＤＵＴ２のある
１つのデジタル入力コードに対する積分非直線性誤差で
あるので、＃６０７では積分非直線性誤差を求めている
ことになる。 ＶSE＝（Ｖ−ＶR）÷ＶLSB …… （３）
と理想出力値ＶRとの差をＬＳＢ値ＶLSBに換算し（１Ｌ
ＳＢ値ＶLSBで割り）、その結果ＶSEを自身のメモリあ
るいはＲＡＭ９内のアドレスＦに記憶する（＃６０
７）。アナログ的に表現すると、ＶSEはＤＵＴ２のある
１つのデジタル入力コードに対する積分非直線性誤差で
あるので、＃６０７では積分非直線性誤差を求めている
ことになる。 ＶSE＝（Ｖ−ＶR）÷ＶLSB …… （３）
【００２８】次に、＃６０７で算出した積分非直線性誤
差ＶSEが自身のメモリあるいはＲＡＭ９内のアドレスＧ
に記憶してあるデータよりも大きいか否かを判定する
（＃６０８）。大きい場合は（＃６０８のＹ）、＃６０
７で算出した積分非直線性誤差ＶSEをアドレスＧに上書
きして記憶する（＃６０９）。大きくない場合は（＃６
０８のＮ）、＃６０９をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＧには最小データ
（ゼロ）を記憶しておく。
差ＶSEが自身のメモリあるいはＲＡＭ９内のアドレスＧ
に記憶してあるデータよりも大きいか否かを判定する
（＃６０８）。大きい場合は（＃６０８のＹ）、＃６０
７で算出した積分非直線性誤差ＶSEをアドレスＧに上書
きして記憶する（＃６０９）。大きくない場合は（＃６
０８のＮ）、＃６０９をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＧには最小データ
（ゼロ）を記憶しておく。
【００２９】次に、＃６０７で算出した積分非直線性誤
差ＶSEが自身のメモリあるいはＲＡＭ９内のアドレスＨ
に記憶してあるデータよりも小さいか否かを判定する
（＃６１０）。小さい場合は（＃６１０のＹ）、＃６０
７で算出した積分非直線性誤差ＶSEをアドレスＨに上書
きして記憶する（＃６１１）。小さくない場合は（＃６
１０のＮ）、＃６１１をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＨには最大データ
（ゼロ）を記憶しておく。
差ＶSEが自身のメモリあるいはＲＡＭ９内のアドレスＨ
に記憶してあるデータよりも小さいか否かを判定する
（＃６１０）。小さい場合は（＃６１０のＹ）、＃６０
７で算出した積分非直線性誤差ＶSEをアドレスＨに上書
きして記憶する（＃６１１）。小さくない場合は（＃６
１０のＮ）、＃６１１をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＨには最大データ
（ゼロ）を記憶しておく。
【００３０】＃６１１が終了すると、＃６０４へ戻り、
実出力値Ｖが転送されてくると（＃６０４のＹ）、＃６
０５〜６１１を実行するが、実出力値Ｖが転送されてこ
ない場合は（＃６０４のＮ）、ＤＵＴ２の各デジタル入
力コードに対して処理が終了した（ＤＵＴ２の各デジタ
ル入力コードに対する積分非直線性誤差を算出した）と
いうことであるから、アドレスＧに記憶しているデータ
がＤＵＴ２の積分非直線性誤差の最大値、アドレスＨに
記憶しているデータがＤＵＴ２の積分非直線性誤差の最
小値となるので、それらを出力する（＃６１２）。
実出力値Ｖが転送されてくると（＃６０４のＹ）、＃６
０５〜６１１を実行するが、実出力値Ｖが転送されてこ
ない場合は（＃６０４のＮ）、ＤＵＴ２の各デジタル入
力コードに対して処理が終了した（ＤＵＴ２の各デジタ
ル入力コードに対する積分非直線性誤差を算出した）と
いうことであるから、アドレスＧに記憶しているデータ
がＤＵＴ２の積分非直線性誤差の最大値、アドレスＨに
記憶しているデータがＤＵＴ２の積分非直線性誤差の最
小値となるので、それらを出力する（＃６１２）。
【００３１】以上のようなフローで処理をすれば、ＤＵ
Ｔ２の積分非直線性誤差の最大値、最小値を測定するた
めに新たに必要となるアドレス数は、ＤＵＴ２のビット
数に関係なく、アドレスＧ、Ｈの２つですむ（従来は、
例えばＤＵＴ２が８ビットの場合は２５６アドレス必要
であり、ＤＵＴ２のビット数が大きければ大きいほど多
くのアドレスが必要であった）。
Ｔ２の積分非直線性誤差の最大値、最小値を測定するた
めに新たに必要となるアドレス数は、ＤＵＴ２のビット
数に関係なく、アドレスＧ、Ｈの２つですむ（従来は、
例えばＤＵＴ２が８ビットの場合は２５６アドレス必要
であり、ＤＵＴ２のビット数が大きければ大きいほど多
くのアドレスが必要であった）。
【００３２】以下にＤＵＴ２の微分非直線性誤差を測定
する場合にＣＰＵ８が行う演算の流れを図７に示すフロ
ーチャートを用いて説明する。まず、ゼロスケール値Ｖ
0が転送されてくるので、それを自身のメモリあるいは
ＲＡＭ９内のアドレスＡに記憶する（＃７０１）。
する場合にＣＰＵ８が行う演算の流れを図７に示すフロ
ーチャートを用いて説明する。まず、ゼロスケール値Ｖ
0が転送されてくるので、それを自身のメモリあるいは
ＲＡＭ９内のアドレスＡに記憶する（＃７０１）。
【００３３】次に、フルスケール値ＶFが転送されてく
るので、それを自身のメモリあるいはＲＡＭ９内のアド
レスＢに記憶する（＃７０２）。
るので、それを自身のメモリあるいはＲＡＭ９内のアド
レスＢに記憶する（＃７０２）。
【００３４】次に、記憶したゼロスケール値Ｖ0、フル
スケール値ＶF、及び、ＤＵＴ２のビット数ｎ（テスト
システム１から転送されてくる）から１ＬＳＢ値ＶLSB
を以下の（１）式により算出し、それを自身のメモリあ
るいはＲＡＭ９内のアドレスＣに記憶する（＃７０
３）。アナログ的に表現すると、１ＬＳＢ値ＶLSBは理
想ステップ幅であるので、＃７０３では理想ステップ幅
を求めていることになる。 ＶLSB＝（ＶF−Ｖ0）÷（２n−１） …… （１）
スケール値ＶF、及び、ＤＵＴ２のビット数ｎ（テスト
システム１から転送されてくる）から１ＬＳＢ値ＶLSB
を以下の（１）式により算出し、それを自身のメモリあ
るいはＲＡＭ９内のアドレスＣに記憶する（＃７０
３）。アナログ的に表現すると、１ＬＳＢ値ＶLSBは理
想ステップ幅であるので、＃７０３では理想ステップ幅
を求めていることになる。 ＶLSB＝（ＶF−Ｖ0）÷（２n−１） …… （１）
【００３５】次に、実出力値Ｖ（ある１つのデジタル入
力コードに対するＤＵＴ２の実際のアナログ出力電圧を
Ａ／Ｄコンバーター６でデジタルコードに変換したも
の）が転送されてくると（＃７０４のＹ）、それを自身
のメモリあるいはＲＡＭ９内のアドレスＤに記憶する
（＃７０５）。
力コードに対するＤＵＴ２の実際のアナログ出力電圧を
Ａ／Ｄコンバーター６でデジタルコードに変換したも
の）が転送されてくると（＃７０４のＹ）、それを自身
のメモリあるいはＲＡＭ９内のアドレスＤに記憶する
（＃７０５）。
【００３６】尚、後述の＃７１１が終了する毎に、ＣＰ
Ｕ８には複数のデジタル入力コードに対するＤＵＴ２の
実出力値が順次１つずつ転送されてくることになるの
で、＃７０５でこれら複数の実出力値をそれぞれ別々の
アドレスに記憶して残しておいてもよいが、本実施形態
のように、演算上支障を来さないようにしておけば（＃
７１１）、転送されてきた実出力値をアドレスＤに順次
上書きしてもよく、そうすることによってメモリ容量が
少なくてすむ。
Ｕ８には複数のデジタル入力コードに対するＤＵＴ２の
実出力値が順次１つずつ転送されてくることになるの
で、＃７０５でこれら複数の実出力値をそれぞれ別々の
アドレスに記憶して残しておいてもよいが、本実施形態
のように、演算上支障を来さないようにしておけば（＃
７１１）、転送されてきた実出力値をアドレスＤに順次
上書きしてもよく、そうすることによってメモリ容量が
少なくてすむ。
【００３７】次に、式（４）に示すように、アドレスＤ
に記憶しているデータＶDとアドレスＡに記憶している
データＶAとの差から１ＬＳＢ値ＶLSBを減じたものをＬ
ＳＢ値ＶLSBに換算し（１ＬＳＢ値で割り）、その結果
ＶBEを自身のメモリあるいはＲＡＭ９内のアドレスＥに
記憶する（＃７０６）。アナログ的に表現すると、ＶBE
はＤＵＴ２のある１つのデジタル入力コードに対する微
分非直線性誤差であるので、＃７０６では微分非直線性
誤差を求めていることになる。 ＶBE＝｛（ＶD−ＶA）−ＶLSB｝÷ＶLSB …… （４）
に記憶しているデータＶDとアドレスＡに記憶している
データＶAとの差から１ＬＳＢ値ＶLSBを減じたものをＬ
ＳＢ値ＶLSBに換算し（１ＬＳＢ値で割り）、その結果
ＶBEを自身のメモリあるいはＲＡＭ９内のアドレスＥに
記憶する（＃７０６）。アナログ的に表現すると、ＶBE
はＤＵＴ２のある１つのデジタル入力コードに対する微
分非直線性誤差であるので、＃７０６では微分非直線性
誤差を求めていることになる。 ＶBE＝｛（ＶD−ＶA）−ＶLSB｝÷ＶLSB …… （４）
【００３８】次に、＃７０６で算出した微分非直線性誤
差ＶBEが自身のメモリあるいはＲＡＭ９内のアドレスＦ
に記憶してあるデータよりも大きいか否かを判定する
（＃７０７）。大きい場合は（＃７０７のＹ）、＃７０
６で算出した微分非直線性誤差ＶBEをアドレスＦに上書
きして記憶する（＃７０８）。大きくない場合は（＃７
０７のＮ）、＃７０８をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＦには最小データ
（ゼロ）を記憶しておく。
差ＶBEが自身のメモリあるいはＲＡＭ９内のアドレスＦ
に記憶してあるデータよりも大きいか否かを判定する
（＃７０７）。大きい場合は（＃７０７のＹ）、＃７０
６で算出した微分非直線性誤差ＶBEをアドレスＦに上書
きして記憶する（＃７０８）。大きくない場合は（＃７
０７のＮ）、＃７０８をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＦには最小データ
（ゼロ）を記憶しておく。
【００３９】次に、＃７０６で算出した微分非直線性誤
差ＶBEが自身のメモリあるいはＲＡＭ９内のアドレスＧ
に記憶してあるデータよりも小さいか否かを判定する
（＃７０９）。小さい場合は（＃７０９のＹ）、＃７０
６で算出した微分非直線性誤差ＶBEをアドレスＧに上書
きして記憶する（＃７１０）。小さくない場合は（＃７
０９のＮ）、＃７１０をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＧには最大データ
（ゼロ）を記憶しておく。
差ＶBEが自身のメモリあるいはＲＡＭ９内のアドレスＧ
に記憶してあるデータよりも小さいか否かを判定する
（＃７０９）。小さい場合は（＃７０９のＹ）、＃７０
６で算出した微分非直線性誤差ＶBEをアドレスＧに上書
きして記憶する（＃７１０）。小さくない場合は（＃７
０９のＮ）、＃７１０をスキップし、次ステップへ移行
する。尚、初期設定としてアドレスＧには最大データ
（ゼロ）を記憶しておく。
【００４０】＃７１０が終了すると、＃７１１でアドレ
スＤに記憶しているデータをアドレスＡに上書きして記
憶させる。＃７０４へ戻り、実出力値Ｖが転送されてく
ると（＃７０４のＹ）、＃７０５〜７１１を実行する
が、実出力値Ｖが転送されてこない場合は（＃７０４の
Ｎ）、ＤＵＴ２の各デジタル入力コードに対して処理が
終了した（ＤＵＴ２の各デジタル入力コードに対する微
分非直線性誤差を算出した）ということであるから、ア
ドレスＦに記憶しているデータがＤＵＴ２の微分非直線
性誤差の最大値、アドレスＧに記憶しているデータがＤ
ＵＴ２の微分非直線性誤差の最小値となるので、それら
を出力する（＃７１２）。
スＤに記憶しているデータをアドレスＡに上書きして記
憶させる。＃７０４へ戻り、実出力値Ｖが転送されてく
ると（＃７０４のＹ）、＃７０５〜７１１を実行する
が、実出力値Ｖが転送されてこない場合は（＃７０４の
Ｎ）、ＤＵＴ２の各デジタル入力コードに対して処理が
終了した（ＤＵＴ２の各デジタル入力コードに対する微
分非直線性誤差を算出した）ということであるから、ア
ドレスＦに記憶しているデータがＤＵＴ２の微分非直線
性誤差の最大値、アドレスＧに記憶しているデータがＤ
ＵＴ２の微分非直線性誤差の最小値となるので、それら
を出力する（＃７１２）。
【００４１】以上のようなフローで処理をすれば、ＤＵ
Ｔ２の微分非直線性誤差の最大値、最小値を測定するた
めに新たに必要となるアドレス数は、ＤＵＴ２のビット
数の関係なく、アドレスＦ、Ｇの２つですむ（従来は、
例えばＤＵＴ２が８ビットの場合は２５６アドレス必要
であり、ＤＵＴ２のビット数が大きければ大きいほど多
くのアドレスが必要であった）。
Ｔ２の微分非直線性誤差の最大値、最小値を測定するた
めに新たに必要となるアドレス数は、ＤＵＴ２のビット
数の関係なく、アドレスＦ、Ｇの２つですむ（従来は、
例えばＤＵＴ２が８ビットの場合は２５６アドレス必要
であり、ＤＵＴ２のビット数が大きければ大きいほど多
くのアドレスが必要であった）。
【００４２】
【発明の効果】本発明によれば、Ｄ／Ａコンバーターの
特性である積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を測定する際に、より少ないメモリ容
量ですむので、新たに外部記憶装置を接続する必要はな
くなり、回路規模が大きくなるという不具合もなくな
る。
特性である積分非直線性誤差あるいは微分非直線性誤差
の最大値、最小値を測定する際に、より少ないメモリ容
量ですむので、新たに外部記憶装置を接続する必要はな
くなり、回路規模が大きくなるという不具合もなくな
る。
【図１】 本発明の一実施形態であるＤ／Ａコンバータ
ーの特性の測定ユニット２０にテストシステム１とＤＵ
Ｔ２を接続した状態のブロック図。
ーの特性の測定ユニット２０にテストシステム１とＤＵ
Ｔ２を接続した状態のブロック図。
【図２】 本発明の測定ユニットにオシロスコープを接
続することにより得られる積分非直線性誤差のデータの
一例を示す図。
続することにより得られる積分非直線性誤差のデータの
一例を示す図。
【図３】 本発明の測定ユニットにオシロスコープを接
続することにより得られる微分非直線性誤差のデータの
一例を示す図。
続することにより得られる微分非直線性誤差のデータの
一例を示す図。
【図４】 本発明の一実施形態であるＤ／Ａコンバータ
ーの特性の測定ユニットのブロック図。
ーの特性の測定ユニットのブロック図。
【図５】 デジタルデータ表示装置１４の一構成例を示
す図。
す図。
【図６】 積分非直線性誤差の最大値、最小値を測定す
る場合にＣＰＵ８が行う演算の流れを示すフローチャー
ト。
る場合にＣＰＵ８が行う演算の流れを示すフローチャー
ト。
【図７】 微分非直線性誤差の最大値、最小値を測定す
る場合にＣＰＵ８が行う演算の流れを示すフローチャー
ト。
る場合にＣＰＵ８が行う演算の流れを示すフローチャー
ト。
【図８】 Ｄ／Ａコンバーターの理想直線を示す図。
１ テストシステム
２ ＤＵＴ
３ 差動アンプ
４ 入力レンジ切り替えアンプ
５ ローパスフィルター
６ Ａ／Ｄコンバーター
７ データラッチ回路
８ ＣＰＵ
９ ＲＡＭ
１０ データラッチ回路
１１ Ｄ／Ａコンバーター
１２ ローパスフィルター
１３ アンプ
１４ デジタルデータ表示装置
２０ Ｄ／Ａコンバーターの特性の測定ユニット
５１ ドライバーＩＣ
５２ ＬＥＤ
Claims (2)
- 【請求項１】 被測定物であるＤ／Ａコンバーターが出
力するアナログ電圧をデジタルコードに変換し、そのデ
ジタルコードに基づいて演算を行って前記Ｄ／Ａコンバ
ーター出力の積分非直線性誤差あるいは微分非直線性誤
差を算出するＤ／Ａコンバーターの特性の測定方法にお
いて、ある点での積分非直線性誤差あるいは微分非直線
性誤差の演算を終了する毎に、その演算結果が、記憶装
置内の第１アドレスに記憶してある以前のデータよりも
大きければ、前記演算結果を前記第１アドレスに上書き
して記憶し、記憶装置内の第２アドレスに記憶してある
以前のデータよりも小さければ、前記演算結果を前記第
２アドレスに上書きして記憶することを特徴とするＤ／
Ａコンバーターの特性の測定方法。 - 【請求項２】 少なくとも被測定物であるＤ／Ａコンバ
ーターが出力するアナログ電圧をデジタルコードに変換
するＡ／Ｄ変換手段、及び、そのＡ／Ｄ変換手段を経た
デジタルコードに基づいて演算を行う演算処理手段を有
し、前記Ｄ／Ａコンバーター出力の積分非直線性誤差あ
るいは微分非直線性誤差を算出するＤ／Ａコンバーター
の特性の測定ユニットにおいて、前記演算処理手段が、
ある点での積分非直線性誤差あるいは微分非直線性誤差
の演算を終了する毎に、その演算結果が、記憶装置内の
第１アドレスに記憶してある以前のデータよりも大きけ
れば、前記演算結果を前記第１アドレスに上書きして記
憶し、記憶装置内の第２アドレスに記憶してある以前の
データよりも小さければ、前記演算結果を前記第２アド
レスに上書きして記憶することを特徴とするＤ／Ａコン
バーターの特性の測定ユニット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04915496A JP3499674B2 (ja) | 1996-03-06 | 1996-03-06 | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04915496A JP3499674B2 (ja) | 1996-03-06 | 1996-03-06 | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09246969A JPH09246969A (ja) | 1997-09-19 |
| JP3499674B2 true JP3499674B2 (ja) | 2004-02-23 |
Family
ID=12823187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04915496A Expired - Fee Related JP3499674B2 (ja) | 1996-03-06 | 1996-03-06 | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3499674B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10162380A1 (de) * | 2001-12-19 | 2003-07-03 | Bosch Gmbh Robert | Verfahren zum Starten eines bürstenlosen Gleichstrommotors |
| JP5350939B2 (ja) * | 2009-08-18 | 2013-11-27 | 株式会社アドバンテスト | 測定装置および測定方法 |
-
1996
- 1996-03-06 JP JP04915496A patent/JP3499674B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09246969A (ja) | 1997-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI509997B (zh) | 資料轉換電路及其方法 | |
| JP2001523429A (ja) | Ａｄｃ／ｄａｃ複合センサ・システムを備える信号調整回路およびその方法 | |
| US20030160713A1 (en) | Piecewise linear calibration method and circuit to correct transfer function errors of digital to analog converters | |
| KR19990007490A (ko) | 적분회로 아날로그 디지털 변환기를 검정하기 위한 방법 및 장치 | |
| US4907165A (en) | Electric energy measuring method | |
| US20190222222A1 (en) | Analog-to-digital converter | |
| US5373292A (en) | Integration type D-A/A-D Conversion apparatus capable of shortening conversion processing time | |
| JP3499674B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JPH10145231A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置におけるデータ補正方法 | |
| US7002496B2 (en) | All-digital calibration of string DAC linearity using area efficient PWL approximation: eliminating hardware search and digital division | |
| KR100794862B1 (ko) | 집적 테스트 회로를 포함하는 디지털-아날로그 컨버터 | |
| JP2000295102A (ja) | Ａｄ変換器又はｄａ変換器のためのデジタルキャリブレーション方法及び装置 | |
| JPS5828665A (ja) | 電力量計 | |
| JP3495179B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JPH1174789A (ja) | Ａ／ｄコンバータ測定装置 | |
| JP3547614B2 (ja) | 電源装置 | |
| US7091891B2 (en) | Calibration of analog to digital converter by means of multiplexed stages | |
| JPH11295357A (ja) | モニタ較正回路 | |
| JP3049852B2 (ja) | 逐次変換型ａｄ変換器 | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JPH06276098A (ja) | Ａ／ｄ変換器 | |
| JP2000162281A (ja) | 半導体集積回路装置 | |
| JPH0712852A (ja) | 波形生成機能付き波形測定装置 | |
| JPH05227028A (ja) | アナログ・ディジタル変換回路 | |
| JP3568938B2 (ja) | ディジタル・アナログ変換回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |