JP3547614B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP3547614B2 JP3547614B2 JP10240698A JP10240698A JP3547614B2 JP 3547614 B2 JP3547614 B2 JP 3547614B2 JP 10240698 A JP10240698 A JP 10240698A JP 10240698 A JP10240698 A JP 10240698A JP 3547614 B2 JP3547614 B2 JP 3547614B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- value
- current value
- output current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Voltage And Current In General (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、自動車用変速制御等を行うために被制御装置である負荷に高精度な可変の定電流を出力するための自動車用電子制御ユニット等の電源装置に関するものである。
【0002】
【従来の技術】
図2は、従来の電源装置(例えば、自動車用電子制御ユニット)の一例を示す構成図である。
この電源装置10は、エンジン回転センサ等からのセンサ信号Siを入力し、油圧回路等の負荷RLに対して可変の定電流(即ち、アナログ信号の出力電流)Soを出力する装置であり、マイクロコンピュータ(以下、「マイコン」という)で構成された出力電流制御部20と、ハードウェアで構成された電流出力回路31及び電流/電圧(以下、「I/V」という)変換回路32とを備えている。出力電流制御部20は、センサ信号Si及びディジタル信号の折返し電流値S23を入力してプログラム制御によってパルス幅変調(以下、「PWM」という)出力デュティ幅を決定したディジタル信号S21を出力するプログラム制御手段21を有している。プログラム制御手段21の出力側には、ディジタル信号S21に基づきPWM信号S22を出力するPWM出力回路22が接続されている。プログラム制御手段21の入力側には、アナログ信号の折返し電圧S32をディジタル信号に変換して折返し電流値S23を出力するアナログ/ディジタル(以下、「A/D」という)変換回路23が接続されている。
PWM出力回路22の出力側には、PWM信号S22から負荷RLに供給するアナログ信号の出力電流Soを出力する電流出力回路31が接続されている。A/D変換回路23の入力側には、負荷RLからのアナログ信号の折返し電流Srを電圧に変換してアナログ信号の折返し電圧S32を出力するI/V変換回路32が接続されている。
【0003】
次に、電源装置10の動作を説明する。
センサ信号Siが出力電流制御部20内のプログラム制御手段21に入力されると、このプログラム制御手段21では、制御プログラムに従い、電源装置10が現在出力したい電流値を決定して出力電流指令値を生成し、この出力電流指令値と、A/D変換回路23からのディジタル信号の折返し電流値S23とを比較して偏差値を求め、補正後の出力電流値を決定し、さらにこの出力電流値からPWM出力デュティ幅を決定したディジタル信号S21を出力する。このディジタル信号S21は、PWM出力回路22でPWM信号S22に変換され、さらにこのPWM信号S22が電流出力回路31でアナログ信号の出力電流Soに変換され、負荷RLへ出力される。
負荷RLからのアナログ信号の折返し信号Srは、I/V変換回路32でアナログ信号の折返し電圧S32に変換され、この折返し電圧S32がA/D変換回路23でディジタル信号に変換されて折返し電流値S23が生成され、この折返し電流値S23がプログラム制御手段21にフィードバックされ、出力電流Soの調整が行われる。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の図2の電源装置10では、次のような課題があった。 図2の電源装置10では、プログラム制御手段21によって高精度の制御用ディジタル信号S21を生成している。しかし、ハードウェアで構成されるPWM出力回路22、A/D変換回路23、電流出力回路31、及びI/V変換回路32では、製造ばらつき等によって出力電流Soに誤差が生じ、設計値通りの高精度な出力電流Soを出力することが困難であった。これにより、例えば、電源装置10を量産した場合には、出力電流特性の量産ばらつきが生じるという不都合があった。
本発明は、前記従来技術が持っていた課題を解決し、製造ばらつき等の誤差を補正して高精度な出力電流を出力することが可能な電源装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
前記課題を解決するために、本発明では、自動車用電子制御ユニット等の電源装置において、ディジタル信号の出力電流指令値、及び補正後のディジタル信号の折返し電流値を入力し、この両入力値を比較してディジタル信号の偏差値を出力する比較手段と、前記出力電流指令値及び前記偏差値を入力し、該出力電流指令値に該偏差値を加算又は減算して補正後のディジタル信号の出力電流値を出力する演算制御手段と、前記ディジタル信号の出力電流値を入力し、この出力電流値をアナログ信号の出力電流値に変換して負荷へ出力する電流出力手段と、前記負荷からのアナログ信号の折返し電流を入力し、この折返し電流をディジタル信号に変換して折返し電流値を出力する電流入力手段と、記憶手段と、補正処理手段とを備えている。
前記記憶手段は、前記負荷へ出力する前記アナログ信号の出力電流値を複数のエリアに分け、このエリア毎の装置誤差の補正値に対応する補正定数を算出し、このエリア毎の補正定数を予め記憶しておく手段である。さらに、前記補正処理手段は、前記折返し電流値を入力し、この折返し電流値が前記エリアのどこに当てはまるかを選択し、この選択したエリアに対応する前記補正定数を前記記憶手段から読出して該折返し電流値を補正し、この補正後のディジタル信号の折返し電流値を出力して前記比較手段に与える手段である。
【0006】
このような構成を採用したことにより、負荷に出力するための出力電流に対応した出力電流指令値が比較手段に入力されると、この比較手段では、入力された出力電流指令値と補正処理手段からの折返し電流値とを比較して偏差値を求め、演算制御手段へ送る。演算制御手段において、入力された出力電流指令値に偏差値が加算又は減算され、補正後のディジタル信号の出力電流値が出力される。この出力電流値は、電流出力手段でアナログ信号の出力電流値に変換され、負荷へ出力される。負荷からのアナログ信号の折返し電流が、電流入力手段に入力され、この電流入力手段でディジタル信号に変換されて折返し電流値が生成され、補正処理手段へ送られる。
補正処理手段では、電流入力手段から送られてきた折返し電流値を入力すると、この折返し電流値に該当するエリアを選択し、この選択したエリアに対応する補正定数を記憶手段から読出し、この補正定数により折返し電流値を補正する。この補正後のディジタル信号の折返し電流値は、比較手段へフィードバックされて出力電流の調整が行われる。これにより、電源装置の製造ばらつき等による回路誤差が補正され、高精度の出力電流が得られる。
【0007】
【発明の実施の形態】
図1は、本発明の実施形態を示す電源装置(例えば、自動車用電子制御ユニット)の一例を示す構成図である。
この電源装置40は、車速センサ、エンジン回転センサ、ブレーキスイッチ等のセンサからのセンサ信号Siを入力し、可変の定電流(即ち、アナログ信号の出力電流)Soを油圧回路等の負荷RLへ出力する装置であり、例えばマイコンで構成された出力電流制御部50と、ハードウェアで構成された電流出力手段(例えば、電流出力回路)61及びI/V変換回路62とを備えている。
出力電流制御部50は、センサ信号Si及びアナログ信号の折返し電圧S62を入力し、PWM信号S52を出力する機能を有し、この出力側に電流出力回路61が接続されると共に、該出力電流制御部50のフィードバック入力側にI/V変換回路62が接続されている。電流出力回路61は、出力電流制御部50から出力されるPWM信号S52を入力し、アナログ信号の出力電流Soを負荷RLへ出力する回路である。出力電流制御部50のフィードバック入力側に接続されたI/V変換回路62は、負荷RLからのアナログ信号の折返し電流Srを入力し、これをアナログ信号の折返し電圧S62に変換して該出力電流制御部50へ与える回路である。
【0008】
出力電流制御部50は、センサ信号Si及びディジタル信号の折返し電流値S53を入力し、制御プログラムに従ってPWM出力デュティ幅を決定したディジタル信号S51gを出力するプログラム制御手段51と、このプログラム制御手段51の出力側に接続されたPWM出力回路52と、該プログラム制御手段51のフィードバック入力側に接続されたA/D変換回路53と、該プログラム制御手段51に接続された記憶手段である不揮発性メモリ54とを備えている。
PWM出力回路52は、プログラム制御手段51から出力されるディジタル信号S51gを入力し、PWM信号S52を出力する回路であり、この出力側に電流出力回路61が接続されている。A/D変換回路53は、I/V変換回路62から出力されるアナログ信号の折返し電圧S62を入力し、これをディジタル信号の折返し電流値S53に変換し、プログラム制御手段51に与える回路である。このA/D変換回路53及びI/V変換回路62により、電流入力手段が構成されている。不揮発性メモリ54は、負荷RLへ出力する出力電流Soの特性を測定してこの出力電流特性を理想特性に補正するための補正定数を予め記憶しておく素子であり、電源オフ状態でもデータが消えない読出し専用メモリ(以下、「ROM」という)、電気的消去可能なROM(以下、「EEPROM」という)等で構成されている。
【0009】
プログラム制御手段51は、センサ信号Siを入力し、制御プログラムに従い現在出力したい電流値を決定する出力電流値決定手段51aを有し、この出力側にデータ保持手段51bが接続されている。データ保持手段51bは、出力電流値決定手段51aで決定された電流値を出力電流指令値S51bとして一時保持する機能を有し、この出力側に比較手段51c及び加減算手段51eが接続されている。比較手段51cは、出力電流指令値S51bと、補正後のディジタル信号の折返し電流値S51hとを入力し、これらの両入力信号を比較して出力電流偏差値S51c(=S51b−S51h)を出力する機能を有し、この出力側にフィードバック量算出手段51dが接続されている。フィードバック量算出手段51dは、出力電流偏差値S51cを入力し、微分及び積分補正を行うためのフィードバック量S51dを算出する機能を有し、この出力側に加減算手段51eが接続されている。
【0010】
加減算手段51eは、出力電流指令値S51b及びフィードバック量S51dを入力し、これらの加算又は減算を行い、加減算結果S51eを出力する機能を有し、この出力側に補正出力電流値決定手段51fが接続されている。補正出力電流値決定手段51fは、加減算結果S51eを入力し、フィードバック補正後の出力電流値S51fを決定する機能を有し、この出力側にPWM出力デュティ幅決定手段51gが接続されている。PWM出力デュティ幅決定手段51gは、フィードバック補正後の出力電流値S51fを入力し、PWM出力デュティ幅を決定し、該PWM出力デュティ幅を決定したディジタル信号S51gを出力する機能を有し、この出力側にPWM出力回路52が接続されている。これらのフィードバック量算出手段51d、加減算手段51e、補正出力電流値決定手段51f、PWM出力デュティ幅決定手段51g及びPWM出力回路52により、演算制御手段が構成されている。
さらに、比較手段51cの入力側には、補正処理手段である回路誤差補正処理手段51hが接続されている。回路誤差補正処理手段51hは、A/D変換回路53から出力されるディジタル信号の折返し電流値S53を入力し、この折返し電流値S53に対応する補正定数を不揮発性メモリ54から読出し、回路誤差の補正処理を行って補正後のディジタル信号の折返し電流値S51hを出力する機能を有している。これらの回路誤差補正処理手段51h及び不揮発性メモリ54により、補正手段が構成されている。
【0011】
図3は、図1中のI/V変換回路62の構成例を示す回路図である。
このI/V変換回路62は、アナログ信号の折返し電流Srをアナログ信号の折返し電圧S62に変換する回路であり、差動増幅回路62aを有している。差動増幅回路62aの(+)側及び(−)側の入力端子のうち、(−)側入力端子に入力抵抗R1が接続され、さらにこの(−)側入力端子と該差動増幅回路62aの出力端子との間に、フィードバック抵抗R2が接続されている。差動増幅回路62aの(+)側入力端子には、入力抵抗R3が接続されると共に、該(+)側入力端子とグランドとの間に抵抗R4が接続されている。入力抵抗R1とR3との間には、折返し電流Srを入力するための抵抗R5が接続されている。
次に、図1の電源装置の基本原理(I)、補正定数を求めるための出力電流特性の測定方法(II)、補正定数a,bの算出方法(III)、補正定数a,bのメモリ54への書込み方法(IV)、及び図1の具体的な動作(V)、について説明する。
【0012】
(I) 図1の基本原理
図4は、図1の出力電流Soの理想特性から各回路誤差による実測特性のずれを示す図である。
図1の電源装置40では、例えば、PWM出力回路52、A/D変換回路53、電流出力回路61及びI/V変換回路62の製造ばらつき等によって生じる誤差により、出力電流Soの精度低下を補正するために、回路誤差補正処理手段51h及びメモリ54を設けている。そして、例えば、電源装置40を量産する場合、各電源装置40毎に出力電流特性を測定し、この出力電流特性を理想特性に補正するための補正定数を求め、メモリ54に予め記憶させておく。
センサ信号Siが電源装置40に入力されると、この電源装置40からアナログ信号の出力電流Soが出力されて負荷RLに供給される。負荷RLからのアナログ信号の折返し電流Srは、I/V変換回路62でアナログ信号の折返し電圧S62に変換され、A/D変換回路53でディジタル信号の折返し電流値S53に変換された後、回路誤差補正処理手段51hへ送られる。回路誤差補正処理手段51hでは、予めメモリ54に記憶されている補正定数を読出し、A/D変換回路53から与えられる折返し電流値S53に対して、回路の誤差分をなくした高精度な折返し電流値に補正し、この補正後のディジタル信号の折返し電流値S51hを比較手段51cへフィードバックする。これにより、電流出力回路61から高精度の出力電流Soを出力することができる。
ここで、回路誤差補正処理手段51hでは、次のような回路誤差の補正処理を行う。
まず、図1のPWM出力回路52、A/D変換回路53、電流出力回路61及びI/V変換回路62の製造ばらつき等による誤差として、例えば、ゲイン誤差、オフセット誤差、及び非直線性誤差の3つの誤差が考えられる。ゲイン誤差とは、出力電流のゼロとフルスケール間を結ぶ直線の傾きの誤差、オフセット誤差とは、その直線のゼロ点部分の持上げ量、非直線性誤差とは、出力電流特性線が直線とならない分の誤差である。これら3つの誤差が図4に示されている。
【0013】
図4において、直線ABが理想特性で、それにゲイン誤差とオフセット誤差を足したものが直線CDとなる。この直線CDに非直線性誤差を足したものが実測特性線となる。この実測特性を理想特性に直すのが、回路誤差補正処理手段51hで行われる処理である。
回路誤差の補正方法としては、まず、実測特性は非直線のため、複数のポイントを取り、このポイント間を直線で結び、この直線を理想特性の直線に近似させる方法を採る。図4では、5ポイント(E,F,G,H,I)が取られている。このため、例えば数A程度の出力電流値を4つのエリア71,72,73,74に分け、このエリア71〜74毎に補正定数をそれぞれ設定することになる。回路誤差補正処理手段51hで回路誤差の補正処理を行う際には、出力電流値が図4におけるどのエリア71〜74かを判定し、このエリアに対応する補正定数をメモリ54から読出して補正処理を行うことになる。
このような図1の基本原理に基づき、以下の(II)〜(V)のような方法及び動作が実行される。
【0014】
(II) 出力電流特性の測定方法
図5は図1の出力電流特性の測定方法を示す図、及び図6は図5の出力電流の実測特性と理想特性を示す図である。図6では、0≦エリア71<i2、i2≦エリア72<i3、i3≦エリア73<i4、i4≦エリア74≦フルスケール、になっている。
図1の電源装置40の出力電流特性は、図4の実測特性のように非直線的な特性と考えられる。このため、複数点のポイント(例えば、E,F,G,H,I)で測定する。測定する出力電流値(例えば、i1,i2,i3,i4,i5)は、測定対象の電源装置40の出力範囲の最小値(ゼロの場合は0+α)と最大値を測定ポイントの最小ポイントと最大ポイントとし、この間に任意に測定ポイントE,F,G,H,Iを設ける。
図5に示すように、測定に当たっては、電源装置40自体が電流出力するのではなく、定電流源81によって外部から強制的に高精度な電流(例えば、i1,i2,i3,i4,i5)をI/V変換回路62に流込み、A/D変換回路53でディジタル信号に変換された折返し電流値S53を測定する。測定した電流値S53を図6の実測特性線のように、各測定ポイントE,F,G,H,Iでの測定値を直線で結び、最小ポイント(i1)と最大ポイント(i5)では直線をそのポイントで止めず、ゼロとフルスケール間いっぱいに直線を引延ばす。
【0015】
(III) 補正定数a,bの算出方法
図7は図6のエリア72における出力電流の実測特性と理想特性を示す図、及び図8は図7の説明図である。図7では、エリア72における実測特性において、出力電流物理値がX1,X,X2の時、折返し電流Y1,Y,Y2とし、理想特性において、出力電流物理値がX1,X,X2の時、折返し電流値Y1r,Yr,Y2rとする。
出力電流の実測特性を理想特性に補正するための補正定数を算出する場合、図6に示すように、測定ポイント数−1のエリアに分け、それぞれのエリア毎に補正定数の算出を行う。図6では、測定ポイント数=5、エリア数=4としている。エリア71,72,73,74それぞれにおける補正定数の算出を行う。ここでは、例としてエリア72における補正定数の算出方法を説明する。
【0016】
図6のエリア72を抜粋して詳細事項を書入れたのが図7に示されている。この図7において、ある出力電流物理値X(但し、i2≦X<i3)の時、折返し電流値の実測値がYで、理想特性直線上の値がYrとする。このYrを実測値Yから補正して求めたいので、次式の形となる補正データa,bを図7におけるY1r,Y1,Y2で実現させる。
Yr=a・Y+b ・・・(1)
図7において、三角形の性質(即ち、三角形KLMよりm1:n1=α:β、三角形JLNよりm2:n2=α:β)より、次式が成り立つ。
m1:n1=m2:n2 ・・・(2)
(2)式は図8にて証明する。この(2)式を分解すると次式が出る。
m1:n1=(Yr−Y1r):(Y2r−Y1r) ・・・(3)
m2:n2=(Y−Y1):(Y2−Y1) ・・・(4)
(2)式に(3),(4)式を代入する。
(Yr−Y1r):(Y2r−Y1r)=(Y−Y1):(Y2−Y1)・・・(5)
(5)式を展開して(1)式の形に整えると、次式のようになる。
【0017】
【数1】
となる。
補正データa,bを図7におけるY1r,Y1,Y2r,Y2で実現できた。ここで、Y1,Y2はそれぞれi2とi3の実測値であり、Y1r,Y2rはそれぞれi2とi3の理想値(理論値)である。従って、Y1r,Y2rの理論値を求めなければならない。
Y1rの理論値とは、図5において定電流源81をi2に設定してA/D変換回路53の折返し電流値S53の理論上の値である。A/D変換回路53の折返し電流値S53とは、実際には出力電流制御部50のA/D変換値であり、これは出力電流制御部50が例えばA/D変換ポートの電圧レベルを数値に変換した値である。故にY1rの理論値を求めるには、定電流源81をi2に設定した時のI/V変換回路62の出力電圧S62の値を算出して、この電圧値からA/D変換回路53の折返し電流値(A/D変換後の値)S53を理論上求めればよい。Y2rも同様に、i3の時の理論値を求めればよい。
折返し電流値Y1r,Y2rを求める場合、まず、定電流源81にi2とi3を設定した時のI/V変換回路62の出力電圧S62の値を算出する。ここで、I/V変換回路62は各電源装置40毎に異なっているので、それぞれの電源装置40のI/V変換回路62毎に求めなければならないが、ここでは、例えば図3のI/V変換回路62について求める。
【0018】
図3のI/V変換回路62の入力折返し電流Srと出力折返し電圧S62の関係は、次式で求まる。
【数2】
これで、図5のI/V変換回路62に入力される電流と出力される電圧(例えば、0V〜数V程度)の関係が求められた。
【0019】
折返し電流値S53の算出は、図3の折返し電圧S62の電圧レベル(例えば、0V〜数V程度)を複数ビットA/D変換回路53にて数値に変換された値である。このため、A/D変換結果である折返し電流値S53は、次式で求まる。
【数3】
(9)式を(10)式に代入する。この代入された式において、折返し電流値Y1rは図3のI/V変換回路62にSr=i2の電流を流した時のA/D変換結果である折返し電流値S53の理論値であるので、この電流Sr=i2を該代入式に入れれば、該折返し電流値Y1rが求まる。又、折返し電流値Y2rは同様にしてSr=i3を前記代入式に入れれば、求まる。
このようにして求めた折返し電流値Y1r,Y2rの数値を(7),(8)式に代入すると共に、測定した実測値Y1,Y2を該(7),(8)式に代入すれば、図6のエリア72における補正定数a,bが求まる。このようにして、図6の全てのエリア71〜74における補正定数a,bを求める。
【0020】
(IV) 補正定数a,bのメモリ54への書込み方法
前記(III)の手順で求めた図6における全エリア71〜74それぞれの補正定数a,bをメモリ54に書込む。メモリ54は、例えば随時読み書き可能なメモリ(以下、「RAM」という)だと電源オフによってデータが消えてしまうので、ROM、EEPROM等のように電源をオフしてもデータの消えない不揮発性メモリが使用される。
実際の使い方として、補正定数a,bのメモリ54への書込みは、例えば、電源装置40の生産出荷段階において行われる。この生産出荷段階において、補正定数a,bの算出から、メモリ54への書込みまでが行われることになる。
【0021】
(V) 図1の具体的な動作
図1の電源装置40において、センサからセンサ信号Siが出力電流値決定手段51aに入力されると、この出力電流値決定手段51aでは、制御プログラムに従い、電源装置40が現在出力したい電流値を決定し、この決定した出力電流指令値S51bをデータ保持手段51bへ送る。比較手段51cにおいて、データ保持手段51bに保持された出力電流指令値S51bと、折返し電流値S51hとが比較されて出力電流偏差値S51cが求められ、フィードバック量算出手段51dへ送られる。フィードバック量算出手段51dにおいて、フィードバック量S51dが算出される。出力電流指令値S51bとフィードバック量S51dとが、加減算手段51eによって加算又は減算されて加減算結果S51eが求められ、補正出力電流値決定手段51fにおいてフィードバック補正後の出力電流値S51fが決定され、PWM出力デュティ幅決定手段51gへ送られる。
PWM出力デュティ幅決定手段51gにおいて、フィードバック補正後の出力電流値S51fからPWM出力デュティ幅が決定され、このPWM出力デュティ幅を決定したディジタル信号S51gがPWM出力回路52へ送られ、このPWM出力回路52においてデュティ量に応じたPWM信号S52が出力される。PWM信号S52は、電流出力回路61においてアナログ信号の出力電流Soに変換され、負荷RLへ供給され、この負荷RLを動作させる。
【0022】
負荷RLからのアナログ信号の折返し電流Srは、I/V変換回路62でアナログ信号の折返し電圧S62に変換され、A/D変換回路53でディジタル信号に変換されてディジタル信号の折返し電流値S53が算出され、回路誤差補正処理手段51hへ送られる。
回路誤差補正処理手段51hでは、A/D変換回路53からの折返し電流値S53が図6のエリア71〜74のどこに当てはまるか選択し、このエリアに対応する補正定数a,bをメモリ54から取出し、回路誤差補正処理を行う。そのため、非直線性誤差による誤差に対して補正処理が有効に働く。この回路誤差補正処理では、例えば、メモリ54から取出した補正定数a,bと、予め測定しておいた図7の実測値Yとを、(1)式に代入し、折返し電流値S51hの理想値Yrを算出し、比較手段51cへ送る。
比較手段51cにおいて、出力電流指令値S51bと折返し電流値S51hとの比較が行われ、この結果、電流出力回路61から、補正された出力電流Soが出力され、負荷RLへ供給される。このような一巡の流れを繰返し、負荷RLへ供給する出力電流Soの調整が行われる。
【0023】
以上のように、本実施形態では、次のような効果がある。
A/D変換回路53から出力される折返し電流値S53が、回路誤差補正処理手段51hによって回路誤差の補正処理が行われる。このため、折返し電流値S53が高精度の折返し電流値S51hに修正される。このような高精度に修正された折返し電流値S51hにより、出力電流指令値S51bがフィードバック修正されるので、電流出力回路61から高精度な出力電流Soの出力が行える。この結果、電流出力回路61の出力電流Soは、理想特性に近似され、各回路52,53,61,62の製造ばらつき等による誤差をゼロに近づけることができる。従って、例えば電源装置40を量産する場合には、量産ばらつきをゼロに近づけることができる。
【0024】
なお、本発明は上記実施形態に限定されず、種々の変形が可能である。この変形例としては、例えば、次の(i)〜(iv)のようなものがある。
(i) 実施形態では、各回路52,53,61,62の誤差として、ゲイン誤差、オフセット誤差、及び非直線性誤差を考え、これらを回路誤差補正処理手段51hで補正処理するようにしたが、それらの誤差に限定されない。例えば、回路52,53,61,62を含めた電源装置40における出力から入力に関わる全ての回路の誤差を考慮し、このような誤差を補正するような構成にしてもよい。
(ii) 補正定数a,bは、上記実施形態以外の方法で求めるようにしてもよい。又、補正定数a,bは予めメモリ54に記憶させておいたが、このようなメモリ54を使用せずに、回路誤差補正処理手段51hにおける実時間での演算処理によって補正後の折返し電流値S51hを求めるようにしてもよい。
(iii) 出力電流制御部50は、マイコンで構成しているが、これを半導体集積回路を用いた個別回路等で構成してもよい。
(iv) 実施形態では、自動車用電子制御ユニット等の電源装置40について説明したが、本発明は種々の負荷RLに対して、可変の定電流を供給することが可能である。
【0025】
【発明の効果】
以上詳細に説明したように、本発明によれば、補正定数によって折返し電流値の補正処理を行い、出力電流指令値のフィードバック修正をするようにしたので、出力電流が理想特性に近似され、装置のばらつき等による誤差をゼロに近づけることができ、電源装置を例えば量産する場合、この量産ばらつきをゼロに近づけることができる。特に、出力電流値を複数のエリアに分けてこのエリア毎の補正定数を予め記憶手段に記憶しておき、補正処理手段により、入力した折返し電流値がどこに当てはまるかを選択し、この選択したエリアに対応する補正定数を記憶手段から読出して折返し電流値に対する補正処理を行い、出力電流の調整を行う構成にしたので、非直線性誤差による誤差に対して補正処理が有効に働き、その上、補正処理を高速化できる。
【図面の簡単な説明】
【図1】本発明の実施形態を示す電源装置の構成図である。
【図2】従来の電源装置の構成図である。
【図3】図1中のI/V変換回路62の回路図である。
【図4】図1の出力電流の理想特性から各回路誤差による実測特性のずれを示す図である。
【図5】図1の出力電流特性の測定方法を示す図である。
【図6】図5の出力電流の実測特性と理想特性を示す図である。
【図7】図6のエリア72における出力電流の実測特性と理想特性を示す図である。
【図8】図7の説明図である。
【符号の説明】
40 電源装置
50 出力電流制御部
51 プログラム制御手段
51a 出力電流値決定手段
51c 比較手段
51d フィードバック量算出手段
51e 加減算手段
51f 補正出力電流値決定手段
51g PWM出力デュティ幅決定手段
51h 回路誤差補正処理手段
52 PWM出力回路
53 A/D変換回路
54 メモリ
61 電流出力回路
62 I/V変換回路
81 定電流源
RL 負荷
Si センサ信号
Claims (1)
- ディジタル信号の出力電流指令値、及び補正後のディジタル信号の折返し電流値を入力し、この両入力値を比較してディジタル信号の偏差値を出力する比較手段と、
前記出力電流指令値及び前記偏差値を入力し、該出力電流指令値に該偏差値を加算又は減算して補正後のディジタル信号の出力電流値を出力する演算制御手段と、
前記ディジタル信号の出力電流値を入力し、この出力電流値をアナログ信号の出力電流値に変換して負荷へ出力する電流出力手段と、
前記負荷からのアナログ信号の折返し電流を入力し、この折返し電流をディジタル信号に変換して折返し電流値を出力する電流入力手段と、
前記負荷へ出力する前記アナログ信号の出力電流値を複数のエリアに分け、このエリア毎の装置誤差の補正値に対応する補正定数を算出し、このエリア毎の補正定数を予め記憶しておく記憶手段と、
前記折返し電流値を入力し、この折返し電流値が前記エリアのどこに当てはまるかを選択し、この選択したエリアに対応する前記補正定数を前記記憶手段から読出して該折返し電流値を補正し、この補正後のディジタル信号の折返し電流値を出力して前記比較手段に与える補正処理手段と、
を備えたことを特徴とする電源装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10240698A JP3547614B2 (ja) | 1998-04-14 | 1998-04-14 | 電源装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10240698A JP3547614B2 (ja) | 1998-04-14 | 1998-04-14 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11296237A JPH11296237A (ja) | 1999-10-29 |
JP3547614B2 true JP3547614B2 (ja) | 2004-07-28 |
Family
ID=14326567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10240698A Expired - Fee Related JP3547614B2 (ja) | 1998-04-14 | 1998-04-14 | 電源装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3547614B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008009983A (ja) * | 2007-06-25 | 2008-01-17 | Fujitsu Ten Ltd | 電子制御装置およびその初期化方法 |
JP7000804B2 (ja) * | 2017-11-13 | 2022-01-19 | Tdk株式会社 | 電源装置 |
JP6886450B2 (ja) * | 2018-11-30 | 2021-06-16 | コイト電工株式会社 | 電源調整システム |
JP7283494B2 (ja) * | 2021-03-15 | 2023-05-30 | 横河電機株式会社 | 電流出力モジュール |
-
1998
- 1998-04-14 JP JP10240698A patent/JP3547614B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11296237A (ja) | 1999-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7378858B2 (en) | Padé approximant based compensation for integrated sensor modules and the like | |
US7859269B1 (en) | Pade' approximant based compensation for integrated sensor modules and the like | |
US7382150B2 (en) | Sensitivity switchable detection circuit and method | |
US20070007945A1 (en) | Automatic non-linear phase response calibration and compensation for a power measurement device | |
JP2001527648A (ja) | 温度変化によるセンサの非線形オフセットおよび感度変化の精度補償のためのシステムおよび方法 | |
US7149609B2 (en) | Vehicular electronic control unit | |
JP2005530148A (ja) | 補償済センサ出力のための装置及び方法 | |
JP2924373B2 (ja) | A/d変換回路 | |
JP3547614B2 (ja) | 電源装置 | |
JPH10145231A (ja) | A/d変換装置及びd/a変換装置におけるデータ補正方法 | |
US4901078A (en) | Variable duty cycle window detecting analog to digital converter | |
US20050140450A1 (en) | Digital compensation for offset and gain correction | |
JP2003032108A (ja) | 直線性補償装置及び直線性補償方法 | |
JP3389815B2 (ja) | アナログ測定ユニットのデジタルキャリブレーション方法 | |
JP4347548B2 (ja) | ヒステリシス誤差補正装置 | |
JPH0648800Y2 (ja) | X線管管電流補正回路 | |
JPH0915272A (ja) | 電圧測定回路 | |
US6570380B2 (en) | Non-linear hall IC | |
JP3474914B2 (ja) | 自動平衡装置 | |
JP3499674B2 (ja) | D/aコンバーターの特性の測定方法及びd/aコンバーターの特性の測定ユニット | |
US11892474B2 (en) | Universal measurement input for connecting a small signal transformer and electrical device with such a measurement input | |
JPH06294664A (ja) | 非線形回路 | |
JPH07147518A (ja) | 線形増幅装置 | |
JP3495179B2 (ja) | D/aコンバーターの特性の測定方法及びd/aコンバーターの特性の測定ユニット | |
JPH05322941A (ja) | 交流計測装置の調整方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040113 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040315 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040414 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120423 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130423 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140423 Year of fee payment: 10 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |