JP2001257589A - Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 - Google Patents

Abstract

(57)【要約】 【課題】 特殊な測定装置やテスト装置を利用しなくて
も、デジタル入力信号及びアナログ出力信号の間におけ
るＤ／Ａ変換の直線性の測定やテストを、低コストで短
時間にすることができる。 【解決手段】 前記デジタル入力信号の値を当該Ｄ／Ａ
コンバータの外部から操作するための入力Ｍｉｎを備え
る。又、前記アナログ出力信号を比較対象の信号として
入力し、比較結果を当該Ｄ／Ａコンバータの外部に出力
するチョッパ型コンパレータを備える。当該Ｄ／Ａコン
バータの外部から前記デジタル入力信号の値を操作しな
がら外部から前記比較結果を観測することで、デジタル
入力信号及びアナログ出力信号の間におけるＤ／Ａ変換
の直線性の確認ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル入力信号
で表される値に比例する大きさのアナログ出力信号を出
力するＤ／Ａコンバータに係り、特に、特殊な測定装置
やテスト装置を利用しなくても、デジタル入力信号及び
アナログ出力信号の間におけるＤ／Ａ変換の直線性の測
定やテストを、低コストで短時間にすることができるＤ
／Ａコンバータ及び該Ｄ／Ａコンバータに係るＤ／Ａ変
換直線性テスト方法に関する。

【０００２】

【従来の技術】Ｄ／Ａコンバータにおいては通常、Ｄ／
Ａ変換対象としてデジタル入力信号を入力し、該デジタ
ル入力信号で表される値に比例する大きさのアナログ出
力信号を出力する。ここで、デジタル入力信号で表され
る値と、アナログ出力信号の大きさとの間には直線的な
比例関係があり、その直線性（以下Ｄ／Ａ変換直線性と
呼ぶ）は、Ｄ／Ａコンバータにおける性能の重要項目の
１つである。

【０００３】Ｄ／Ａ変換直線性の測定やテストは、例え
ば、デジタル入力信号の各値において出力されるアナロ
グ出力信号の大きさの、上述の直線性に基づいて期待さ
れる大きさに対する偏差（誤差）がどの程度であるか、
例えば該偏差が許容範囲内であるか測定するものであ
る。

【０００４】従来は、該Ｄ／Ａ変換直線性測定やテスト
は、集積回路などに用いるアナログ測定器である、複合
信号テスト装置（Mixed Signal tester）、あるい
は、アナログ・オプション付きロジック・テスト装置
（Logic Tester Analog Option）を用いて行う。

【０００５】ロジック・テスト装置は、被試験対象の集
積回路などにおいて、作り込まれている論理回路の機能
や動作をテストするために用いるものである。例えばロ
ジック・テスト装置は、テストパターンを被試験対象に
順次入力しながら、この過程で被試験対象から逐次出力
される論理状態を観測し、論理回路の機能や動作をテス
トするというものである。

【０００６】

【発明が解決しようとする課題】しかしながら、複合信
号テスト装置を用いる場合は、アナログ・オプション付
きロジック・テスト装置を用いる場合に比べて、Ｄ／Ａ
変換直線性測定やテストに有用な機能は十分であるが、
論理回路テストに関する機能が十分でないため、論理回
路部、特に大規模な論理回路部のテストに時間がかかる
という問題がある。一方、アナログ・オプション付きロ
ジック・テスト装置を用いる場合は、高価なアナログ・
オプションを購入するなど、複合信号テスト装置を用い
る場合に比べて装置コストがかかり、その上、アナログ
テストのデバッグ性が悪いという問題がある。

【０００７】本発明は、前記従来の問題点を解決するべ
くなされたもので、特殊な測定装置やテスト装置を利用
しなくても、デジタル入力信号及びアナログ出力信号の
間におけるＤ／Ａ変換の直線性の測定やテストを、低コ
ストで短時間にすることができるＤ／Ａコンバータ及び
Ｄ／Ａ変換直線性テスト方法を提供することを目的とす
る。

【０００８】

【課題を解決するための手段】まず、本願の第１発明の
Ｄ／Ａコンバータは、デジタル入力信号で表される値に
比例する大きさのアナログ出力信号を出力するＤ／Ａコ
ンバータにおいて、前記デジタル入力信号の値を当該Ｄ
／Ａコンバータの外部から操作するための回路と、前記
アナログ出力信号を比較対象の信号として入力し、比較
結果を当該Ｄ／Ａコンバータの外部に出力するコンパレ
ータを備え、当該Ｄ／Ａコンバータの外部から前記デジ
タル入力信号の値を操作しながら外部から前記比較結果
を観測することで、デジタル入力信号及びアナログ出力
信号の間におけるＤ／Ａ変換の直線性の確認ができるよ
うにしたことにより、前記課題を解決したものである。

【０００９】又、前記第１発明のＤ／Ａコンバータにお
いて、前記コンパレータがチョッパ型コンパレータであ
ることにより、必要な性能を得ながら単純な構成のコン
パレータを用いることができる。

【００１０】次に、本願の第２発明のＤ／Ａ変換直線性
テスト方法は、上記のチョッパ型コンパレータを用いる
Ｄ／ＡコンバータをＤ／Ａ変換の直線性テストの対象と
し、前記デジタル入力信号を構成するビットの少なくと
もＬＳＢ（Least Significant Bit）を、当該Ｄ／Ａ
コンバータの外部からの操作により変化させ、該変化前
の前記アナログ出力信号の大きさと、該変化後の前記ア
ナログ出力信号の大きさとを比較することで、Ｄ／Ａ変
換の直線性を確認するようにしたことにより、前記課題
を解決したものである。

【００１１】なお、通常はＤ／Ａ変換直線性の誤差の許
容範囲は、デジタル入力信号を構成するビットの少なく
ともＬＳＢの変化に対応する、アナログ出力信号の大き
さの変化以下である。しかしながら、許容範囲がこれよ
り大きい場合は、Ｄ／Ａ変換直線性測定やテストに際し
て、デジタル入力信号を構成するビットの少なくともＬ
ＳＢより上位のビットを、Ｄ／Ａコンバータの外部から
の操作により変化させながら、そうして該ビットより下
位のビットの論理状態は固定させておいて、本発明が適
用されるＤ／Ａ変換直線性テスト方法を実施してもよ
い。

【００１２】以下、本発明の作用について、簡単に説明
する。

【００１３】本発明では、Ｄ／Ａ変換直線性測定やテス
トの対象となる、デジタル入力信号で表される値に比例
する大きさのアナログ出力信号を出力するＤ／Ａコンバ
ータにおいて、Ｄ／Ａ変換直線性測定やテストに便利な
回路を内蔵する。該内蔵回路には、当該Ｄ／Ａコンバー
タのアナログ出力信号を比較対象とするコンパレータを
含んでいる。

【００１４】即ち、本発明に係るＤ／Ａコンバータで
は、前記デジタル入力信号の値を当該Ｄ／Ａコンバータ
の外部から操作するための回路を備える。又、前記アナ
ログ出力信号を比較対象の信号として入力し、比較結果
を当該Ｄ／Ａコンバータの外部に出力するコンパレータ
を備える。

【００１５】これにより、当該Ｄ／Ａコンバータの外部
から前記デジタル入力信号の値を操作しながら外部から
前記比較結果を観測することで、デジタル入力信号及び
アナログ出力信号の間におけるＤ／Ａ変換の直線性の確
認が論理テストにて行える。従って、前述したアナログ
・オプションのような特殊な付加装置を購入せずとも、
複合信号テスト装置に比較し短時間でテストが可能なロ
ジック・テスト装置を用いて、Ｄ／Ａ変換直線性測定や
テストが可能である。

【００１６】従って、本発明によれば、特殊な測定装置
やテスト装置を利用しなくても、デジタル入力信号及び
アナログ出力信号の間におけるＤ／Ａ変換の直線性の測
定やテストを、低コストで短時間にすることができる。

【００１７】

【発明の実施の形態】以下、図を用いて本発明の実施の
形態を詳細に説明する。

【００１８】図１は、本発明が適用された第１実施形態
のＤ／Ａコンバータの回路図である。

【００１９】本実施形態は、従来からのＤ／Ａコンバー
タの機能を実現する部分、即ちＤ／Ａコンバータ本体１
に加え、本発明を適用するための回路部分を有してい
る。Ｄ／Ａコンバータ本体１において、Ｄ／Ａ変換対象
として入力するデジタル入力信号Ｄｉｎは、通常は内部
回路で生成してＤ／Ａコンバータ本体１に与える。

【００２０】なお、本実施形態においては、本発明を適
用したＤ／Ａ変換直線性テスト方法を行うために、Ｄ／
Ａコンバータのパッケージ外部からデジタル入力信号Ｍ
ｉｎとしてデジタル入力信号Ｄｉｎを入力し、該デジタ
ル入力信号Ｄｉｎをパッケージ外部から操作できるよう
になっている。

【００２１】なお、出力Ｔｏｕｔは、出力バッファを介
して、ＬＳＩ（Large Scale Integrated Circuit）
あるいはＬＳＩの一部となっている本実施形態のＤ／Ａ
コンバータの、パッケージ外部から観測信号Ｍｏｕｔと
して観測できるようになっている。ここで、出力Ｔｏｕ
ｔから内部回路に対して、ハイインピーダンス状態が出
力されることは望ましくない。従って、図２のように、
出力Ｔｏｕｔの直後にラッチ回路５を設けるようにして
もよい。又、図２において観測信号Ｍｏｕｔは、出力バ
ッファ７により出力される。なお、出力バッファ７は、
ラッチ回路５に組み込むことも可能である。

【００２２】図２において、制御信号ＣＴがＨ状態にな
ると、入力Ｄの論理状態がラッチ回路５に取り込まれ、
出力Ｙから出力される。又、制御信号ＣＴがＬ状態にな
ると、このように取り込まれた論理状態は保持され、出
力Ｙから出力される。従って、該制御信号ＣＴをＬ状態
にすることで、コンパレータがリセット動作中は、ラッ
チ回路５は保持している論理状態を出力するようにさせ
る。

【００２３】なお、図２において、クリア信号ＣＬＲ
（＝Ｌ状態）が入力されると、ラッチ回路５に保持され
ている論理状態はＬ状態になる。又、出力ＹもＬ状態に
なる。

【００２４】本実施形態においては本発明を適用するた
めに、まず、インバータＢｃと、コンデンサＣｃと、ス
イッチΦ１〜Φ３とにより構成されるチョッパ型コンパ
レータを有している。更に、通常のＤ／Ａコンバータと
しての動作をする状態と、本発明を適用したＤ／Ａ変換
直線性測定やテストをする状態とを切り換えるために、
ＮチャネルＭＯＳトランジスタＴＮ１及びＴＮ２と、抵
抗Ｒ１及びＲ２とを有している。

【００２５】上述のチョッパ型コンパレータにおいて、
比較する２つの入力電圧について、一方を第１入力電圧
とし他方を第２入力電圧とする。そうして、これら電圧
において、一方は、スイッチΦ１又はスイッチΦ３を経
由して入力されているものとする。又、他方は、これと
は逆のスイッチΦ３又はスイッチΦ１を経由して入力さ
れているものとする。

【００２６】該チョッパ型コンパレータにおいて、これ
ら２つの電圧を比較する場合は、まず、第１入力電圧を
当該チョッパ型コンパレータに取り込むために、該第１
入力電圧が入力されている方のスイッチΦ１又はΦ３を
オン状態にする。そうして、スイッチΦ２をオン状態に
して、当該チョッパ型コンパレータにおいて、いわゆる
リセット動作をさせる。

【００２７】リセット後に、スイッチΦ２をオフ状態に
し、第１入力電圧をスイッチΦ３を経由して入力した場
合はスイッチΦ３もオフ状態し、所定のバイナリ・コー
ドにデジタル入力を変化させて、該第２入力電圧を当該
チョッパ型コンパレータに取り込む。すると、第１入力
電圧が第２入力電圧より大きい場合は、当該チョッパ型
コンパレータの出力ＴｏｕｔからはＨ状態が出力され
る。あるいは、第１入力電圧が第２入力電圧より小さい
場合は、当該チョッパ型コンパレータの出力Ｔｏｕｔか
らはＬ状態が出力される。なお、出力Ｔｏｕｔは、Ｄ／
Ａコンバータのパッケージ外部から観測信号Ｍｏｕｔと
して観測できるようになっている。

【００２８】このように所定のバイナリ・コードにデジ
タル入力を変化させて、Ｄ／Ａコンバータのパッケージ
外部から観測する際には、上述したように、まず第１段
階では第１入力電圧を取り込み、第２段階ではリセット
動作を行い、第３段階ではリセット解除動作を行い、第
４段階では第２電圧取り込み動作及び比較動作を行う。
そうして、これら第１〜第４段階の動作は、デジタル入
力信号Ｍｉｎ（即ちデジタル入力信号Ｄｉｎ）に入力す
る、判定したいバイナリ・コード毎に繰り返していく。

【００２９】なお、Ｄ／Ａコンバータ本体１は、デジタ
ル入力信号Ｄｉｎで表される値に比例する電流の大きさ
のアナログ出力信号Ｉｏｕｔを出力し、アナログ出力信
号Ａｏｕｔを出力するための、電流出力型のＤ／Ａコン
バータである。このため、本発明を適用したＤ／Ａ変換
直線性測定やテストをする場合は、ＮチャネルＭＯＳト
ランジスタＴＮ２をオン状態にして抵抗Ｒ２に、アナロ
グ出力信号Ｉｏｕｔの電流を流すことで、該アナログ出
力信号Ｉｏｕｔの電流の大きさに比例する大きさの電圧
を、チョッパ型コンパレータに入力するようにしてい
る。

【００３０】なお、Ｄ／Ａコンバータ本体１には例え
ば、デジタル入力信号Ｄｉｎで表される値に比例する電
圧の大きさのアナログ出力信号Ｖｏｕｔを出力し、アナ
ログ出力信号Ａｏｕｔを出力するための、電圧出力型の
Ｄ／Ａコンバータを用いることも可能である。そうし
て、電圧出力型のＤ／Ａコンバータであれば、Ｎチャネ
ルＭＯＳトランジスタＴＮ２及び抵抗Ｒ２は不用とな
る。

【００３１】本実施形態において、通常のＤ／Ａコンバ
ータとしての動作をさせる場合、テスト選択信号ＴＳＴ
はＬ状態にし、スイッチΦ１はオフ状態にする。又、Ｄ
／Ａコンバータ本体１の入力ＦＳには、デジタル入力信
号Ｄｉｎが最大値になったときに出力される、アナログ
出力信号Ｉｏｕｔの電流の大きさ（以下ＦＳ（FullScal
e）電流と呼ぶ）を設定するための大きさの電流を流
す。通常のＤ／Ａコンバータとしての動作をさせる場
合、設定入力Ｉｆｓにおいて、このような設定をするた
めの電流源回路又は単に抵抗体を接続する。このように
して、デジタル入力信号Ｄｉｎを入力すると、該デジタ
ル入力信号Ｄｉｎで表される値に比例する電流の大きさ
のアナログ出力信号Ｉｏｕｔを出力することができ、該
電流はアナログ出力信号Ａｏｕｔとして出力される。

【００３２】一方、本実施形態において、本発明が適用
されるＤ／Ａ変換直線性測定やテストを行う場合、テス
ト選択信号ＴＳＴはＨ状態にする。

【００３３】すると、ＮチャネルＭＯＳトランジスタＴ
Ｎ１がオン状態になることで特定の大きさの電流が抵抗
Ｒ１に流れ、該電流はＤ／Ａコンバータ本体１の入力Ｆ
Ｓに流れることになる。これにより、設定入力Ｉｆｓに
特に何ら設定回路を設けずとも、入力ＦＳにおいてＦＳ
電流を設定することができる。

【００３４】又、Ｄ／Ａ変換直線性測定やテストに際し
てテスト選択信号ＴＳＴをＨ状態にすると、Ｎチャネル
ＭＯＳトランジスタＴＮ２がオン状態になることで、抵
抗Ｒ２にはアナログ出力信号Ｉｏｕｔの電流が流れ、該
アナログ出力信号Ｉｏｕｔの電流の大きさに比例する大
きさの電圧が、チョッパ型コンパレータに入力される。

【００３５】ここで、該電圧と、Ｄ／Ａコンバータのパ
ッケージ外部より与えられるテスト参照電圧Ｔｒｅｆの
電圧とのこれら２つの電圧を、一方を第１入力電圧と
し、他方を第２入力電圧とする。すると該チョッパ型コ
ンパレータによる比較は、前述の説明のように行うこと
ができる。

【００３６】従って、Ｄ／Ａコンバータのパッケージ外
部から、Ｄ／Ａ変換後のアナログ出力信号の大きさを測
定することができる。これにより例えば、Ｄ／Ａコンバ
ータのパッケージ外部から、デジタル入力信号の最小値
から最大値までの範囲において、３点以上の、デジタル
入力信号の値と、該値に比例するアナログ出力信号の大
きさとの関係を把握することができる。従って、Ｄ／Ａ
コンバータのパッケージ外部から、Ｄ／Ａ変換直線性測
定やテストを容易に行うことができる。

【００３７】図３は、本実施形態における第１テスト・
シーケンスを示す線図である。

【００３８】この第１テスト・シーケンスは、スイッチ
Φ３を利用する場合である。又、８ビットのＤ／Ａコン
バータの場合におけるＤ／Ａ変換直線性測定の事前テス
トとして、デジタル入力Ｍｉｎの値が“０”及び“１２
８”において、これらの値に対応するアナログ出力信号
Ａｏｕｔが正しく得られるか、テスト参照電圧Ｔｒｅｆ
と比較してテストするものである。

【００３９】この図において、テスト参照電圧Ｔｒｅｆ
の項に記述される、Ｖ（１）は、デジタル入力Ｍｉｎの
値が“１”の場合に本実施形態のＤ／Ａコンバータにお
いて得られるアナログ出力信号Ａｏｕｔの電圧を示す。
又、Ｖ（１２８）は、デジタル入力Ｍｉｎの値が“１２
８”の場合に得られるアナログ出力信号Ａｏｕｔの電圧
を示す。

【００４０】又、出力Ｔｏｕｔや出力Ｍｏｕｔの項にお
いて、“Ｌ”はＬ状態の論理状態を示す。“Ｈ”はＨ状
態を示す。“Ｚ”はハイインピーダンス状態を示す。
“×”は論理状態が不定であることを示す。

【００４１】理想的なＤ／Ａコンバータの出力の場合に
は、デジタル入力信号Ｍｉｎの１ＬＳＢの変化毎に、Ｄ
／Ａ変換直線性測定することもできる。しかしながら、
現物のＤ／Ａコンバータにおいては、このように細かく
測定しテストすることは難しい。

【００４２】従って、実際に細かくテストする場合に
は、まず図３のように、デジタル入力信号Ｍｉｎ（即ち
デジタル入力信号 Ｄｉｎ）が００（Ｈｅｘ）時の出力
レベル（ゼロスケール電圧）と、デジタル入力信号Ｍｉ
ｎがＦＦ（Ｈｅｘ）時の出力レベル（フルスケール電
圧）との絶対値を測定しておく必要がある。なお、スイ
ッチΦ３を用いず、従ってテスト参照電圧Ｔｒｅｆを用
いない場合は、このような事前テストは不用である。又
上述の“Ｈｅｘ”は、１６進数表現の数値であることを
示す。

【００４３】図４は、本実施形態における第２テスト・
シーケンスを示す線図である。

【００４４】この第２テスト・シーケンスは、前述した
第１テスト・シーケンスの後に開始するＤ／Ａ変換直線
性測定を示す。該第２テスト・シーケンスでは、デジタ
ル入力信号Ｍｉｎ（即ちデジタル入力信号Ｄｉｎ）の値
を“１”ずつ増加させながら、これらの値に対応するア
ナログ出力信号Ａｏｕｔが正しく得られるか、テスト参
照電圧Ｔｒｅｆと比較してテストするものである。

【００４５】以上のように本実施形態においては本発明
を効果的に適用することができる。従って、特殊な測定
装置やテスト装置を利用しなくても、デジタル入力信号
及びアナログ出力信号の間におけるＤ／Ａ変換の直線性
の測定やテストを、低コストで短時間にすることができ
る。

【００４６】次に、図５は、本発明が適用された第２実
施形態のＤ／Ａコンバータの回路図である。

【００４７】なお、前述の第１実施形態と同様に、出力
Ｔｏｕｔから内部回路に対してハイインピーダンス状態
が出力されることは望ましくない。従って、本第２実施
形態においても、前述した図２のように、出力Ｔｏｕｔ
の直後にラッチ回路５を設けるようにしてもよい。又、
図２のように、観測信号Ｍｏｕｔが出力バッファ７によ
り出力されるようにしてもよい。

【００４８】本第２実施形態は、前述の第１実施形態と
比較するとチョッパ型コンパレータの構成が異なる。
又、Ｄ／Ａ変換直線性測定やテストに際して、チョッパ
型コンパレータの利用方法や動作方法が異なる。

【００４９】本実施形態のチョッパ型コンパレータは、
インバータＢｃと、コンデンサＣｃと、スイッチΦ１及
びΦ２とにより構成される。又該チョッパ型コンパレー
タにおいて、いずれもスイッチΦ１を経由して順次取り
込む、比較する２つの入力電圧について、先に取り込む
方を第１入力電圧とし、後に取り込む方を第２入力電圧
とする。本実施形態ではＤ／Ａコンバータ本体１におい
て、あるデジタル入力信号Ｄｉｎによって第１入力電圧
を得て該チョッパ型コンパレータに取り込み、この後
に、別のデジタル入力信号Ｄｉｎによって第２入力電圧
を得て該チョッパ型コンパレータに取り込む。

【００５０】該チョッパ型コンパレータにおいて、これ
ら２つの電圧を比較する場合は、まず、Ｄ／Ａコンバー
タ本体１において第１入力電圧を出力させる。そうして
から、該第１入力電圧を当該チョッパ型コンパレータに
取り込むために、スイッチΦ１をオン状態にする。そう
して、スイッチΦ２をオン状態にして、当該チョッパ型
コンパレータにおいて、いわゆるリセット動作をさせ
る。

【００５１】この後、Ｄ／Ａコンバータ本体１において
第２入力電圧を出力させる。そうしてからスイッチΦ２
をオフ状態にし、この後、スイッチΦ１をオン状態にし
て、該第２入力電圧を当該チョッパ型コンパレータに取
り込む。すると、第１入力電圧が第２入力電圧より大き
い場合は、当該チョッパ型コンパレータの出力Ｔｏｕｔ
からはＨ状態が出力される。あるいは、第１入力電圧が
第２入力電圧より小さい場合は、当該チョッパ型コンパ
レータの出力ＴｏｕｔからはＬ状態が出力される。な
お、出力Ｔｏｕｔは、Ｄ／Ａコンバータのパッケージ外
部から観測信号Ｍｏｕｔとして観測できるようになって
いる。

【００５２】Ｄ／Ａコンバータにおいては通常、ラダー
抵抗に接続する複数のスイッチをデジタル入力信号に従
って個別にオン・オフすることで、該デジタル入力信号
で表わされる値に相当する大きさのアナログ出力信号を
得るようにしている。あるいは、複数の電流セルに接続
する複数のスイッチをデジタル入力信号に従って個別に
オン・オフすることで、該デジタル入力信号で表わされ
る値に相当する大きさのアナログ出力信号を得るように
している。ここで、これらスイッチやラダー抵抗におい
て、配線の断線や短絡又その他の不良があると、Ｄ／Ａ
変換直線性に異常が生じる。

【００５３】例えば、デジタル入力信号の値を最小値か
ら最大値まで順次増加させていった場合を考える。この
場合、本来ならアナログ出力信号は最初から最後まで大
きくなり続けるべきである。しかしながら、配線の断線
や短絡又その他の不良があると、デジタル入力信号の値
を増加させても、アナログ出力信号が大きくならなかっ
たり、場合によっては小さくなったりする。

【００５４】あるいは逆に、デジタル入力信号の値を最
大値から最小値まで順次減少させていった場合を考え
る。この場合、本来ならアナログ出力信号は最初から最
後まで小さくなり続けるべきである。しかしながら、配
線の断線や短絡又その他の不良があると、デジタル入力
信号の値を減少させても、アナログ出力信号が小さくな
らなかったり、場合によっては大きくなったりする。

【００５５】以上について鑑み、本実施形態において
は、例えば図６に図示するように、以下に説明するステ
ップＳ１〜Ｓ３を、この順に、デジタル入力信号Ｍｉｎ
（即ちＤｉｎ）の値が最小値から最大値になるまで何回
も繰り返す。

【００５６】ステップＳ１：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいて、いわゆるリセット動作をさ
せる。該リセット動作後に、スイッチΦ２をオフ状態に
してから、デジタル入力信号の値を“１”だけ増加す
る。該増加後に、チョッパ型コンパレータの出力Ｔｏｕ
ｔの論理状態を、Ｄ／Ａコンバータのパッケージ外部か
ら観測信号Ｍｏｕｔとして観測する。

【００５７】ステップＳ２：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいてリセット動作をさせる。該リ
セット動作後に、スイッチΦ２をオフ状態にしてから、
デジタル入力信号の値を“１”だけ減少する。チョッパ
型コンパレータの出力Ｔｏｕｔの論理状態を、Ｄ／Ａコ
ンバータのパッケージ外部から観測信号Ｍｏｕｔとして
観測する。

【００５８】ステップＳ３：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいてリセット動作をさせる。該リ
セット動作後に、スイッチΦ２をオフ状態にしてから、
デジタル入力信号の値を“１”だけ増加する。該増加後
に、チョッパ型コンパレータの出力Ｔｏｕｔの論理状態
を、Ｄ／Ａコンバータのパッケージ外部から観測信号Ｍ
ｏｕｔとして観測する。

【００５９】例えば図７において『デジタル入力Ｍｉ
ｎ』で図示される、符号Ｄ１〜Ｄ６で示されるデジタル
入力信号Ｍｉｎ、即ちデジタル入力信号Ｄｉｎを与え
る。これら符号Ｄ１〜Ｄ６のデジタル入力信号Ｍｉｎ
は、それぞれ、バイナリ表現では図７において『デジタ
ル入力Ｍｉｎ（バイナリ表現）』で図示されるとおりで
ある。なお、『デジタル入力Ｍｉｎ（バイナリ表現）』
においては、“０”又は“１”によって表現され、左端
がＭＳＢ（Most Significant Bit）であり、右端がＬ
ＳＢ（Least Significant Bit）である。

【００６０】又これらデジタル入力信号Ｄ１〜Ｄ６に対
して、正常であれば、図７の『期待出力Ｍｏｕｔ』に示
されるようなＬ状態又はＨ状態の論理状態が得られる。
これに対して、『実出力Ｍｏｕｔ』のようなものが、本
発明を適用した実際のＤ／Ａ変換直線性測定やテストに
際して得られる。

【００６１】ここで、図７でも２箇所見られるように、
『実出力Ｍｏｕｔ』が『期待出力Ｍｏｕｔ』とは異なる
場合が生じ得る。このように異なる場合は本実施形態で
は、Ｄ／Ａコンバータ本体１の内部において、配線の断
線や短絡又その他の不良が存在すると判定されることに
なる。該判定については、図７では『判定例』として図
示されている。

【００６２】以上のように本実施形態においては、本発
明を効果的に適用することができる。従って、特殊な測
定装置やテスト装置を利用しなくても、デジタル入力信
号及びアナログ出力信号の間におけるＤ／Ａ変換の直線
性の測定やテストを、低コストで短時間にすることがで
きる。

【００６３】例えば本実施形態によれば、デジタル入力
信号Ｍｉｎを増加する過程において、特定の変化パター
ンとして見られる、チョッパ型コンパレータの出力Ｔｏ
ｕｔにおける一定周期の乱れから、Ｄ／Ａコンバータ本
体１内部にある電流セルの不良を検出することができ
る。又、デジタル入力信号Ｍｉｎを増加する過程におい
て、チョッパ型コンパレータの出力Ｔｏｕｔにおける不
定期な乱れから、Ｄ／Ａコンバータ本体１で生じるノイ
ズ不良を検出することができる。

【００６４】なお、以上の説明では、デジタル入力信号
Ｍｉｎ（即ちＤｉｎ）の値が最小値から最大値になるま
で、前述したステップＳ１〜Ｓ３を順に何回も繰り返し
ている。しかしながら本発明はこのようなものに限定さ
れるものではない。例えば、本実施形態において、デジ
タル入力信号Ｍｉｎの値が最大値から最小値になるま
で、所定のステップ群をステップ順に何回も繰り返すよ
うにしてもよい。

【００６５】例えば具体的には、以下に説明するステッ
プＳ１〜Ｓ３を、この順に、デジタル入力信号Ｍｉｎの
値が最大値から最小値になるまで何回も繰り返すように
してもよい。

【００６６】ステップＳ１：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいて、いわゆるリセット動作をさ
せる。該リセット動作後に、スイッチΦ２をオフ状態に
してから、デジタル入力信号の値を“１”だけ減少す
る。該減少後に、チョッパ型コンパレータの出力Ｔｏｕ
ｔの論理状態を、Ｄ／Ａコンバータのパッケージ外部か
ら観測信号Ｍｏｕｔとして観測する。

【００６７】ステップＳ２：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいてリセット動作をさせる。該リ
セット動作後に、スイッチΦ２をオフ状態にしてから、
デジタル入力信号の値を“１”だけ増加する。該増加後
に、スイッチΦ１をオン状態にしてチョッパ型コンパレ
ータの出力Ｔｏｕｔの論理状態を、Ｄ／Ａコンバータの
パッケージ外部から観測信号Ｍｏｕｔとして観測する。

【００６８】ステップＳ３：スイッチΦ１をオン状態に
し、そうして、スイッチΦ２をオン状態にして、チョッ
パ型コンパレータにおいてリセット動作をさせる。該リ
セット動作後に、スイッチΦ２をオフ状態にしてから、
デジタル入力信号の値を“１”だけ減少する。該減少後
に、スイッチΦ１をオン状態にしてチョッパ型コンパレ
ータの出力Ｔｏｕｔの論理状態を、Ｄ／Ａコンバータの
パッケージ外部から観測信号Ｍｏｕｔとして観測する。

【００６９】なお、本実施形態においては、本発明を適
用したＤ／Ａ変換直線性テスト方法を行うために、Ｄ／
Ａコンバータのパッケージ外部からデジタル入力信号Ｍ
ｉｎとしてデジタル入力信号Ｄｉｎを入力し、該デジタ
ル入力信号Ｄｉｎをパッケージ外部から操作できるよう
になっている。しかしながら本発明はこのようなものに
限定されるものではない。

【００７０】例えば、Ｄ／Ａコンバータ内部にデジタル
入力信号Ｄｉｎを発生するためのカウンタ、例えばアッ
プダウン・バイナリカウンタを設けるようにしてもよ
い。そうして、外部から入力されるカウントアップ信号
やカウントダウン信号などの信号によって、このような
カウンタの値を“１”ずつ増加させたり“１”ずつ減少
させるなど操作することで、該デジタル入力信号Ｄｉｎ
をパッケージ外部から操作できるようにしてもよい。

【００７１】

【発明の効果】本発明によれば、特殊な測定装置やテス
ト装置を利用しなくても、デジタル入力信号及びアナロ
グ出力信号の間におけるＤ／Ａ変換の直線性の測定やテ
ストを、低コストで短時間にすることができる。

【図面の簡単な説明】

【図１】本発明が適用された第１実施形態のＤ／Ａコン
バータの回路図

【図２】上記実施形態における出力Ｔｏｕｔ及び観測信
号Ｍｏｕｔの間についての回路図

【図３】前記実施形態における第１テスト・シーケンス
を示す線図

【図４】前記実施形態における第２テスト・シーケンス
を示す線図

【図５】本発明が適用された第２実施形態のＤ／Ａコン
バータの回路図

【図６】上記実施形態におけるデジタル入力信号の操作
を示す線図

【図７】前記実施形態におけるＤ／Ａ変換直線性テスト
を示す線図

【符号の説明】

１…Ｄ／Ａコンバータ本体 ５…ラッチ回路 ７…出力バッファ Ｄｉｎ…デジタル入力信号 Ｍｉｎ…デジタル入力信号（Ｄ／Ａコンバータのパッケ
ージ外部から入力） Ａｏｕｔ…アナログ出力信号 Ｍｏｕｔ…観測信号（Ｄ／Ａコンバータのパッケージ外
部に出力） Ｂｃ…インバータ Ｃｃ…コンデンサ Φ１〜Φ３…スイッチ ＴＮ１、ＴＮ２…ＮチャネルＭＯＳトランジスタ Ｒ１、Ｒ２…抵抗

Claims (3)

【特許請求の範囲】
1. 【請求項１】デジタル入力信号で表される値に比例する
   大きさのアナログ出力信号を出力するＤ／Ａコンバータ
   において、 前記デジタル入力信号の値を当該Ｄ／Ａコンバータの外
   部から操作するための回路と、 前記アナログ出力信号を比較対象の信号として入力し、
   比較結果を当該Ｄ／Ａコンバータの外部に出力するコン
   パレータを備え、 当該Ｄ／Ａコンバータの外部から前記デジタル入力信号
   の値を操作しながら外部から前記比較結果を観測するこ
   とで、デジタル入力信号及びアナログ出力信号の間にお
   けるＤ／Ａ変換の直線性の確認ができるようにしたこと
   を特徴とするＤ／Ａコンバータ。
2. 【請求項２】請求項１に記載のＤ／Ａコンバータにおい
   て、 前記コンパレータがチョッパ型コンパレータであること
   を特徴とするＤ／Ａコンバータ。
3. 【請求項３】請求項２に記載のＤ／ＡコンバータをＤ／
   Ａ変換の直線性テストの対象とし、 前記デジタル入力信号を構成するビットの少なくともＬ
   ＳＢを、当該Ｄ／Ａコンバータの外部からの操作により
   変化させ、該変化前の前記アナログ出力信号の大きさ
   と、該変化後の前記アナログ出力信号の大きさとを比較
   することで、Ｄ／Ａ変換の直線性を確認するようにした
   ことを特徴とするＤ／Ａ変換直線性テスト方法。