JPH028760A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH028760A JPH028760A JP63159641A JP15964188A JPH028760A JP H028760 A JPH028760 A JP H028760A JP 63159641 A JP63159641 A JP 63159641A JP 15964188 A JP15964188 A JP 15964188A JP H028760 A JPH028760 A JP H028760A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- conversion circuit
- digital
- signal
- conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000006243 chemical reaction Methods 0.000 claims abstract description 40
- 238000012360 testing method Methods 0.000 claims abstract description 17
- 238000012790 confirmation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体集積回路装置に関し、特にＤ−Ａ変換回
路とＡ−Ｄ変換回路とを内蔵した半導体集積回路装置の
テスト回路に関する。
路とＡ−Ｄ変換回路とを内蔵した半導体集積回路装置の
テスト回路に関する。
従来、Ｄ−Ａ変換回路及びＡ−Ｄ変換回路を内蔵する半
導体集積回路装置は、これらをテストする場合、それぞ
れ個別にＤ−Ａ変換回路及びＡ−Ｄ変換回路のテストを
行っていた。
導体集積回路装置は、これらをテストする場合、それぞ
れ個別にＤ−Ａ変換回路及びＡ−Ｄ変換回路のテストを
行っていた。
上述した従来の半導体集積装置では、内蔵するＤ−Ａ変
換回路のテストにおいては、デジタル信号入力としてそ
のアナログ出力信号値を点検処理する必要があり、また
Ａ−Ｄ変換回路のテストにおいては、アナログ信号入力
を与えて、そのデジタル信号出力を点検処理する必要が
ある。
換回路のテストにおいては、デジタル信号入力としてそ
のアナログ出力信号値を点検処理する必要があり、また
Ａ−Ｄ変換回路のテストにおいては、アナログ信号入力
を与えて、そのデジタル信号出力を点検処理する必要が
ある。
この場合、半導体！４積回路のテスト装置として、デジ
タル信号処理機能及びアナログ信号処理機能の双方を有
することが要求され、またＤ−Ａ変換回路及びＡ−Ｄ変
換回路の分解能が高くなれば、アナログ信号処理機能に
要求される精度を非常に高くする必要があるという欠点
がある。
タル信号処理機能及びアナログ信号処理機能の双方を有
することが要求され、またＤ−Ａ変換回路及びＡ−Ｄ変
換回路の分解能が高くなれば、アナログ信号処理機能に
要求される精度を非常に高くする必要があるという欠点
がある。
本発明の目的は、このような欠点を除き、内蔵するＤ−
Ａ変換回路およびＡ−Ｄ変換回路を利用することにより
、内部回路のテスト（試＠）を極めて容易に実施できる
ようにした半導体集積回路装置を提供することにある。
Ａ変換回路およびＡ−Ｄ変換回路を利用することにより
、内部回路のテスト（試＠）を極めて容易に実施できる
ようにした半導体集積回路装置を提供することにある。
本発明の構成は、Ｄ−Ａ変換回路と、Ａ−Ｄ変換回路と
を同時に内蔵する半導体集積回路装置において、前記Ｄ
−Ａ変換回路のアナログ出力信号と前記Ａ−Ｄ変換回路
のアナログ入力信号とを短絡するためのスイッチ回路を
設け、前記Ｄ−Ａ変換回路のデジタル入力信号および前
記Ａ−Ｄ変換回路のデジタル出力信号とを比較すること
により、これらＤ−Ａ変換回路およびＡ−Ｄ変換回路の
テストを行えるようにしたことを特徴とする。
を同時に内蔵する半導体集積回路装置において、前記Ｄ
−Ａ変換回路のアナログ出力信号と前記Ａ−Ｄ変換回路
のアナログ入力信号とを短絡するためのスイッチ回路を
設け、前記Ｄ−Ａ変換回路のデジタル入力信号および前
記Ａ−Ｄ変換回路のデジタル出力信号とを比較すること
により、これらＤ−Ａ変換回路およびＡ−Ｄ変換回路の
テストを行えるようにしたことを特徴とする。
次に、本発明について図面を参照して説明する。
第１図は本発明の第１の実施例のブロック図である。本
実施例において、１はＤ−Ａ変換回路、２はＡ−Ｄ変換
回路、３はスイ・ノチ回路、１１はＤ−Ａ変換回路のア
ナログ出力信号、１２はＡ−Ｄ変換回路のアナログ人力
信号、１３はＤ−Ａ変換回路のデジタル入力信号、１４
はＡ−Ｄ変換回路のデジタル出力信号である。
実施例において、１はＤ−Ａ変換回路、２はＡ−Ｄ変換
回路、３はスイ・ノチ回路、１１はＤ−Ａ変換回路のア
ナログ出力信号、１２はＡ−Ｄ変換回路のアナログ人力
信号、１３はＤ−Ａ変換回路のデジタル入力信号、１４
はＡ−Ｄ変換回路のデジタル出力信号である。
次に、本実施例の動作を説明する。本実施例の回路のテ
スト時には、スイッチ回路３を閉じた状態とし、デジタ
ル入力信号１３に２進数の全ての値を順次入力すると、
入力されたデジタル値に対応して、Ｄ−Ａ変換されたア
ナログ信号１１を出力する。次に、このアナログ信号１
１は、スイ・ノチ回路３を通してＡ−Ｄ変換回路２のア
ナログ入力信号１２として供給され、入力されたアナロ
グ値に対応してＡ−Ｄ変換されたデジタル信号１４を出
力する。
スト時には、スイッチ回路３を閉じた状態とし、デジタ
ル入力信号１３に２進数の全ての値を順次入力すると、
入力されたデジタル値に対応して、Ｄ−Ａ変換されたア
ナログ信号１１を出力する。次に、このアナログ信号１
１は、スイ・ノチ回路３を通してＡ−Ｄ変換回路２のア
ナログ入力信号１２として供給され、入力されたアナロ
グ値に対応してＡ−Ｄ変換されたデジタル信号１４を出
力する。
従って、最初に入力されたデジタル信号値１１と出力さ
れたデジタル信号値１４とが、Ｄ−Ａ変換回路１及びＡ
−Ｄ変換回路２が正常に動作している時には、一致する
ので、両者が正常であると確認できる。
れたデジタル信号値１４とが、Ｄ−Ａ変換回路１及びＡ
−Ｄ変換回路２が正常に動作している時には、一致する
ので、両者が正常であると確認できる。
第２図は本発明の第２の実施例のプロ・ンク図であり、
第１の実施例に対し比１咬回路４を付加したものである
。本実施例は、第１の実施例におけるＤ−Ａ変換回路１
のデジタル入力信号１３と、Ａ−Ｄ変換回路２のデジタ
ル出力信号１４の値が等しい時に、比較回路４の出力信
号１５を出力するようにしたものである。本実施例もＤ
−Ａ変換回路１及びＡ−Ｄ変換回路２が正常に動作して
いる時に、一致信号１５が出力されることにより、正常
動作を確認できる。
第１の実施例に対し比１咬回路４を付加したものである
。本実施例は、第１の実施例におけるＤ−Ａ変換回路１
のデジタル入力信号１３と、Ａ−Ｄ変換回路２のデジタ
ル出力信号１４の値が等しい時に、比較回路４の出力信
号１５を出力するようにしたものである。本実施例もＤ
−Ａ変換回路１及びＡ−Ｄ変換回路２が正常に動作して
いる時に、一致信号１５が出力されることにより、正常
動作を確認できる。
第３図は本発明の第３の実施例のブロック図で、第２の
実施例における比較回路４に代えて２組のデジタル信号
の差をとる演算回路５を設けたものである。Ｄ−Ａ変換
回路１のデジタル入力信号１３とＡ−Ｄ変換回路２のデ
ジタル出力信号との差が、演算値１６として出力される
。
実施例における比較回路４に代えて２組のデジタル信号
の差をとる演算回路５を設けたものである。Ｄ−Ａ変換
回路１のデジタル入力信号１３とＡ−Ｄ変換回路２のデ
ジタル出力信号との差が、演算値１６として出力される
。
本実施例においては、Ｄ−Ａ変換回路１及びＡ−Ｄ変換
回路２が正常動作し、かつ両回路の精度が非常に高い場
合には、演算値１６が０となるはずであるが、両回路が
正常動作しているにもかかわらず、一方あるいは双方の
精度が低い場合には、演算値１６がＯとはならない。例
えば、両回路の精度が±１／２ＬＳＩ３である場合、そ
の演算値はＯ又は±１となる。
回路２が正常動作し、かつ両回路の精度が非常に高い場
合には、演算値１６が０となるはずであるが、両回路が
正常動作しているにもかかわらず、一方あるいは双方の
精度が低い場合には、演算値１６がＯとはならない。例
えば、両回路の精度が±１／２ＬＳＩ３である場合、そ
の演算値はＯ又は±１となる。
この様にＤ−Ａ変換回路１、Ａ−Ｄ変換回路２の両回路
にある値以下の誤差を有することを許す場合、両回路の
テストにおいては、本実施例における演算値１６の絶対
値がある値以下であれば、両回路が正常動作していると
判断することが出来る。
にある値以下の誤差を有することを許す場合、両回路の
テストにおいては、本実施例における演算値１６の絶対
値がある値以下であれば、両回路が正常動作していると
判断することが出来る。
以上説明した様に本発明は、スイッチ回路を付加し、ま
たはさらに比較回路、又は演算回路を設けることにより
、Ｄ−Ａ変換回路及びＡ−Ｄ変換回路を同時に内蔵する
半導体集積回路装置のテストを容易にすることが可能と
なる。
たはさらに比較回路、又は演算回路を設けることにより
、Ｄ−Ａ変換回路及びＡ−Ｄ変換回路を同時に内蔵する
半導体集積回路装置のテストを容易にすることが可能と
なる。
なお、Ｄ−Ａ変換回路及びＡ−Ｄ変換回路を内蔵する半
導体集積回路装置は、マイクロコンピュータなどに見ら
れるように、デジタル回路を主体としたものが多い９ 従って、本発明によれば、Ｄ−Ａ変換回路及びＡ−Ｄ変
換回路のテストをデジタル信号として処理することが可
能となり、これらの半導体集積回路装置の主要部分であ
るデジタル回路と同様にデジタル機能のみを有するテス
ト装置で同時にテストを行うことが可能になる。さらに
、半導体集積回路自身でテストを実行する自己判断も容
易できるという効果もある。
導体集積回路装置は、マイクロコンピュータなどに見ら
れるように、デジタル回路を主体としたものが多い９ 従って、本発明によれば、Ｄ−Ａ変換回路及びＡ−Ｄ変
換回路のテストをデジタル信号として処理することが可
能となり、これらの半導体集積回路装置の主要部分であ
るデジタル回路と同様にデジタル機能のみを有するテス
ト装置で同時にテストを行うことが可能になる。さらに
、半導体集積回路自身でテストを実行する自己判断も容
易できるという効果もある。
第１図は本発明の第１の実施例のブロック図、第２図、
第３図は本発明の第２および第３の実施例のブロック図
である。 １・・・Ｄ−Ａ変換回路、２・・・Ａ−Ｄ変換回路、３
・・・スイッチ回路、４・・・比鮫回路、５・・・演算
回路、１１・・・アナログ出力信号、１２・・・アナロ
グ入力信号、１３・・・デジタル入力信号、１４・・・
デジタル出力信号、１５・・・一致信号、１６・・・差
信号。
第３図は本発明の第２および第３の実施例のブロック図
である。 １・・・Ｄ−Ａ変換回路、２・・・Ａ−Ｄ変換回路、３
・・・スイッチ回路、４・・・比鮫回路、５・・・演算
回路、１１・・・アナログ出力信号、１２・・・アナロ
グ入力信号、１３・・・デジタル入力信号、１４・・・
デジタル出力信号、１５・・・一致信号、１６・・・差
信号。
Claims (1)
- Ｄ−Ａ変換回路と、Ａ−Ｄ変換回路とを同時に内蔵する
半導体集積回路装置において、前記Ｄ−Ａ変換回路のア
ナログ出力信号と前記Ａ−Ｄ変換回路のアナログ入力信
号とを短絡するためのスイッチ回路を設け、前記Ｄ−Ａ
変換回路のデジタル入力信号および前記Ａ−Ｄ変換回路
のデジタル出力信号とを比較することにより、これらＤ
−Ａ変換回路およびＡ−Ｄ変換回路のテストを行えるよ
うにしたことを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159641A JPH028760A (ja) | 1988-06-27 | 1988-06-27 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63159641A JPH028760A (ja) | 1988-06-27 | 1988-06-27 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH028760A true JPH028760A (ja) | 1990-01-12 |
Family
ID=15698153
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63159641A Pending JPH028760A (ja) | 1988-06-27 | 1988-06-27 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH028760A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215764A (ja) * | 1990-01-19 | 1991-09-20 | Matsushita Electron Corp | 半導体集積回路 |
| JPH04152283A (ja) * | 1990-10-16 | 1992-05-26 | Nec Corp | 自己診断回路 |
| JPH05297061A (ja) * | 1991-03-04 | 1993-11-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2009017359A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 半導体集積回路 |
| JP2009159415A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364419A (ja) * | 1986-09-05 | 1988-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 符号復号器試験方法 |
-
1988
- 1988-06-27 JP JP63159641A patent/JPH028760A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6364419A (ja) * | 1986-09-05 | 1988-03-22 | Nippon Telegr & Teleph Corp <Ntt> | 符号復号器試験方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03215764A (ja) * | 1990-01-19 | 1991-09-20 | Matsushita Electron Corp | 半導体集積回路 |
| JPH04152283A (ja) * | 1990-10-16 | 1992-05-26 | Nec Corp | 自己診断回路 |
| JPH05297061A (ja) * | 1991-03-04 | 1993-11-12 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP2009017359A (ja) * | 2007-07-06 | 2009-01-22 | Denso Corp | 半導体集積回路 |
| JP2009159415A (ja) * | 2007-12-27 | 2009-07-16 | Hitachi Ltd | アナログデジタル変換器並びにそれを用いた通信装置及び無線送受信器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492923B1 (en) | Test system and testing method using memory tester | |
| JPH028760A (ja) | 半導体集積回路装置 | |
| KR900001808B1 (ko) | 입력회로 | |
| KR20000053622A (ko) | 반도체 시험 장치 | |
| JPH01138478A (ja) | 集積回路 | |
| US4924314A (en) | Semiconductor device containing video signal processing circuit | |
| SU1267616A1 (ru) | Многоканальный аналого-цифровой преобразователь | |
| JPS60182220A (ja) | アナログ・デイジタル変換装置 | |
| JPH03215764A (ja) | 半導体集積回路 | |
| JPH02147876A (ja) | テスト容易化回路 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH02181520A (ja) | 半導体集積回路装置 | |
| JPS58101519A (ja) | アナログ・デイジタル変換器の故障検出装置 | |
| JPS58107949A (ja) | アナログ出力回路 | |
| SU742955A1 (ru) | Устройство централизованного контрол | |
| JP2001257589A (ja) | Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 | |
| JPS5912626Y2 (ja) | 入力マルチプレクサ | |
| JPH01193653A (ja) | 計測機用電源装置 | |
| JPH0496144A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH04257120A (ja) | 半導体装置 | |
| JPH0345406B2 (ja) | ||
| JPS6388601A (ja) | シ−ケンスコントロ−ラの位置決めユニツト | |
| JPS6150412B2 (ja) | ||
| JPH05227642A (ja) | 電源診断方式 | |
| JPH05126904A (ja) | 半導体装置の検査装置 |