JPH02181520A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、アナログ・ディジタル変換器を含み、この
アナログ・ディジタル変換器を外部から試験することの
できるようにした半導体集積回路装置に関するものであ
る。

〔従来の技術〕

第４図は従来の半導体集積回路装置内に構成されたアナ
ログ・ディジタル変換器（以下、Ａ／Ｄ変換器と云う）
を試験する場合の試験装置を示すブロック図であ）、図
において、１はＩＥＥＥ−４８８のインタフェースパス
ラインを持つコンピュータ、２はＬＳＩ等の半導体集積
回路装置内に構成された試験されるＡ／Ｄ変換器、３は
コンピュータ１から与えられる所定のコード信号とＡ／
Ｄ変換器２の出力信号とを比較するディジタルコンパレ
ータ、４はディジタルコンパレータ３の比較結果を示す
信号を積分する積分器で、抵抗５．コンデンサ６及び演
算増幅器Ｔによシ構成される。８は積分器４の積分出力
電圧を計測し、その計測値を上記インタフェースパスラ
インを通じてコンピュータ１に送るＤＶＭ　（ディジタ
ルΦポルト・メータ）である。

なお、上記積分出力電圧はＡ／Ｄ変換器２にも加えられ
る。

次に動作について説明する。コンピュータ１から与えら
れる所定のコード信号をディジタルコンパレータ３で、
被試験Ａ／Ｄ変換器２のディジタル出力信号と比較する
。上記２つの信号が一致しない場合は、ディジタルコン
パレータ３は”Ｈ”ｔ−出力し、この出力は積分器４を
通じてＡ／Ｄ変換器２にアナログ入力信号として入力さ
れる。ここで積分器４はディジタルコンパレータ３の比
較結果をもとに、コンビエータ１からのコード信号とル
Φ変換器２のディジタル出力信号とが一致するまでその
積分出力を変化させる役割を担っている。

平衡状態に達すると、　ＤＶＭ　８はＡ／Ｄ変換器２の
アナログ入力信号を計測し、その計測値をコンビエータ
１に送信する。コンピュータ１は全ての希望コード信号
について、＆Φ変換器２のディジタル出力信号に対応す
るアナログ入力信号を計測することによって、Ａ／Ｄ変
換器２の性能を確認することができる。

〔発明が解決しようとする課題〕

従来の半導体集積回路装置内のＡ／Ｄ変換器の試験装置
は以上のように構成されているので、装置が大がかシな
ものとなシ、固定されたＬ０変換器を試験するのは非常
に困難であるなどの問題点かありた。

この発明は上記のような問題点を解消するためナサれた
もので、コンパクトでかつ簡単にんΦ変換器の試験をす
ることのできる半導体集積回路装置を得ることを目的と
する。

〔課題を解決するための手段〕

この発明に係る半導体集積回路装置は、被試験〜Φ変換
器と共通のアナログ入力信号が加えられる基準Ａ／Ｉ）
変換器を外部接続するように成すと共に、基準Ａ／Ｄ変
換器の出力信号と被試験Ａ／Ｄ変換器の出力信号とを比
較する比較手段を設けたものである。

〔作用〕

この発明における半導体集積回路装置は、比較手段によ
シ基準Ａ／Ｄ変換器の出力信号と被試験〜Φ変換器の出
力信号とを比較することによシ、被試験Ａ／Ｉ）変換器
が正常に動作しているか否かを確認する。

〔実施例〕

以下、この発明の一実施例を図について説明する。第１
図において、９はＬＳＩ等の半導体集積回路装置、２は
半導体集積回路装置９内に設けられた試験されるＡ／Ｄ
変換器、１０は半導体集積回路装置９内に設けられ、Ｖ
０変換器２の出力信号と後述する基準Ａ／Ｄ変換器１２
の出力信号とを比較する比較手段で、この実施例ではコ
ンパレータ１０が用いられている。１１は半導体集積回
路装置９内に設けられ、Ａ／Ｄ変換器２の出力信号をス
イッチングするスリーステートバッファ、１２はＡ／′
Ｄ変換器２に対して実質的に並列に外部接続される基準
んΦ変換器、１３はＡ／Ｄ変換器２と基準〜Φ変換器１
２とに共通のアナログ入力信号を供給するアナログ入力
端子、１４はスリーステートバッファ１１のモード切換
え信号を供給するモード切換え端子、１５はＡ／Ｄ変換
器２の出力信号をスリーステートバッファ１１を通じて
出力すると共に、基準Ａ／Ｉ）変換器１２の出力信号を
コンパレータ１０に供給するディジタル出力端子、１６
はコンパレータ１０の比較結果を示す出力信号を出力す
る試験結果出力端子である。

次に動作について説明する。半導体集積回路装置９の通
常使用時には、基準Ａ／Ｉ）変換器１２は接続されず、
またモード切換え端子１４にａＬ″のモード切換え信号
を加えて、スリーステートバッファ１１をスルー状態に
して使用する。アナログ入力端子１３に加えられたアナ
ログ入力信号はに０変換器２でディジタル出力信号に変
換され、この出力信号はスリーステートバッファ１１を
通じてディジタル出力端子１５から出力される。

め変換器２の試験を行う時は、基準Ａ／Ｄ変換器１２を
アナログ入力端子１３とディジタル出力端子１５との間
に接続する。これと共にモード切換え端子１４に”Ｈ”
のモード切換え信号を加えてスリーステートバッファ１
１　ｅ、ハイインピーダンス状態と成す。この状態にお
いて、アナログ入力端子１３に所定のアナログ入力信号
を加えると、このアナログ入力信号は、Ａ／Ｄ変換器２
及び基準〜Φ変換器１２とＫよシ、夫々ディジタル信号
に変換される。コンパレータ１ＧはＡ／Ｄ変換器２及び
基準Ａ／Ｉｌ変換器１２からの２つの出力ディジタル値
を比較し、両者が一致したか否かを示す信号を試験結果
出力端子１６に出力する。これによって、Ａ／Ｄ変換器
２が正常に動作しているか否かを判定することができる
。

なお、上記実施例では基準Ａ／Ｄ変換器１２の出力信号
と被試験Ａ／Ｄ変換器２の出力信号とを比較する比較手
段としてコンパレータ１０を設けたが、第２図に示すよ
うに比較手段として減算器１７を設けてもよい。このよ
うな構成においては、減算器１７の出力信号は基準Ａ／
Ｉ）変換器１２と被試験Ｎ０変換器２との性能差を定量
的に与える。従って、被試験Ａ／Ｄ変換器２が正常か異
常かの判断は試験結果出力端子１６の出力信号で決定す
ることができる。

また、第３図に示すように、試験時にアナログ入力端子
１３を開放すると共に、半導体集積回路装置９の電源を
利用してアナログ入力信号を作るようにしてもよい。即
ち、第３図において、１８は半導体集積回路装置９のア
ナログ電源、１９はアナログ電源１８に接続された抵抗
、２０．２１はアナログ電源１８に対して直列に接続さ
れると共に１上記モード切換え信号により、互いに逆方
向に動作されるスイッチング用のトランジスタ、２２は
トランジスタ２１に並列接続されたコンデンサ、２３は
トランジスタ２１及びコンデンサ２２のアナロググラン
ドである。

上記構成によれば、Ａ／Ｄ変換器２の試験時には、モー
ド切換え信号によって、トランジスタ２０がオン、トラ
ンジスタ２１がオフとなる。これによよって、アナログ
電源１８からの電流が抵抗１９及びトランジスタ２０を
通じてコンデンサ２２を充電する。この充電電圧がアナ
ログ入力信号として、Ａ／Ｄ変換器２及び基準に０変換
器１２に加えられる。従って、外部からアナログ入力信
号を与えることなしに、試験を行うことができる。

〔発明の効果〕

以上のように、この発明によれば、試験用の比較手段を
半導体集積回路装置に内蔵すると共に、基準Ｎ０変換器
を用いる構成としたので、Ａ／Ｉ）変換器の試験が容易
に行え、信頼性向上に効果がある。

【図面の簡単な説明】

第１図はこめ発明の一実施例による半導体集積回路装置
を示す回路図、第２図及び第３図はこの発明の他の実施
例による半導体集積回路装置を示す回路図、第４図は従
来の半導体集積回路装置内のめ変換器の試験装置を示す
回路図である。 ２はんΦ変換器、９は半導体集積回路装置、１゜はコン
パレータ、１２は基準〜Φ変換器。 なお、図中、同一符号は同一　又は相当部分を示す。 ＠１図

Claims (1)

【特許請求の範囲】
1. 　アナログ・ディジタル変換器を含む半導体集積回路装
   置において、上記アナログ・ディジタル変換器と共通の
   アナログ入力信号が供給される基準アナログ・ディジタ
   ル変換器が外部接続されるように成すと共に、上記アナ
   ログ・ディジタル変換器の出力信号と上記基準アナログ
   ・ディジタル変換器の出力信号とが供給される比較手段
   を設けたことを特徴とする半導体集積回路装置。