JPH02159824A - ディジタル／アナログ変換器の検査装置 - Google Patents
ディジタル／アナログ変換器の検査装置Info
- Publication number
- JPH02159824A JPH02159824A JP31372588A JP31372588A JPH02159824A JP H02159824 A JPH02159824 A JP H02159824A JP 31372588 A JP31372588 A JP 31372588A JP 31372588 A JP31372588 A JP 31372588A JP H02159824 A JPH02159824 A JP H02159824A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- digital
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 title claims abstract description 9
- 239000000872 buffer Substances 0.000 claims abstract description 21
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- 238000012360 testing method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、ディジタル／アナログ変換器の検査をする
のに利用するディジタル／アナログ変換器の検査装置に
関する。
のに利用するディジタル／アナログ変換器の検査装置に
関する。
第４図は従来のディジタル／アナログ変換器の検査装置
を示すブロック接続図であり、図において、３は検査の
ために用意されたディジタル信号発生回路、２は検査を
受けるディジタル／アナログ変換器（以下、Ｄ／Ａ変換
器という）である。 また、第５図は第４図の検査装置に改良を加えたものを
示すブロック接続図であり、図において、４はディジタ
ル信号発生回路３に接続した基準Ｄ／Ａ変換器で、これ
が上記Ｄ／Ａ変換器２と並列関係にある。５はこれら２
つのＤ／Ａ変換器２゜４のアナログ出力を比較する比較
器である。 次に動作について説明する。まず、第４図において、マ
イクロコンピュータ（以下、マイコンという）等で構成
されたディジタル信号発生回路３に、ある値のディジタ
ル信号を出力するように指示すると、ディジタル信号発
生回路３はディジタル信号りを出力し、Ｄ／Ａ変換器２
に印加する。 Ｄ／Ａ変換器２は与えられたディジタル信号りに応じた
アナログ信号Ａを出力する。このアナログ信号Ａを測定
し、上記ディジタル信号りとの関係が正しいかどうか判
定する。すなわち、ディジタル信号りにより意図した出
力アナログ信号と、実際に出力したアナログ信号Ａとが
一敗していれば、このＤ／Ａ変換器２は正常であるとい
える。 また、第５図においても、同様に、マイコン等で構成さ
れたディジタル信号発生回路３にディジタル信号りを出
力させ、そのディジタル信号りを基準Ｄ／Ａ変換器４と
被検査用のＤ／Ａ変換器２へ与える。 基準Ｄ／Ａ変換器４のアナログ出力とＤ／Ａ変換器２の
アナログ出力とは比較器５で比較され、一致していれば
、比較器５の出力信号Ｙとして一致信号が出力される。 すなわち、比較器５より一致信号が出力されていれば、
被検査用のＤ／Ａ変換器２は正常であるといえる。
を示すブロック接続図であり、図において、３は検査の
ために用意されたディジタル信号発生回路、２は検査を
受けるディジタル／アナログ変換器（以下、Ｄ／Ａ変換
器という）である。 また、第５図は第４図の検査装置に改良を加えたものを
示すブロック接続図であり、図において、４はディジタ
ル信号発生回路３に接続した基準Ｄ／Ａ変換器で、これ
が上記Ｄ／Ａ変換器２と並列関係にある。５はこれら２
つのＤ／Ａ変換器２゜４のアナログ出力を比較する比較
器である。 次に動作について説明する。まず、第４図において、マ
イクロコンピュータ（以下、マイコンという）等で構成
されたディジタル信号発生回路３に、ある値のディジタ
ル信号を出力するように指示すると、ディジタル信号発
生回路３はディジタル信号りを出力し、Ｄ／Ａ変換器２
に印加する。 Ｄ／Ａ変換器２は与えられたディジタル信号りに応じた
アナログ信号Ａを出力する。このアナログ信号Ａを測定
し、上記ディジタル信号りとの関係が正しいかどうか判
定する。すなわち、ディジタル信号りにより意図した出
力アナログ信号と、実際に出力したアナログ信号Ａとが
一敗していれば、このＤ／Ａ変換器２は正常であるとい
える。 また、第５図においても、同様に、マイコン等で構成さ
れたディジタル信号発生回路３にディジタル信号りを出
力させ、そのディジタル信号りを基準Ｄ／Ａ変換器４と
被検査用のＤ／Ａ変換器２へ与える。 基準Ｄ／Ａ変換器４のアナログ出力とＤ／Ａ変換器２の
アナログ出力とは比較器５で比較され、一致していれば
、比較器５の出力信号Ｙとして一致信号が出力される。 すなわち、比較器５より一致信号が出力されていれば、
被検査用のＤ／Ａ変換器２は正常であるといえる。
従来のＤ／Ａ変換器の検査装置は以上のように構成され
ているので、Ｄ／Ａ変換器２．４にディジタル信号を供
給するのに、マイコン構成になるディジタル信号発生回
路を用意しなければならず、検査設備が高価になるなど
の問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、構成が簡単で、設備のコストを低減できると
ともに、実装状態での周辺回路の検査も容易に行うこと
ができるＤ／Ａ変換器の検査装置を得ることを目的とす
る。
ているので、Ｄ／Ａ変換器２．４にディジタル信号を供
給するのに、マイコン構成になるディジタル信号発生回
路を用意しなければならず、検査設備が高価になるなど
の問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、構成が簡単で、設備のコストを低減できると
ともに、実装状態での周辺回路の検査も容易に行うこと
ができるＤ／Ａ変換器の検査装置を得ることを目的とす
る。
この発明に係るＤ／Ａ変換器の検査装置は、Ｄ／Ａ変換
器にカウンタの計数出力を供給するトライスティトバッ
ファ回路を設けたものである。
器にカウンタの計数出力を供給するトライスティトバッ
ファ回路を設けたものである。
この発明におけるトライスティトバッファ回路は、検査
時にカウンタより発生したディジタル信号をＤ／Ａ変換
器へ印加し、これによってＤ／Ａ変換器の出力信号との
関係を計測して、そのＤ／Ａ変換器の検査を行えるよう
にし、この結果として高価なディジタル符号発生回路を
不要とする。
時にカウンタより発生したディジタル信号をＤ／Ａ変換
器へ印加し、これによってＤ／Ａ変換器の出力信号との
関係を計測して、そのＤ／Ａ変換器の検査を行えるよう
にし、この結果として高価なディジタル符号発生回路を
不要とする。
以下、この発明の一実施例を図について説明する。
第１図において、・１はＤ／Ａ変換装置、２はＤ／Ａ変
換装置１内のＤ／Ａ変換器、４は上記Ｄ／Ａ変換器２と
同じディジタル信号が入力される基準Ｄ／Ａ変換器、５
はＤ／Ａ変換器２と基準Ｄ／Ａ変換器４とから出力され
た各アナログ信号を入力とする比較器、６はトライステ
ィトバッファ回路で、Ｄ／Ａ変換器２と上記基準Ｄ／Ａ
変換器４の各ディジタル信号ラインに出力側が接続され
て、外部のコントロール端子Ｃに入力されるコントロー
ル信号により制御される。７はカウンタで、上記トライ
スティトバッファ回路６に外部のクロック端子Ｔより与
えられたパルスのディジタル計数出力ＤＩを与える。Ｒ
は上記カウンタ７のリセット端子である。 次に動作について説明する。 コントロール端子Ｃに入力されるコントロール信号がハ
イレベル（以下、“Ｈ”という）の場合、トライスティ
トバッファ回路６の出力はハイインピーダンス状態とな
り、Ｄ／Ａ変換器２と基準Ｄ／Ａ変換器４には外部から
のディジタル信号りが印加され、それぞれその信号に応
じたアナログ信号を出力し、これらが比較器５へ与えら
れる。比較器５は２つのアナログ信号が一致していれば
、一致信号を出力信号Ｙとして出力し、これによりこの
Ｄ／Ａ変換器２が正常であることがわかる。 次に、コントロール端子Ｃに入力されるコントロール信
号がローレベル（以下、°“Ｌ １１という）の場合、
トライスティトバッファ回路６の出力は、カウンタ７か
らのディジタル入力ＤＩと等しくなる。また、このトラ
イスティトバッファ回路６のディジタル入力ＤＩは、外
部より上記ディジタル信号りを与えなければ、そのまま
Ｄ／Ａ変換器２に印加されると同時に、Ｄ／Ａ変換装Ｗ
１の外部へ出て基準Ｄ／Ａ変換器４にも印加される。従
って、カウンタ７に対してクロック入力端子Ｔよりパル
スを入力すれば、このカウンタ７はそのパルスを計数し
、ディジタル計数出力としての上記ディジタル入力ＤＩ
を、トライスティトバッファ回路６を通じてＤ／Ａ変換
器２と基準Ｄ／Ａ変換器４へ与える。また、カウンタ７
のリセット端子Ｒよりリセット信号を入力すれば、この
カウンタ７はリセットされ、クロック端子Ｔよりパルス
を入れるだけで、任意のディジタル入力ＤＩが得られる
。 第２図は６ビツトのディジタル信号を扱う上記Ｄ／Ａ変
換装置１の詳細を示すブロック接続図であり、Ｄｏ””
Ｑｓはディジタル信号、７は６ビツト分の出力端子Ｄ０
〜Ｑ６等有するカウンタ、６ａ〜６ｆは６ビツト分のト
ライステートバッファであり、これらの動作は、第１図
について説明したところと同様である。 このことより、外部よりディジタル信号りを与えること
なく、クロック端子Ｔよりパルスを入れるだけで、Ｄ／
Ａ変換器２の検査が可能となる。 第３図はＤ／Ａ変換装置１を実装したディジタル／アナ
ログ回路装置の一例を示すもので、図において、８はデ
ィジタル回路、９はディジタル回路８からのディジタル
信号りが入力されるトライスティトバッファ回路、１０
はコントロール端子Ｃからの制御信号を反転して、上記
トライスティトバッファ回路の制御端子へ印加するイン
バータ、１１はディジタル／アナログ変換装置１内のＤ
／Ａ変換器２から出力されるアナログ信号を処理するア
ナログ回路、１２は上記Ｄ／Ａ変換装置ｌ。 ディジタル回路８、トライスティトバッファ回路９、ア
ナログ回路１１から構成されるディジタル／アナログ回
路装置である。 以下に、この実施例の動作を通常動作モードと砕 アナログ回路検査モードとに分けて説明する。 まず、通常動作モードにおいて、上記ディジタル／アナ
ログ回路装置１２を通常動作させる場合は、コントロー
ル端子Ｃを“Ｈ”°にする。これにより、トライスティ
トバッファ回路６の出力はハイインピーダンス状態とな
り、一方、トライスティトバッファ回路６のコントロー
ル端子はインバーター０によって“ｌ Ｌ ｌ”となっ
ているため、これの出力は、ディジタル回路８から印加
されるディジタル信号りと等しくなる。従って、このデ
ィジタル信号りがＤ／Ａ変換器２に入力され、ディジタ
ル信号りに応じたアナログ信号がアナログ回路１１に入
力される。アナログ回路１１では入力されたアナログ信
号を処理して、アナログ信号Ａを外部へ出力する。 一方、アナログ回路検査モードにおいて、上記ディジタ
ル／アナログ回路装置１２内のアナログ回路１１の検査
を行う場合は、コントロール端子Ｃを“Ｌ ”にする。 これにより、トライスティトバッファ回路９の出力はハ
イインピーダンス状態となり、トライスティトバッファ
回路６の出力のインピーダンスは低下して、カウンタ７
から印加されるディジタル入力ＤＩと等しくなる。つま
り、カウンタ７からのディジタル入力ＤＩがＤ／Ａ変換
器２に入力され、そのディジタル入力ＤＩに応じたアナ
ログ出力がアナログ回路１１に印加される。また、カウ
ンタ７のディジタル入力ＤＩは、カウンタ７のリセット
端子Ｒにリセット信号が加えられるとクリアされ、クロ
ック端子Ｔより印加されたパルスの数により決められる
。このことより、アナログ回路検査モードでは、クロッ
ク端子Ｔより印加するパルスの数により、アナログ回路
１１にそのパルス数に応じたレベルのアナログ信号を与
えることができる。すなわち、パルスをクロック端子Ｔ
より印加することにより、アナログ信号Ａをアナログ回
路１１の出力側で観測するだけで、アナログ回路１１の
検査が可能となる。
換装置１内のＤ／Ａ変換器、４は上記Ｄ／Ａ変換器２と
同じディジタル信号が入力される基準Ｄ／Ａ変換器、５
はＤ／Ａ変換器２と基準Ｄ／Ａ変換器４とから出力され
た各アナログ信号を入力とする比較器、６はトライステ
ィトバッファ回路で、Ｄ／Ａ変換器２と上記基準Ｄ／Ａ
変換器４の各ディジタル信号ラインに出力側が接続され
て、外部のコントロール端子Ｃに入力されるコントロー
ル信号により制御される。７はカウンタで、上記トライ
スティトバッファ回路６に外部のクロック端子Ｔより与
えられたパルスのディジタル計数出力ＤＩを与える。Ｒ
は上記カウンタ７のリセット端子である。 次に動作について説明する。 コントロール端子Ｃに入力されるコントロール信号がハ
イレベル（以下、“Ｈ”という）の場合、トライスティ
トバッファ回路６の出力はハイインピーダンス状態とな
り、Ｄ／Ａ変換器２と基準Ｄ／Ａ変換器４には外部から
のディジタル信号りが印加され、それぞれその信号に応
じたアナログ信号を出力し、これらが比較器５へ与えら
れる。比較器５は２つのアナログ信号が一致していれば
、一致信号を出力信号Ｙとして出力し、これによりこの
Ｄ／Ａ変換器２が正常であることがわかる。 次に、コントロール端子Ｃに入力されるコントロール信
号がローレベル（以下、°“Ｌ １１という）の場合、
トライスティトバッファ回路６の出力は、カウンタ７か
らのディジタル入力ＤＩと等しくなる。また、このトラ
イスティトバッファ回路６のディジタル入力ＤＩは、外
部より上記ディジタル信号りを与えなければ、そのまま
Ｄ／Ａ変換器２に印加されると同時に、Ｄ／Ａ変換装Ｗ
１の外部へ出て基準Ｄ／Ａ変換器４にも印加される。従
って、カウンタ７に対してクロック入力端子Ｔよりパル
スを入力すれば、このカウンタ７はそのパルスを計数し
、ディジタル計数出力としての上記ディジタル入力ＤＩ
を、トライスティトバッファ回路６を通じてＤ／Ａ変換
器２と基準Ｄ／Ａ変換器４へ与える。また、カウンタ７
のリセット端子Ｒよりリセット信号を入力すれば、この
カウンタ７はリセットされ、クロック端子Ｔよりパルス
を入れるだけで、任意のディジタル入力ＤＩが得られる
。 第２図は６ビツトのディジタル信号を扱う上記Ｄ／Ａ変
換装置１の詳細を示すブロック接続図であり、Ｄｏ””
Ｑｓはディジタル信号、７は６ビツト分の出力端子Ｄ０
〜Ｑ６等有するカウンタ、６ａ〜６ｆは６ビツト分のト
ライステートバッファであり、これらの動作は、第１図
について説明したところと同様である。 このことより、外部よりディジタル信号りを与えること
なく、クロック端子Ｔよりパルスを入れるだけで、Ｄ／
Ａ変換器２の検査が可能となる。 第３図はＤ／Ａ変換装置１を実装したディジタル／アナ
ログ回路装置の一例を示すもので、図において、８はデ
ィジタル回路、９はディジタル回路８からのディジタル
信号りが入力されるトライスティトバッファ回路、１０
はコントロール端子Ｃからの制御信号を反転して、上記
トライスティトバッファ回路の制御端子へ印加するイン
バータ、１１はディジタル／アナログ変換装置１内のＤ
／Ａ変換器２から出力されるアナログ信号を処理するア
ナログ回路、１２は上記Ｄ／Ａ変換装置ｌ。 ディジタル回路８、トライスティトバッファ回路９、ア
ナログ回路１１から構成されるディジタル／アナログ回
路装置である。 以下に、この実施例の動作を通常動作モードと砕 アナログ回路検査モードとに分けて説明する。 まず、通常動作モードにおいて、上記ディジタル／アナ
ログ回路装置１２を通常動作させる場合は、コントロー
ル端子Ｃを“Ｈ”°にする。これにより、トライスティ
トバッファ回路６の出力はハイインピーダンス状態とな
り、一方、トライスティトバッファ回路６のコントロー
ル端子はインバーター０によって“ｌ Ｌ ｌ”となっ
ているため、これの出力は、ディジタル回路８から印加
されるディジタル信号りと等しくなる。従って、このデ
ィジタル信号りがＤ／Ａ変換器２に入力され、ディジタ
ル信号りに応じたアナログ信号がアナログ回路１１に入
力される。アナログ回路１１では入力されたアナログ信
号を処理して、アナログ信号Ａを外部へ出力する。 一方、アナログ回路検査モードにおいて、上記ディジタ
ル／アナログ回路装置１２内のアナログ回路１１の検査
を行う場合は、コントロール端子Ｃを“Ｌ ”にする。 これにより、トライスティトバッファ回路９の出力はハ
イインピーダンス状態となり、トライスティトバッファ
回路６の出力のインピーダンスは低下して、カウンタ７
から印加されるディジタル入力ＤＩと等しくなる。つま
り、カウンタ７からのディジタル入力ＤＩがＤ／Ａ変換
器２に入力され、そのディジタル入力ＤＩに応じたアナ
ログ出力がアナログ回路１１に印加される。また、カウ
ンタ７のディジタル入力ＤＩは、カウンタ７のリセット
端子Ｒにリセット信号が加えられるとクリアされ、クロ
ック端子Ｔより印加されたパルスの数により決められる
。このことより、アナログ回路検査モードでは、クロッ
ク端子Ｔより印加するパルスの数により、アナログ回路
１１にそのパルス数に応じたレベルのアナログ信号を与
えることができる。すなわち、パルスをクロック端子Ｔ
より印加することにより、アナログ信号Ａをアナログ回
路１１の出力側で観測するだけで、アナログ回路１１の
検査が可能となる。
以上のように、この発明によればＤ／Ａ変換器にカウン
タの計数出力を供給するトライスティトバッファ回路を
設け、外部からのディジタル信号の供給のない場合に、
上記計数出力が上記Ｄ／Ａ変換器の入出力で一致するか
否かを判定できるように構成したので、従来のような高
価なディジタル信号発生装置を用いずに、簡単かつ安価
に上記Ｄ／Ａ変換器の検査を実施できるものが得られる
効果がある。
タの計数出力を供給するトライスティトバッファ回路を
設け、外部からのディジタル信号の供給のない場合に、
上記計数出力が上記Ｄ／Ａ変換器の入出力で一致するか
否かを判定できるように構成したので、従来のような高
価なディジタル信号発生装置を用いずに、簡単かつ安価
に上記Ｄ／Ａ変換器の検査を実施できるものが得られる
効果がある。
第１図はこの発明の一実施例によるＤ／Ａ変換器の検査
装置を示すブロック接続図、第２図は６ビツトの信号を
扱うＤ／Ａ変換装置の詳細を示すブロック接続図、第３
図はこの発明におけるＤ／Ａ変換装置を実装したディジ
タル・アナログ回路装置を示すブロック接続図、第４図
および第５図は従来のＤ／Ａ変換器の検査装置を示すブ
ロック接続図である。 ２はディジタル／アナログ変換器（Ｄ／Ａ変換器）、６
はトライスティトバッファ回路、７はカウンタ。 なお、図中、同一符号は同一、又は相当会氏分を示す。
装置を示すブロック接続図、第２図は６ビツトの信号を
扱うＤ／Ａ変換装置の詳細を示すブロック接続図、第３
図はこの発明におけるＤ／Ａ変換装置を実装したディジ
タル・アナログ回路装置を示すブロック接続図、第４図
および第５図は従来のＤ／Ａ変換器の検査装置を示すブ
ロック接続図である。 ２はディジタル／アナログ変換器（Ｄ／Ａ変換器）、６
はトライスティトバッファ回路、７はカウンタ。 なお、図中、同一符号は同一、又は相当会氏分を示す。
Claims (1)
- ディジタル信号をアナログ信号に変換するディジタル／
アナログ変換器と、外部から与えられたパルスを計数す
るカウンタと、このカウンタの計数出力を上記ディジタ
ル信号に替えて、上記ディジタル／アナログ変換器に供
給するトライステートバッファ回路とを備えたディジタ
ル／アナログ変換器の検査装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31372588A JPH02159824A (ja) | 1988-12-14 | 1988-12-14 | ディジタル／アナログ変換器の検査装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31372588A JPH02159824A (ja) | 1988-12-14 | 1988-12-14 | ディジタル／アナログ変換器の検査装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02159824A true JPH02159824A (ja) | 1990-06-20 |
Family
ID=18044766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31372588A Pending JPH02159824A (ja) | 1988-12-14 | 1988-12-14 | ディジタル／アナログ変換器の検査装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02159824A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150415A (ja) * | 1990-10-11 | 1992-05-22 | Mitsubishi Electric Corp | 集積回路装置 |
-
1988
- 1988-12-14 JP JP31372588A patent/JPH02159824A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04150415A (ja) * | 1990-10-11 | 1992-05-22 | Mitsubishi Electric Corp | 集積回路装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02159824A (ja) | ディジタル／アナログ変換器の検査装置 | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JPH07167926A (ja) | アンダーサンプリング・ディジタル試験装置および方法 | |
| JPH028760A (ja) | 半導体集積回路装置 | |
| JPS60232721A (ja) | デジタル・アナログ変換器用試験装置 | |
| JPS6379121A (ja) | クロツク分配システム | |
| SU777873A1 (ru) | Устройство проверки матриц коммутации | |
| JPH02181520A (ja) | 半導体集積回路装置 | |
| JPS6266175A (ja) | 集積回路単体試験用回路 | |
| JP2815041B2 (ja) | Ｌｓｉ内部状態確認回路 | |
| SU1383443A1 (ru) | Диагностируемый регистр | |
| JPH0643244A (ja) | 宇宙線計測装置 | |
| KR100366800B1 (ko) | 전송시스템의 외부클럭 오류 감지장치 | |
| SU1190271A1 (ru) | Устройство дл определени средних значений сигналов (его варианты) | |
| JPH0517604Y2 (ja) | ||
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| RU2072788C1 (ru) | Устройство для контроля и восстановления технических средств медицинского назначения | |
| JPH03122579A (ja) | 半導体集積回路 | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH0540155A (ja) | 集積回路 | |
| JPH0729934U (ja) | アナログ信号発生装置 | |
| JPH0599987A (ja) | テスト回路 | |
| JPH01253098A (ja) | 試験機のディジタル信号送信方式 | |
| JPS62128169A (ja) | 半導体装置 | |
| JPH0477836A (ja) | スキャンパス試験回路 |