JPH0540155A - 集積回路 - Google Patents
集積回路Info
- Publication number
- JPH0540155A JPH0540155A JP3024867A JP2486791A JPH0540155A JP H0540155 A JPH0540155 A JP H0540155A JP 3024867 A JP3024867 A JP 3024867A JP 2486791 A JP2486791 A JP 2486791A JP H0540155 A JPH0540155 A JP H0540155A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- digital signal
- lsi
- output
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 本発明は集積回路に関し、装置を簡略化で
き、しかも作業性良好にテストできるようにすることを
目的とする。 【構成】 シリアル/パラレル変換器1bの出力をアナ
ログ信号に変換するディジタル/アナログ変換器10a
と、ディジタル/アナログ変換器10aの出力を外部に
取出すモニタ用端子10bとを設け、入力端子1cに入
力された駆動用ディジタル信号をモニタ用端子10bに
アナログ信号で取出してモニタする構成としてなる。
き、しかも作業性良好にテストできるようにすることを
目的とする。 【構成】 シリアル/パラレル変換器1bの出力をアナ
ログ信号に変換するディジタル/アナログ変換器10a
と、ディジタル/アナログ変換器10aの出力を外部に
取出すモニタ用端子10bとを設け、入力端子1cに入
力された駆動用ディジタル信号をモニタ用端子10bに
アナログ信号で取出してモニタする構成としてなる。
Description
【0001】
【産業上の利用分野】本発明は集積回路に関する。詳し
くは、例えばディジタル・アナログ混載大規模集積回路
(以下、混載LSIという)をディジタルLSIに接続
して駆動する回路システムにおいて、この混載LSIに
ディジタルLSIから供給される駆動用ディジタル信号
(シリアル状態)によってこの混載LSIが正しく動作
するか否かをテスト(評価)する際、この混載LSIに
入力される駆動用ディジタル信号を確認(モニタ)する
機能を有する集積回路に関する。
くは、例えばディジタル・アナログ混載大規模集積回路
(以下、混載LSIという)をディジタルLSIに接続
して駆動する回路システムにおいて、この混載LSIに
ディジタルLSIから供給される駆動用ディジタル信号
(シリアル状態)によってこの混載LSIが正しく動作
するか否かをテスト(評価)する際、この混載LSIに
入力される駆動用ディジタル信号を確認(モニタ)する
機能を有する集積回路に関する。
【0002】図4に示す如く、混載LSIは、例えば駆
動制御装置として別のディジタルLSI2を接続され、
ディジタルLSI2からの駆動用ディジタル信号(後で
説明するようにシリアル状態とされている)をアナログ
機能ブロック1aに駆動制御信号として供給されて所定
の動作を行なうように構成されることがある。この場
合、混載LSIでは、実装等の便宜を図るために、又、
小形化のために、外部端子を極力少なく構成することが
行なわれており、ディジタルLSI2からのディジタル
信号入力のための入力端子も1ピン(1c)とされてい
る。
動制御装置として別のディジタルLSI2を接続され、
ディジタルLSI2からの駆動用ディジタル信号(後で
説明するようにシリアル状態とされている)をアナログ
機能ブロック1aに駆動制御信号として供給されて所定
の動作を行なうように構成されることがある。この場
合、混載LSIでは、実装等の便宜を図るために、又、
小形化のために、外部端子を極力少なく構成することが
行なわれており、ディジタルLSI2からのディジタル
信号入力のための入力端子も1ピン(1c)とされてい
る。
【0003】このように、混載LSI1のディジタル信
号入力のための入力端子1cが1ピン構成であるので、
ディジタルLSI2では、ディジタル機能ブロック2a
から出力されるパラレル状態のディジタル信号をパラレ
ル/シリアル変換器(以下、P/Sという)2bでシリ
アル状態として出力し、混載LSI1では、入力される
シリアル状態のディジタル信号をシリアル/パラレル変
換器(以下、S/Pという)1bでパラレル状態として
これを駆動制御信号としてアナログ機能ブロック1aに
送る。アナログ機能ブロック1aはクロックやこれらの
駆動制御信号を供給されることによって駆動され、アナ
ログ入力信号INをアナログ処理してアナログ出力信号
OUTとして出力する。なお、混載LSI1のディジタ
ル部分として、S/P1b及びその他の回路(図示せ
ず)が設けられている。
号入力のための入力端子1cが1ピン構成であるので、
ディジタルLSI2では、ディジタル機能ブロック2a
から出力されるパラレル状態のディジタル信号をパラレ
ル/シリアル変換器(以下、P/Sという)2bでシリ
アル状態として出力し、混載LSI1では、入力される
シリアル状態のディジタル信号をシリアル/パラレル変
換器(以下、S/Pという)1bでパラレル状態として
これを駆動制御信号としてアナログ機能ブロック1aに
送る。アナログ機能ブロック1aはクロックやこれらの
駆動制御信号を供給されることによって駆動され、アナ
ログ入力信号INをアナログ処理してアナログ出力信号
OUTとして出力する。なお、混載LSI1のディジタ
ル部分として、S/P1b及びその他の回路(図示せ
ず)が設けられている。
【0004】そこで、混載LSI1にディジタルLSI
2を接続した回路システムにおいて、この混載LSI1
において正確に動作が行なわれているか否かをテスト
(評価)するに際し、図4に示すように混載LSI1と
ディジタルLSI2とを接続した状態において、ディジ
タルLSI2から混載LSI1に、混載LSI1の駆動
に必要な駆動用ディジタル信号(シリアル状態)を供給
し、混載LSI1のアナログ機能ブロック1aの出力に
所定の値が出力されるか否かをみる。この場合、ディジ
タルLSI2からのディジタル信号は1種類だけではな
く、混載LSI1の駆動に必要な数種類のディジタル信
号を供給し、このディジタル信号による値がアナログ機
能ブロック1aから出力されるか否かをみる。
2を接続した回路システムにおいて、この混載LSI1
において正確に動作が行なわれているか否かをテスト
(評価)するに際し、図4に示すように混載LSI1と
ディジタルLSI2とを接続した状態において、ディジ
タルLSI2から混載LSI1に、混載LSI1の駆動
に必要な駆動用ディジタル信号(シリアル状態)を供給
し、混載LSI1のアナログ機能ブロック1aの出力に
所定の値が出力されるか否かをみる。この場合、ディジ
タルLSI2からのディジタル信号は1種類だけではな
く、混載LSI1の駆動に必要な数種類のディジタル信
号を供給し、このディジタル信号による値がアナログ機
能ブロック1aから出力されるか否かをみる。
【0005】ここで、混載LSI1のテストを正しく行
なうためには駆動用ディジタル信号(シリアル状態)が
ディジタルLSI2から混載LSI1に正確に入力され
ていることが必要であり、テストを行なう者は、このデ
ィジタル信号(シリアル状態)を確認(モニタ)してみ
ることが必要である。この場合、図4に示すように混載
LSI1とディジタルLSI2とを接続した状態におい
て、ディジタルLSI2の外部端子2cに出力されるデ
ィジタル信号を確認(モニタ)するようにしてもよい
が、より正確さを図るために混載LSI1そのもの即ち
入力端子1cに入力されるディジタル信号(シリアル状
態)を確認するのが理想的である。
なうためには駆動用ディジタル信号(シリアル状態)が
ディジタルLSI2から混載LSI1に正確に入力され
ていることが必要であり、テストを行なう者は、このデ
ィジタル信号(シリアル状態)を確認(モニタ)してみ
ることが必要である。この場合、図4に示すように混載
LSI1とディジタルLSI2とを接続した状態におい
て、ディジタルLSI2の外部端子2cに出力されるデ
ィジタル信号を確認(モニタ)するようにしてもよい
が、より正確さを図るために混載LSI1そのもの即ち
入力端子1cに入力されるディジタル信号(シリアル状
態)を確認するのが理想的である。
【0006】なお、図4に示す信号経路中、細い線はデ
ィジタル信号、太い線はアナログ信号の流れを夫々示
す。
ィジタル信号、太い線はアナログ信号の流れを夫々示
す。
【0007】
【従来の技術】図4は従来の一例のブロック図を示す。
同図に示す如く、混載LSI1に、入力端子1cに入力
されるディジタル信号をモニタ出力するためのモニタ用
端子1dを設け、一方、モニタ用端子1dに、S/P3
aを設けられたモニタ用外部回路3を接続してディジタ
ル信号を確認する。即ち、入力端子1cに入力したディ
ジタル信号(シリアル状態)はモニタ用端子1dを介し
て出力され、モニタ用外部回路3のS/P3aに供給さ
れてここでパラレル状態とされ、テストを行なう者は、
モニタ用外部回路3に接続した測定器(図示せず)をみ
ることにより、混載LSI1に入力されている駆動用デ
ィジタル信号を確認(モニタ)する。
同図に示す如く、混載LSI1に、入力端子1cに入力
されるディジタル信号をモニタ出力するためのモニタ用
端子1dを設け、一方、モニタ用端子1dに、S/P3
aを設けられたモニタ用外部回路3を接続してディジタ
ル信号を確認する。即ち、入力端子1cに入力したディ
ジタル信号(シリアル状態)はモニタ用端子1dを介し
て出力され、モニタ用外部回路3のS/P3aに供給さ
れてここでパラレル状態とされ、テストを行なう者は、
モニタ用外部回路3に接続した測定器(図示せず)をみ
ることにより、混載LSI1に入力されている駆動用デ
ィジタル信号を確認(モニタ)する。
【0008】この場合、モニタ用端子1dから出力され
るディジタル信号をそのままの状態(シリアル状態)で
確認する方法も考えられるが、一般に、シリアル状態の
ディジタル信号は変化が速いために確認しにくいこと
と、パラレル状態で確認した方がアナログ機能ブロック
1aに供給される状態と同じになるのでより確実性が高
いことから、パラレル状態に変換したうえで確認を行な
う。
るディジタル信号をそのままの状態(シリアル状態)で
確認する方法も考えられるが、一般に、シリアル状態の
ディジタル信号は変化が速いために確認しにくいこと
と、パラレル状態で確認した方がアナログ機能ブロック
1aに供給される状態と同じになるのでより確実性が高
いことから、パラレル状態に変換したうえで確認を行な
う。
【0009】一方、混載LSI1のS/P1bの出力を
そのまま確認することも考えられるが、このようにする
と外部端子が多くなり、前述の理由によって望ましいこ
とではないので、一般には図4に示す方法をとる。
そのまま確認することも考えられるが、このようにする
と外部端子が多くなり、前述の理由によって望ましいこ
とではないので、一般には図4に示す方法をとる。
【0010】ここで、ディジタルLSI2から混載LS
I1の駆動に必要なディジタル信号(シリアル状態)を
混載LSI1に供給し、モニタ用外部回路3を用いてそ
のディジタル信号を確認し乍ら、アナログ機能ブロック
1aの出力をみて混載LSI1が正しく動作しているか
否かをテストする。もし、アナログ機能ブロック1aの
出力がディジタルLSI2からのディジタル信号による
値になっていなければ、混載LSI1がNGであるとい
う評価を下す。
I1の駆動に必要なディジタル信号(シリアル状態)を
混載LSI1に供給し、モニタ用外部回路3を用いてそ
のディジタル信号を確認し乍ら、アナログ機能ブロック
1aの出力をみて混載LSI1が正しく動作しているか
否かをテストする。もし、アナログ機能ブロック1aの
出力がディジタルLSI2からのディジタル信号による
値になっていなければ、混載LSI1がNGであるとい
う評価を下す。
【0011】
【発明が解決しようとする課題】従来例は、図4に示す
ようなモニタ用外部回路4を用いる必要があり、装置が
大がかりになり、コスト高になる問題点があった。
ようなモニタ用外部回路4を用いる必要があり、装置が
大がかりになり、コスト高になる問題点があった。
【0012】本発明は、テストの際の装置を簡略化でき
る集積回路を提供することを目的とする。
る集積回路を提供することを目的とする。
【0013】
【課題を解決するための手段】図1は本発明の原理説明
図を示す。同図中、1cは入力端子で、シリアル状態の
駆動用ディジタル信号が入力される。10aはディジタ
ル/アナログ変換器(以下、D/Aという)で、駆動用
ディジタル信号(シリアル状態)をパラレル状態に変換
するS/P1bの出力をアナログ信号に変換する。10
bはモニタ用端子で、D/A10aの出力を外部に取出
す。本発明は、入力端子1cに入力された駆動用ディジ
タル信号(シリアル状態)をモニタ用端子10bに取出
してモニタする構成としてなる。
図を示す。同図中、1cは入力端子で、シリアル状態の
駆動用ディジタル信号が入力される。10aはディジタ
ル/アナログ変換器(以下、D/Aという)で、駆動用
ディジタル信号(シリアル状態)をパラレル状態に変換
するS/P1bの出力をアナログ信号に変換する。10
bはモニタ用端子で、D/A10aの出力を外部に取出
す。本発明は、入力端子1cに入力された駆動用ディジ
タル信号(シリアル状態)をモニタ用端子10bに取出
してモニタする構成としてなる。
【0014】
【作用】集積回路の機能ブロック15が、所定の駆動用
ディジタル信号にて正しく動作するか否かを評価(テス
ト)するに際し、端子1cに駆動用ディジタル信号(シ
リアル状態)を入力する。この駆動用ディジタル信号は
S/P1bにてパラレル状態とされ、機能ブロック15
に駆動用ディジタル信号として供給される一方、D/A
10aにてアナログ信号に変換され、モニタ用端子10
bよりモニタ出力として取出される。この場合、駆動用
ディジタル信号とモニタ出力の値とは予め対応づけられ
ているので、テストを行なう者は、モニタ出力をみれ
ば、入力端子1cから駆動用ディジタル信号(シリアル
状態)が集積回路に正しく入力されているか否かを確認
(モニタ)することができる。
ディジタル信号にて正しく動作するか否かを評価(テス
ト)するに際し、端子1cに駆動用ディジタル信号(シ
リアル状態)を入力する。この駆動用ディジタル信号は
S/P1bにてパラレル状態とされ、機能ブロック15
に駆動用ディジタル信号として供給される一方、D/A
10aにてアナログ信号に変換され、モニタ用端子10
bよりモニタ出力として取出される。この場合、駆動用
ディジタル信号とモニタ出力の値とは予め対応づけられ
ているので、テストを行なう者は、モニタ出力をみれ
ば、入力端子1cから駆動用ディジタル信号(シリアル
状態)が集積回路に正しく入力されているか否かを確認
(モニタ)することができる。
【0015】本発明では、集積回路の内部にモニタ用回
路としてD/A10aを設けたため、集積回路の外部に
モニタ用外部回路を設けた従来例に比して装置を簡略化
できる。
路としてD/A10aを設けたため、集積回路の外部に
モニタ用外部回路を設けた従来例に比して装置を簡略化
できる。
【0016】
【実施例】図2は本発明の一実施例のブロック部を示
し、同図中、図4と同一構成部分には同一番号を付して
その説明を省略する。
し、同図中、図4と同一構成部分には同一番号を付して
その説明を省略する。
【0017】図2中、10は混載LSIで、アナログ機
能をブロック1a,S/P1b,入力端子1cの他、D
/A10aが設けられている。D/A10aはS/P1
bの出力(パラレル状態のディジタル信号)をアナログ
変換し、モニタ用端子10bより確認(モニタ)電圧と
して出力する。従来例と同様、、図2に示す信号経路
中、細い線はディジタル信号、太い線はアナログ信号の
流れを夫々示す。
能をブロック1a,S/P1b,入力端子1cの他、D
/A10aが設けられている。D/A10aはS/P1
bの出力(パラレル状態のディジタル信号)をアナログ
変換し、モニタ用端子10bより確認(モニタ)電圧と
して出力する。従来例と同様、、図2に示す信号経路
中、細い線はディジタル信号、太い線はアナログ信号の
流れを夫々示す。
【0018】ここで、ディジタル信号のビット数を例え
ば5とし(図2中、n=5)、混載LSI2から出力す
るディジタル信号(シリアル状態)が図3の〜に示
す6種類あるとした場合、10aをディジタル信号「1
1111」の時は5V、ディジタル信号「11001」
の時は4V、ディジタル信号「10000」の時は3
V、ディジタル信号「01010」の時は2V、ディジ
タル信号「00101」の時は1V、ディジタル信号
「00000」の時は0Vが夫々出力されるよう設定し
ておく。この場合、D/A10aの出力値範囲は、ディ
ジタル信号のビット数に応じて適宜選定すればよい。
ば5とし(図2中、n=5)、混載LSI2から出力す
るディジタル信号(シリアル状態)が図3の〜に示
す6種類あるとした場合、10aをディジタル信号「1
1111」の時は5V、ディジタル信号「11001」
の時は4V、ディジタル信号「10000」の時は3
V、ディジタル信号「01010」の時は2V、ディジ
タル信号「00101」の時は1V、ディジタル信号
「00000」の時は0Vが夫々出力されるよう設定し
ておく。この場合、D/A10aの出力値範囲は、ディ
ジタル信号のビット数に応じて適宜選定すればよい。
【0019】例えば、ディジタルLSI2から例えばデ
ィジタル信号「11001」()を出力して混載LS
I10をテストする場合、混載LSI10のS/P1b
でシリパラ変換され、アナログ機能をブロック1aに駆
動制御信号として供給される一方、D/A10aにてア
ナログ変換されて確認電圧4Vとされ、モニタ用端子1
0bより出力される。テストを行なう者は、端子10b
に接続した電圧計(図示せず)をみることにより、駆動
ディジタル信号を確認できる。この場合、前述のよう
に、ディジタルLSI2より出力されるディジタル信号
とD/A10aにおける出力確認電圧とは予め対応づけ
られているので、確認電圧の値をみればディジタルLS
I2から混載LSI10にディジタル信号が正しく入力
されているか否かを確認(モニタ)することができる。
この他の値のディジタル信号を用いてテストを行なう場
合も上記の場合と同様である。
ィジタル信号「11001」()を出力して混載LS
I10をテストする場合、混載LSI10のS/P1b
でシリパラ変換され、アナログ機能をブロック1aに駆
動制御信号として供給される一方、D/A10aにてア
ナログ変換されて確認電圧4Vとされ、モニタ用端子1
0bより出力される。テストを行なう者は、端子10b
に接続した電圧計(図示せず)をみることにより、駆動
ディジタル信号を確認できる。この場合、前述のよう
に、ディジタルLSI2より出力されるディジタル信号
とD/A10aにおける出力確認電圧とは予め対応づけ
られているので、確認電圧の値をみればディジタルLS
I2から混載LSI10にディジタル信号が正しく入力
されているか否かを確認(モニタ)することができる。
この他の値のディジタル信号を用いてテストを行なう場
合も上記の場合と同様である。
【0020】本発明では、混載LSI10の内部にモニ
タ用回路としてD/A10aを設けてディジタル信号を
確認するようにしているため、混載LSIの外部にモニ
タ用外部回路を設けた従来例に比して装置を簡略化で
き、従って、安価に構成できる。又、D/A10aの出
力電圧を取出す端子10bとしては1ピンであるので、
混載LSI10の外部端子を図4に示す混載LSI1と
同様に少なく構成できる。
タ用回路としてD/A10aを設けてディジタル信号を
確認するようにしているため、混載LSIの外部にモニ
タ用外部回路を設けた従来例に比して装置を簡略化で
き、従って、安価に構成できる。又、D/A10aの出
力電圧を取出す端子10bとしては1ピンであるので、
混載LSI10の外部端子を図4に示す混載LSI1と
同様に少なく構成できる。
【0021】なお、前記実施例では、テスト対象の回路
として混載LSIを示したが、本発明はこれに限定され
るものではない。図2において、例えばアナログ機能ブ
ロック1aの代わりにS/P1bからのパラレル状態の
ディジタル信号を供給されるディジタル機能ブロックを
設けられたディジタル専用のLSIでもよく、又、アナ
ログ機能とディジタル機能との両機能を備えたブロック
を設けられたLSIでもよい。
として混載LSIを示したが、本発明はこれに限定され
るものではない。図2において、例えばアナログ機能ブ
ロック1aの代わりにS/P1bからのパラレル状態の
ディジタル信号を供給されるディジタル機能ブロックを
設けられたディジタル専用のLSIでもよく、又、アナ
ログ機能とディジタル機能との両機能を備えたブロック
を設けられたLSIでもよい。
【0022】
【発明の効果】本発明によれば、内部にモニタ用回路と
してD/Aを設けたため、従来例に比して装置を簡略化
でき、従って安価に構成できる。
してD/Aを設けたため、従来例に比して装置を簡略化
でき、従って安価に構成できる。
【図1】本発明の原理説明図である。
【図2】本発明の一実施例のブロック図である。
【図3】本発明における駆動用ディジタル信号のシリア
ル値とアナログ値との対応を示す図である。
ル値とアナログ値との対応を示す図である。
【図4】従来の一例のブロック図である。
1a アナログ機能ブロック 1b シリアル/パラレル変換器(S/P) 1c 駆動用ディジタル信号(シリアル状態)入力端子 2 ディジタルLSI 2a ディジタル機能ブロック 2b パラレル/シリアル変換器(P/S) 2c 駆動用ディジタル信号出力端子 10 ディジタル・アナログ混載LSI 10a ディジタル/アナログ変換器(D/A) 10b モニタ用端子 15 機能ブロック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/82 H03M 1/00 9065−5J (72)発明者 山本 聡 神奈川県横浜市港北区新横浜三丁目9番18 号 富士通デイジタル・テクノロジ株式会 社内
Claims (1)
- 【請求項1】 シリアル状態の駆動用ディジタル信号を
入力される入力端子(1c)と、該入力端子(15)に
入力される該駆動用ディジタル信号をパラレル状態に変
換するシリアル/パラレル変換器(1b)と、該シリア
ル/パラレル変換器(1b)から出力された駆動用ディ
ジタル信号にて駆動される機能ブロック(15)とを設
けられた集積回路において、 前記シリアル/パラレル変換器(1b)の出力をアナロ
グ信号に変換するディジタル/アナログ変換器(10
a)と、 該ディジタル/アナログ変換器(10a)の出力を外部
に取出すモニタ用端子(10b)とを設け、 前記入力端子(1c)に入力された駆動用ディジタル信
号を該モニタ用端子(10b)にアナログ信号で取出し
てモニタする構成としてなることを特徴とする集積回
路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3024867A JPH0540155A (ja) | 1991-02-19 | 1991-02-19 | 集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3024867A JPH0540155A (ja) | 1991-02-19 | 1991-02-19 | 集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0540155A true JPH0540155A (ja) | 1993-02-19 |
Family
ID=12150164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3024867A Withdrawn JPH0540155A (ja) | 1991-02-19 | 1991-02-19 | 集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0540155A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005064583A1 (ja) * | 2003-12-25 | 2005-07-14 | Test Research Laboratories Inc. | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 |
-
1991
- 1991-02-19 JP JP3024867A patent/JPH0540155A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005064583A1 (ja) * | 2003-12-25 | 2005-07-14 | Test Research Laboratories Inc. | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 |
JPWO2005064583A1 (ja) * | 2003-12-25 | 2007-07-19 | テスト・リサーチ・ラボラトリーズ株式会社 | 表示装置の駆動装置、表示装置、駆動装置または表示装置の検査方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4763066A (en) | Automatic test equipment for integrated circuits | |
EP0342784B1 (en) | Program controlled in-circuit test of analog to digital converters | |
JP2002500366A (ja) | 電圧変化を監視するための電子回路 | |
US6870372B2 (en) | Abnormality detection apparatus of comparator | |
JPH0540155A (ja) | 集積回路 | |
JPH08179011A (ja) | 半導体試験装置のピン試験回路 | |
US5020010A (en) | Method for preparing and evaluating measurement specificatons for an electronic circuit | |
JP3353288B2 (ja) | Lsi試験装置 | |
JP3196756B2 (ja) | 半導体集積回路測定装置 | |
JPH06265594A (ja) | Ic試験装置 | |
JP4043201B2 (ja) | 試験用コネクタを備えた電子回路ユニット | |
JPH11183548A (ja) | Ic接続試験方法 | |
JPH07105472A (ja) | アナログ入力試験装置とアナログ入力回路 | |
JPH08178278A (ja) | ガス機器等の修理方法及び修理支援装置 | |
JPH02159824A (ja) | ディジタル/アナログ変換器の検査装置 | |
JPS61156828A (ja) | 半導体装置 | |
JPH06109809A (ja) | 半導体集積回路の試験装置 | |
JPS6228678A (ja) | 半導体集積回路の試験装置 | |
JPH09185562A (ja) | 信号入出力装置の自己診断方法 | |
JPS6415675A (en) | Circuit for testing integrated circuit | |
JPH07130957A (ja) | 集積回路装置 | |
JP2000028663A (ja) | クロック断試験回路 | |
JPH04178583A (ja) | Ic検査装置及びその電圧変動検査方法 | |
JPH0729934U (ja) | アナログ信号発生装置 | |
JPS62233773A (ja) | 自動動作確認試験装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |