JPS5940721A - デジタル・アナログ変換器用診断装置 - Google Patents
デジタル・アナログ変換器用診断装置Info
- Publication number
- JPS5940721A JPS5940721A JP57150598A JP15059882A JPS5940721A JP S5940721 A JPS5940721 A JP S5940721A JP 57150598 A JP57150598 A JP 57150598A JP 15059882 A JP15059882 A JP 15059882A JP S5940721 A JPS5940721 A JP S5940721A
- Authority
- JP
- Japan
- Prior art keywords
- dacs
- voltage
- output
- comparator
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/277—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/25—Testing of logic operation, e.g. by logic analysers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複数のデジタル・アナログ変換器を同時に診断
する装置に関する。
する装置に関する。
デジタル信号をアナログ信号に変換するデジタル・アナ
ログ変換器（以下単にＤＡＣという）は種々の電子機器
に用いられている。例えば、マイクロプロセッサ（以下
単にμＰという）で制御されるロジック・アナライザに
おいては、入力信号用のスレッショルド（しきい値）電
圧を発生するのにＤＡＣを用いている。また、これら電
子機器の動作を確実にするため、各機能を診断する必要
があり、その診断の１つとして、ＤＡＣが正常に動作し
ているか否かの診断がある。
ログ変換器（以下単にＤＡＣという）は種々の電子機器
に用いられている。例えば、マイクロプロセッサ（以下
単にμＰという）で制御されるロジック・アナライザに
おいては、入力信号用のスレッショルド（しきい値）電
圧を発生するのにＤＡＣを用いている。また、これら電
子機器の動作を確実にするため、各機能を診断する必要
があり、その診断の１つとして、ＤＡＣが正常に動作し
ているか否かの診断がある。
従来のＤＡＣ用診断装置は、アナログ・デジタル変換器
及びデジタル比較器を具えており、ＤＡＣの出力アナロ
グ信号をアナログ・デジタル変換器によりデジタル信号
に再生し、この再生したデジタル信号をデジタル比較器
（二よりＤＡＣの入力デジタル信号と比較していた。し
かし、この従来の診断装置では、高価なアナログ・デジ
タル変換器が必要であった。また複数のＤＡＣを同時に
診断する（二は、夫々のＤＡＣにアナログ・デジタル変
換器及びデジタル比較器が必要となり、−啜高価となっ
た。更に、単一のアナログ・デジタル変換器及びデジタ
ル比較器を用いたのでは、複数のＤＡＣを順次１つづつ
診断しなければならず、診断に長時間を要した。
及びデジタル比較器を具えており、ＤＡＣの出力アナロ
グ信号をアナログ・デジタル変換器によりデジタル信号
に再生し、この再生したデジタル信号をデジタル比較器
（二よりＤＡＣの入力デジタル信号と比較していた。し
かし、この従来の診断装置では、高価なアナログ・デジ
タル変換器が必要であった。また複数のＤＡＣを同時に
診断する（二は、夫々のＤＡＣにアナログ・デジタル変
換器及びデジタル比較器が必要となり、−啜高価となっ
た。更に、単一のアナログ・デジタル変換器及びデジタ
ル比較器を用いたのでは、複数のＤＡＣを順次１つづつ
診断しなければならず、診断に長時間を要した。
本発明においては、複数のＤＡＣに第１所定電圧を中心
にして対称であり、順次変化するアナログ出力電圧を発
生させ、 ° 。
にして対称であり、順次変化するアナログ出力電圧を発
生させ、 ° 。
−゛−−−− これらアナログ出力電圧を抵抗回路
網で合成し、合成電圧を第２所定電圧と比較し、複数の
ＤＡＣの診断を同時に行なっている。
網で合成し、合成電圧を第２所定電圧と比較し、複数の
ＤＡＣの診断を同時に行なっている。
従って、本発明の目的の１つは、複数個のＤＡＣを同時
かつ簡単に診断できる安価な診断装置の提供にある。
かつ簡単に診断できる安価な診断装置の提供にある。
以下、添付図を参照して本発明の好適な実施例を説明す
る。
る。
第１図はロジック・アナライザに本発明の一実施例を用
いたブロック図である。入力端子１０〜１６の被測定ロ
ジック信号は、比較器１８〜２４により第１及び第２Ｄ
ＡＣ２６，２８からのアナログ電圧（しきい値）と比較
され、次段の回路に適したロジック・レベル（例えばＥ
ＣＬ）（二変換される。なお、第２ＤＡＣ２６からのア
ナログ電圧は、入力端子１４及び１６のロジック信号に
応じて決まり、第２ＤＡＣ２８からのアナログ電圧は、
入力端子１０及び１２のロジック信号に応じて決まる。
いたブロック図である。入力端子１０〜１６の被測定ロ
ジック信号は、比較器１８〜２４により第１及び第２Ｄ
ＡＣ２６，２８からのアナログ電圧（しきい値）と比較
され、次段の回路に適したロジック・レベル（例えばＥ
ＣＬ）（二変換される。なお、第２ＤＡＣ２６からのア
ナログ電圧は、入力端子１４及び１６のロジック信号に
応じて決まり、第２ＤＡＣ２８からのアナログ電圧は、
入力端子１０及び１２のロジック信号に応じて決まる。
比較器１８〜２４からの出力信号は記憶回路３０に記憶
されると共に、トリガ回路３２に供給されて、トリが信
号を発生する。第１及び第２ＤＡＣ２６，２８，記憶回
路３０並びにトリガ回路３２はパス３４（データ線、ア
ドレス線及び制御線を含む）に接続され、このパス３４
にはＣＲＴ等の表示装置３６、例えばＺＢｏＡ型ＩＣで
あるμＰ３８、このμＰ３８のプログラムを記憶したリ
ード・オンリ・メモリ（以下単にＲＯＭという）４０、
μＰ３８の一時記憶回路であるランダム・アクセス・メ
モリ（以下単にＲＡＭという）４２、入力装置であるキ
ーボード４４が接続されている。トリガ回路３２のトリ
ガ信号に応じて記憶回路３０に記憶されたロジック信号
は、ＲＯＭ４０に記憶されたプログラムに従ってｔｒ
Ｐ３８により適当に処理され表示装置３６に表示される
。また、キーボード４４はＲＯＭ４０内のプログラム及
びμＰ３８の助けにより、記憶回路３０の書込みモード
の制御、トリガ回路３２のトリガ条件の設定、第１及び
第２ＤＡＣ２６，２８のアナログ出力電圧の設定等を行
なう。
されると共に、トリガ回路３２に供給されて、トリが信
号を発生する。第１及び第２ＤＡＣ２６，２８，記憶回
路３０並びにトリガ回路３２はパス３４（データ線、ア
ドレス線及び制御線を含む）に接続され、このパス３４
にはＣＲＴ等の表示装置３６、例えばＺＢｏＡ型ＩＣで
あるμＰ３８、このμＰ３８のプログラムを記憶したリ
ード・オンリ・メモリ（以下単にＲＯＭという）４０、
μＰ３８の一時記憶回路であるランダム・アクセス・メ
モリ（以下単にＲＡＭという）４２、入力装置であるキ
ーボード４４が接続されている。トリガ回路３２のトリ
ガ信号に応じて記憶回路３０に記憶されたロジック信号
は、ＲＯＭ４０に記憶されたプログラムに従ってｔｒ
Ｐ３８により適当に処理され表示装置３６に表示される
。また、キーボード４４はＲＯＭ４０内のプログラム及
びμＰ３８の助けにより、記憶回路３０の書込みモード
の制御、トリガ回路３２のトリガ条件の設定、第１及び
第２ＤＡＣ２６，２８のアナログ出力電圧の設定等を行
なう。
本発明の診断装置は第１及び第２ＤＡＣ２６，２８の動
作を診断するものである。このため、第１及び第２ Ｄ
ＡＣ２６，２８の出力端は等しい値の抵抗器４８及び５
０の直列回路から成る抵抗回路網４６の両端に夫々接続
されており、抵抗器４８及び５０の共通接続点は比較器
５２の非反転入力端に接続されている。この比較器５２
の反転入力端は第１所定電圧である接地電圧を受け、ポ
ート５４は制御線５６によりイネーブル（付勢）された
ときに比較器５２の出力信号をパス３４に伝送する。ま
たボート５４は、比較器５２の出力ロジック・レベルを
パス３４のロジック・レベルに変換する働きも行なう。
作を診断するものである。このため、第１及び第２ Ｄ
ＡＣ２６，２８の出力端は等しい値の抵抗器４８及び５
０の直列回路から成る抵抗回路網４６の両端に夫々接続
されており、抵抗器４８及び５０の共通接続点は比較器
５２の非反転入力端に接続されている。この比較器５２
の反転入力端は第１所定電圧である接地電圧を受け、ポ
ート５４は制御線５６によりイネーブル（付勢）された
ときに比較器５２の出力信号をパス３４に伝送する。ま
たボート５４は、比較器５２の出力ロジック・レベルを
パス３４のロジック・レベルに変換する働きも行なう。
キーボード４４によりＤＡＣ２６，２８の診断機能を選
択すると、本発明の診断装置は第２図に示す流れ図のよ
うに動作する。なお、これらの動作はＲＯＭ４０内のプ
ログラムに従ってμＰ ３８により制御される。
択すると、本発明の診断装置は第２図に示す流れ図のよ
うに動作する。なお、これらの動作はＲＯＭ４０内のプ
ログラムに従ってμＰ ３８により制御される。
即ち、
ステップ１００ ： ＲＯＭ４０内のプログラムにより
μＰ３８はデジタル信号を第１及び第２ＤＡＣ２６，２
８に供給し、ｍ１ＤＡｃ２６（７）アナログ出力電圧を
最大値に設定すると共に、第２ＤＡＣ２８のアナログ出
力電圧を最小値に所定値αを加算した値に設定する。よ
ってμＰ３８及びＲＯＭ４０はデジタル信号発生手段と
して作用する。なお、ここで第１及び第２ＤＡＣ２６，
２８の特性は等しく、それらのアナログ出力電圧の最大
値及び最小値の絶対値は等しいものとする。例えば、第
１及び第２ＤＡＣ２６，２８のアナログ出力電圧の可変
範囲は＋１０．０Ｖ 〜−１ｏ、ｏｖトｔ、、デジタル
入力信号のＩＬｓＢ（最下位ビット）は出力電圧の０．
１ Ｖに対応し、所定値αを２Ｌ８Ｂ（Ｄｏ、２Ｖとす
ると、第１及び第２ＤＡＣ２６，２８のアナログ出力電
圧は夫々−Ｉ−１，Ｏ，ＯＶ及び−９，８■となる。
μＰ３８はデジタル信号を第１及び第２ＤＡＣ２６，２
８に供給し、ｍ１ＤＡｃ２６（７）アナログ出力電圧を
最大値に設定すると共に、第２ＤＡＣ２８のアナログ出
力電圧を最小値に所定値αを加算した値に設定する。よ
ってμＰ３８及びＲＯＭ４０はデジタル信号発生手段と
して作用する。なお、ここで第１及び第２ＤＡＣ２６，
２８の特性は等しく、それらのアナログ出力電圧の最大
値及び最小値の絶対値は等しいものとする。例えば、第
１及び第２ＤＡＣ２６，２８のアナログ出力電圧の可変
範囲は＋１０．０Ｖ 〜−１ｏ、ｏｖトｔ、、デジタル
入力信号のＩＬｓＢ（最下位ビット）は出力電圧の０．
１ Ｖに対応し、所定値αを２Ｌ８Ｂ（Ｄｏ、２Ｖとす
ると、第１及び第２ＤＡＣ２６，２８のアナログ出力電
圧は夫々−Ｉ−１，Ｏ，ＯＶ及び−９，８■となる。
ステップ１０２：μＰ３８からの制御信号によりポート
５４はイネーブルされ、比較器５２の出力がμＰ３８に
より判断される。上述の如く、抵抗器４８及び５０の値
は等しいので、抵抗回路網４６の合成電圧（比較器５２
の非反転入力端電圧）は第１及び第２ＤＡＣ２６，２８
の平均値となり、ＤＡＣ２６，２８が正常ならば合成電
圧はα／２、即ち０．１Ｖとなる。
５４はイネーブルされ、比較器５２の出力がμＰ３８に
より判断される。上述の如く、抵抗器４８及び５０の値
は等しいので、抵抗回路網４６の合成電圧（比較器５２
の非反転入力端電圧）は第１及び第２ＤＡＣ２６，２８
の平均値となり、ＤＡＣ２６，２８が正常ならば合成電
圧はα／２、即ち０．１Ｖとなる。
この合成電圧を第１所定電圧である接地電圧（０■）と
比較器５２（二より比較し、比較器５２の出力が「高」
でなければ（即ちＤＡＣ２６，２８が正常でなければ）
ステップ１０４に進み、またこの出力が「高」ならば（
即ちＤＡＣ２６，２８が正常ならば）ステップ１０６に
進む。 スステア１１０４
２表示装置３６にＤＡＣが異常である旨の表示を行なう
。
比較器５２（二より比較し、比較器５２の出力が「高」
でなければ（即ちＤＡＣ２６，２８が正常でなければ）
ステップ１０４に進み、またこの出力が「高」ならば（
即ちＤＡＣ２６，２８が正常ならば）ステップ１０６に
進む。 スステア１１０４
２表示装置３６にＤＡＣが異常である旨の表示を行なう
。
ステップ１０６：μＰ３８は第１及び第２ ＤＡＣせ、
第１ＤＡＣ２６のアナログ出力電圧な△Ｖ、例えば１ｖ
減らし、＄ｒ２ＤＡＣ２８ｆ７）７ナログ出力電圧を同
じ△■だけ増加させる。
第１ＤＡＣ２６のアナログ出力電圧な△Ｖ、例えば１ｖ
減らし、＄ｒ２ＤＡＣ２８ｆ７）７ナログ出力電圧を同
じ△■だけ増加させる。
よって第１及び第２ ＤＡＣ２６，２８はα／２（０，
Ｉ Ｖ ）である第２所定電圧を中心（二対称のアナロ
グ出力電圧を発生することになる。
Ｉ Ｖ ）である第２所定電圧を中心（二対称のアナロ
グ出力電圧を発生することになる。
なお、この実施例において、第２所定電圧が第１所定電
圧（接地電圧）と異なるのは、抵抗器４８及び５０の値
が等しいために、第１及び第２所定電圧を等しくすると
比較器５２の２つの入力電圧が等しくなり（ＤＡＣ２６
，２８が正常の場合）、比較器５２の出力レベルが不安
定となるからである。即ち、第１及び第２所定電圧の差
は、比較器５２のしきり値を考慮して決定される。
圧（接地電圧）と異なるのは、抵抗器４８及び５０の値
が等しいために、第１及び第２所定電圧を等しくすると
比較器５２の２つの入力電圧が等しくなり（ＤＡＣ２６
，２８が正常の場合）、比較器５２の出力レベルが不安
定となるからである。即ち、第１及び第２所定電圧の差
は、比較器５２のしきり値を考慮して決定される。
テップ１０８：μＰ３８は第２ＤＡＣ２８のアナログ出
力電圧が最大値（−達していないか、即ち、第２ＤＡＣ
２８のデジタル入力信号が最大値に達していないかを判
断する。ステップ１００（＝おける初期設定（二より、
第１ＤＡＣ２６が最小値に達する以前に第２ＤＡｃ２８
が最大値に達すること（二留意されたい。スこのステッ
プ１０８ではＤＡＣ２６，２８のほぼ全出力電圧範囲に
わたって診断が行なわれたかを判断している。そして、
第２ ＤＡＣ２８の出力電圧が最大値に達していなけれ
ば（全出力電圧範囲にわたって診断が行なわれていなけ
れば）ステップ１０２に戻り、この出力電圧が最大値に
達していれば（全出力ミス圧範囲（＝わたって診断が行
なわれていれば）ステップ１１０に進む。
力電圧が最大値（−達していないか、即ち、第２ＤＡＣ
２８のデジタル入力信号が最大値に達していないかを判
断する。ステップ１００（＝おける初期設定（二より、
第１ＤＡＣ２６が最小値に達する以前に第２ＤＡｃ２８
が最大値に達すること（二留意されたい。スこのステッ
プ１０８ではＤＡＣ２６，２８のほぼ全出力電圧範囲に
わたって診断が行なわれたかを判断している。そして、
第２ ＤＡＣ２８の出力電圧が最大値に達していなけれ
ば（全出力電圧範囲にわたって診断が行なわれていなけ
れば）ステップ１０２に戻り、この出力電圧が最大値に
達していれば（全出力ミス圧範囲（＝わたって診断が行
なわれていれば）ステップ１１０に進む。
ステップ】１０：第１ＤＡＣ２６のアナログ出力電圧を
最大値より所定値α（０，２Ｖ ）だけ小さな値、例え
ば＋９．８■に設定すると共に、第２ ＤＡＣ２８のア
ナログ出力電圧を最小値、例えば−１０，０Ｖｌ二設定
する。このステップは」二連のステップ１００に対応す
る。 スステップ１１２：比較器５２の出力が「
低」ならばステップ１１４に進み、そうでなければステ
ップ１０４に進む。このステップは」二連のステップ１
０２に対応する。
最大値より所定値α（０，２Ｖ ）だけ小さな値、例え
ば＋９．８■に設定すると共に、第２ ＤＡＣ２８のア
ナログ出力電圧を最小値、例えば−１０，０Ｖｌ二設定
する。このステップは」二連のステップ１００に対応す
る。 スステップ１１２：比較器５２の出力が「
低」ならばステップ１１４に進み、そうでなければステ
ップ１０４に進む。このステップは」二連のステップ１
０２に対応する。
テップ１１４：このステップ１１４は上述のステップ１
０６と同じであり、第１ＤＡＣ２６のアナログ出力電圧
を△■だけ減らし、第２ＤＡＣ２ｇのアナログ出力電圧
を同じ△Ｖだけ増やす。よってＤＡＣ２６，２８が正常
ならば、それらのアナログ出力電圧は一α／２（−０，
１）を中心として対称となる。
０６と同じであり、第１ＤＡＣ２６のアナログ出力電圧
を△■だけ減らし、第２ＤＡＣ２ｇのアナログ出力電圧
を同じ△Ｖだけ増やす。よってＤＡＣ２６，２８が正常
ならば、それらのアナログ出力電圧は一α／２（−０，
１）を中心として対称となる。
テップ１１６：ステップ１１０における設定（二より、
第２ ＤＡＣ２８の出力が最大値に達する以前に第１
ＤＡＣ２６の出力が最小値に達するので、第１ ＤＡＣ
２６の出力が最小値に達しているか判断する。達してい
ればステップ１１８に進み、そうでなければステップ１
１２に戻る。このステップ１１６は上述のステップ１０
８に対応する。
第２ ＤＡＣ２８の出力が最大値に達する以前に第１
ＤＡＣ２６の出力が最小値に達するので、第１ ＤＡＣ
２６の出力が最小値に達しているか判断する。達してい
ればステップ１１８に進み、そうでなければステップ１
１２に戻る。このステップ１１６は上述のステップ１０
８に対応する。
テップ１１８：表示装置３６にＤＡＣが正常の旨表示す
る。
る。
上述の如く、ステップ１００，１０２．１０６及び１０
８はステップ１１０．１１２．１１４及び１１６と類似
しているが、ＤＡＣ２６，２８が正常の場合、抵抗回路
網４６の出力電圧が夫々＋２ ＤＡＣ２６，２８の少な
くとも一方が異常で、抵抗回路網４６の出力電圧が常に
第１所定電圧（接地電圧）より高い場合は、異常が検出
されないので、この異常を後半のステップで検出してい
る。また、抵抗回路網４６の出力電圧が常に第１所定電
圧より低゛い場合は、前半のステップで異常が検出され
る。
８はステップ１１０．１１２．１１４及び１１６と類似
しているが、ＤＡＣ２６，２８が正常の場合、抵抗回路
網４６の出力電圧が夫々＋２ ＤＡＣ２６，２８の少な
くとも一方が異常で、抵抗回路網４６の出力電圧が常に
第１所定電圧（接地電圧）より高い場合は、異常が検出
されないので、この異常を後半のステップで検出してい
る。また、抵抗回路網４６の出力電圧が常に第１所定電
圧より低゛い場合は、前半のステップで異常が検出され
る。
第３図は本発明の好適な他の実施例の部分的なブロック
図であり、第１図の実施例と同じブロックは同じ参照番
号で示している。なお、パス３４には当然ブロック３６
〜４４が接続されている。この実施例では３つのＤ Ａ
Ｃ：の診断を行なうものであり、第３ ＤＡＣ５８の
デジタル入力端がパス３４に接続されており、そのアナ
ログ出力電圧は比較器に供給される。またアナログ・ス
イッチ（アナログ・マルチプレクサ）６０はパス３４か
らの制御信号（１応じて、第１〜第３ＤＡＣ２６，２８
，５８の２つのアナログ出力電圧を抵抗回路網４６の共
端に供給する。例えば、まず第１及び第２ ＤＡＣ２６
，２８を選択し、第２図の流れ図に従って診断を行なう
。そして、正常の結論を得た場合、第１（又は第２）及
び第３ＤＡＣ２６（又は２８）、５８を選択して同様な
診断を行なう。ここで、診断結果が異常の場合は、第３
ＤＡＣ５８が異常と判断できる。第１及び第２ＤＡＣ２
６，２８の診断結果が異常の場合は、第１及び第３ＤＡ
Ｃ２６，５８並びに第２及び第３ＤＡＣ２８，５８の組
合せで診断を行ない、それらの診断結果により異常のＤ
ＡＣを判断する。即ち、この実施例によれば、異常なり
ＡＣが１つの場合、その異常なりＡＣを特定できる。
図であり、第１図の実施例と同じブロックは同じ参照番
号で示している。なお、パス３４には当然ブロック３６
〜４４が接続されている。この実施例では３つのＤ Ａ
Ｃ：の診断を行なうものであり、第３ ＤＡＣ５８の
デジタル入力端がパス３４に接続されており、そのアナ
ログ出力電圧は比較器に供給される。またアナログ・ス
イッチ（アナログ・マルチプレクサ）６０はパス３４か
らの制御信号（１応じて、第１〜第３ＤＡＣ２６，２８
，５８の２つのアナログ出力電圧を抵抗回路網４６の共
端に供給する。例えば、まず第１及び第２ ＤＡＣ２６
，２８を選択し、第２図の流れ図に従って診断を行なう
。そして、正常の結論を得た場合、第１（又は第２）及
び第３ＤＡＣ２６（又は２８）、５８を選択して同様な
診断を行なう。ここで、診断結果が異常の場合は、第３
ＤＡＣ５８が異常と判断できる。第１及び第２ＤＡＣ２
６，２８の診断結果が異常の場合は、第１及び第３ＤＡ
Ｃ２６，５８並びに第２及び第３ＤＡＣ２８，５８の組
合せで診断を行ない、それらの診断結果により異常のＤ
ＡＣを判断する。即ち、この実施例によれば、異常なり
ＡＣが１つの場合、その異常なりＡＣを特定できる。
第４図は本発明の好適な更に他の実施例の部分的ブロッ
ク図であり、第１図との関係は第３図の場合と同様であ
る。この実施例では、抵抗回路網４６は一端が夫々第１
、第２及び第３ＤＡＣ２６，２８，５８の出力端に接続
され、他端が共通に比較器５２の非反転入力端に接続さ
れた３つの抵抗器６０．６２．６４から構成されている
。
ク図であり、第１図との関係は第３図の場合と同様であ
る。この実施例では、抵抗回路網４６は一端が夫々第１
、第２及び第３ＤＡＣ２６，２８，５８の出力端に接続
され、他端が共通に比較器５２の非反転入力端に接続さ
れた３つの抵抗器６０．６２．６４から構成されている
。
抵抗器６０．６２．６４の値が夫々等して場合、ＤＡＣ
２６，２８，５８の内の１つのＤＡＣのアナログ出力電
圧を＋α／２又は−α／２（例えば＋０．ＩＶｌｉ−０
，ＩＶ ） Ｅ固定Ｌ、残りの２つのＤＡＣを第２図の
流れ図に従って診断する。この診断を順次ＤＡＣの組合
せを変えて行なう。また抵抗器６２．６４の値が抵抗器
６０の値の２倍の場合は、第２及び第３ ＤＡＣ２８，
５８に同じデジタル信号を供給して、これら第２及び第
３ＤＡＣ２８，５８が全体として第２ＤＡＣとして作用
するようにし、第２図の流れ図に従って診断を行なう。
２６，２８，５８の内の１つのＤＡＣのアナログ出力電
圧を＋α／２又は−α／２（例えば＋０．ＩＶｌｉ−０
，ＩＶ ） Ｅ固定Ｌ、残りの２つのＤＡＣを第２図の
流れ図に従って診断する。この診断を順次ＤＡＣの組合
せを変えて行なう。また抵抗器６２．６４の値が抵抗器
６０の値の２倍の場合は、第２及び第３ ＤＡＣ２８，
５８に同じデジタル信号を供給して、これら第２及び第
３ＤＡＣ２８，５８が全体として第２ＤＡＣとして作用
するようにし、第２図の流れ図に従って診断を行なう。
この場合、３個のＤＡＣを同時に診断できる。
」−述の如く、本発明によれば、簡単な構成により複数
個のＤＡＣの診断を同時に行なえる。
個のＤＡＣの診断を同時に行なえる。
特に実施例の如くμＰシステムを有する電子機器におい
ては、抵抗回路網、比較器及びプログラムを追加するだ
けで、本発明を構成できる。また、ロジック・アナライ
ザ等においては、抵抗回路網の出力電圧をロジック入力
信号用のしきい値としても利用でき、回路゛を兼用でき
る。
ては、抵抗回路網、比較器及びプログラムを追加するだ
けで、本発明を構成できる。また、ロジック・アナライ
ザ等においては、抵抗回路網の出力電圧をロジック入力
信号用のしきい値としても利用でき、回路゛を兼用でき
る。
上述は本発明の好適な実施例について説明したが、当業
者には２本発明の要旨を逸脱することなく種々の変形変
更が可能なことが理解されよう。
者には２本発明の要旨を逸脱することなく種々の変形変
更が可能なことが理解されよう。
例えば、第１及び第３図の実施例において、抵抗回路網
の抵抗器の値を異ならせることにより、第１及び第２所
定電圧を同じ値にすることができる。
の抵抗器の値を異ならせることにより、第１及び第２所
定電圧を同じ値にすることができる。
また、ＤＡＣの数が４つ以上であっても、第３及び第４
図の実施例を応用できる。即ち、第３図の実施例ではア
ナログ・スイッチの端子の数を増し、第４図の実施例で
は抵抗回路網の抵抗器の数を増せばよい。更に実施例で
は、デジタル信号発生手段としてμＰ及びＲＯＭを用い
たが、プリセント可能な減算カウンタ及び増分カウンタ
の組合せ、又はパターン発生器を用いてもよい。また、
比較器の出力をＬＥＤ等で監視してもよいし、イネーブ
ル端子付きの比較器を用いてポートを省略してもよい。
図の実施例を応用できる。即ち、第３図の実施例ではア
ナログ・スイッチの端子の数を増し、第４図の実施例で
は抵抗回路網の抵抗器の数を増せばよい。更に実施例で
は、デジタル信号発生手段としてμＰ及びＲＯＭを用い
たが、プリセント可能な減算カウンタ及び増分カウンタ
の組合せ、又はパターン発生器を用いてもよい。また、
比較器の出力をＬＥＤ等で監視してもよいし、イネーブ
ル端子付きの比較器を用いてポートを省略してもよい。
第１図はロジック・アナライザに本発明の一実施例を用
いた場合のブロック図、第２図は本発明の詳細な説明す
る流れ図、第３図は本発明の他の実施例の部分的ブロッ
ク図、第４図は本発明の更に他の実施例のブロック図で
ある。 ３８．４０：デジタル信号発生手段を構成する。Ｐ及び
ＲＯＭ ４６：抵抗回路網 ５２：比較器
いた場合のブロック図、第２図は本発明の詳細な説明す
る流れ図、第３図は本発明の他の実施例の部分的ブロッ
ク図、第４図は本発明の更に他の実施例のブロック図で
ある。 ３８．４０：デジタル信号発生手段を構成する。Ｐ及び
ＲＯＭ ４６：抵抗回路網 ５２：比較器
Claims (1)
- 複数のデジタル・アナログ変換器のアナログ出力電圧を
合成する抵抗回路網と、該抵抗回路網の出力電圧を第１
所定電圧と比較する比較器と、」１記複数のデジタル・
アナログ変換器に順次異なるデジタル信号を供給するデ
ジタル信号発生手段とを具え、該デジタル信号発生手段
からのデジタル信号に応じて上記複数のデジタル・アナ
ログ変換器は第２所定電圧を中心にして対称のアナログ
出力電圧を発生し、上記比較器の出力信号により」１記
複数のデジタル・アナログ変換器を診断することを特許
とするデジタル・アナログ変換器用診断装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150598A JPS5940721A (ja) | 1982-08-30 | 1982-08-30 | デジタル・アナログ変換器用診断装置 |
| US06/484,799 US4538266A (en) | 1982-08-30 | 1983-04-14 | Diagnostic apparatus for digital-to-analog converters |
| GB08310626A GB2126442B (en) | 1982-08-30 | 1983-04-20 | Diagnostic apparatus for digital-to-analog converters |
| CA000430394A CA1191259A (en) | 1982-08-19 | 1983-06-14 | Diagnostic apparatus for digital-to-analog converters |
| DE19833330886 DE3330886A1 (de) | 1982-08-30 | 1983-08-26 | Pruefgeraet und pruefverfahren fuer digital/analog-wandler |
| FR8313930A FR2532494B1 (fr) | 1982-08-30 | 1983-08-30 | Procede et dispositif de controle simultane de plusieurs convertisseurs numerique-analogique |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150598A JPS5940721A (ja) | 1982-08-30 | 1982-08-30 | デジタル・アナログ変換器用診断装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940721A true JPS5940721A (ja) | 1984-03-06 |
| JPS6350890B2 JPS6350890B2 (ja) | 1988-10-12 |
Family
ID=15500374
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150598A Granted JPS5940721A (ja) | 1982-08-19 | 1982-08-30 | デジタル・アナログ変換器用診断装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4538266A (ja) |
| JP (1) | JPS5940721A (ja) |
| CA (1) | CA1191259A (ja) |
| DE (1) | DE3330886A1 (ja) |
| FR (1) | FR2532494B1 (ja) |
| GB (1) | GB2126442B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116624A (ja) * | 1984-06-06 | 1986-01-24 | Fuji Facom Corp | アナログ出力装置の試験方式 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0268550B1 (de) * | 1986-10-20 | 1991-12-11 | GebràDer Sulzer Aktiengesellschaft | Fadenspannvorrichtung für Textilmaschine |
| US4766328A (en) * | 1987-05-26 | 1988-08-23 | System-General Corporation | Programmable pulse generator |
| DE3916202A1 (de) * | 1989-05-18 | 1990-11-22 | Thomson Brandt Gmbh | D/a-wandler mit hoher linearitaet |
| JPH07131347A (ja) * | 1993-11-04 | 1995-05-19 | Mitsubishi Electric Corp | Ａ／ｄ変換器テスト回路及びｄ／ａ変換器テスト回路 |
| KR100230427B1 (ko) * | 1997-06-23 | 1999-11-15 | 윤종용 | 박막 트랜지스터용 액정표시장치 소스드라이버에서의 디코더 테스트방법 및 이를 이용한 디코더 테스트 제어장치 |
| US6566857B1 (en) * | 1999-12-20 | 2003-05-20 | Intel Corporation | Testing of digital-to-analog converters |
| US7398361B2 (en) * | 2005-08-30 | 2008-07-08 | P.A. Semi, Inc. | Combined buffer for snoop, store merging, load miss, and writeback operations |
| JPWO2007122950A1 (ja) * | 2006-03-23 | 2009-09-03 | パナソニック株式会社 | 半導体装置、半導体試験装置、及び半導体装置の試験方法 |
| US20080086594A1 (en) * | 2006-10-10 | 2008-04-10 | P.A. Semi, Inc. | Uncacheable load merging |
| RU2497182C2 (ru) * | 2011-06-07 | 2013-10-27 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | Способ тестопригодности реализации логических преобразователей |
| US9158691B2 (en) | 2012-12-14 | 2015-10-13 | Apple Inc. | Cross dependency checking logic |
| JP6430655B2 (ja) * | 2015-10-26 | 2018-11-28 | 株式会社東芝 | 電子機器 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447410A (en) * | 1977-09-21 | 1979-04-14 | Oki Electric Ind Co Ltd | Monitor system for pcm communication system |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2605485B2 (de) * | 1976-02-12 | 1980-05-29 | Carl Schenck Ag, 6100 Darmstadt | Verfahren zum relativen Einstellen der Drehachsen von in Serie zu bearbeitenden Werkstücken in einer Zentriermaschine |
| US4266292A (en) * | 1978-11-20 | 1981-05-05 | Wescom Switching, Inc. | Method and apparatus for testing analog-to-digital and digital-to-analog code converters |
| US4229703A (en) * | 1979-02-12 | 1980-10-21 | Varian Associates, Inc. | Zero reference and offset compensation circuit |
-
1982
- 1982-08-30 JP JP57150598A patent/JPS5940721A/ja active Granted
-
1983
- 1983-04-14 US US06/484,799 patent/US4538266A/en not_active Expired - Fee Related
- 1983-04-20 GB GB08310626A patent/GB2126442B/en not_active Expired
- 1983-06-14 CA CA000430394A patent/CA1191259A/en not_active Expired
- 1983-08-26 DE DE19833330886 patent/DE3330886A1/de active Granted
- 1983-08-30 FR FR8313930A patent/FR2532494B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5447410A (en) * | 1977-09-21 | 1979-04-14 | Oki Electric Ind Co Ltd | Monitor system for pcm communication system |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6116624A (ja) * | 1984-06-06 | 1986-01-24 | Fuji Facom Corp | アナログ出力装置の試験方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2126442A (en) | 1984-03-21 |
| US4538266A (en) | 1985-08-27 |
| JPS6350890B2 (ja) | 1988-10-12 |
| GB8310626D0 (en) | 1983-05-25 |
| DE3330886C2 (ja) | 1988-10-13 |
| DE3330886A1 (de) | 1984-03-01 |
| FR2532494B1 (fr) | 1988-04-15 |
| GB2126442B (en) | 1986-03-05 |
| CA1191259A (en) | 1985-07-30 |
| FR2532494A1 (fr) | 1984-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5940721A (ja) | デジタル・アナログ変換器用診断装置 | |
| US7916127B2 (en) | Method and circuitry for self testing of connectivity of touch screen panel | |
| EP0131349B1 (en) | Circuit testing utilizing data compression and derivative mode vectors | |
| US4180203A (en) | Programmable test point selector circuit | |
| JP2008538863A (ja) | 電源電圧の監視 | |
| US6566857B1 (en) | Testing of digital-to-analog converters | |
| US4458197A (en) | Apparatus and method for automatically testing a multiple node electrical circuit | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| JP5091123B2 (ja) | ポテンショメータを評価するための方法およびポテンショメータを有する回路装置 | |
| JP3884257B2 (ja) | 信号検出方法，その装置，計算機，コンピュータプログラム，記録媒体 | |
| JP6420960B2 (ja) | 電子制御装置 | |
| EP0046393A2 (en) | Numerical control devices | |
| US4910728A (en) | Multiplexer diagnostic input patterns | |
| JP2001144614A (ja) | Ｄ／ａ変換器の診断方法およびアナログ出力装置 | |
| JP2000280999A (ja) | インタフェースチェッカ | |
| US3619584A (en) | Computer problem setup testing system | |
| JP2616196B2 (ja) | 制御装置の異常検出回路 | |
| SU873247A2 (ru) | Система дл контрол электрических параметров цифровых узлов | |
| JP3499674B2 (ja) | Ｄ／ａコンバーターの特性の測定方法及びｄ／ａコンバーターの特性の測定ユニット | |
| JPS6258209B2 (ja) | ||
| JPH041399B2 (ja) | ||
| JP2001257589A (ja) | Ｄ／ａコンバータ及びｄ／ａ変換直線性テスト方法 | |
| JPS60232721A (ja) | デジタル・アナログ変換器用試験装置 | |
| JP2002186164A (ja) | ディジタルリレー | |
| SU1170445A1 (ru) | Устройство дл ввода информации |