DE3330886A1 - Pruefgeraet und pruefverfahren fuer digital/analog-wandler - Google Patents

Pruefgeraet und pruefverfahren fuer digital/analog-wandler

Info

Publication number
DE3330886A1
DE3330886A1 DE19833330886 DE3330886A DE3330886A1 DE 3330886 A1 DE3330886 A1 DE 3330886A1 DE 19833330886 DE19833330886 DE 19833330886 DE 3330886 A DE3330886 A DE 3330886A DE 3330886 A1 DE3330886 A1 DE 3330886A1
Authority
DE
Germany
Prior art keywords
converter
analog output
analog
comparator
output voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19833330886
Other languages
English (en)
Other versions
DE3330886C2 (de
Inventor
Yasuhiko Tokyo Miki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Japan Ltd
Original Assignee
Sony Tektronix Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Tektronix Corp filed Critical Sony Tektronix Corp
Publication of DE3330886A1 publication Critical patent/DE3330886A1/de
Application granted granted Critical
Publication of DE3330886C2 publication Critical patent/DE3330886C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26Functional testing
    • G06F11/273Tester hardware, i.e. output processing circuits
    • G06F11/277Tester hardware, i.e. output processing circuits with comparison between actual response and known fault-free response
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25Testing of logic operation, e.g. by logic analysers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

TER MEER · MÜLLER · STEINMEtSTER : : -"SOiOT"- S/T 121G
BESCHREIBUNG
Die Erfindung betrifft ein Gerät und ein Verfahren zum Prüfen mehrerer Digital/Analog-Wandler (D/A-Konverter) gemäß dem Oberbegriff des Hauptanspruchs. Verschiedene Arten elektronischer Geräte benutzen D/A-Konverter, im folgenden DAK genannt, um Digitalsignale in Analogsignale umzuwandeln. Zum Beispiel erzeugt ein DAK eine Schwellspannung für ein logisches Eingangssignal in einen durch einen Mikroprozessor gesteuerten logischen Analysator. Es ist erforderlich, viele Punktionen des elektronischen Gerätes zu überprüfen, um dessen Punktion sicherzustellen. Unter anderem wird die Punktion der DAKs überprüft.
Ein bekanntes Prüfgerät für DAKs weist einen Analog/Digital-Konverter und einen digitalen Komparator auf. Das analoge Ausgangssignal vom DAK wird durch den Analog/Digital-Konverter in ein digitales Signal umgewandelt, das dann mit dem digitalen Eingangssignal des DAK durch den Digitalkomparator verglichen wird. Ein solches bekanntes Prüfgerät benötigt den teuren Analog/Digital-Konverter. Wenn mehrere DAKs gleichzeitig überprüft werden müssen, wird das Prüfgerät teuer, da zum Prüfen eines jeden DAK ein Analog/Digital-Konverterund ein Digitalkomparator erforderlich sind. Werden nur ein Analog/Digital-Konverter und ein Digitalkomparator verwendet, so erfordert es eine lange Zeit, mehrere DAKs aufeinanderfolgend zu überprüfen.
Der Erfindung liegt die Aufgabe zugrunde, ein Prüfgerät der eingangs genannten Art anzugeben, das billig und einfach aufgebaut ist. Weiterhin soll ein Verfahren zum gleichzeitigen Überprüfen mehrerer DAKs angegeben werden.
TER MEER · MÜLLER · STEINMEIS-TER
Die erfindungsgemäße Lösung ist für das Gerät im Hauptanspruch und für das Verfahren in Anspruch 11 wiedergegeben. Vorteilhafte Ausgestaltungen sind Gegenstand von Unteransprüchen.
Das erfindungsgemäße Gerät weist einen einfachen Aufbau auf, mit dem mehrere DAKs gleichzeitig überprüft werden können. Ein Digitalsignalerzeuger gibt Digitalsignale an die mehreren DAKs. Die Digitalsignale werden schrittweise verändert, so daß sich die Ausgangsspannungen von den DAKs symmetrisch in bezug auf eine Vorgabespannung ändern. Der Digitalsignalerzeuger kann ein durch Software in einem Speicher gesteuerter Mikroprozessor, ein Digitalmustergenerator oder eine Kombination aus einem einstellbaren Abwärtszähler und einem einstellbaren Aufwärtszähler sein. Die analogen Ausgangsspannungen der mehreren DAKs werden in einem Widerstandsnetzwerk kombiniert, das zum Beispiel aus zwei in Reihe geschalteten Widerständen oder drei Widerständen besteht, von denen jeweils ein Ende an einem gemeinsamen Verbindungspunkt liegt. Da die Ausgangsspannungen der DAKs symmetrisch in bezug auf die Vorgabespannung sind, wenn alle DAKs richtig arbeiten, ist die Ausgangsspannung vom Widerstandsnetzwerk unabhängig von der Änderung der Digitalsignale an die DAKs konstant. Diese Ausgangsspannung vom Widerstandsnetzwerk wird mit einer anderen Vorgabespannung, zum Beispiel Erde durch einen Komparator verglichen. Der Ausgangspegel des Komparators stellt das Prüfergebnis dar. Wenn der Ausgangspegel des Komparators auf einem vorgegebenen Wert bei allen Änderungen der Digitalsignale an die DAKs bleibt, arbeiten alle DAKs ordnungsgemäß. Ist dies nicht der Fall, ist mindestens einer der DAKs fehlerhaft, das heißt, er kann ausfallen. Diese Beurteilung kann dadurch erfolgen, daß der Ausgangspegel vom Komparator durch den Mikroprozessor, eine LED oder dergleichen überprüft wird.
TER MEER · MÜLLER ■ STEINMEISTER ; :'--[ SPNY - S/T 121G
Die Erfindung wird im folgenden an Hand von Figuren näher veranschaulicht. Es zeigen:
Fig. 1 ein Blockdiagramm eines logischen Analysators mit einem erfindungsgemäßen Prüfgerät;
Fig. 2 ein Flußdiagramm zum Erläutern der Funktion
des erfindungsgemäßen Prüfgeräts;
Fig. 3 ein Blockdiagramm eines Teils eines anderen erfindungs^gemäßen Prüfgerätes; und
Fig. 4 ein Blockdiagramm eines Teils einer dritten Ausführungsform eines erfindungsgemäßen Prüf
gerätes.
Bei dem logischen Analysator mit Prüfgerät gemäß Fig. 1 werden logische Signale an Eingängen 10, 12, 14 und 16 mit analogen (Schwell-) Spannungen von einem ersten DAK 26 und einem zweiten DAK 28 durch Komparatoren 18, 20, 22, bzw. verglichen. Die logischen EingangsSignaIe werden für die nächste Stufe auf einen geeigneten logischen Pegel (zum Beispiel ECL) geändert. Die analoge Spannung vom ersten DAK 26 hängt von den logischen Signalen an den Eingängen und 16 ab. Die analoge Spannung am zweiten DAK 28 hängt von den logischen Signalen an den Eingängen 10 und 12 ab. Die Ausgangssignale von den Komparatoren 18, 20, 22 und 24 werden auf eine Speicherschaltung 30 und eine Triggerschaltung 32 zum Erzeugen eines Triggersignales gegeben. Der erste DAK 26; der zweite DAK 28, die Speicherschaltung und die Triggerschaltung 32 sind mit einem Bus 34 (mit Daten-, Adress- und Steuerleitungen) verbunden, an den eine Anzeigeeinrichtung 36 wie eine Kathodenstrahlröhre, ein Mikroprozessor (μΡ) 38 zum Beispiel vom Typ Z80A IC, ein
TER MEER · MÜLLER
Nur-Lese-Speicher (ROM) 40 zum Speichern von Programmen des Mikroprozessor 38, ein Schreib/Lese-Speicher (RAM) 42 als Zwischenspeicher für den Mikroprozessor 38 und eine Tastatur 44 als Eingabeeinrichtung angeschlossen sind. Der ΖδθΑ-Mikroprozessor ist ausführlich beschrieben in "Z8o/ Z8OA CPU Technical Manual" und "Z84OO, Z8o CPU Product Specification" von Zilog. Auf das Triggersignal von der Triggerschaltung 32 hin werden die in der Speicherschaltung 30 gespeicherten logischen Signale durch den Mikroprozessor 38 gemäß dem Programm im ROM 40 verarbeitet und auf der Anzeigeeinrichtung 36 dargestellt. Über die Tastatur 44 wird die Schreibbetriebsart der Speicherschaltung 30 gesteuert, der Triggerzustand der Triggerschaltung 32 gesetzt und die analogen Ausgangsspannungen des ersten DAK 26 und des zweiten DAK 28 unter Steuerung des Progranms im ROM 40 und durch den Mikroprozessor 38 gesetzt.
Das anmeldegemäße Prüfgerät überprüft die Funktion des ersten DAK 26 und des zweiten DAK 28. Dazu sind die Ausgänge des ersten DAK 26 und des zweiten DAK 28 mit den beiden An-Schlüssen eines Widerstandsnetzwerkes 46 aus zwei in Reihe geschalteten Widerständen 48 und 50 mit gleichen Widerstandswerten verbunden. Die gemeinsame Verbindungsstelle der Widerstände 48 und 50 ist mit dem nicht invertierenden Eingang eines Komparators 52 verbunden, dessen invertierender Eingang mit Erde als einer ersten Vorgabespannung verbunden ist. Ein Tor 54 überträgt das Ausgangssignal vom Komparator 52 auf den Bus 34, wenn das Tor 54 durch eine Steuerleitung 56 freigegeben ist. Das Tor 54 dient darüber hinaus dazu, den logischen Ausgangspegel vom Komparator 52 auf einen für den Bus J)K geeigneten logischen Pegel zu ändern.
Wenn über die Tastatur 44 die Prüfbetriebsart für die DAKs 26 und 28 ausgewählt wird, arbeitet das anmeldegemäße Prüf-
TER MEER ■ MÜLLER · STEINMEISTER : ; „-". "". "„
gerät gemäß dem Plußdlagramm von Fig. 2. Der Ablauf ist durch den Mikroprozessor 38 gemäß dem Programm im ROM 40 wie folgt gesteuert:
Schritt 100: Der Mikroprozessor 38 gibt Digitalsignale an den ersten DAK 26 und den zweiten DAK 28 gemäß dem Programm im ROM 40, um die Ausgangsspannungen vom ersten DAK 26 auf einen Maximalwert und die Ausgangsspannung vom zweiten DAK 28 auf einen Wert zu setzen, der dem Minimalwert zuzüglich einem Vorgabewert c* entspricht. Die Kombination des Mikroprozessor 38 und des ROM 40 dient als Digitalsignalerzeuger. Es wird darauf hingewiesen, daß die Charakteristiken der beiden DAKs 26 und 28 einander gleich sind und der absolute Wert des Maximalwerts dem Minimalwert bei der vorliegenden Ausführung entspricht. Wenn davon ausgegangen wird, daß der Bereich der analogen Ausgangsspannungen von den beiden DAKs 26 zwischen + 10.0 V und - 10.0 V liegt, entspricht ein geringstwertiges Bit (LSB) des digitalen Eingangssignales 0.1 V der Ausgangsspannung und der Vorgabewert <9< ist 0,2 V, entsprechend zwei LSBs, die analoge Ausgangsspannung vom ersten DAK 26 ist + 10.0 V und die Ausgangsspannung vom zweiten DAK 28 ist - 9*8 V.
Schritt 102: Das Tor 54 wird durch ein Steuersignal vom Mikroprozessor 38 freigegeben und das Ausgangssignal vom Komparator 52 wird vom Mikroprozessor 38 überprüft. Da die Widerstandswerte der beiden Widerstände 48 und 50 einander gleich sind, ist die kombinierte Spannung des Widerstandsnetzwerkes 46 (Spannung am nicht invertierten Eingang des Komparators 52) der Mittelwert der Ausgangsspannungen der beiden DAKs 26 und 28. Wenn die beiden DAKs 26 und 28 ordnungsgemäß arbeiten, ist die kombinierte Spannung +<*/2, nämlich + 0,1 V. Diese kombinierte Spannung wird mit Erde (0 V) als erster Vorgabespannung durch den Komparator 52
TER MSER. MÜLLER- STECKER : /.' *™ "*/* 121G 3330886
verglichen. Wenn das Ausgangssignal vom Komparator 52 nicht "hoch" ist, (d. h., wenn die DAKs 26 und 28 nicht normal arbeiten oder mindestens einer von ihnen ausfällt), folgt Schritt 104. Wenn das Ausgangssignal des Komparators 52 "hoch" ist, (d. h., wenn die DAKs 26 und 28 normal arbeiten), folgt Schritt ΙΟβ.
Schritt 104: Die Anzeigeeinrichtung J6 zeigt an, daß die DAKs nicht normal arbeiten oder mindestens eines von ihnen fehlerhaft ist.
Schritt ΙΟβ: Der Mikroprozessor 38 ändert die an die beiden DAKs 26 und 28 gegebenen Digitalsignale, d. h. die analoge Ausgangsspannung vom ersten DAK 26 wird um 4 V, d. h. ein V erniedrigt und die analoge Ausgangsspannung vom zweiten DAK 28 wird um denselben Wert 4 V erhöht. Dadurch erzeugen der erste DAK 26 und der zweite DAK 28 analoge Ausgangsspannungen, die symmetrisch in bezug auf + oc/2 (+ 0,1 V) als zweiter Vorgabespannung sind. Die zweite Vorgabespannung unterscheidet sich von der ersten Vorgabespannung (Erde) bei dieser Ausführungsform. Wenn die erste Vorgabespannung der zweiten Vorgabespannung entspricht, werden die beiden Eingangsspannungen an den Komparator 52 gleich (wenn die DAKs 26 und 28 normal arbeiten) und der Ausgangspegel vom Komparator 52 könnte astabil werden. Daher wird die Differenz zwischen der ersten und der zweiten Vorgabespannung unter Berücksichtigung des Schwellpegels des Komparators 52 festgelegt.
Schritt 108: Der Mikroprozessor 38 beurteilt, ob die analoge Ausgangsspannung vom zweiten DAK 28 den Maximalwert erreicht, d. h. ob das digitale Eingangssignal an den zweiten DAK 28 seinen Maximalwert erreicht. Es wird darauf hingewiesen, daß der zweite DAK 28 wegen der anfänglichen Festlegung in Schritt 100 seinen Maximalwert erreicht, bevor der erste
TER MEER · MÜLLER · STEINMEISTER -
- 11 -
DAK 26 seinen Minimalwert erreicht. In Schritt 1O8 wird beurteilt, ob die beiden DAKs 26 und 28 im gesamten Ausgangsspannungsbereich überprüft sind oder nicht. Wenn die Ausgangsspannung vom zweiten DAK 28 nicht den Maximalwert erreicht (d. h., wenn die Überprüfung nicht in allen Ausgangsspannungsbereichen erfolgt ist), folgt Schritt 102. Wenn diese Ausgangsspannung den Maximalwert erreicht (d. h., wenn die Prüfung in allen Ausgangsspannungsbereiohen erfolgt ist), folgt Schritt 110.
Schritt 110: Die analoge Ausgangsspannung vom ersten DAK 2β wird auf einen Wert gesetzt, der dem Maximalwert minus dem vorgegebenen Wert cc (0,2 V) entspricht, das heißt auf + 9,8 V. Die analoge Ausgangsspannung vom zweiten DAK 28 wird auf den Minimalwert, d. h. - 10.0 V gesetzt. Dieser Schritt entspricht obigem Schritt 100.
Schritt 112: Wenn der Ausgangspegel vom Komparator 52 "niedrig" ist, folgt Schritt 114. Falls nicht, folgt Schritt 104. Dieser Schritt entspricht obigem Schritt 102.
Schritt 114: Dieser Schritt ist derselbe wie der oben genannte Schritt 106, d.h. die analoge Ausgangsspannung vom ersten DAK 26 wird um 4 V erniedrigt und die analoge Ausgangsspannung vom zweiten DAK 28 wird um 4 V erhöht. Dadurch sind die analogen Ausgangsspannungen von den beiden DAKs 26 und 28 symmetrisch in bezug auf - oC/2 (- 0.1 V), falls die DAKs ordnungsgemäß arbeiten.
Schritt 116: Die Ausgangsspannung vom ersten DAK 26 erreicht ihren Minimalwert wegen der Einstellung gemäß Schritt 110, bevor die Ausgangsspannung vom zweiten DAK 28 ihren Maximalwert einnimmt. Dadurch wird beurteilt, ob. die Ausgangsspan-
TER MEER · MÜLLER ■ STEIMMei&tER : :_' -...~ OOOUÖOO
nung vom ersten DAK 26 ihren Minimalwert erreicht oder nicht. Ist dies der Fall, so folgt Schritt 118, andernfalls Schritt 112. Der vorliegende Schritt 116 entspricht obigem Schritt 108.
Schritt 118: Die Anzeigeeinrichtung 56 zeigt an, daß die DAKs normal arbeiten, d. h., daß sie funktionstüchtig sind.
Wie im vorigen ausgeführt, entsprechen die Schritte 100, 102, I06 und I08 den Schritten 110, 112, 114 bzw. II6. Die Ausgangsspannung vom Widerstandsnetzwerk 46 ist jedoch einmal +oC/2 (+ 0.1 V) bzw. -oC/2 (- 0.1 V), wenn die beiden DAKs 26und 28 normal arbeiten. Wenn zumindest einer der beiden DAKs 26 und 28 falsch arbeitet und dabei die Ausgangsspannung vom Widerstandsnetzwerk 46 immer höher ist als die erste Vorgabespannung (Erde) in den Schritten 100 bis I08, kann der abnormale Zustand nicht ermittelt werden. Dieser abnormale Zustand wird dann aber in den folgenden Schritten 110 bis 116 festgestellt. Wenn die Ausgangsspannung vom Widerstandsnetzwerk 46 immer niedriger ist als die erste Vorgabespannung wird die fehlerhafte Punktion in den ersten Schritten festgestellt.
Bei dem Blockdiagramm gemäß Fig. 3 sind die rechts vom Bus Jk in Pig. I dargestellten Blöcke 36 bis 44 nicht dargestellt. Sie sind jedoch auch vorhanden. Mit dem in Fig. 3 enthaltenen Prüfgerät werden drei DAKs überprüft. Der digSale Eingang eines dritten DAK 58 ist mit dem Bus 34 verbunden und die analoge Ausgangsspannung desselben wird auf ein Widerstandsnetzwerk 46 gegeben. Ein Analogschalter (Analogmultiplexer) 60 gibt jeweils zwei analoge Ausgangsspannungen der drei DAKs 26, 28 und 58 auf die zwei Anschlüsse des Wider-Standsnetzwerkes 26 auf ein Steuersignal vom Bus 34 hin. Zum Beispielwerden zunächst der erste DAK 26 und der zweite DAK ausgewählt und gemäß dem Flußplan von Fig. 2 überprüft. Wenn
TER MEER ■ MÜLLER · STEIN'M&.I&TER :
-13 -
das Prüfergebnis normal ist, d. h., wenn der erste DAK 26 und der zweite DAK 28 ordnungsgemäß arbeiten, werden der erste (oder zweite) und der dritte DAK 26 (oder 28) bzw. 58 zum entsprechenden Überprüfen ausgewählt. Wenn das zweite Überprüfungsergebnis unnormal ist, wird daraus geschlossen, daß der dritte DAK 58 fehlerhaft arbeitet. Wenn das Prüfergebnis für den ersten DAK 26 und zweiten DAK 28 unnormal ist, wird der fehlerhafte DAK dadurch festgestellt, daß das Prüfergebnis für den ersten und dritten DAK 26 und 58 mit dem für die Kombination aus dem zweiten und dritten DAK 28 und 58 verglichen wird. Bei dieser Ausführungsform ist es also möglieh, festzustellen, welcher von mehreren DAKs fehlerhaft ist oder ausgefallen ist.
Bei der Ausführungsform gemäß Fig. 4 weist das Widerstandsnetzwerk 46 drei Widerstände 62, 64 und 66 auf, deren eine Anschlüsse mit den Ausgängen des ersten DAK 26, des zweiten DAK 28 bzw. des dritten DAK 58 verbunden sind. Die anderen Anschlüsse der Widerstände sind gemeinsam mit dem nicht invertierenden Eingang des Komparators 52 verbunden. Falls die Widerstandswerte der Widerstände 62, 64 und 66 einander gleich sind, wird die analoge Ausgangsspannung von einem der DAKs 26, 28 und 58 auf + oC/2 oder - «ζ/2 (d. h. + 0,1 V oder - 0,1 V) gesetzt und die anderen beiden DAKs werden gemäß dem Flußplan von Fig. 2 überprüft. Die Überprüfung wird durch Ändern der Kombination der DAKs wiederholt. In dem Fall, daß die Widerstandswerte der Widerstände 62 und 64 doppelt so hoch sind wie der des Widerstandes 66, wird dasselbe Digitalsignal an den zweiten und dritten DAK 28 und 58 gegeben, so daß die Kombination aus dem zweiten und dritten DAK 28 und 58 als insgesamt zweiter DAK wirkt. Dann werden die DAKs entsprechend dem Flußplan von Fig. 2 überprüft. So können drei DAKs gleichzeitig überprüft werden.
TER MEER - MÜLLER · STEINMETI&TER - SOxW - Ö/Τ 121G 3330886
Mit anmeldegemäßen Prüfgeräten und einem anmeldegemäßen Prüfverfahren können also mehrere DAKs gleichzeitig ohne großen Aufwand überprüft werden. Besonders dann, wenn das die DAKs enthaltende elektronische Gerät einen Mikroprozessor aufweist, wie bei den vorstehenden Ausführungsformen, werden nur noch ein Widerstandsnetzwerk und ein Komparator zum Herstellen eines anmeldegemäßen Prüfgerätes benötigt. Für den Fall, daß die Ausgangsspannung vom Widerstandsnetzwerk als Schwellspannung für ein logisches Eingangssignal bei einem logischen Analysator oder dergleichen verwendet wird, können dieselben Schaltungen sowohl für den logischen Analysator wie auch für ein anmeldegemäßes Prüfgerät verwendet werden.
Abweichend von den vorstehend beschriebenen Ausführungsformen können die Widerstandswerte im Widerstandsnetzwerk auch von denen abweichen, wie sie an Hand der Fig. 1 und 3 beschrieben worden sind, so daß die erste und die zweite Vorgabespannung einander gleich sind. Selbst wenn mehr als drei DAKs vorhanden sind, kann ein Prüfgerät gemäß einer Ausführungsform von Fig. 3 oder Fig. 4 alle dadurch überprüfen, daß die Zahl der Anschlüsse des Analogschalters von Fig. j3 oder die Zahl von Widerständen im Widerstandsnetzwerk von Fig. 4 erhöht wird. Bei den beschriebenen Ausführungsformen dienen der Mikroprozessor und der ROM als Digitalsignalerzeuger. Es kann Jedoch auch eine Kombination aus einstellbaren Abwärts- und Aufwärtszählern oder ein Mustergenerator verwendet werden. Darüber hinaus kann der Ausgang des Komparators mit einer LED oder dergleichen zum Überwachen des Prüfergebnisses verbunden sein. Das Tor kann weggelassen werden und stattdessen ein Komparator mit einem Freigabeanschluß vorhanden sein.

Claims (12)

  1. TER MEER-MÜLLER-STEINMEISTER
    PATENTANWÄLTE — EUROPEAN PATENT ATTORNEYS
    Dipl.-Chem. Dr. N. tar Meer Dipl.-Ing. H. Steinmeister 3Ä ΜΰΠ Artur-Ladebeck-Strasse «
    D-8OOO MÜNCHEN 22 D-48OO BIELEFELD 1
    Mü/J/ho
    S/T 121G 26. August 1983
    SONY/TEKTRONIX CORPORATION
    9-31 Kitashinagawa 5-chome
    Shinagawa-kU/ Tokyo 141, Japan
    Prüfgerät und Prüfverfahren für Digital/Analog-Wandler
    Priorität: 30. August 1982, Japan, Nr. 150598/82 (57-150598)
    PATENTANSPRÜCHE
    Prüfgerät zur gleichzeitigen Prüfung mehrerer Digital/ Analog-Wandler (D/A-Konverter) (26, 28; 58), gekennzeichnet durch
    - einen Digitalsignalerzeuger (38), der Digitalsignale an die D/A-Konverter gibt, die aufeinanderfolgend so geändert werden, daß sich die analogen Ausgangsspannungen der D/A-Konverter symmetrisch in bezug auf eine erste Vorgabespannung ändern,
    - ein Widerstandsnetzwerk (46) zur Verknüpfung der ana logen Ausgangsspannungen der D/A-Konverter und
    TER MEER . MÖLLER . STEIMM^TER _":-^ΟΟ;--S*T 121G 333Q886
    - einen Komparator (52) zum Vergleichen der Ausgangsspannung des Widerstansnetzwerkes mit einer zweiten Vorgabespannung, wobei das Ausgangssignal des !Comparators das Prüfergebnis für die D/A-Konverter bildet.
  2. 2. Prüfgerät nach Anspruch 1,dadurch gekennzeichnet , daß der Digitalsignalerzeuger ein Mikroprozessor (38) ist.
  3. 3. Prüfgerät nach Anspruch 1, dadurch g e -
    kennzeichnet, daß der Digitalsignalerzeuger ein Digitalmustergenerator ist.
  4. 4. Prüfgerät nach Anspruch 1, dadurch gekenn zeichnet , daß der Digitalsignalerzeuger einen setzbaren Aufwärtszähler und einen setzbaren Abwärtszähler aufweist.
  5. 5. Prüfgerät nach einem der Ansprüche 1 - 4, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (46) zwei in Reihe geschaltete Widerstände (48, 50) aufweist, deren andere Anschlüsse die Ausgangsspannungen von den mehreren D/A-Konvertern (26, 28) erhalten, und bei denen die gemeinsame Verbindung mit einem Eingang des !Comparators (52) verbunden ist.
  6. 6. Prüfgerät nach Anspruch 5,dadurch g e -
    kennzeichnet, daß die Widerstandswerte der beiden Widerstände (48, 50) einander gleich sind.
    TER MEER · MÜLLER
    ■ STEiNMEiSTTER : : I"'. . .""3P1^"- S/T
  7. 7. Prüfgerät nach Anspruch 5 oder 6, gekennzeichnet durch einen Analogschalter (βθ) zum wahlweisen Anlegen der analogen Ausgangsspannungen der mehreren D/A-Konverter {2.6, 28, 58) an das Wider-Standsnetzwerk (46) (Fig. 3)·
  8. 8. Diagnosegerät nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das Widerstandsnetzwerk (46) mehrere Widerstände (62, 64, 66) aufweist, deren eine Anschlüsse jeweils die analoge Ausgangsspannung von einem der mehreren D/A-Konverter (26, 28, 58) erhalten und die anderen Anschlüsse mit einem Eingang des Komparators (52) verbunden sind, (Fig. 4)
  9. 9. Prüfgerät nach einem der Ansprüche 1 bis 8, g e -
    kennzeichnet durch eine Auswerteinrichtung 08) zum Auswerten des Ausgangssignals des Komparators (52).
  10. 10. Prüfgerät nach einem der Ansprüche 1 bis 9> gekennzeichnet durch eine Anzeige- einrichtung (36) zum Anzeigen des Ausgangssignals des Komparators (52).
  11. 11, Verfahren zum Prüfen eines ersten und eines zweiten D/A-Konverters (26, 28), gekennzeichnet durch folgende Schritte:
    - Einstellen der analogen Ausgangsspannungen vom ersten (26) und zweiten (28) D/A-Konverter auf den Maximalwert bzw. den Minimalwert zuzüglich einem Vorgabewert (<K) und
    TER MEER · MÜLLER ■ STEINM£:I$TER ; ; >- SOK¥_"- «S/T 121G
    - Erniedrigen der analogen Ausgangsspannung des ersten D/A-Konverters um einen zweiten Vorgabewert und Erhöhen der analogen Ausgangsspannung des zweiten D/A-Konverters um den zweiten Vorgabewert, und - Vergleichen des Mittelwertes der Ausgangsspannungen der beiden D/A-Konverter mit einem dritten Vorgabewert bis die analoge Ausgangsspannung vom zweiten D/A-Konverter ihren Maximalwert erhält, wobei das Vergleichsergebnis das Prüfergebnis für die beiden Konverter darstellt.
  12. 12. Verfahren nach Anspruch 11, gekennzeichnet durch folgende Verfahrensschritte:
    - Einstellen der analogen Ausgangsspannungen des ersten (26) und des zweiten (28) D/A-Konverters auf den Maximalwert abzüglich des ersten Vorgabewertes (ot,) bzw. auf den Minimalwert,
    - Erniedrigen der analogen Ausgangsspannung des ersten D/A-Konverters um den zweiten Vorgabewert und Erhöhen der analogen Ausgangsspannung des zweiten D/A-Konverters um den zweiten Vorgabewert, und
    - Vergleichen des Mittelwertes der analogen Ausgangsspannungen vom ersten und zweiten D/A-Konverter mit dem dritten Vorgabewert bis die analoge Ausgangsspannung vom ersten D/A-Konverter ihren Minimalwert erreicht.
DE19833330886 1982-08-30 1983-08-26 Pruefgeraet und pruefverfahren fuer digital/analog-wandler Granted DE3330886A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57150598A JPS5940721A (ja) 1982-08-30 1982-08-30 デジタル・アナログ変換器用診断装置

Publications (2)

Publication Number Publication Date
DE3330886A1 true DE3330886A1 (de) 1984-03-01
DE3330886C2 DE3330886C2 (de) 1988-10-13

Family

ID=15500374

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833330886 Granted DE3330886A1 (de) 1982-08-30 1983-08-26 Pruefgeraet und pruefverfahren fuer digital/analog-wandler

Country Status (6)

Country Link
US (1) US4538266A (de)
JP (1) JPS5940721A (de)
CA (1) CA1191259A (de)
DE (1) DE3330886A1 (de)
FR (1) FR2532494B1 (de)
GB (1) GB2126442B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6116624A (ja) * 1984-06-06 1986-01-24 Fuji Facom Corp アナログ出力装置の試験方式
EP0268550B1 (de) * 1986-10-20 1991-12-11 GebràœDer Sulzer Aktiengesellschaft Fadenspannvorrichtung für Textilmaschine
US4766328A (en) * 1987-05-26 1988-08-23 System-General Corporation Programmable pulse generator
DE3916202A1 (de) * 1989-05-18 1990-11-22 Thomson Brandt Gmbh D/a-wandler mit hoher linearitaet
JPH07131347A (ja) * 1993-11-04 1995-05-19 Mitsubishi Electric Corp A/d変換器テスト回路及びd/a変換器テスト回路
KR100230427B1 (ko) * 1997-06-23 1999-11-15 윤종용 박막 트랜지스터용 액정표시장치 소스드라이버에서의 디코더 테스트방법 및 이를 이용한 디코더 테스트 제어장치
US6566857B1 (en) * 1999-12-20 2003-05-20 Intel Corporation Testing of digital-to-analog converters
US7398361B2 (en) * 2005-08-30 2008-07-08 P.A. Semi, Inc. Combined buffer for snoop, store merging, load miss, and writeback operations
WO2007122950A1 (ja) * 2006-03-23 2007-11-01 Matsushita Electric Industrial Co., Ltd. 半導体装置、半導体試験装置、及び半導体装置の試験方法
US20080086594A1 (en) * 2006-10-10 2008-04-10 P.A. Semi, Inc. Uncacheable load merging
RU2497182C2 (ru) * 2011-06-07 2013-10-27 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ тестопригодности реализации логических преобразователей
US9158691B2 (en) 2012-12-14 2015-10-13 Apple Inc. Cross dependency checking logic
KR102070728B1 (ko) * 2015-10-26 2020-01-29 가부시끼가이샤 도시바 전자 기기

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2605485B2 (de) * 1976-02-12 1980-05-29 Carl Schenck Ag, 6100 Darmstadt Verfahren zum relativen Einstellen der Drehachsen von in Serie zu bearbeitenden Werkstücken in einer Zentriermaschine
JPS5447410A (en) * 1977-09-21 1979-04-14 Oki Electric Ind Co Ltd Monitor system for pcm communication system
US4266292A (en) * 1978-11-20 1981-05-05 Wescom Switching, Inc. Method and apparatus for testing analog-to-digital and digital-to-analog code converters
US4229703A (en) * 1979-02-12 1980-10-21 Varian Associates, Inc. Zero reference and offset compensation circuit

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
BERG, Arthur: A/d and d/a converter testing. In: Electronic Design 7, April 1, 1974, S.64-69 *

Also Published As

Publication number Publication date
GB8310626D0 (en) 1983-05-25
FR2532494A1 (fr) 1984-03-02
CA1191259A (en) 1985-07-30
US4538266A (en) 1985-08-27
GB2126442B (en) 1986-03-05
FR2532494B1 (fr) 1988-04-15
DE3330886C2 (de) 1988-10-13
JPS5940721A (ja) 1984-03-06
GB2126442A (en) 1984-03-21
JPS6350890B2 (de) 1988-10-12

Similar Documents

Publication Publication Date Title
DE2023741C3 (de) Testeinrichtung für komplexe elektronische Logikbaugruppen
DE60320049T2 (de) Verfahren zur Kompensierung von Testsignalverschlechterung aufgrund von DUT-Fehlern
DE3330886A1 (de) Pruefgeraet und pruefverfahren fuer digital/analog-wandler
CH622916A5 (de)
DE3201297C2 (de)
DE102007005751A1 (de) Prüfvorrichtung und Prüfverfahren
DE2256135B2 (de) Verfahren und Anordnung zum Prüfen von monolithisch integrierten Halbleiterschaltungen
DE2702624A1 (de) Verfahren und vorrichtung zur erzeugung einer naturgetreuen digitaldarstellung von amplitudenaenderungen eines analogsignales
DE3836813C2 (de)
DE4344294C2 (de) Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens
DE3304280C2 (de)
DE3804175C2 (de)
DE2121330A1 (de) Verfahren und Schaltungsanordnung zum Prüfen elektronischer digital arbeitender Geräte und ihre Bauteile
DE3727549A1 (de) Stoerungsdiagnosesystem fuer elektronische vorrichtungen in kraftfahrzeugen
DE3019473C2 (de) Logikanalysator
DE1929850A1 (de) Schaltungspruefeinrichtung
DE3422287A1 (de) Pruefanordnung fuer digitalschaltungen
DE2333194A1 (de) Einbaumessgeraet fuer elektronische anlagen
DE3230208C2 (de)
DE2606669C2 (de) Verfahren zum Testen digitaler Systeme und Vorrichtung zur Durchführung des Verfahrens
DE19860465A1 (de) Verfahren und Vorrichtung zur Kodierung der Adressen von baugleichen Funktionseinheiten
DE2551981C3 (de) Prüfanordnung für eine Datenausgabeeinrichtung
DE102017121910B4 (de) Ressourceneffizientes Verfahren zur Bewertung der Funktionstüchtigkeit eines Analog-zu-Digital-Wandlers
DE4210108C1 (de)
EP4361657A1 (de) Verfahren zur isolationsprüfung von elektrischen netzwerken eines kabelbaums

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee