DE4344294C2 - Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens - Google Patents

Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens

Info

Publication number
DE4344294C2
DE4344294C2 DE4344294A DE4344294A DE4344294C2 DE 4344294 C2 DE4344294 C2 DE 4344294C2 DE 4344294 A DE4344294 A DE 4344294A DE 4344294 A DE4344294 A DE 4344294A DE 4344294 C2 DE4344294 C2 DE 4344294C2
Authority
DE
Germany
Prior art keywords
decision
signal
defect
circuit
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4344294A
Other languages
English (en)
Other versions
DE4344294A1 (de
Inventor
Eisaku Yamashita
Ryuuji Omura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE4344294A1 publication Critical patent/DE4344294A1/de
Application granted granted Critical
Publication of DE4344294C2 publication Critical patent/DE4344294C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31937Timing aspects, e.g. measuring propagation delay
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/3193Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
    • G01R31/31935Storing data, e.g. failure memory

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

Diese Erfindung bezieht sich auf ein Verfahren zum Prüfen der Funktion einer integrierten Schaltung und auf eine Vorrichtung zum Durchführen des Verfahrens.
Fig. 8 zeigt ein Diagramm, das eine interne Entscheidungs­ schaltung einer als bekannt vorausgesetzten Funktionstest- Vorrichtung zum Testen der Funktion einer integrierten Schaltung veranschaulicht. In Fig. 8 bezeichnet 9 eine in­ tegrierte Schaltung, deren Funktion im Funktionstest gete­ stet werden soll. Dabei wird die integrierte Schaltung 9 für den Funktionstest mittels eines Testkontaktstifts 14 elektrisch mit der internen Entscheidungsschaltung verbun­ den. Fig. 6 ist ein Blockdiagramm der integrierten Schal­ tung 9.
Der Aufbau der Entscheidungsschaltung der bekannten Funkti­ onstest-Vorrichtung wird nun beschrieben. Diese umfaßt eine Bezugssignal-Erzeugungseinheit 1 zum Erzeugen eines Bezugs­ signals (nachstehend als "DO" bezeichnet), eine Startsi­ gnal-Erzeugungsschaltung 2 (nachstehend als "SETZEN- Erzeugungsschaltung" bezeichnet) zum Erzeugen eines Start­ signals (nachstehend als "SETZEN" bezeichnet), eine Endsi­ gnal-Erzeugungsschaltung 3 (nachstehend als "RÜCKSETZEN- Erzeugungsschaltung" bezeichnet) zum Erzeugen eines Endsi­ gnals (nachstehend als "RÜCKSETZEN" bezeichnet) und ein RS- Flip-Flop 4 zum Erzeugen eines Bereichssignals (nachstehend als "WIND" bezeichnet), das einen auf dem von der SETZEN- Erzeugungsschaltung 2 erzeugten Startsignal SETZEN und dem von der RÜCKSETZEN-Erzeugungsschaltung 3 erzeugten Endsi­ gnal RÜCKSETZEN basierenden Zeitbereich anzeigt.
Die Entscheidungsschaltung der Testvorrichtung umfaßt wei­ terhin einen Testmusterspeicher 5 zum Speichern von Testmu­ sterdaten (nachstehend als "DATEN" bezeichnet), um zwischen einer Entscheidung bei hohem Pegel oder niedrigem Pegel umschalten zu können, und ein D-Flip-Flop 6 zum Erzeugen eines Signals (nachstehend als "SDATEN" bezeichnet) durch Speichern der von dem Testmusterspeicher übertragenen Test­ musterdaten DATEN mittels des Startsignals SETZEN der SET­ ZEN-Erzeugungsschaltung 2. Die Entscheidungsschaltung der Testvorrichtung umfaßt außerdem ein UND-Gatter 7 zum Erzeu­ gen eines logischen Produktsignals (nachstehend als "HWIND" bezeichnet), welches das logische Produkt des vom RS-Flip- Flop 4 gelieferten Bereichssignals WIND und des vom D-Flip- Flop 6 gelieferten Signals SDATEN anzeigt. Zudem umfaßt die Entscheidungsschaltung ein weiteres UND-Gatter 8 zum Erzeu­ gen eines logischen Produktsignals (nachstehend als "NWIND" bezeichnet), welches das logische Produkt des Bereichs­ signals WIND und eines inversen Signals SDATEN von SDATEN anzeigt.
Bezugszeichen 10 kennzeichnet eine Hochpegel- Vergleichsspannungs-Erzeugungsschaltung zum Empfangen von vorhergesagten Hochpegel-Vergleichsspannungsdaten, die von einer Steuerschaltung 19 übertragen werden, welche die Funktionstestvorrichtung steuert, und zum Liefern einer den Daten der Steuerschaltung 19 entsprechenden Hochpegel- Vergleichsspannung. Bezugszeichen 11 kennzeichnet eine Po­ tentialvergleichsschaltung zum Erzeugen eines Hochpegel- Vergleichssignals (nachstehend als "HCOM" bezeichnet). Dazu wird ein Potential einer Ausgangsspannung (nachstehend als "DAUS" bezeichnet), die von der zu testenden integrierten Schaltung 9 geliefert wird, mit dem Potential der Hochpe­ gel-Vergleichsspannung verglichen.
Bezugszeichen 12 kennzeichnet eine Niedrigpegel- Vergleichsspannungs-Erzeugungsschaltung zum Empfangen von vorhergesagten Niedrigpegel-Vergleichsspannungsdaten, die von der Steuerschaltung 19 übertragen werden, und zum Lie­ fern einer den von der Steuerschaltung 19 übertragenen Da­ ten entsprechenden Niedrigpegel-Vergleichsspannung. 13 be­ zeichnet eine Potentialvergleichsschaltung zum Erzeugen eines Niedrigpegel-Vergleichssignals (nachstehend als "NCOM" bezeichnet). Dazu wird das Potential der Ausgangs­ spannung DAUS der zu testenden integrierten Schaltung 9 mit dem Potential der Niedrigpegel-Vergleichsspannung vergli­ chen.
15 bezeichnet ein UND-Gatter zum Erzeugen eines Hochpegel- Defektsignals (nachstehend als "HERR 1" bezeichnet), wel­ ches das logische Produkt des von der Potentialvergleichs­ schaltung 11 gelieferten Hochpegel-Vergleichssignals HCOM und des von dem UND-Gatter 7 gelieferten logischen Produkt­ signals HWIND ist.
16 bezeichnet ein UND-Gatter zum Erzeugen eines Niedrigpe­ gel-Defektsignals (nachstehend als "NERR 1" bezeichnet), welches das logische Produkt des von der Potentialver­ gleichsschaltung 13 gelieferten Niedrigpegel- Vergleichssignals NCOM und des von dem UND-Gatter 8 gelie­ ferten logischen Produktsignals NWIND ist.
17 bezeichnet eine Speicherschaltung zum Speichern des Hochpegel-Defektsignals HERR 1, 18 eine Speicherschaltung zum Speichern des Niedrigpegel-Defektsignals NERR 1. 20 bezeichnet eine Signalleitung zum Übertragen des von der Speicherschaltung 17 gespeicherten Hochpegel-Defektsignals HERR 1 zur Steuerschaltung 19. 21 bezeichnet ebenso eine Signalleitung zum Übertragen des durch die Speicherschal­ tung 18 gespeicherten Niedrigpegel-Defektsignals NERR 1 zur Steuerschaltung 19. 22 bezeichnet eine Signalleitung zum Übertragen von seitens der Steuerschaltung 19 gelieferten Setzdaten zur SETZEN-Erzeugungsschaltung 2, zur RÜCKSETZEN- Erzeugungsschaltung 3, zum Testmusterspeicher 5 und zu den Vergleichsspannungserzeugungsschaltungen 10 und 12.
Die Funktion der Entscheidungsschaltung der bekannten, in Fig. 8 gezeigten Funktionstest-Vorrichtung wird nachstehend beschrieben.
Zunächst wird ein Initialisierungsvorgang beschrieben, der vor dem Funktionstest durchgeführt werden muß. Die Steuer­ schaltung 19 überträgt dazu über die Signalleitung 22 Daten des Startzeitpunkts zur SETZEN-Erzeugungsschaltung 2. Auf­ grund dieser Daten liefert das RS-Flip-Flop 4 das Bereichs­ signal WIND. Ferner überträgt die Steuerschaltung 19 Daten des Endzeitpunkts zur RÜCKSETZEN-Erzeugungsschaltung 4. Aufgrund dieser Daten beendet das RS-Flip-Flop 4 das Lie­ fern des Bereichsignals WIND. Weiter überträgt die Steuer­ schaltung 19 alle zum Funktionstest erforderlichen Testmu­ sterdaten DATEN zu dem Testmusterspeicher 5, überträgt die vorhergesagten Hochpegel-Vergleichsspannungsdaten zur Hoch­ pegel-Vergleichsspannungs-Erzeugungsschaltung 10 und über­ trägt die vorhergesagten Niedrigpegel- Vergleichsspannungsdaten zur Niedrigpegel- Vergleichsspannungs-Erzeugungsschaltung 12.
Nun wird nachstehend ein Ablauf während des Funktionstests beschrieben. Fig. 9 ist eine Impulsübersicht der Funktions- Ablaufsteuerung der Entscheidungsschaltung der Funktion­ stestvorrichtung. Die SETZEN-Erzeugungsschaltung 2 empfängt das Bezugssignal DO von der Bezugssignal-Erzeugungseinheit 1, verzögert das Bezugssignal DO um ein den von der Steuer­ schaltung 19 übertragenen Daten des Startzeitpunkts ent­ sprechendes Zeitintervall und erzeugt das Startsignal SET­ ZEN. Die RÜCKSETZEN-Erzeugungsschaltung 3 empfängt das von der Bezugssignal-Erzeugungseinheit 1 gelieferte Bezugs­ signal DO, verzögert das Bezugssignal DO um ein den von der Steuerschaltung 19 übertragenen Daten des Endzeitpunkts entsprechendes Zeitintervall und liefert das Endsignal RÜCKSETZEN. Das RS-Flip-Flop 4 empfängt die Signale SETZEN und RÜCKSETZEN und erzeugt dementsprechend das Bereichs­ signal WIND. Das Startsignal SETZEN dient als Setz-Eingabe für das RS-Flip-Flop 4 und das Endsignal RÜCKSETZEN dient als Rücksetz-Eingabe für das RS-Flip-Flop 4. Das heißt, wie in Fig. 9 gezeigt weist das Bereichssignal WIND während eines Zeitraums von der Anstiegszeit des Signals SETZEN bis zur Anstiegszeit des Signals RÜCKSETZEN hohen Pegel auf.
Der Testmusterspeicher 5 triggert das Bezugssignal DO, um aufeinanderfolgend die Testmusterdaten DATEN zuzuführen. Das D-Flip-Flop 6 empfängt die Testmusterdaten DATEN, die vom Testmusterspeicher 5 übertragen werden, und das Start­ signal SETZEN, um das Signal SDATEN zu liefern. Die Testmu­ sterdaten DATEN sind eine Dateneingabe und das Zeitpunktsi­ gnal SETZEN ist eine Takteingabe. Deshalb wird das Signal SDATEN mittels Speichern der Testmusterdaten DATEN zur An­ stiegszeit des Zeitpunktsignals SETZEN erzeugt. Mithin ver­ bleibt das Signal SDATEN bzw. dessen Information auch über den Bereichsignalzeitraum bis zur Anstiegszeit des nächsten SETZEN-Signals.
Wenn wie im N-ten Zeitabschnitt in Fig. 9 gezeigt der Pegel des Bereichssignals WIND hoch ist, während der Pegel von SDATEN hoch ist, empfängt das UND-Gatter 7 das Bereichs­ signal WIND und gibt das logische Produktsignal HWIND auf einem hohen Pegel aus. Daher wird in dem Zeitabschnitt mit hohem Pegel des logischen Produktsignals HWIND eine Hochpe­ gel-Entscheidung durchgeführt. Wenn der Pegel des Bereichs­ signals WIND während des Zeitabschnitts hoch ist, in dem der Pegel von SDATEN niedrig ist, wie im N + 1-ten Zeitab­ schnitt in Fig. 9 gezeigt, empfängt das UND-Gatter 8 das Bereichssignal WIND und gibt das logische Produktsignal NWIND auf hohem Pegel aus. Deshalb erfolgt eine Niedrigpe­ gel-Entscheidung in dem Zeitabschnitt, in dem der Pegel des logischen Produktsignals NWIND hoch ist.
Die Auswertung des Funktionstests erfolgt derart, daß eine Defekt-Niedrigpegel-Entscheidung erfolgt, wenn das Potenti­ al der Ausgangsspannung DAUS von der integrierten Schaltung 9 höher als die Hochpegel-Vergleichsspannung im Hochpegel- Entscheidungs-Zeitabschnitt wird. Dagegen erfolgt eine Niedrigpegel-Defekt-Entscheidung, wenn das Potential der Ausgangsspannung DAUS der integrierten Schaltung 9 niedri­ ger als die Niedrigpegel-Vergleichsspannung im Niedrigpe­ gel-Entscheidungs-Zeitabschnitt wird. Die Vergleichsspan­ nungs-Erzeugungsschaltung 10 erzeugt eine Hochpegel- Vergleichsspannung entsprechend den vorhergesagten Hochpe­ gel-Vergleichsspannungsdaten, die von der Steuerschaltung 19 geliefert werden. Die Potentialvergleichsschaltung 11 liefert das Vergleichssignal HCOM durch Vergleichen der an einem positiven Vergleichsanschluß angelegten Hochpegel- Vergleichsspannung und der an einem negativem Vergleichsan­ schluß angelegten Ausgangsspannung DAUS von der integrier­ ten Schaltung 9. Der Pegel des Vergleichssignals HCOM ist hoch, wenn das Potential der Ausgangsspannung DAUS höher ist als das der Hochpegel-Vergleichsspannung. Im entgegen­ gesetzten Fall ist der Pegel des Vergleichssignals HCOM niedrig.
Das UND-Gatter 15 empfängt das vom UND-Gatter 7 übertragene logische Produktsignal HWIND sowie das Vergleichssignal HCOM und erzeugt das Signal HERR 1. Wie im N-ten Zeitab­ schnitt in Fig. 9 gezeigt ist, überträgt das UND-Gatter 15 das Hochpegel-Defektsignal HERR 1, wenn das Vergleichs­ signal HCOM und das logische Produktsignal HWIND hohen Pe­ gel aufweisen. Mithin zeigt das UND-Gatter 15 an, daß wäh­ rend des Hochpegel-Entscheidungs-Zeitabschnitts eine Hoch­ pegel-Defekt-Entscheidung getroffen wurde. Dabei wird die Entscheidung anhand des Vergleichs durch die Potentialver­ gleichsschaltung 11 mit der Hochpegel-Vergleichsspannung getroffen. Die Speicherschaltung 17 speichert HERR 1, um der Steuerschaltung 19 über die Signalleitung 20 anzuzei­ gen, daß die Hochpegel-Defekt-Entscheidung getroffen wurde.
Die Spannungserzeugungsschaltung 12 erzeugt die Niedrigpe­ gel-Vergleichsspannung, die den von der Steuerschaltung 19 übertragenen Niedrigpegel-Vergleichsspannungsdaten ent­ spricht. Die Potentialvergleichsschaltung 13 empfängt die Ausgangsspannung DAUS der integrierten Schaltung 9 an ihrem positiven Vergleichsanschluß und die Niedrigpegel- Vergleichsspannung an ihrem negativen Vergleichsanschluß. Sie vergleicht die Niedrigpegel-Vergleichsspannung mit der Ausgangsspannung DAUS der integrierten Schaltung 9, um das Vergleichssignal NCOM abzugeben. Der Pegel des Vergleichs­ signals NCOM ist hoch, wenn die Ausgangsspannung DAUS von der integrierten Schaltung 9 niedriger als die Niedrigpe­ gel-Vergleichsspannung ist. Andernfalls ist der Pegel des Vergleichssignals NCOM niedrig.
Mithin überträgt das UND-Gatter 16 das Niedrigpegel- Defektsignal NERR 1, wenn der Pegel des Vergleichssignals NCOM und der Pegel des logische Produktsignals NWIND hoch sind, wie im N + 1-ten Zeitabschnitt in Fig. 9 gezeigt ist. Das heißt, das UND-Gatter 16 zeigt an, ob während des Nied­ rigpegel-Entscheidungs-Zeitabschnitts eine Niedrigpegel- Defekt-Entscheidung getroffen wurde. Dabei wird die Ent­ scheidung anhand des Vergleichs mit der Niedrigpegelspan­ nung durch die Potentialvergleichsschaltung 13 getroffen. Die Speicherschaltung 18 speichert NERR 1, um der Steuer­ schaltung 19 über die Signalleitung 21 anzuzeigen, daß die Defekt-Niedrigpegel-Entscheidung getroffen wurde.
Mithin ist die Steuerschaltung 19 in der Lage, anhand der in den Speicherschaltungen gespeicherten Information das Ergebnis des Funktionstests der integrierten Schaltung 9 zu erkennen. Diese repräsentiert die Hochpegel-Defekt- Entscheidung bzw. die Niedrigpegel-Defekt-Entscheidung.
Wenn das Signal RÜCKSETZEN wie in Fig. 10 gezeigt einen Zeitabschnitt überschreitet, wird das zur Anstiegszeit des Entscheidungs-Startsignals SETZEN im N-ten Zeitabschnitt gesetzte Signal SDATEN bis zur Anstiegszeit des Entschei­ dungs-Startsignals SETZEN im N + 1-ten Zeitabschnitt gehal­ ten. Da Bereichssignal WIND hat vom Anstiegszeitpunkt des Startsignals SETZEN im N-ten Zeitabschnitt bis zum An­ stiegszeitpunkt des Endsignals RÜCKSETZEN im N + 1-ten Zeit­ abschnitt hohen Pegel. Das UND-Gatter 7 überträgt das zwei Zeitabschnitte überschreitende logische Produktsignal HWIND entsprechend dem Signal SDATEN und dem Bereichssignal WIND. Somit kann die Entscheidungsschaltung der Funktionstestvor­ richtung eine zwei Zeitabschnitte überschreitende Hochpe­ gel-Entscheidung vornehmen. Auf ähnliche Weise überträgt das UND-Gatter 8 das zwei Zeitabschnitte überschreitende logische Produktsignal NWIND (vom N + 1-ten Zeitabschnitt zum N + 2-ten Zeitabschnitt). Deshalb ist die Entscheidungsschal­ tung der Funktionstestvorrichtung in der Lage, auch auf einen zwei Zeitabschnitte überschreitenden Niedrigpegel zu entscheiden.
Im Verlauf weiterer Absenkung des Potentials integrierter Schaltungen wurden Versuche durchgeführt, die elektrischen Eigenschaften integrierter Schaltungen auch bei niedrigen Spannungspegeln zu erfassen. Dabei wurden Spannungen mit niedrigem Potential an den Anschluß für die Versorgungs­ spannung Vcc der integrierten Schaltung 9 angelegt. Jedoch bewirkt eine Veränderung der Versorgungsspannung Vcc auf­ grund der elektrischen Eigenschaften der integrierten Schaltung 9 auch eine Veränderung des Ausgabezeitpunkts der Ausgabedaten DAUS von der integrierten Schaltung 9, wie dieses in Fig. 7 gezeigt ist. Das heißt, der Ausgabezeit­ punkt für die Ausgangsspannung DAUS ist um ΔT verzögert, wenn die Versorgungsspannung Vcc niedrig ist (verglichen mit einem Fall in dem die Versorgungsspannung hoch ist).
Bei der bekannten Entscheidungsschaltung zum Durchführen des vorstehend beschriebenen Funktionstests entsteht dann das Problem, daß die entsprechenden Daten für die SETZEN- Erzeugungsschaltung 2 und für die RÜCKSETZEN- Erzeugungsschaltung 3 verändert werden müssen. Und zwar entsprechend den Veränderungen des Ausgabezeitpunkts der Ausgabedaten DAUS von der integrierten Schaltung 9 für die zwei Fälle, in denen der Funktionstest bei einer hohen Ver­ sorgungsspannung Vcc und bei einer niedrigen Versorgungs­ spannung durchgeführt wird.
Ausgabedaten sind als DAUS 1 definiert, wenn der Funktion­ stest bei einer hohen Versorgungsspannung Vcc für die zu testende integrierte Schaltung 9 durchgeführt wird, wie im N-ten Zeitabschnitt in Fig. 11 gezeigt ist. In diesem Fall ist in dem Hochpegel-Entscheidungsbereich, in dem der Pegel von HWIND hoch ist, das Hochpegel-Vergleichssignal HCOM niedrig. Daher ergibt der durch die Potentialvergleichs­ schaltung 11 durchgeführte Hochpegel-Spannungsvergleich, daß die Ausgangsspannung DAUS 1 der zu testenden integrier­ ten Schaltung 9 die Hochpegel-Vergleichsspannung nicht überschreitet. Mithin wird kein Hochpegel-Defektsignal HERR 1 übertragen und deshalb wird auch eine Hochpegel-Defekt- Entscheidung nicht getroffen.
Wenn jedoch beim Funktionstest eine niedrige Spannung als Versorgungsspannung Vcc angelegt wird, wird die Ausgangs­ spannung DAUS II der zu testenden integrierten Schaltung 9 um ΔTII verzögert, wie in Fig. 11 gezeigt. Dadurch verzö­ gert bzw. verschiebt sich der Zeitbereich, in dem der Pegel von HCOM hoch ist und fällt somit zwangsläufig in den Hoch­ pegel-Entscheidungsbereich, in dem der Pegel des Hochpegel- Vergleichssignals HCOM hoch ist. Somit wird in diesem Zeit­ bereich HERR 1 mit einem hohen Pegel übertragen, wie dieses durch die gestrichelte Linie verdeutlicht ist, und deshalb kann fälschlich eine Hochpegel-Defekt-Entscheidung getrof­ fen werden.
Wenn der Funktionstest durchgeführt wird, während eine hohe Versorgungsspannung Vcc anliegt, weist in dem Niedrigpegel- Entscheidungsbereich das Signal NCOM keinen hohen Pegel auf, wie im N + 1-ten Zeitabschnitt in Fig. 11 gezeigt. Daher wird das Signal NERR 1 nicht mit hohem Pegel übertragen und eine Niedrigpegel-Defekt-Entscheidung nicht getroffen. Bei einer niedrigen Versorgungsspannung Vcc wird jedoch die Ausgangsspannung DAUS II von der integrierten Schaltung 9 unerwünscht um ΔTII verzögert. In diesem Fall liegt auch in dem Niedrigpegel-Entscheidungsbereich ein hoher Pegel NCOM an. Mithin tritt, wie durch eine gestrichelte Linie ver­ deutlicht, ein hoher Pegel von HERR 1 in dem vorstehenden Zeitbereich auf und fälschlich wird eine Niedrigpegel- Defekt-Entscheidung getroffen.
Die EP 0 046 404 B1 offenbart eine Vorrichtung zum dynami­ schen Prüfen von elektronischen digitalen Schaltungselemen­ ten in einer Schaltung. Dabei werden die Elemente mit Ener­ gie versorgt und sind aktiv. Diese Vorrichtung enthält eine Einrichtung zum Ermöglichen einer Verbindung zwischen zu­ mindest den aktiven Anschlüssen des zu prüfenden Elements sowie der Vorrichtung und zum nachfolgenden Empfangen von jeweiligen, während des üblichen Betriebs der mit dem zu prüfenden Element verbundenen Schaltung erzeugten elektri­ schen Signalen von den aktiven Anschlüssen. Zudem ist ein Archiv vorhanden, das eine Vielzahl von digitalen elektro­ nischen Bezugselementen enthält. Die Bezugselemente ent­ sprechend dabei jeweils einem zu prüfenden Element und wei­ sen auch den jeweiligen Anschlüssen des zu prüfenden Ele­ ments entsprechende Anschlüsse auf. Zudem ist eine Einrich­ tung zum Auswählen eines aus der Vielzahl der digitalen Bezugselemente vorgesehen, das dem zu prüfenden Element entspricht. Außerdem ist eine Signalvergleichseinrichtung vorhanden, die elektrische Signale an den aktiven Anschlüs­ sen des zu prüfenden Elements während des üblichen Betriebs mit entsprechenden Signalen an den entsprechenden Anschlüs­ sen des ausgewählten Bezugselements vergleicht und eine Fehleranzeige erzeugt, wenn sich aufgrund des Vergleichs ein Fehler ergibt.
Weiter ist aus der US 4 092 589 eine Hochgeschwindig­ keits-Prüfschaltung bekannt. Dabei können bei einem An­ schluß einer elektronischen Einrichtung mit vielen An­ schlüssen wie beispielsweise einer integrierten Schaltung Prüfanregungssignale mit einer Frequenz bis 30 MHz zuge­ führt und aufgrund der angelegten Prüfanregungssignale er­ zeugte Ausgangssignale empfangen und verglichen werden.
Zudem offenbart die DE 33 37 906 A1 ein Verfahren zum Prüfen von elektronischen Digitalschaltungen, ebenfalls um Fehl­ funktionen zu erfassen. Gemäß diesem Verfahren wird eine Spannung während verschiedener Funktionszyklen zu verschie­ denen Zeitpunkten geändert. Die Art oder der Zeitpunkt des Auftretens einer Fehlfunktion in Bezug auf einen der ver­ schiedenen Zeitpunkte dient zur Lokalisierung von Funkti­ onsfehlern innerhalb der Digitalschaltung.
Mithin sind auch aus diesen Druckschriften verschiedene Verfahren und zugehörige Vorrichtungen zum Durchführen der Verfahren zum Prüfen der Funktion einer integrierten Schal­ tung bekannt, bei denen Ausgabedaten der zu prüfenden Schaltung jeweils mit Vergleichsdaten verglichen werden.
Jedoch besteht bei diesen bekannten Verfahren und den zuge­ hörigen Vorrichtungen ebenfalls das Problem, daß eine Ver­ änderung der Versorgungsspannung auch eine Verschiebung des Ausgabezeitpunkts der Daten der integrierten Schaltung zur Folge hat. Dadurch werden die Ausgabedaten bezüglich der Vergleichsdaten verschoben und es wird möglicherweise fälschlich auf Fehlfunktion erkannt.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfah­ ren zum Prüfen der Funktion einer integrierten Schaltung und eine Vorrichtung zum Durchführen des Verfahrens zu schaffen, bei dem bzw. der derartige Fehler aufgrund von Änderungen der Versorgungsspannung vermieden sind.
Diese Aufgabe wird durch ein Verfahren bzw. eine Vor­ richtung zum Testen der Funktion einer integrierten Schal­ tung gemäß den Patentansprüchen gelöst.
Die Erfindung wird nachstehend anhand eines Ausführungsbei­ spiels unter Bezugnahme auf die Zeichnung näher beschrie­ ben. Es zeigen:
Fig. 1 einen Schaltplan zur Veranschaulichung eines Aus­ führungsbeispiel der vorliegenden Erfindung;
Fig. 2 eine Impulsübersicht einer Hochpegel- Entscheidungsfunktion gemäß dem Ausführungsbei­ spiel;
Fig. 3 eine Impulsübersicht einer Niedrigpegel- Entscheidungsfunktion gemäß dem Ausführungsbei­ spiel;
Fig. 4 eine Impulsübersicht einer Hochpegel- Entscheidungsfunktion gemäß dem Ausführungsbei­ spiel, die mit einer niedrigen Spannung durchge­ führt ist;
Fig. 5 eine Impulsübersicht einer Hochpegel- Entscheidungsfunktion gemäß dem Ausführungsbei­ spiel, die mit einer niedrigeren Spannung durchge­ führt wird;
Fig. 6 ein Blockdiagramm, das eine zu testende integrierte Schaltung veranschaulicht;
Fig. 7 eine Impulsübersicht, welche die aufgrund der Ver­ änderung in der Versorgungsspannung auftretende Veränderung im Ausgabezeitpunkt der integrierten Schaltung veranschaulicht;
Fig. 8 einen Schaltplan, der eine bekannte Funktionstest­ vorrichtung zeigt;
Fig. 9 eine Impulsübersicht, welche die Entscheidungsfunk­ tion der bekannten Funktionstestvorrichtung veran­ schaulicht;
Fig. 10 eine Impulsübersicht, welche die Entscheidungsfunk­ tion der bekannten Funktionstestvorrichtung veran­ schaulicht; und
Fig. 11 eine Impulsübersicht, welche die Hochpegel- Entscheidungsfunktion gemäß der bekannten Funktion­ stestvorrichtung zeigt, die mit niedriger Spannung durchgeführt wird.
Fig. 1 ist ein Schaltplan, der ein Ausführungsbeispiel ei­ ner erfindungsgemäßen Funktionstestvorrichtung veranschau­ licht. Ähnlich der bekannten Vorrichtung wird die zu te­ stende integrierte Schaltung 9 mittels eines Testkontakt­ stifts 14 elektrisch mit der internen Entscheidungsschal­ tung der in Fig. 1 gezeigten Funktionstestvorrichtung ver­ bunden. Da die Elemente 1 bis 14 und 19 bis 22 denen der bekannten Funktionstestvorrichtung entsprechen, wurden die­ selben Bezugszeichen verwendet und deren Beschreibungen weggelassen.
Wie in Fig. 1 gezeigt, kennzeichnet das Bezugszeichen 23 ein UND-Gatter, welches das von der SETZEN- Erzeugungsschaltung 2, die als ein erster Zeitpunktsignal- Erzeugungsteil dient, gelieferte Entscheidungs-Startsignal SETZEN und das vom D-Flip-Flop 6 gelieferte Signal SDATEN empfängt und als logisches Produktsignal von SETZEN und SDATEN ein Hochpegel-Entscheidungs-Startsignal überträgt (nachstehend als "HSETZEN" bezeichnet). 24 bezeichnet ein UND-Gatter zum Übertragen eines Niedrigpegel-Entscheidungs- Startsignals (nachstehend als "NSETZEN" bezeichnet), das ein logisches Produktsignal des Signals SETZEN und eines inversen Signals SDATEN von SDATEN ist.
25 bezeichnet ein UND-Gatter, das die Ausgangsspannung DAUS der integrierten Schaltung 9, das von der Potentialver­ gleichsschaltung 11 übertragene inverse Signal HCOM des Hochpegel-Vergleichssignals HCOM und das vom UND-Gatter 7 übertragene Signal HWIND empfängt, um ein Hochpegel- Nichtdefekt-Entscheidungssignal (nachstehend als "HGO" be­ zeichnet) zu übertragen, welches das logische Produkt von HCOM und HWIND ist. 26 bezeichnet ein RS-Flip-Flop, das ein Entscheidungssignal-Übertragungsteil zum Übertragen eines Hochpegel-Entscheidungssignals (nachstehend als "HJUD" be­ zeichnet) in Übereinstimmung mit dem Hochpegel-Nichtdefekt- Entscheidungssignal HGO und dem vom UND-Gatter 23 übertra­ genen Hochpegel-Entscheidungs-Startsignal HSETZEN bildet.
27 bezeichnet ein D-Flip-Flop, welches das Hochpegel- Entscheidungssignal HJUD mit dem Entscheidungs-Endsignal RÜCKSETZEN speichert, das von der RÜCKSETZEN- Erzeugungsschaltung 3, die als ein zweiter Zeitpunktsignal- Erzeugungsteil dient, geliefert wird, um derart ein Hochpe­ gel-Defekt-Entscheidungssignal (nachstehend als "HERR 2" bezeichnet) zu übertragen. 28 bezeichnet eine Speicher­ schaltung, die HERR 2 speichert, um Defekt/Nichtdefekt- Entscheidungssignalinformation über die Signalleitung 20 zur Steuerschaltung 19 zu übertragen. Bezugszeichen 29 kennzeichnet ein UND-Gatter zum Übertragen eines Niedrigpe­ gel-Nichtdefekt-Entscheidungssignals (nachstehend als "NGO" bezeichnet), welches das logische Produkt eines inversen Signals NCOM des von der Potentialvergleichsschaltung 13 übertragenen Niedrigpegel-Vergleichssignals NCOM und des vom UND-Gatter 8 übertragenen logischen Produktsignals NWIND ist.
30 bezeichnet ein RS-Flip-Flop zum Übertragen eines Nied­ rigpegel-Entscheidungssignals (nachstehend als "INJUD" be­ zeichnet) in Übereinstimmung mit dem Niedrigpegel- Nichtdefekt-Entscheidungssignal NGO und dem vom UND-Gatter 24 übertragenen logischen Produktsignal NSETZEN. 31 be­ zeichnet ein D-Flip-Flop, welches das Niedrigpegel- Entscheidungssignal NJUD mit dem von der RÜCKSETZEN- Erzeugungsschaltung 3 übertragenen Entscheidungs-Endsignal RÜCKSETZEN speichert, um ein Niedrigpegel-Defekt- Entscheidungssignal (nachstehend als "NERR 2" bezeichnet) zu übertragen.
32 bezeichnet eine Speicherschaltung, die das Niedrigpegel- Defekt-Entscheidungssignal NERR 2 speichert, um Nichtde­ fekt/Defekt-Entscheidungsinformation über die Signalleitung 21 zur Steuerschaltung 19 zu übertragen. Die UND-Gatter 7 und 8, die Spannungserzeugungsschaltungen 10 und 12, die Potentialvergleichsschaltungen 11 und 13 und die UND-Gatter 25 und 29 bilden einen Spannungsvergleichs- und Entschei­ dungsteil, der die Ausgangsspannung DAUS der integrierten Schaltung 9 mit den vorhergesagten Spannungsdaten ver­ gleicht, um eine Entscheidung für jeden der hohen und nied­ rigen Pegel in Übereinstimmung mit den Testmusterdaten zu treffen. Dadurch wird das Hochpegel-Nichtdefekt- Entscheidungssignal HGO und das Niedrigpegel-Nichtdefekt- Entscheidungssignal NGO in den Zeitbereich übertragen, in dem die Ausgangsspannung DAUS und die vorhergesagten Span­ nungsdaten miteinander übereinstimmen. Die UND-Gatter 23 und 34 und die RS-Flip-Flop 26 und 30 bilden einen Ent­ scheidungssignal-Übertragungsteil zum Übertragen des Hoch­ pegel-Entscheidungssignals HJUD und des Niedrigpegel- Entscheidungssignals NJUD für jeden der niedrigen und hohen Pegel in Übereinstimmung mit den Testmusterdaten. Die D- Flip-Flop 27 und 31 und die Speicherschaltungen 28 und 32 bilden einen Entscheidungsinformation-Übertragungsteil zum Übertragen von Nichtdefekt/Defekt-Entscheidungsinformation.
Die Funktion des in Fig. 1 gezeigten Ausführungsbeispiel der vorliegenden Erfindung wird nachstehend beschrieben.
Zuerst wird der vorstehend bereits beschriebene Funktion­ stest ähnlich der bekannten Funktionstestvorrichtung durch­ geführt. Eine neuerliche Beschreibung ist weggelassen. Ähn­ lich dem bekannten Funktionstest erzeugt die SETZEN- Erzeugungsschaltung 2 das Entscheidungs-Startsignal SETZEN und die RÜCKSETZEN-Erzeugungsschaltung 3 das Entscheidungs- Endsignal RÜCKSETZEN. Das D-Flip-Flop 6 liefert zur An­ stiegszeit des Entscheidungs-Startsignals SETZEN das Signal SDATEN, das durch Speichern der vom Testmusterspeicher 5 gelieferten Testmusterdaten DATEN erzeugt wird. Das D-Flip- Flop 6 und der Testmusterspeicher 5 bilden einen Testmu­ ster-Übertragungsteil.
Das UND-Gatter 7 empfängt das Signal SDATEN und das vom RS- Flip-Flop 4 gelieferte Bereichssignal WIND und erzeugt das logische Produktsignal HWIND, das den Hochpegel- Entscheidungszeitbereich anzeigt. Das UND-Gatter 8 empfängt das inverse Signal SDATEN von SDATEN und das Bereichs­ signal WIND und überträgt das logische Produktsignal NWIND. Die Potentialvergleichsschaltung 11 empfängt an einem posi­ tiven Vergleichsanschluß die Hochpegel-Vergleichsspannung, die von der Spannungserzeugungsschaltung 10 gemäß den von der Steuerschaltung 19 gelieferten vorhergesagten Hochpe­ gel-Vergleichsspannungsdaten erzeugt ist, und empfängt an einem negativen Vergleichsanschluß die Ausgangsspannung DAUS der integrierten Schaltung 9, um das Potential der Hochpegel-Vergleichsspannung und das der Ausgangsspannung DAUS der integrierten Schaltung 9 zu vergleichen und das Vergleichssignal HCOM zu erzeugen.
Die Potentialvergleichsschaltung 13 empfängt an einem posi­ tiven Anschluß die Ausgangsspannung DAUS der integrierten Schaltung 9 und an einem negativen Anschluß die Niedrigpe­ gel-Vergleichsspannung, die durch die Vergleichsspannungs- Erzeugungsschaltung 12 gemäß den von der Steuerschaltung 19 gelieferten vorhergesagten Niedrigpegel- Vergleichsspannungsdaten erzeugt ist, um das Potential von DAUS und das der Niedrigpegel-Vergleichsspannung zu ver­ gleichen und das Vergleichssignal NCOM zu erzeugen.
Die Hochpegel-Entscheidung wird wie folgt durchgeführt. Fig. 2 ist eine Impulsübersicht, die beispielhaft den Funk­ tionsablauf bei der Hochpegel-Entscheidung veranschaulicht. In einem in Fig. 2 gezeigten Fall ist der Pegel von SETZEN und der Pegel von SDATEN hoch, das durch das Speichern der Testmusterdaten DATEN zur Anstiegszeit des Entscheidungs- Startzeitpunktsignals SETZEN erzeugt wird. Das UND-Gatter 23 erhält das Signal SETZEN, um das logische Produktsignal HSETZEN von SETZEN und SDATEN abzugeben.
Das UND-Gatter 25 empfängt das Signal HCOM, welches das inverse Signal des Vergleichssignals HCOM ist, und das von dem UND-Gatter 7 gelieferte Signal HWIND, um das Nichtde­ fekt-Entscheidungssignal HGO zu übertragen, welches das logische Produkt von HCOM und HWIND ist. Wenn die Pegel von HCOM und dem logischen Produktsignal HWIND hoch sind, wie im in Fig. 2 gezeigten N-ten Zeitabschnitt, überträgt das UND-Gatter 25 das Hochpegel-Nichtdefekt-Entscheidungssignal HGO. Wenn der Pegel von HCOM dann, wenn der Pegel des logi­ schen Produktsignals HWIND hoch ist, nicht hoch ist, wie im N + 1-ten Zeitabschnitt in Fig. 2 gezeigt, behält das UND- Gatter 25 den Niedrigpegel des Hochpegel-Nichtdefekt- Entscheidungssignals HGO bei.
Das RS-Flip-Flop 26 empfängt das von dem UND-Gatter 23 ge­ lieferte logische Produktsignal HSETZEN als Setz-Eingabe und empfängt das Nichtdefekt-Hochpegel-Entscheidungssignal HGO als Rücksetz-Eingabe, um das Hochpegel- Entscheidungssignal HJUD zu übertragen. Deshalb wird der Hochpegel des Hochpegel-Entscheidungssignals HJUD von dem Zeitpunkt, an dem das Hochpegel HSETZEN empfangen wird, bis zu dem Zeitpunkt beibehalten, an dem das Hochpegel- Nichtdefekt-Entscheidungssignal HGO empfangen wird.
Das D-Flip-Flop 27 empfängt das Hochpegel- Entscheidungssignal HJUD und das von der RÜCKSETZEN- Erzeugungsschaltung 3 gelieferte Entscheidungs-Endsignal RÜCKSETZEN, um das Hochpegel-Defekt-Entscheidungssignal HERR 2 zu übertragen. Das Hochpegel-Entscheidungssignal HJUD dient als eine Dateneingabe für das D-Flip-Flop 27 und das Entscheidungs-Endsignal RÜCKSETZEN als eine Takteingabe für das D-Flip-Flop 27. Daher ist das Hochpegel-Defekt- Entscheidungssignal HERR 2 ein Signal, das durch Speichern des Hochpegel-Entscheidungssignals HJUD zur Anstiegszeit von RÜCKSETZEN erzeugt wird. Wenn der Pegel von HJUD zu dem Zeitpunkt niedrig ist, zu dem der Pegel von RÜCKSETZEN hoch wird, dann überträgt das D-Flip-Flop 27 ein Niedrigpegel HERR 2, wie im N-ten Zeitabschnitt in Fig. 2 gezeigt. Das heißt, es wurde in dem Hochpegel-Entscheidungszeitabschnitt anhand des Hochpegel-Spannungsvergleichs, der durch die Potentialvergleichsschaltung 11 durchgeführt wird, eine Hochpegel-Nichtdefekt-Entscheidung getroffen.
Wenn der Pegel von HJUD zur Anstiegszeit von RÜCKSETZEN hoch ist, wie im N + 1-ten Zeitabschnitt gezeigt, überträgt das D-Flip-Flop 27 ein Hochpegel-Defektsignal HERR 2. Das heißt, während des Hochpegel-Entscheidungszeitabschnitt lag ein Nichtdefekt-Hochpegel aufgrund des Hochpegel- Spannungsvergleichs, der durch die Potential- Vergleichsschaltung 11 durchgeführt wurde, nicht vor. Mit­ hin wurde die Hochpegel-Defekt-Entscheidung getroffen. Die Speicherschaltung 28 speichert HERR 2, um der Steuerschal­ tung 19 über die Signalleitung 20 Information zu übertra­ gen, die das Ergebnis der Nichtdefekt/Defekt-Entscheidung anzeigt.
Die Niedrigpegel-Entscheidung wird wie folgt durchgeführt. Fig. 3 ist eine Impulsübersicht zur Funktion der Niedrigpe­ gel-Entscheidung. Wenn der Pegel des Entscheidungs- Startsignals SETZEN in dem Zeitabschnitt hoch ist, in dem der Pegel von SDATEN niedrig ist, empfängt das UND-Gatter 24 das Signal SETZEN und überträgt das logische Produktsi­ gnal NSETZEN. Das UND-Gatter 29 empfängt NCOM, welches das inverse Signal des Vergleichssignals NCOM ist, und das lo­ gische Produktsignal NWIND und überträgt das Nichtdefekt- Entscheidungssignal NGO, welches das logische Produkt von NCOM und NWIND ist.
Wenn der Pegel von NCOM in dem Zeitabschnitt hoch ist, in dem der Pegel des logischen Produktsignals hoch ist, wie im N-ten Zeitabschnitt in Fig. 3 gezeigt, überträgt das UND- Gatter 29 das Hochpegel-Nichtdefekt-Entscheidungssignal NGO. Wenn der Pegel von NCOM während des Zeitabschnitts, in dem das logische Produktsignal NWIND hoch ist, wie im N + 1- ten Zeitabschnitt in Fig. 3 gezeigt, nicht hoch wird, dann behält das UND-Gatter 29 das Nichtdefekt- Entscheidungssignal NGO auf niedrigem Pegel bei. Das RS- Flip-Flop 30 empfängt das Nichtdefekt-Entscheidungssignal NGO und NSETZEN und überträgt das Niedrigpegel- Entscheidungssignal NJUD.
Das Nichtdefekt-Entscheidungssignal NSETZEN dient als Setz- Eingabe für das RS-Flip-Flop 30 und NGO dient als Rücksetz- Eingabe für das RS-Flip-Flop 30. Daher wird das Niedrigpe­ gel-Entscheidungssignal NJUD auf hohem Pegel von dem Zeit­ punkt, zu dem das Hochpegel NSETZEN empfangen wird, bis zu dem Zeitpunkt, zu dem das Hochpegel NGO empfangen wird, beibehalten. Das D-Flip-Flop 31 empfängt das Niedrigpegel- Entscheidungssignal NJUD und das Entscheidungs-Endsignal RÜCKSETZEN, das von der RÜCKSETZEN-Erzeugungsschaltung 3 geliefert wird, um das Niedrigpegel-Defekt- Entscheidungssignal NERR 2 zu übertragen.
Das Niedrigpegel-Entscheidungssignal NJUD dient als Daten- Eingabe für das D-Flip-Flop 31 und das Entscheidungs- Endsignal RÜCKSETZEN als Takt-Eingabe für das D-Flip-Flop 31. Deshalb ist das Niedrigpegel-Defekt-Entscheidungssignal NERR 2 ein Signal, das zur Anstiegszeit des Signals RÜCK­ SETZEN gespeichert wird. Wenn der Pegel von NJUD zu dem Zeitpunkt niedrig ist, in dem der Pegel von RÜCKSETZEN hoch wird, wie in N-ten Zeitabschnitt in Fig. 3 gezeigt, über­ trägt das D-Flip-Flop 31 das Niedrigpegel-Defektsignal NERR 2. Das heißt, es wird entsprechend dem Ergebnis des Ver­ gleichs der Hochpegel-Spannung, der durch die Spannungs- Vergleichsschaltung 13 durchgeführt wird, angezeigt, das im Niedrigpegel-Entscheidungszeitabschnitt eine Niedrigpegel- Nichtdefekt-Entscheidung getroffen wurde.
Wenn der Pegel des Niedrigpegel-Entscheidungssignals NJUD zur Anstiegszeit von RÜCKSETZEN hoch ist, wie im N + 1-ten Zeitabschnitt in Fig. 3 gezeigt, überträgt das D-Flip-Flop 31 das Hochpegel-Defekt-Signal NERR 2. Das heißt, es wird entsprechend dem Ergebnis des Vergleichs der Niedrigpegel- Spannung, der durch die Potential-Vergleichsschaltung 13 durchgeführt wird, angezeigt, daß in dem Niedrigpegel- Entscheidungszeitabschnitt keine Niedrigpegel-Nichtdefekt- Entscheidung getroffen wurde. Somit wird angezeigt, daß eine Niedrigpegel-Defekt-Entscheidung getroffen wurde. Die Speicherschaltung 32 speichert NERR 2 und überträgt über die Signalleitung 21 an die Steuerschaltung 19 Information, die das Ergebnis der Nichtdefekt/Defekt-Niedrigpegel- Entscheidung anzeigt.
Somit ist die Steuerschaltung 19 in der Lage, anhand der Information, die das Ergebnis der Hochpegel-Defekt- Entscheidung und der Niedrigpegel-Defekt-Entscheidung re­ präsentiert, den Funktionstest auszuwerten.
Nun wird ein Funktionstest beschrieben, bei dem Versor­ gungsspannungen Vcc1, Vcc2 oder Vcc3 an die zu testende integrierte Schaltung 9 angelegt werden. Die Potentialun­ terschiede zwischen den Versorgungsspannungen genügen fol­ gender Bedingung: Vcc1 < Vcc2 < Vcc3. Wenn, wie in Fig. 4 gezeigt, das Potential der Versorgungsspannung, die an die zu testende integrierte Schaltung 9 angelegt wird, von Vcc1 auf Vcc2 geändert wird, verzögert sich aufgrund der elek­ trischen Eigenschaften der integrierten Schaltung 9 der Zeitpunkt, zu dem die Ausgangsspannung DAUS von DAUS 1 auf DAUS 2 geht, um ΔT1. Die erfindungsgemäße Funktionstestvor­ richtung erfordert das Verändern der Zeitpunkteinstelldaten für die SETZEN-Erzeugungsschaltung 2 und für die RÜCKSET­ ZEN-Erzeugungsschaltung 3 für den Funktionstest unter Ver­ wendung der Netzspannung Vcc1 sowie den Funktionstest unter Verwendung der Netzspannung Vcc2 nicht. Mithin können beide Funktionstests durchgeführt werden.
Der Ablauf wird nachstehend beschrieben. Zuerst werden die elektrischen Eigenschaften der integrierten Schaltung 9 verwendet, um den Bezugsausgabezeitpunkt für DAUS 1 vorher­ zusagen, wenn die Netzspannung Vcc1 angelegt wird, und den für DAUS 2, wenn die Netzspannung Vcc2 angelegt wird. Der Zeitpunkt für das Entscheidungs-Startsignal SETZEN muß vor dem vorhergesagten Ausgabezeitpunkt für DAUS 1 eingestellt werden und der Zeitpunkt für das Entscheidungs-Endsignal RÜCKSETZEN muß nach dem vorhergesagten Ausgabezeitpunkt für das vorhergesagte DAUS 2 eingestellt werden. Wenn dann die erfindungsgemäße Schaltung die zwei Arten von Funktion­ stests in Übereinstimmung mit dem vorstehenden Funktions­ vorgang durchführt, kann für die Entscheidung, ob DAUS 1 und DAUS 2 defekt sind oder nicht, auf eine Veränderung der Daten zum Einstellen des Zeitpunkts der SETZEN- Erzeugungsschaltung 2 und der Daten zum Einstellen des Zeitpunkts der RÜCKSETZEN-Erzeugungsschaltung 3 verzichtet werden.
Wenn die Versorgungsspannung weiter auf Vcc3 erniedrigt wurde, kann gefolgert werden, daß der Ausgabezeitpunkt für DAUS 3 um ΔT2 gegenüber dem Augabezeitpunkt für DAUS 1 ver­ zögert ist und daher überschreitet der Ausgabezeitpunkt für DAUS 3 den Zeitabschnitt, wie in Fig. 5 gezeigt ist. In diesem Fall wird durch Einstellen des Zeitpunkts von RÜCK­ SETZEN über den Zeitabschnitt hinaus der Nichtde­ fekt/Defekt-Entscheidungsbereich auf über zwei Zeitab­ schnitte eingestellt. Das heißt, auch wenn DAUS 1 im N-ten Zeitabschnitt ausgegeben wird und DAUS 3 im N + 1-ten Zeitab­ schnitt, ist erfindungsgemäß entsprechend dem vorstehenden Ablauf zur Entscheidung, ob DAUS 1 und DAUS 3 defekt sind oder nicht, ein Verändern der Daten zum Einstellen des Zeitpunkts der SETZEN-Erzeugungsschaltung 2 und der Daten zum Einstellen des Zeitpunkts der RÜCKSETZEN- Erzeugungsschaltung 3 nicht erforderlich.
Entsprechend dem Ausführungsbeispiel wird das von der SET­ ZEN-Erzeugungsschaltung 2 gelieferte Signal SETZEN als ein Startpunkt und das von der RÜCKSETZEN-Erzeugungsschaltung 3 gelieferte Signal RÜCKSETZEN als Endpunkt verwendet und eine Nichtdefekt-Entscheidung getroffen, wenn der Entschei­ dungszeitbereich vom Startpunkt bis zum Endpunkt einen Zeitbereich enthält, in dem die Ausgabedaten der zu testen­ den integrierten Schaltung 9 und die vorhergesagten Span­ nungsdaten in der Vorrichtung zum Testen der Funktionen der integrierten Schaltung 9 miteinander übereinstimmen. Daher müssen die Daten zum Einstellen des Zeitpunkts der SETZEN- Erzeugungsschaltung 2 und des der RÜCKSETZEN- Erzeugungsschaltung 3 nicht verändert werden. Und zwar un­ abhängig davon, ob für den Funktionstest eine hohe Versor­ gungsspannung Vcc an die zu testenden integrierte Schaltung 9 angelegt wird oder eine niedrige Versorgungsspannung Vcc angelegt wird. Auch wenn der Zeitpunkt, zu dem die Aus­ gangsspannung DAUS von der zu testenden integrierten Schal­ tung 9 geliefert wird, einen Zeitabschnitt überschreitet, kann der Funktionstest exakt durchgeführt werden, ohne die Testmusterdaten an den Zeitpunkt anpassen zu müssen.

Claims (2)

1. Verfahren zum Prüfen der Funktion einer integrierten Schaltung, mit den Schritten:
Vorbereiten einer Funktionsprüfvorrichtung zum Prüfen der integrierten Schaltung (9);
Elektrisches Verbinden der zu prüfenden integrierten Schaltung (9) mit einer Entscheidungsschaltung der Funktionsprülvorrichtung mittels eines Prüfkontaktstifts (14);
Übertragen von Daten einschließlich Prüfmusterdaten (DATEN) und vorbestimmten Spannungswerten zu jedem Teil der Entscheidungsschaltung zur Verwendung in der Funktionsprüfung;
Entscheiden mittels Vergleichen einer Ausgangsspannung (DAUS) der zu prüfenden integrierten Schaltung (9) mit den vorbestimmten Spannungswerten in Übereinstimmung mit jedem der Prüfmusterdaten (DATEN) in einem Entscheidungszeitbereich, um ein Nichtdefekt- Entscheidungssignal in einem Zeitbereich zu erzeugen, in dem die Ausgangsspannung (DAUS) und die vorbestimmten Spannungswerte miteinander übereinstimmen; und
Durchführen einer Nichtdefekt/Defekt-Entscheidung auf der Grundlage davon, daß eine Nichtdefekt-Entscheidung gemacht wird, wenn der Entscheidungszeitbereich den Zeitbereich einschließt, in dem das Nichtdefekt- Entscheidungssignal übertragen wird.
2. Vorrichtung zum Durchführen des Verfahrens nach Anspruch 1, mit:
einem Prüfkontaktstift (14) zum elektrischen Kontaktieren der zu testenden integrierten Schaltung (9); und
einer Entscheidungsschaltung zum Testen der Funktion der integrierten Schaltung (9);
wobei die Entscheidungsschaltung
einen ersten Zeitpunktsignal-Erzeugungsteil (2) zum Liefern eines Entscheidungs-Startzeitpunktsignals (SETZEN), das einen Anfangspunkt eines Entscheidungszeitbereichs angibt,
einen zweiten Zeitpunktsignal-Erzeugungsteil (3) zum Liefern eines Entscheidungs-Beendigungszeitpunktsignals (RÜCKSETZEN), das einen Endpunkt des Entscheidungszeitbereichs angibt,
einen Prüfmuster-Übertragungsteil (5, 6) zum Speichern und Übertragen von Prüfmusterdaten (DATEN) ansprechend auf das Entscheidungs-Startzeitpunktsignal (SETZEN), das vom ersten Zeitpunktsignal-Erzeugungsteil (2) geliefert wird,
einen Spannungsvergleichs- und Entscheidungsteil (7, 8, 10 bis 13, 25, 29) zum Entscheiden mittels Vergleichen der Ausgangsspannung (DAUS) der zu testenden integrierten Schaltung (9) mit vorbestimmten Spannungswerten, die in der Vorrichtung entsprechend jedem der Prüfmusterdaten (DATEN) im Entscheidungszeitbereich eingestellt sind, und zum Übertragen eines Nichtdefekt-Entscheidungssignals (HGO, NGO) in einem Zeitbereich, in dem die Ausgangsspannung (DAUS) und die vorbestimmten Spannungswerte im Entscheidungszeitbereich miteinander übereinstimmen,
einen Entscheidungssignal-Übertragungsteil (23, 24, 26, 30) zum Übertragen eines Entscheidungssignals (HJUD, NJUD), das am Anfangspunkt des Entscheidungszeitbereichs beginnt und mit einem Zeitpunkt des Beginns der Ausgabe des vom Spannungsvergleichs- und Entscheidungsteil (7, 8, 10 bis 13, 25, 29) übertragenen Nichtdefekt- Entscheidungssignals (HGO, NGO) endet, entsprechend jedem der Prüfmusterdaten (DATEN), und
einen Entscheidungsinformations-Übertragungsteil (27, 28, 31, 32) zum Übertragen einer Nichtdefekt/Defekt- Entscheidungsinformation, wobei das Entscheidungssignal (HJUD, NJUD) zum Entscheidungs-Beendigungszeitpunkt, der der Endpunkt des Entscheidungszeitbereichs ist, gespeichert wird und auf seiner Grundlage eine Nichtdefekt-Entscheidung gemacht wird, wenn die Entscheidungszeitbereich den Zeitbereich enthält, in dem das Nichtdefekt- Entscheidungssignal (HGO, NGO) übertragen wird, nämlich, in dem die Ausgangsspannung (DAUS) von der zu testenden integrierten Schaltung (9) und die vorbestimmten Spannungswerte miteinander übereinstimmen,
umfaßt.
DE4344294A 1992-12-25 1993-12-23 Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens Expired - Fee Related DE4344294C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34696492A JP3181736B2 (ja) 1992-12-25 1992-12-25 Ic機能試験装置及び試験方法

Publications (2)

Publication Number Publication Date
DE4344294A1 DE4344294A1 (de) 1994-06-30
DE4344294C2 true DE4344294C2 (de) 2000-09-07

Family

ID=18387010

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4344294A Expired - Fee Related DE4344294C2 (de) 1992-12-25 1993-12-23 Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens

Country Status (3)

Country Link
US (1) US5430737A (de)
JP (1) JP3181736B2 (de)
DE (1) DE4344294C2 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19780110C2 (de) * 1996-01-23 2003-10-09 Advantest Corp Vergleichsschaltung für ein Halbleitertestsystem
DE102004017787A1 (de) * 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3591657B2 (ja) * 1993-10-13 2004-11-24 株式会社アドバンテスト 半導体ic試験装置
US6058486A (en) * 1994-09-22 2000-05-02 Advantest Corp. Timing generator for plural reference clock frequencies
JP3524967B2 (ja) * 1994-09-22 2004-05-10 株式会社アドバンテスト 複数基準発振器用タイミング発生器
JP3039316B2 (ja) * 1995-04-20 2000-05-08 横河電機株式会社 信号発生装置
JPH10253701A (ja) * 1997-03-10 1998-09-25 Mitsubishi Electric Corp 半導体試験装置
US5982827A (en) * 1997-05-14 1999-11-09 Hewlett-Packard Co. Means for virtual deskewing of high/intermediate/low DUT data
US6486693B1 (en) 2000-05-19 2002-11-26 Teradyne, Inc. Method and apparatus for testing integrated circuit chips that output clocks for timing
JP3615997B2 (ja) 2000-08-02 2005-02-02 住友電装株式会社 重量検査装置
KR100641706B1 (ko) * 2004-11-03 2006-11-03 주식회사 하이닉스반도체 온칩 셀프 테스트 회로 및 신호 왜곡 셀프 테스트 방법
TW201329469A (zh) * 2012-01-06 2013-07-16 Novatek Microelectronics Corp 測試介面電路
CN103207365A (zh) * 2012-01-16 2013-07-17 联咏科技股份有限公司 测试接口电路
TW201345151A (zh) * 2012-04-25 2013-11-01 Novatek Microelectronics Corp 橋接積體電路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
DE3337906A1 (de) * 1983-10-19 1985-05-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum pruefen von elektronischen digitalschaltungen
EP0046404B1 (de) * 1980-08-18 1985-08-14 Thalamus Electronics Inc Apparatur zum dynamischen Tasten im Schaltkreis von elektronischen Digital-Schaltkreiselementen

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4313200A (en) * 1978-08-28 1982-01-26 Takeda Riken Kogyo Kabushikikaisha Logic test system permitting test pattern changes without dummy cycles
US4271515A (en) * 1979-03-23 1981-06-02 John Fluke Mfg. Co., Inc. Universal analog and digital tester
JPS5832178A (ja) * 1981-08-19 1983-02-25 Advantest Corp Icテスタ
JPS5997065A (ja) * 1982-11-25 1984-06-04 Advantest Corp 論理回路試験装置の試験パタ−ン発生装置
US4656632A (en) * 1983-11-25 1987-04-07 Giordano Associates, Inc. System for automatic testing of circuits and systems
JPS62118272A (ja) * 1985-11-19 1987-05-29 Ando Electric Co Ltd パタ−ン発生装置
JPS63140967A (ja) * 1986-12-03 1988-06-13 Nec Corp テスタ−
JPS647400A (en) * 1987-06-29 1989-01-11 Hitachi Ltd Ic tester
US4928278A (en) * 1987-08-10 1990-05-22 Nippon Telegraph And Telephone Corporation IC test system
JPH0377079A (ja) * 1989-08-21 1991-04-02 Fujitsu Ltd 半導体検査装置
JP2598709B2 (ja) * 1990-01-12 1997-04-09 ローム株式会社 Icの出力パルス幅検査回路
JP2608167B2 (ja) * 1990-08-21 1997-05-07 三菱電機株式会社 Icテスタ
JP2696051B2 (ja) * 1993-04-28 1998-01-14 株式会社日立製作所 テストパターン発生装置および方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4092589A (en) * 1977-03-23 1978-05-30 Fairchild Camera And Instrument Corp. High-speed testing circuit
EP0046404B1 (de) * 1980-08-18 1985-08-14 Thalamus Electronics Inc Apparatur zum dynamischen Tasten im Schaltkreis von elektronischen Digital-Schaltkreiselementen
DE3337906A1 (de) * 1983-10-19 1985-05-09 Deutsche Itt Industries Gmbh, 7800 Freiburg Verfahren zum pruefen von elektronischen digitalschaltungen

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19780110C2 (de) * 1996-01-23 2003-10-09 Advantest Corp Vergleichsschaltung für ein Halbleitertestsystem
DE102004017787A1 (de) * 2004-04-02 2005-11-03 Atmel Germany Gmbh Verfahren und Testvorrichtung zum Testen integrierter Schaltungen

Also Published As

Publication number Publication date
US5430737A (en) 1995-07-04
DE4344294A1 (de) 1994-06-30
JPH06194414A (ja) 1994-07-15
JP3181736B2 (ja) 2001-07-03

Similar Documents

Publication Publication Date Title
DE4344294C2 (de) Verfahren zum Prüfen der Funktion einer integrierten Schaltung und Vorrichtung zum Durchführen des Verfahrens
DE3111852C2 (de)
DE60320049T2 (de) Verfahren zur Kompensierung von Testsignalverschlechterung aufgrund von DUT-Fehlern
DE3700251C2 (de)
DE69430637T2 (de) Vorrichtung und verfahren zum testen von integrierten schaltkreisen
DE69805373T2 (de) Herstellungsverfahren für ein flüssigkristallanzeigenmodul
DE10355116B4 (de) Ein- und Ausgangsschaltung eines integrierten Schaltkreises, Verfahren zum Testen eines integrierten Schaltkreises sowie integrierter Schaltkreis mit einer solchen Ein- und Ausgangsschaltung
DE10138556C1 (de) Verfahren zum Testen von Eingangs-/Ausgangstreibern einer Schaltung und entsprechende Testvorrichtung
EP1008858A2 (de) Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik
DE3702408A1 (de) Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung
DE19807237C2 (de) Halbleiterbauelement-Testgerät
DE10306620B4 (de) Integrierte Testschaltung in einer integrierten Schaltung
DE10250875B4 (de) Vorrichtung und Verfahren zum Konfigurieren einer integrierten Schaltung mit eingebettetem Speicher
DE60303168T2 (de) Verfahren zur langlaufenden Analyse eines Schaltkreisentwurfs
DE3686989T2 (de) Verminderung des rauschens waehrend des pruefens von integrierten schaltungschips.
DE3330886A1 (de) Pruefgeraet und pruefverfahren fuer digital/analog-wandler
DE19908882B4 (de) Vergleicherschaltung für ein Halbleiter-Prüfsystem
DE10121309B4 (de) Testschaltung zum Testen einer zu testenden Schaltung
DE10130785A1 (de) Speicherbaustein und Vorrichtung zum Testen eines Speicherbausteins
DE69430304T2 (de) Anordnung zum testen von verbindungen mit pulling-widerständen
DE19651713C2 (de) Bauelement-Testgerät zum Testen elektronischer Bauelemente
EP0733910B1 (de) Platine mit eingebauter Kontaktfühlerprüfung für integrierte Schaltungen
DE102004052246B3 (de) Halbleiterbauelement, Anordnung und Verfahren zur Charakterisierung eines Prüfgerätes für Halbleiterbauelemente
DE3026848A1 (de) Ueberwachungsschaltung zur kontrolle der anschluesse von lcd-anzeigen
EP1020733B1 (de) Integrierte Halbleiterschaltung zur Funktionsüberprüfung von Pad-Zellen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee