CN103207365A - 测试接口电路 - Google Patents

Abstract

一种测试接口电路，适用于耦接在源极驱动器及测试机台间。测试接口电路包括多个测试接口模块以及逻辑运算电路。其中，各测试接口模块接收并判断源极驱动器的多个输出引脚的一对应引脚所输出的输出信号是否落于规格范围中，并藉以产生偏差信号。逻辑运算电路则是依据上述的测试接口模块所产生的偏差信号以产生偏差测试输出信号。

Description

测试接口电路

技术领域

本发明涉及一种测试接口电路，且特别涉及一种源极驱动器的测试接口电路。

背景技术

随着消费性电子产品的普及化，近年来的显示器，不论是在于屏幕的尺寸，或是其显示的解析度，都持续的逐年增加中。因此，用来驱动显示器的源极驱动器的引脚的数量，也相对应的增加。

在已知技术领域中，要针对高引脚数的源极驱动器进行测试时，由于需要计算多个引脚的输出信号是否符合规格的需求，所使用的测试机台需要具备支持高引脚数的测试并快速计算多个输出信号的能力。也就是说，针对源极驱动器的多引脚特性，在进行源极驱动器的测试时，使用较为昂贵的高阶测试机台是无法避免的。除此之外，在源极驱动器的引脚数量越来越多的情况下，尽管利用高阶的测试机台，每次也仅能测试有限数量的源极驱动器。据此，在进行源极驱动器的量产测试时，总需要很长的测试时间，并进而衍生出测试成本的增加以及产能不足的问题。

发明内容

本发明提供一种测试接口电路，有效提升源极驱动器的测试速率，以降低测试成本。

在本发明的一实施例中，上述的测试接口电路适用于耦接在源极驱动器及测试机台间。测试接口包括多个测试接口模块以及逻辑运算电路。其中，各测试接口模块接收并判断源极驱动器的多个输出引脚的一对应引脚所输出的输出信号是否落于规格范围中，并藉以产生偏差信号。逻辑运算电路则是依据上述的测试接口模块所产生的偏差信号以产生偏差测试输出信号。

在本发明的一实施例中，上述的测试接口模块还包含运算源极驱动器的输出引脚的输出信号平均值的功能。

在本发明的一实施例中，上述的逻辑运算电路包括一或多个与门，彼此串接或并接于多个偏差信号输入端与偏差信号输出端之间，并藉以在偏差信号输入端接收偏差信号，并于偏差输出端输出偏差测试输出信号。

在本发明的一实施例中，上述的规格范围介于规格上限以及规格下限之间。并且，各测试接口模块是将其对应的输出引脚的输出信号分别与规格上限以及规格下限进行比较，以产生偏差信号。

在本发明的一实施例中，上述的测试接口模块包括第一比较电路、第二比较电路以及与门。第一比较电路接收并比较与各测试接口模块对应的各输出引脚的输出信号以及规格上限，藉以产生第一比较输出信号。第二比较电路接收并比较与各测试接口模块对应的各输出引脚的输出信号以及规格下限，藉以产生第二比较输出信号。与门则耦接第一及第二比较器，以依据第一及第二比较信号来产生偏差信号。

在本发明的一实施例中，上述的测试接口模块还包括开关以及保持电容。开关具有第一端耦接至各测试接口模块对应的各输出引脚。开关另具有第二端耦接至第一及第二比较电路。保持电容耦接至开关的第二端，用以保持各输出信号的电压电平。

在本发明的一实施例中，上述的测试接口模块还包括切换电容电路(switched capacitor circuit)。切换电容电路耦接于各测试接口模块对应的各输出引脚与平均信号输出端之间，用以传送对应的输出引脚的输出信号至平均信号输出端。

在本发明的一实施例中，上述的测试接口模块的平均信号输出端共同耦接至测试接口电路的一平均信号产生端。

在本发明的一实施例中，上述的各测试接口模块的切换电容电路包括第一开关、保持电容以及第二开关。第一开关的第一端耦接至各测试接口模块对应的输出引脚。保持电容则耦接至第一开关的第二端。第二开关耦接在第一开关的第二端与各测试接口模块的平均信号输出端间。

基于上述，本发明通过多个测试接口模块以判断源极驱动器的输出引脚的输出信号否落于规格范围以产生偏差信号，并通过上述的偏差信号来产生偏差测试输出信号。其中，测试接口模块被配置在源极驱动器及测试机台间，取代原本高阶测试机台方能执行的测试动作。如此一来，可以通过低阶测试机台来执行源极驱动器的测试动作，有效降低测试成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明的测试接口电路100施例的示意图。

图2绘示本发明实施例的测试接口模块111的实施方式的示意图。

图3A以及3B分别绘示本发明实施例的逻辑运算电路120的实施方式的示意图。

图4绘示本发明的测试接口电路的一实施范例。

图5绘示本发明的测试接口电路的另一实施范例。

【主要元件符号说明】

100、411、421、431、511、521、531、541：测试接口电路

111～11N：测试接口模块

120：逻辑运算电路

20、40、50：测试机台

10、41～43、51～52：源极驱动器

SD1～SDN、SD11～SD3N：输出信号

BS1～BSN：偏差信号

TR、TR1～TR3：偏差测试输出信号

AVG1～AVG3：平均值

CMP1、CMP2：比较电路

AND1、ANDM、AND31～AND3R：与门

1111：切换电容电路

C1：保持电容

C2：电容

GND：接地电压

H_LIM：规格上限

L_LIM：规格下限

SW1～SW3：开关

IN1～INM：输入端

具体实施方式

以下请参照图1，图1绘示本发明的测试接口电路100施例的示意图。其中，测试接口电路100可实施为一集成电路，并适于在测试期间耦接在测试机台20与源极驱动器10间。如图1所示，测试接口电路100包括多个测试接口模块111～11N以及逻辑运算电路120。如本领域技术人员所熟知的，源极驱动器10可具有多个驱动电路，并产生用以驱动显示器的多个输出信号。

在本实施例中，各测试接口模块111～11N接收源极驱动器10的多个输出引脚所产生的多个输出信号SD1～SDN。测试接口电路111～11N分别判断其所接收到的输出信号SD1～SDN是否落于预先设定好的规格范围中，来判定各测试接口模块111～11N对应连接的源极驱动器10的引脚所属的驱动电路是否正常。各测试接口电路111～11N并依据其所连接的源极驱动器10的引脚所属的驱动电路正常与否来产生偏差信号BS1～BSN。

在此请注意，上述的规格范围可以是由测试工程师预先设定好的一个数值范围。也就是说，规格范围具有一个规格上限(又称之为“规格上界”)以及一个规格下限(又称之为“规格下界”)。测试接口电路111～11N则会分别判断其所收到的输出信号SD1～SDN是否不大于(或小于)规格上限，并不小于(大于)规格下限，并依据判断的结果来产生偏差信号BS1～BSN。简单来说，偏差信号BS1～BSN可以各包括两个状态，也就是输出信号SD1～SDN有偏差(超出规格范围外)，或没有偏差(未超出规格范围)。

规格范围在被设定好之后，可以由测试工程师输入至测试机台20中，测试机台20则会将规格范围传送至测试接口模块111～11N。如此一来，测试接口模块111～11N便可以依据规格范围以及输出信号SD1～SDN来产生偏差信号BS1～BSN。

逻辑运算电路120耦接至测试接口电路111～11N。逻辑运算电路120接收所有的测试接口电路111～11N所产生的偏差信号BS1～BSN，并依据偏差信号BS1～BSN来产生偏差测试输出信号TR。

在此，由于在关于源极驱动器的测试要求中，源极驱动器10中所包括的所有驱动电路所产生的输出信号SD1～SDN必须完全符合规格范围的要求，因此，所有的偏差信号BS1～BSN都必须指示为其所对应的输出信号SD1～SDN都没有偏差，源极驱动器10才是一个良好的电路(good die)。相对的，如果偏差信号BS1～BSN中有至少一个指示出其所对应的输出信号SD1～SDN产生偏差，则表示源极驱动器10是一个不良的电路(fail die)。

逻辑运算电路120就是依据上述的要求来产生偏差测试输出信号TR。简单来说，当偏差信号BS1～BSN中有至少一个指示出其所对应的输出信号SD1～SDN产生偏差，逻辑运算电路120则产生指示源极驱动器10是一个不良的电路的偏差测试输出信号TR。相反的，如果当偏差信号BS1～BSN中有无一指示出其所对应的输出信号SD1～SDN产生偏差，逻辑运算电路120则产生指示源极驱动器10是一个良好的电路的偏差测试输出信号TR。

另外，测试接口电路100将所产生的偏差测试输出信号TR传送至测试机台20。测试机台20则可以依据偏差测试输出信号TR来得知源极驱动器10的所有驱动电路是否都可以正确的产生输出信号SD1～SDN。

附带一提的，在进行源极驱动器10的测试动作时，还可以使源极驱动器10依据不同的灰阶值来产生不同的输出信号SD1～SDN，并依据各灰阶值对应的输出信号SD1～SDN来产生不同的偏差测试输出信号TR。

除了上述的功能外，较佳地，测试接口电路100还可以运算源极驱动器10的输出引脚所产生的输出信号SD1～SDN的平均值AVG1。测试接口电路100并将所运算出的输出信号SD1～SDN的平均值AVG1传送至测试机台20。如此一来，测试机台20就可以有效获知源极驱动器10的驱动电路所产生的输出信号SD1～SDN的位移偏差(offset)(亦即平均值AVG1与一理想平均值间的偏差量)，并藉以产生位移偏差测试结果。

因此，在进行源极驱动器10的测试动作时，同样可以使源极驱动器10依据不同的灰阶值来产生不同的输出信号SD1～SDN，并藉以产生不同的平均值AVG1。测试机台20便可以轻易获知输出信号SD1～SDN的对应各灰阶值所产生的位移偏差，并藉以判定受测的源极驱动器10是优良的或是不良的电路。

以下请参照图2，图2绘示本发明实施例的测试接口模块111的实施方式的示意图。测试接口模块111包括比较电路CMP1、CMP2、与门AND1、切换电容电路1111、保持电容C1以及开关SW1。其中，开关SW1的一端耦接至源极驱动器以接收源极驱动器所产生的其中之一的输出信号SD1。保持电容C1则串接在开关SW1未接收输出信号SD1的另一端以及一参考电压(譬如是接地电压GND)间。比较电路CMP1以及CMP2的一输入端则共同耦接至开关SW1与保持电容C1的共同耦接点，并且，比较电路CMP1以及CMP2的另一输入端则分别接收规格上限H_LIM以及规格下限L_LIM。与门AND1则接收比较电路CMP1以及CMP2的输出并藉以产生偏差信号BS1。切换电容电路1111则是耦接于测试接口模块111对应的源极驱动器的输出信号SD1的输出引脚以及一平均信号输出端NA1之间。切换电容电路1111的平均信号输出端与其他的测试接口模块中的平均信号输出端共同耦接至用于产生平均信号AVG1的一平均信号产生端NAO。

在整体的操作上，首先，开关SW1被导通，输出信号SD1被传送至保持电容C1，且输出信号SD1的电压电平被保存在保持电容C1中。接着，开关SW1就可以被断开，比较电路CMP1以及CMP2针对输出信号SD1的电压电平分别与规格上限H_LIM以及规格下限L_LIM进行比较。并且，比较电路CMP1以及CMP2的比较结果分别通过缓冲器BUF1～BUF2以及BUF3～BUF4传送至与门AND1。与门AND1则可以依据比较电路CMP1以及CMP2的比较结果来产生偏差信号BS1。

在本实施方式中，当输出信号SD1的电压电平介于规格上限H_LIM以及规格下限L_LIM间，则比较电路CMP1以及CMP2产生逻辑高电平的比较结果，并输出至与门AND1。因此，与门AND1产生同样是逻辑高电平的偏差信号BS1以指示产生输出信号SD1的驱动电路是良好的。相对的，如果是当输出信号SD1的电压电平落于规格上限H_LIM以及规格下限L_LIM外(大于规格上限H_LIM或小于规格下限L_LIM)，则比较电路CMP1以及CMP2的其中之一产生逻辑低电平的比较结果。因此，与门AND1产生同样是逻辑低电平的偏差信号BS1以指示产生输出信号SD1的驱动电路是不良的。

关于切换电容电路1111的部分，首先，开关SW2被导通且开关SW3被切断。此时，输出信号SD1的电压电平被保持在电容C2中。接着，开关SW2被切断且开关SW3被导通，切换电容电路1111将电容C2上所保持的电压电平SD1_P传送至其他的测试接口模块中的切换电容电路。在所有的测试接口模块中的切换电容电路的电路都相同的情况下(包括其中的电容值也相同)，所有的切换电容电路相互连接的端点，亦即图1中用于产生平均信号AVG1的平均信号产生端NAO，就会产生源极驱动器10的所有的输出信号SD1至SDN的平均值。

以下请参照图3A以及3B，图3A以及3B分别绘示本发明实施例的逻辑运算电路120的实施方式的示意图。请先参照图3A。在图3A的绘示中，逻辑运算电路120由一个多输入的与门ANDM来建构。与门ANDM具有多个输入端IN1～INM，其中的每一个输入端分别耦接至各测试接口模块以接收其所产生的偏差信号BS1～BSN。与门ANDM依据所接收的多个偏差信号BS1～BSN来产生偏差测试输出信号TR。在此，与门ANDM的输入端的数量(即M)与测试接口模块的数量(即N)可以是相同的。

在图3B的绘示中，逻辑运算电路120则是利用多个三输入端的与门AND31～AND3R来建构(其中R为一正整数)。在本实施方式中，与门AND31～AND3R被分成多个层级，在同一层级的与门(如与门AND31～AND33)以并接的方式排列，相邻层级的与门(如与门AND31及AND34)则相互串接。其中，属于第一层级的与门AND31～AND33接收偏差信号BS1～BSN，而全部的与门AND31～AND3R针对偏差信号BS1～BSN执行“及(AND)”的逻辑运算，并藉以产生偏差测试输出信号TR。

当然，上述图3B的实施方式，其中，与门的输入端的数量是可以任意改变的，而并不限于3个。然应用不同输入端数量的与门来实施逻辑运算电路120，需要不同数量及层级的与门，此为本领域技术人员所熟知，在此不多赘述。

以下针对本发明的测试接口电路提出多个实际的实施范例，以使本领域技术人员能够更了解本发明，并得具以实施。

请先参照图4，图4绘示本发明的测试接口电路的一实施范例。在图4的绘示中，测试机台40连接多个测试接口电路411～431，并可同步测试多个源极驱动器41～43。其中，测试接口电路411～431中，各测试接口电路411～431所包括的测试接口模块的数量大或等于各源极驱动器41～43的输出引脚的总数。因此，测试接口电路411连接源极驱动器41以接收输出信号SD11～SD1N，测试接口电路421连接源极驱动器42以接收输出信号SD21～SD2N，且测试接口电路431连接源极驱动器43以接收输出信号SD31～SD3N。

测试接口电路411～431同步针对所接收的输出信号SD11～SD3N进行与规格上限H_LIM以及规格下限L_LIM的比较动作，并分别产生对应源极驱动器41～43的偏差测试输出信号TR1～TR3，以及对应源极驱动器41～43的平均值AVG1～AVG3以分别产生对应源极驱动器41～43的位移测试结果。如此一来，多个源极驱动器41～43可以同步完成其测试动作。

附带一提的，规格上限H_LIM以及规格下限L_LIM是由测试工程师在测试机台40进行设定所得，并由测试机台40传送至测试接口电路411～431。

另外请参照图5，图5绘示本发明的测试接口电路的另一实施范例。在图5的绘示中，测试机台50连接多个测试接口电路511～541，并用以同步测试多个源极驱动器51～52。其中，测试接口电路511～541中，各接口电路511～541所包括的测试接口模块的数量小于各源极驱动器51～52的输出引脚的总数。也就是说，源极驱动器51与52分别需要连接两个测试接口电路511、521以及531、541。而测试接口电路511以及521针对源极驱动器51产生的输出信号SD11～SD1N进行测试，并产生偏差测试输出信号TR1、TR2以及平均值AVG1。测试接口电路531以及541则针对源极驱动器52产生的输出信号SD21～SD2N进行测试，并产生偏差测试输出信号TR3、TR4以及平均值AVG2。偏差测试输出信号TR1～TR4以及平均值AVG1～AVG2则同步被提供至测试机台50以进行判断。如此一来，多个源极驱动器51～52可以同步完成其测试动作。

综上所述，本发明利用测试接口电路以提供多个测试接口模块。并利用测试接口模块针对源极驱动器的多个输出引脚的输出信号进行比对，并据以提供偏差测试输出信号给测试机台。如此一来，测试机台不需针对源极驱动器的各输出引脚的输出信号进行运算，而仅须依据数字格式的偏差测试输出信号来判断源极驱动器的优良与否，因而有效降低测试机台的运算时间，且即使利用低阶测试机台也可以完成源极驱动器的测试动作。结果，上述实施例能有效降低测试成本。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，本领域技术人员在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附权利要求书所界定者为准。

Claims (9)

1.一种测试接口电路，适用于耦接在一源极驱动器及一测试机台间，包括：

多个测试接口模块，各该测试接口模块接收并判断该源极驱动器的多个输出引脚的一对应引脚所输出的一输出信号是否落于一规格范围中，以产生一偏差信号；以及

一逻辑运算电路，依据这些测试接口模块所产生的这些偏差信号以产生一偏差测试输出信号。

2.如权利要求1所述的测试接口电路，其中这些测试接口模块更运算该源极驱动器的这些输出引脚的这些输出信号的平均值。

3.如权利要求1所述的测试接口电路，其中该逻辑运算电路包括一或多个与门，彼此串接或并接于多个偏差信号输入端与一偏差信号输出端之间，以于这些偏差信号输入端接收这些偏差信号，并于该偏差输出端输出该偏差测试输出信号。

4.如权利要求1所述的测试接口电路，其中该规格范围介于一规格上限以及一规格下限之间，以及各该测试接口模块是将其对应的该输出引脚的该输出信号分别与该规格上限以及该规格下限进行比较，以产生该偏差信号。

5.如权利要求4所述的测试接口电路，其中各该测试接口模块包括：

一第一比较电路，接收并比较与各该测试接口模块对应的各该输出引脚的该输出信号以及该规格上限，藉以产生一第一比较输出信号；

一第二比较电路，接收并比较与各该测试接口模块对应的各该输出引脚的该输出信号以及该规格下限，藉以产生一第二比较输出信号；以及

一与门，耦接该第一及该第二比较器，以依据该第一及该第二比较信号来产生该偏差信号。

6.如权利要求5所述的测试接口电路，其中各该测试接口模块还包括：

一开关，其具有第一端耦接至该各该测试接口模块对应的各该输出引脚，以及第二端耦接至该第一及第二比较电路；以及

一保持电容，耦接至该开关的第二端，用以保持各该输出信号的电压电平。

7.如权利要求2所述的测试接口电路，其中各该测试接口模块还包括：

一切换电容电路，耦接于各该测试接口模块对应的各该输出引脚与一平均信号输出端之间，用以传送该对应的输出引脚的该输出信号至该平均信号输出端。

8.如权利要求7所述的测试接口电路，其中这些测试接口模块的这些平均信号输出端共同耦接至该测试接口电路的一平均信号产生端。

9.如权利要求7所述的测试接口电路，其中各该测试接口模块的该切换电容电路包括：

一第一开关，其第一端耦接至各该测试接口模块对应的该输出引脚；

一保持电容，耦接至该第一开关的第二端；以及

一第二开关，耦接在该第一开关的第二端与各该测试接口模块的该平均信号输出端间。

Images