TW201329469A - 測試介面電路 - Google Patents

測試介面電路 Download PDF

Info

Publication number
TW201329469A
TW201329469A TW101100656A TW101100656A TW201329469A TW 201329469 A TW201329469 A TW 201329469A TW 101100656 A TW101100656 A TW 101100656A TW 101100656 A TW101100656 A TW 101100656A TW 201329469 A TW201329469 A TW 201329469A
Authority
TW
Taiwan
Prior art keywords
test interface
output
test
deviation
circuit
Prior art date
Application number
TW101100656A
Other languages
English (en)
Inventor
Chiu-Huang Huang
Original Assignee
Novatek Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Novatek Microelectronics Corp filed Critical Novatek Microelectronics Corp
Priority to TW101100656A priority Critical patent/TW201329469A/zh
Priority to US13/541,639 priority patent/US20130179745A1/en
Publication of TW201329469A publication Critical patent/TW201329469A/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver

Abstract

一種適用於耦接在源極驅動器及測試機台間的測試介面電路。測試介面電路包括多個測試介面模組以及邏輯運算電路。其中，各測試介面模組接收並判斷源極驅動器之多個輸出腳位之一對應者所輸出的輸出訊號是否落於規格範圍中，並藉以產生偏差訊號。邏輯運算電路則是依據上述的測試介面模組所產生之偏差訊號以產生偏差測試輸出訊號。

Description

測試介面電路
本發明是有關於一種測試介面電路，且特別是有關於一種源極驅動器的測試介面電路。
隨著消費性電子產品的普及化，近年來的顯示器，不論是在於螢幕的尺寸，或是其顯示的解析度，都持續的逐年增加中。因此，用來驅動顯示器的源極驅動器的腳位的數量，也相對應的增加。
在習知技術領域中，要針對高腳位數的源極驅動器進行測試時，由於需要計算多個腳位的輸出信號是否符合規格的需求，所使用的測試機台需要具備支援高腳位數的測試並快速計算多個輸出信號的能力。也就是說，針對源極驅動器的多腳位特性，在進行源極驅動器的測試時，使用較為昂貴的高階測試機台是無法避免的。除此之外，在源極驅動器的腳位數量越來越多的情況下，儘管利用高階的測試機台，每次也僅能測試有限數量的源極驅動器。據此，在進行源極驅動器的量產測試時，總需要很長的測試時間，並進而衍生出測試成本的增加以及產能不足的問題。
本發明提供一種測試介面電路，有效提升源極驅動器的測試速率，以降低測試成本。
在本發明之一實施例中，上述之測試介面電路適用於耦接在源極驅動器及測試機台間。測試介面包括多個測試介面模組以及邏輯運算電路。其中，各測試介面模組接收並判斷源極驅動器之多個輸出腳位之一對應者所輸出的輸出訊號是否落於規格範圍中，並藉以產生偏差訊號。邏輯運算電路則是依據上述的測試介面模組所產生之偏差訊號以產生偏差測試輸出訊號。
在本發明之一實施例中，上述之測試介面模組更包含運算源極驅動器的輸出腳位的輸出訊號平均值的功能。
在本發明之一實施例中，上述之邏輯運算電路係包括一或多個及閘，彼此串接或並接於多個偏差訊號輸入端與偏差訊號輸出端之間，並藉以在偏差訊號輸入端接收偏差訊號，並於偏差輸出端輸出偏差測試輸出訊號。
在本發明之一實施例中，上述之規格範圍係介於規格上界以及規格下界之間。並且，各測試介面模組係將其對應的輸出腳位的輸出訊號分別與規格上界以及規格下界進行比較，以產生偏差訊號。
在本發明之一實施例中，上述之測試介面模組包括第一比較電路、第二比較電路以及及閘。第一比較電路接收並比較與各測試介面模組對應的各輸出腳位的輸出訊號以及規格上界，藉以產生第一比較輸出訊號。第二比較電路接收並比較與各測試介面模組對應的各輸出腳位的輸出訊號以及規格下界，藉以產生第二比較輸出訊號。及閘則耦接第一及第二比較器，以依據第一及第二比較訊號來產生偏差訊號。
在本發明之一實施例中，上述之測試介面模組更包括開關以及保持電容。開關具有第一端耦接至各測試介面模組對應的各輸出腳位。開關另具有第二端耦接至第一及第二比較電路。保持電容耦接至開關的第二端，用以保持各輸出訊號的電壓準位。
在本發明之一實施例中，上述之測試介面模組更包括切換電容電路(switched capacitor circuit)。切換電容電路耦接於各測試介面模組對應的各輸出腳位與平均訊號輸出端之間，用以傳送對應的輸出腳位的輸出訊號至平均訊號輸出端。
在本發明之一實施例中，上述之測試介面模組的平均訊號輸出端係共同耦接至測試介面電路之一平均訊號產生端。
在本發明之一實施例中，上述之各測試介面模組之切換電容電路包括第一開關、保持電容以及第二開關。第一開關的第一端耦接至各測試介面模組對應的輸出腳位。保持電容則耦接至第一開關的第二端。第二開關耦接在第一開關的第二端與各測試介面模組之平均訊號輸出端間。
基於上述，本發明透過多個測試介面模組以判斷源極驅動器之輸出腳位的輸出訊號否落於規格範圍以產生偏差訊號，並藉由上述的偏差訊號來產生偏差測試輸出訊號。其中，測試介面模組被配置在源極驅動器及測試機台間，取代原本高階測試機台方能執行的測試動作。如此一來，可以藉由低階測試機台來執行源極驅動器的測試動作，有效降低測試成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
以下請參照圖1，圖1繪示本發明的測試介面電路100施例的示意圖。其中，測試介面電路100可實施為一積體電路，並適於在測試期間耦接在測試機台20與源極驅動器10間。如圖1所示，測試介面電路100包括多數個測試介面模組111~11N以及邏輯運算電路120。如本領域具通常知識者所熟知的，源極驅動器10可具有多數的驅動電路，並產生用以驅動顯示器的多個輸出訊號。
在本實施例中，各測試介面模組111~11N接收源極驅動器10的多個輸出腳位所產生的多個輸出訊號SD1~SDN。測試介面電路111~11N分別判斷其所接收到的輸出訊號SD1~SDN是否落於預先設定好的規格範圍中，來判定各測試介面模組111~11N對應連接的源極驅動器10的腳位所屬的驅動電路是否正常。各測試介面電路111~11N並依據其所連接的源極驅動器10的腳位所屬的驅動電路正常與否來產生偏差訊號BS1~BSN。
在此請注意，上述的規格範圍可以是由測試工程師預先設定好的一個數值範圍。也就是說，規格範圍具有一個規格上界以及一個規格下界。測試介面電路111~11N則會分別判斷其所收到的輸出訊號SD1~SDN是否不大於(或小於)規格上界，並不小於(大於)規格下界，並依據判斷的結果來產生偏差訊號BS1~BSN。簡單來說，偏差訊號BS1~BSN可以各包括兩個狀態，也就是輸出訊號SD1~SDN有偏差(超出規格範圍外)，或沒有偏差(未超出規格範圍)。
規格範圍在被設定好之後，可以由測試工程師輸入至測試機台20中，測試機台20則會將規格範圍傳送至測試介面模組111~11N。如此一來，測試介面模組111~11N便可以依據規格範圍以及輸出訊號SD1~SDN來產生偏差訊號BS1~BSN。
邏輯運算電路120耦接至測試介面電路111~11N。邏輯運算電路120接收所有的測試介面電路111~11N所產生的偏差訊號BS1~BSN，並依據偏差訊號BS1~BSN來產生偏差測試輸出訊號TR。
在此，由於在關於源極驅動器的測試要求中，源極驅動器10中所包括的所有驅動電路所產生的輸出訊號SD1~SDN必須完全符合規格範圍的要求，因此，所有的偏差訊號BS1~BSN都必須指示為其所對應的輸出訊號SD1~SDN都沒有偏差，源極驅動器10才是一個良好的電路(good die)。相對的，若偏差訊號BS1~BSN中有至少一個指示出其所對應的輸出訊號SD1~SDN產生偏差，則表示源極驅動器10是一個不良的電路(fail die)。
邏輯運算電路120就是依據上述的要求來產生偏差測試輸出訊號TR。簡單來說，當偏差訊號BS1~BSN中有至少一個指示出其所對應的輸出訊號SD1~SDN產生偏差，邏輯運算電路120則產生指示源極驅動器10是一個不良的電路的偏差測試輸出訊號TR。相反的，若當偏差訊號BS1~BSN中有無一指示出其所對應的輸出訊號SD1~SDN產生偏差，邏輯運算電路120則產生指示源極驅動器10是一個良好的電路的偏差測試輸出訊號TR。
另外，測試介面電路100將所產生的偏差測試輸出訊號TR傳送至測試機台20。測試機台20則可以依據偏差測試輸出訊號TR來得知源極驅動器10的所有驅動電路是否都可以正確的產生輸出訊號SD1~SDN。
附帶一提的，在進行源極驅動器10的測試動作時，還可以使源極驅動器10依據不同的灰階值來產生不同的輸出訊號SD1~SDN，並依據各灰階值對應的輸出訊號SD1~SDN來產生不同的偏差測試輸出訊號TR。
除了上述的功能外，較佳地，測試介面電路100還可以運算源極驅動器10的輸出腳位所產生的輸出訊號SD1~SDN的平均值AVG1。測試介面電路100並將所運算出的輸出訊號SD1~SDN的平均值AVG1傳送至測試機台20。如此一來，測試機台20就可以有效獲知源極驅動器10的驅動電路所產生的輸出訊號SD1~SDN的位移偏差(offset)(亦即平均值AVG1與一理想平均值間之偏差量)，並藉以產生位移偏差測試結果。
因此，在進行源極驅動器10的測試動作時，同樣可以使源極驅動器10依據不同的灰階值來產生不同的輸出訊號SD1~SDN，並藉以產生不同的平均值AVG1。測試機台20便可以輕易獲知輸出訊號SD1~SDN的對應各灰階值所產生的位移偏差，並藉以判定受測的源極驅動器10是優良的或是不良的電路。
以下請參照圖2，圖2繪示本發明實施例的測試介面模組111的實施方式的示意圖。測試介面模組111包括比較電路CMP1、CMP2、及閘AND1、切換電容電路1111、保持電容C1以及開關SW1。其中，開關SW1的一端耦接至源極驅動器以接收源極驅動器所產生的其中之一的輸出訊號SD1。保持電容C1則串接在開關SW1未接收輸出訊號SD1的另一端以及一參考電壓(譬如是接地電壓GND)間。比較電路CMP1以及CMP2的一輸入端則共同耦接至開關SW1與保持電容C1的共同耦接點，並且，比較電路CMP1以及CMP2的另一輸入端則分別接收規格上界H_LIM以及規格下界L_LIM。及閘AND1則接收比較電路CMP1以及CMP2的輸出並藉以產生偏差訊號BS1。切換電容電路1111則是耦接於測試介面模組111對應的源極驅動器的輸出訊號SD1的輸出腳位以及一平均訊號輸出端NA1之間。切換電容電路1111之平均訊號輸出端與其他的測試介面模組中的平均訊號輸出端係共同耦接至用於產生平均訊號AVG1的一平均訊號產生端NAO。
在整體的作動上，首先，開關SW1被導通，輸出訊號SD1被傳送至保持電容C1，且輸出訊號SD1的電壓準位被保存在保持電容C1中。接著，開關SW1就可以被斷開，比較電路CMP1以及CMP2針對輸出訊號SD1的電壓準位分別與規格上界H_LIM以及規格下界L_LIM進行比較。並且，比較電路CMP1以及CMP2的比較結果分別透過緩衝器BUF1~BUF2以及BUF3~BUF4傳送至及閘AND1。及閘AND1則可以依據比較電路CMP1以及CMP2的比較結果來產生偏差訊號BS1。
在本實施方式中，當輸出訊號SD1的電壓準位介於規格上界H_LIM以及規格下界L_LIM間，則比較電路CMP1以及CMP2產生邏輯高準位的比較結果，並輸出至及閘AND1。因此，及閘AND1產生同樣是邏輯高準位的偏差訊號BS1以指示產生輸出訊號SD1的驅動電路是良好的。相對的，若是當輸出訊號SD1的電壓準位落於規格上界H_LIM以及規格下界L_LIM外(大於規格上界H_LIM或小於規格下界L_LIM)，則比較電路CMP1以及CMP2的其中之一產生邏輯低準位的比較結果。因此，及閘AND1產生同樣是邏輯低準位的偏差訊號BS1以指示產生輸出訊號SD1的驅動電路是不良的。
關於切換電容電路1111的部份，首先，開關SW2被導通且開關SW3被切斷。此時，輸出訊號SD1的電壓準位被保持在電容C2中。接著，開關SW2被切斷且開關SW3被導通，切換電容電路1111將電容C2上所保持的電壓準位SD1_P傳送至其他的測試介面模組中的切換電容電路。在所有的測試介面模組中的切換電容電路的電路都相同的情況下(包括其中的電容值也相同)，所有的切換電容電路相互連接的端點，亦即圖1中用於產生平均訊號AVG1的平均訊號產生端NAO，就會產生源極驅動器10的所有的輸出信號SD1至SDN的平均值。
以下請參照圖3A以及3B，圖3A以及3B分別繪示本發明實施例的邏輯運算電路120的實施方式的示意圖。請先參照圖3A。在圖3A的繪示中，邏輯運算電路120由一個多輸入的及閘ANDM來建構。及閘ANDM具有多個輸入端IN1~INM，其中的每一個輸入端分別耦接至各測試介面模組以接收其所產生的偏差訊號BS1~BSN。及閘ANDM依據所接收的多個偏差訊號BS1~BSN來產生偏差測試輸出訊號TR。在此，及閘ANDM的輸入端的數量(即M)與測試介面模組的數量(即N)可以是相同的。
在圖3B的繪示中，邏輯運算電路120則是利用多個三輸入端的及閘AND31~AND3R來建構(其中R為一正整數)。在本實施方式中，及閘AND31~AND3R被分成多個階層，在同一階層的及閘(如及閘AND31~AND33)以並接的方式排列，相鄰階層的及閘(如及閘AND31及AND34)則相互串接。其中，屬於第一階層的及閘AND31~AND33接收偏差訊號BS1~BSN，而全部的及閘AND31~AND3R針對偏差訊號BS1~BSN執行“及(AND)”的邏輯運算，並藉以產生偏差測試輸出訊號TR。
當然，上述圖3B的實施方式，其中，及閘的輸入端的數量是可以任意改變的，而並不限於3個。然應用不同輸入端數量的及閘來實施邏輯運算電路120，需要不同數量及階層的及閘，此為本領域具通常知識者所熟知，在此不多贅述。
以下針對本發明的測試介面電路提出多個實際的實施範例，以使本領域具通常知識者能夠更瞭解本發明，並得具以實施。
請先參照圖4，圖4繪示本發明的測試介面電路的一實施範例。在圖4的繪示中，測試機台40連接多個測試介面電路411~431，並可同步測試多個源極驅動器41~43。其中，測試介面電路411~431中，各測試介面電路411~431所包括的測試介面模組的數量大或等於各源極驅動器41~43的輸出腳位的總數。因此，測試介面電路411連接源極驅動器41以接收輸出訊號SD11~SD1N，測試介面電路421連接源極驅動器42以接收輸出訊號SD21~SD2N，且測試介面電路431連接源極驅動器43以接收輸出訊號SD31~SD3N。
測試介面電路411~431同步針對所接收的輸出訊號SD11~SD3N進行與規格上界H_LIM以及規格下界L_LIM的比較動作，並分別產生對應源極驅動器41~43的偏差測試輸出訊號TR1~TR3，以及對應源極驅動器41~43的平均值AVG1~AVG3以分別產生對應源極驅動器41~43的位移測試結果。如此一來，多數的源極驅動器41~43可以同步完成其測試動作。
附帶一提的，規格上界H_LIM以及規格下界L_LIM是由測試工程師在測試機台40進行設定所得，並由測試機台40傳送至測試介面電路411~431。
另外請參照圖5，圖5繪示本發明的測試介面電路的另一實施範例。在圖5的繪示中，測試機台50連接多個測試介面電路511~541，並用以同步測試多個源極驅動器51~52。其中，測試介面電路511~541中，各介面電路511~541所包括的測試介面模組的數量小於各源極驅動器51~52的輸出腳位的總數。也就是說，源極驅動器51與52分別需要連接兩個測試介面電路511、521以及531、541。而測試介面電路511以及521針對源極驅動器51產生的輸出訊號SD11~SD1N進行測試，並產生偏差測試輸出訊號TR1、TR2以及平均值AVG1。測試介面電路531以及541則針對源極驅動器52產生的輸出訊號SD21~SD2N進行測試，並產生偏差測試輸出訊號TR3、TR4以及平均值AVG2。偏差測試輸出訊號TR1~TR4以及平均值AVG1~AVG2則同步被提供至測試機台50以進行判斷。如此一來，多數的源極驅動器51~52可以同步完成其測試動作。
綜上所述，本發明利用測試介面電路以提供多數個測試介面模組。並利用測試介面模組針對源極驅動器之多個輸出腳位的輸出訊號進行比對，並據以提供偏差測試輸出訊號給測試機台。如此一來，測試機台不需針對源極驅動器之各輸出腳位的輸出訊號進行運算，而僅須依據數位格式的偏差測試輸出訊號來判斷源極驅動器的優良與否，因而有效降低測試機台的運算時間，且即使利用低階測試機台也可以完成源極驅動器的測試動作。結果，上述實施例能有效降低測試成本。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100、411、421、431、511、521、531、541．．．測試介面電路
111~11N．．．測試介面模組
120．．．邏輯運算電路
20、40、50．．．測試機台
10、41~43、51~52．．．源極驅動器
SD1~SDN、SD11~SD3N．．．輸出訊號
BS1~BSN．．．偏差訊號
TR、TR1~TR3．．．偏差測試輸出訊號
AVG1~AVG3．．．平均值
CMP1、CMP2．．．比較電路
AND1、ANDM、AND31~AND3R．．．及閘
1111．．．切換電容電路
C1．．．保持電容
C2．．．電容
GND．．．接地電壓
H_LIM．．．規格上界
L_LIM．．．規格下界
SW1~SW3．．．開關
IN1~INM．．．輸入端
圖1繪示本發明的測試介面電路100施例的示意圖。
圖2繪示本發明實施例的測試介面模組111的實施方式的示意圖。
圖3A以及3B分別繪示本發明實施例的邏輯運算電路120的實施方式的示意圖。
圖4繪示本發明的測試介面電路的一實施範例。
圖5繪示本發明的測試介面電路的另一實施範例。
100．．．測試介面電路
111~11N．．．測試介面模組
120．．．邏輯運算電路
20．．．測試機台
10．．．源極驅動器
SD1~SDN．．．輸出訊號
BS1~BSN．．．偏差訊號
TR．．．偏差測試輸出訊號
AVG1．．．平均值

Claims (9)

  1. 一種測試介面電路，適用於耦接在一源極驅動器及一測試機台間，包括：多數個測試介面模組，各該測試介面模組接收並判斷該源極驅動器之多數個輸出腳位之一對應者所輸出的一輸出訊號是否落於一規格範圍中，以產生一偏差訊號；以及一邏輯運算電路，依據該些測試介面模組所產生之該些偏差訊號以產生一偏差測試輸出訊號。
  2. 如申請專利範圍第1項所述之測試介面電路，其中該些測試介面模組更運算該源極驅動器的該些輸出腳位的該些輸出訊號的平均值。
  3. 如申請專利範圍第1項所述之測試介面電路，其中該邏輯運算電路係包括一或多個及閘，彼此串接或並接於多個偏差訊號輸入端與一偏差訊號輸出端之間，以於該些偏差訊號輸入端接收該些偏差訊號，並於該偏差輸出端輸出該偏差測試輸出訊號。
  4. 如申請專利範圍第1項所述之測試介面電路，其中該規格範圍係介於一規格上界以及一規格下界之間，以及各該測試介面模組係將其對應的該輸出腳位的該輸出訊號分別與該規格上界以及該規格下界進行比較，以產生該偏差訊號。
  5. 如申請專利範圍第4項所述之測試介面電路，其中各該測試介面模組包括：一第一比較電路，接收並比較與各該測試介面模組對應的各該輸出腳位的該輸出訊號以及該規格上界，藉以產生一第一比較輸出訊號；一第二比較電路，接收並比較與各該測試介面模組對應的各該輸出腳位的該輸出訊號以及該規格下界，藉以產生一第二比較輸出訊號；以及一及閘，耦接該第一及該第二比較器，以依據該第一及該第二比較訊號來產生該偏差訊號。
  6. 如申請專利範圍第5項所述之測試介面電路，其中各該測試介面模組更包括：一開關，其具有第一端耦接至該各該測試介面模組對應的各該輸出腳位，以及第二端耦接至該第一及第二比較電路；以及一保持電容，耦接至該開關的第二端，用以保持各該輸出訊號的電壓準位。
  7. 如申請專利範圍第2項所述之測試介面電路，其中各該測試介面模組更包括：一切換電容電路，耦接於各該測試介面模組對應的各該輸出腳位與一平均訊號輸出端之間，用以傳送該對應的輸出腳位的該輸出訊號至該平均訊號輸出端。
  8. 如申請專利範圍第7項所述之測試介面電路，其中該些測試介面模組的該些平均訊號輸出端係共同耦接至該測試介面電路之一平均訊號產生端。
  9. 如申請專利範圍第7項所述之測試介面電路，其中各該測試介面模組之該切換電容電路包括：一第一開關，其第一端耦接至各該測試介面模組對應的該輸出腳位；一保持電容，耦接至該第一開關的第二端；以及一第二開關，耦接在該第一開關的第二端與各該測試介面模組之該平均訊號輸出端間。
TW101100656A 2012-01-06 2012-01-06 測試介面電路 TW201329469A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW101100656A TW201329469A (zh) 2012-01-06 2012-01-06 測試介面電路
US13/541,639 US20130179745A1 (en) 2012-01-06 2012-07-03 Test interface circuit for increasing testing speed

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW101100656A TW201329469A (zh) 2012-01-06 2012-01-06 測試介面電路

Publications (1)

Publication Number Publication Date
TW201329469A true TW201329469A (zh) 2013-07-16

Family

ID=48744810

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101100656A TW201329469A (zh) 2012-01-06 2012-01-06 測試介面電路

Country Status (2)

Country Link
US (1) US20130179745A1 (zh)
TW (1) TW201329469A (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9372227B2 (en) * 2013-03-11 2016-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit test system and method
CN105791279B (zh) * 2016-02-29 2018-12-18 中国人民解放军信息工程大学 一种拟态化sdn控制器构建方法
US11657742B1 (en) * 2020-09-10 2023-05-23 Apple Inc. Circuitry for screening defective portion of display chip

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3181736B2 (ja) * 1992-12-25 2001-07-03 三菱電機株式会社 Ｉｃ機能試験装置及び試験方法
JP4388641B2 (ja) * 1999-09-10 2009-12-24 富士通マイクロエレクトロニクス株式会社 集積回路の試験装置
KR100587072B1 (ko) * 2004-04-19 2006-06-08 주식회사 하이닉스반도체 내부 전압 발생기의 동작을 제어하는 장치
US20080231310A1 (en) * 2006-10-20 2008-09-25 Stmicroelectronics Pvt. Ltd. Flexible on chip testing circuit for i/o's characterization

Also Published As

Publication number Publication date
US20130179745A1 (en) 2013-07-11

Similar Documents

Publication Publication Date Title
CN110261717B (zh) 一种连接器组件测试电路及其测试方法
US10467974B2 (en) Display driver and method for evaluating display device
US20130162213A1 (en) Voltage equalizer for battery pack
US20140022913A1 (en) Fault diagnosis device for multiplexer
TW201329469A (zh) 測試介面電路
JP2002311108A (ja) 自動試験装置の電子回路
TWI729553B (zh) 影像測試系統及其測試組件
US20160370428A1 (en) Portable test apparatus for a semiconductor apparatus, and test method using the same
US7681097B2 (en) Test system employing test controller compressing data, data compressing circuit and test method
US20120201284A1 (en) Multi-valued driver circuit
TWI502207B (zh) 用來測試面板上所連結之複數個訊號傳輸線之電性連接狀態的方法以及相關的積體電路與顯示面板模組
CN104090225A (zh) 测试芯片管脚连通性的电路
CN203950020U (zh) 测试芯片管脚连通性的电路
CN109406922B (zh) 电子产品及其测试方法和装置
CN103207365A (zh) 测试接口电路
US11073558B2 (en) Circuit having multiple scan modes for testing
US10862714B1 (en) On-die receiver coupling capacitance testing
WO2013136569A1 (ja) セル電圧監視装置
JP2021052122A (ja) 半導体集積回路装置
CN204008991U (zh) 测试芯片管脚连通性的电路
CN102466777A (zh) 集成电路测试装置
US20110156742A1 (en) Chip Testing Circuit
US11592495B2 (en) Test system, transmitter, and receiver capable of executing multiple tests based on DC coupling configuration
CN113376506A (zh) 芯片测试系统、驱动芯片、电子标签及芯片测试方法
JP2004317221A (ja) Ｆｐｇａ搭載ボードのテスト方法とテスト装置