JP2002311108A - 自動試験装置の電子回路 - Google Patents

自動試験装置の電子回路

Info

Publication number
JP2002311108A
JP2002311108A JP2002051316A JP2002051316A JP2002311108A JP 2002311108 A JP2002311108 A JP 2002311108A JP 2002051316 A JP2002051316 A JP 2002051316A JP 2002051316 A JP2002051316 A JP 2002051316A JP 2002311108 A JP2002311108 A JP 2002311108A
Authority
JP
Japan
Prior art keywords
circuit
lines
buffers
sig
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002051316A
Other languages
English (en)
Other versions
JP2002311108A5 (ja
JP4171229B2 (ja
Inventor
Bernhard Roth
ベルンハルト・ロート
Henriette Ossoinig
ヘンリエッテ・オソイニッヒ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Agilent Technologies Inc
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of JP2002311108A publication Critical patent/JP2002311108A/ja
Publication of JP2002311108A5 publication Critical patent/JP2002311108A5/ja
Application granted granted Critical
Publication of JP4171229B2 publication Critical patent/JP4171229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】必要とする労力およびコストが少なくてすむ、
改良された自動試験装置を提供する。 【解決手段】スイッチＳＷが開いており、２つのバッフ
ァＢ１、Ｂ２の入力電圧ＶＴ０１、ＶＴ０２を、バッフ
ァＢ１、Ｂ２の出力電圧ＶＴ１、ＶＴ２が同じになるよ
うに選択した場合、シングル・エンド終端による差動信
号操作が提供される。２つの比較器ＣＳ１及びＣＳ２
は、非活動状態であり、２つの信号ＳＩＧ＿Ａ、ＳＩＧ
＿Ｂは、比較器ＣＤによって比較される。スイッチを閉
じて、２つのバッファＢ１、Ｂ２を高インピーダンス状
態にすると、差動終端による差動信号操作が提供され
る。この場合、２つの比較器ＣＳ１、ＣＳ２は非活動状
態であり、２つの信号ＳＩＧ＿Ａ、ＳＩＧ＿Ｂは比較器
ＣＤによって比較される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、被試験素子を試験
する自動試験装置の電子回路に関するものである。
【０００２】
【従来の技術】自動試験装置は、一般的に知られている
ように、さまざまな異なる電子装置の試験に広く利用さ
れている。試験装置には、被試験素子に対する入力信号
を発生するためのいわゆるピン電子回路すなわちピンエ
レクトロニクス回路が含まれている。この回路は、ま
た、被試験素子のために適正に終端されなければなら
ず、最終的には、被試験素子からの応答信号を解析でき
なければならない。
【０００３】第１の可能性として、被試験素子は、論理
信号の任意の１つのための物理的信号線を１つ備えるこ
とができる。この事例は、シングル・エンドと呼ばれ
る。この場合、ピンエレクトロニクス回路は、例えば、
抵抗器を介してプログラム可能な電圧に終端させること
が可能である。
【０００４】第２の可能性として、被試験素子は、差動
出力信号、すなわち、信号当たり２つのラインすなわち
線を備えている。この場合、ピンエレクトロニクス回路
は、差動信号の各ライン毎に１つの抵抗器で終端するこ
とが可能であり、２つのラインの２つの抵抗器が、同じ
電圧になるようにプログラムされている。これは、シン
グル・エンド終端による差動信号操作と呼ばれる。同様
に、ピンエレクトロニクス回路は、差動信号の両ライン
間における１つの抵抗器で終端することも可能である。
これは、差動終端による差動信号操作と呼ばれる。
【０００５】これら異なる可能性のため、被試験素子が
異なると、その試験には、異なるピンエレクトロニクス
回路、従って、異なる自動試験装置が必要になる。この
結果、労力およびコストが増大することになる。
【０００６】
【発明が解決しようとする課題】従って、本発明の目的
は、必要とする労力およびコストが少なくてすむ、改良
された自動試験装置を提供することにある。
【０００７】
【課題を解決するための手段】この目的は、実施態様１
に記載の自動試験装置ための電子回路によって実現され
る。
【０００８】本発明によれば、被試験素子のラインの任
意の１つに対する個別シングル・エンド終端、シングル
・エンド終端による差動信号操作、及び、差動終端によ
る差動信号操作に、１つの同じ回路を用いることが可能
であるという利点が得られる。結果として、試験を受け
る異なる装置に１つの同じ回路を利用することが可能に
なる。換言すれば、もはや、これら試験を受ける異なる
装置のために異なる回路を設ける必要がなくなる。従っ
て、自動試験装置に関連した労力及びコストが軽減され
る。
【０００９】実施態様２に記載の本発明の実施例では、
ダイオード・ブリッジを用いて、本発明による電子回路
の異なるモード間におけるスイッチングが行われる。こ
のダイオード・ブリッジには、１つの半導体チップ上に
製作して、物理的距離を最短にすることができるので、
高周波用途のためにこの自動試験装置を実装できるとい
う利点がある。
【００１０】本発明のその他の実施例については、他の
実施態様において示されている。
【００１１】
【発明の実施の形態】図１には、本発明による自動試験
装置のためのピンエレクトロニクス回路１０に関する第
１の実施例が示されている。
【００１２】被試験素子からの信号ＳＩＧ＿Ａが、回路
１０によってライン１１で受信され、同じ被試験素子か
らの信号ＳＩＧ＿Ｂが、回路１０によってライン１２で
受信される。比較器ＣＳ１の入力の一方は、ライン１１
に接続され、比較器ＣＳ２の入力の一方は、ライン１２
に接続されている。比較器ＣＳ１、ＣＳ２のそれぞれの
もう一方の入力は、電圧ＶＴＨ１、ＶＴＨ２を受信す
る。もう１つの比較器ＣＤの２つの入力が、２つのライ
ン１１、１２に接続されている。
【００１３】２つのライン１１、１２のそれぞれは、被
試験素子から回路１０までの伝送ラインのそれぞれにつ
いて、両方とも、インピーダンスＺを有する抵抗器Ｒ
１、Ｒ２にも接続されている。さらに、２つの抵抗器Ｒ
１、Ｒ２のもう一方の側は、スイッチＳＷを介して互い
に接続されている。
【００１４】２つのバッファＢ１、Ｂ２は、その出力か
ら電圧ＶＴ１、ＶＴ２を発生する。これらの電圧ＶＴ
１、ＶＴ２の値は、バッファＢ１、Ｂ２の入力の電圧Ｖ
Ｔ０１、ＶＴ０２によって変更することが可能である。
バッファＢ１、Ｂ２の出力は、スイッチＳＷの両側にお
いて抵抗器Ｒ１、Ｒ２に接続されている。バッファＢ
１、Ｂ２の電圧ＶＴ１、ＶＴ２は、従って、２つのライ
ン１１、１２のそれぞれの終端を構成している。
【００１５】ライン１１、１２における信号ＳＩＧ＿
Ａ、ＳＩＧ＿Ｂが終端を必要としない場合、信号ＨＺ
１、ＨＺ２で、バッファＢ１、Ｂ２を高インピーダンス
状態にスイッチすることが可能である。
【００１６】スイッチＳＷが図１に示すように開いてい
る場合、図１の回路１０によってライン１１、１２のシ
ングル・エンド終端が施される。ライン１１及びライン
１２は、互いに独立している。例えば、ライン１１は、
バッファＢ１によって電圧ＶＴ１で終端することが可能
である。次に、比較器ＣＳ１によって、ライン１１の信
号ＳＩＧ＿Ａと電圧ＶＴＨ１を比較することが可能であ
る。同時に、バッファＢ２を高インピーダンス状態にス
イッチし、比較器ＣＳ２によって、ライン１２の信号Ｓ
ＩＧ＿Ｂと電圧ＶＴＨ２を比較することが可能である。
この場合、比較器ＣＤは非活動状態にある。
【００１７】スイッチＳＷが図１に示すように開いてお
り、２つのバッファＢ１、Ｂ２の入力電圧ＶＴ０１、Ｖ
Ｔ０２を、バッファＢ１、Ｂ２の出力電圧ＶＴ１、ＶＴ
２が同じになるように選択した場合、図１の回路１０に
よって、シングル・エンド終端による差動信号操作が提
供される。実施例の１つでは、２つの比較器ＣＳ１及び
ＣＳ２は、非活動状態であり、２つの信号ＳＩＧ＿Ａ、
ＳＩＧ＿Ｂは、比較器ＣＤによって比較される。もう１
つの実施例では、ＣＤを非活動状態にして、２つの比較
器ＣＳ１、ＣＳ２によって比較を実施することが可能で
ある。
【００１８】スイッチを閉じて、２つのバッファＢ１、
Ｂ２を高インピーダンス状態にすると、図１の回路１０
によって、差動終端による差動信号操作が提供される。
この場合、２つの比較器ＣＳ１、ＣＳ２は非活動状態で
あり、２つの信号ＳＩＧ＿Ａ、ＳＩＧ＿Ｂは比較器ＣＤ
によって比較される。
【００１９】図２には、本発明による自動試験装置のピ
ンエレクトロニクス回路２０に関する第２の実施例が示
されている。図２の回路２０は、図１の回路１０と同様
である。従って、対応する特徴は、同じ参照文字で示さ
れている。
【００２０】図２の場合、図１のスイッチＳＷは、ダイ
オード・ブリッジ２１と、２つのスイッチ式電流源２
２、２３に置き換えられている。ダイオード・ブリッジ
２１は、４つのダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を含
んでいる。直列接続をなす電流源Ｉ１とスイッチＳＷ１
が、ダイオードＤ１、Ｄ２のアノードに接続されてい
る。ダイオードＤ３、Ｄ４のカソードは、直列接続をな
すスイッチＳＷ２と電流源Ｉ２に接続されている。ダイ
オードＤ１のカソードは、ダイオードＤ３のアノードに
接続され、両方とも、２つの抵抗器Ｒ１０、Ｒ１１の接
続点に接続されている。抵抗器Ｒ１０のもう一方の側
は、バッファＢ１の出力に接続され、抵抗器Ｒ１１のも
う一方の側は、ライン１１に接続されている。ダイオー
ドＤ２のカソードは、ダイオードＤ４のアノードに接続
され、両方とも、２つの抵抗器Ｒ２０、Ｒ２１の接続点
に接続されている。抵抗器Ｒ２０のもう一方の側は、バ
ッファＢ２の出力に接続され、抵抗器Ｒ２１のもう一方
の側は、ライン１２に接続されている。２つのスイッチ
ＳＷ１、ＳＷ２は、共通信号ＤＴの助けによりスイッチ
することが可能である。
【００２１】ダイオード・ブリッジ２１は、小さい抵抗
器の働きをするように、その抵抗領域で利用される。
【００２２】２つのバッファＢ１、Ｂ２が、低インピー
ダンス状態にあり、２つのスイッチＳＷ１、ＳＷ２が、
信号ＤＴが低レベルのため、図２に示すように開いてい
る場合、図２の回路２０によって、２つのライン１１、
１２にシングル・エンド終端が提供される。比較器ＣＳ
１、ＣＳ２は活動状態にあるが、ダイオード・ブリッジ
２１及び比較器ＣＤは、非活動状態にある。２つのライ
ン１１、１２のそれぞれの終端は、バッファＢ１、Ｂ２
の入力電圧ＶＴ０１、ＶＴ０２によって別様にプログラ
ムすることが可能である。抵抗器Ｒ１０、Ｒ１１及び抵
抗器Ｒ２０、Ｒ２１は、結果として、被試験素子から２
つのライン１１、１２までの伝送ラインのそれぞれにイ
ンピーダンスＺが生じるように選択することが可能であ
る。
【００２３】２つのバッファＢ１、Ｂ２の入力電圧ＶＴ
０１、ＶＴ０２が、バッファＢ１、Ｂ２の出力電圧ＶＴ
１及びＶＴ２が同じになるように選択され、２つのスイ
ッチＳＷ１、ＳＷ２が開いている場合、図２の回路２０
によって、シングル・エンド終端による差動信号操作が
提供される。
【００２４】２つのバッファＢ１、Ｂ２が、高インピー
ダンス状態にあり、２つのスイッチＳＷ１、ＳＷ２が、
信号ＤＴが高レベルのため閉じている場合、図２の回路
２０によって、ライン１１、１２の差動終端による差動
信号操作が提供される。ダイオード・ブリッジ２１及び
比較器ＣＤは、活動状態にあるが、比較器ＣＳ１、ＣＳ
２は、非活動状態にある。
【００２５】もう１つの実施例の場合、ダイオード・ブ
リッジ２１は、２つのライン１１、１２の一方に関して
いわゆる能動負荷またはプログラム可能負荷の働きをす
るように非抵抗領域で利用することも可能である。この
場合、２つのスイッチＳＷ１、ＳＷ２は、閉じており、
例えば、第１の電圧において、バッファＢ１は、高イン
ピーダンス状態にセットされ、バッファＢ２は、低イン
ピーダンス状態にセットされる。例えば、ライン１１が
第２の電圧を伝送すると、ダイオード・ブリッジ２１
に、第１の電圧と第２の電圧の電圧差が生じることにな
る。結果として、ダイオード・ブリッジ２１は、とりわ
け、第１の電圧、従って、バッファＢ２の出力電圧に関
してプログラム可能な負荷に相当する。
【００２６】図３には、本発明による自動試験装置のピ
ンエレクトロニクス回路３０に関する第３の実施例が示
されている。図３の回路３０は、図２の回路２０と同様
である。従って、対応する特徴は、同じ参照文字によっ
て示されている。
【００２７】図３の場合、図１の２つのバッファＢ１、
Ｂ２は、２つのドライバＤＲ１、ＤＲ２に置き換えられ
ている。これらのドライバＤＲ１、ＤＲ２は、電圧ＤＡ
ＴＡ１、ＤＡＴＡ２に関してプログラム可能な入力を備
えている。
【００２８】第１のモードの場合、電圧ＤＡＴＡ１、Ｄ
ＡＴＡ２は、図２の回路２０に関連して記述したよう
に、電圧ＶＴ０１、ＶＴ０２と同じになるようにプログ
ラム可能である。このモードの場合、図３の回路３０の
ドライバＤＲ１、ＤＲ２は、２つのライン１１、１２の
終端を確立するために利用される。従って、このモード
は、被試験素子からライン１１、１２で信号ＳＩＧ＿
A,、ＳＩＧ＿Bを受信するために用いられる。
【００２９】しかし、２つのドライバＤＲ１、ＤＲ２
は、２つのライン１１、１２を介して、被試験素子に、
信号、すなわち、論理低レベル信号または論理高レベル
信号を送るために利用することも可能である。このモー
ドの場合、ドライバＤＲ１、ＤＲ２の入力ＤＡＴＡ１、
ＤＡＴＡ２は、自動試験装置に含まれた特定の試験プロ
グラムによって所望通りプログラムされる。
【００３０】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。 （実施態様１）被試験素子を試験する自動試験装置の電
子回路であって、被試験素子に前記回路を接続するため
の２つのラインと、それぞれの一方の入力が、前記２つ
のラインの異なるラインに接続される２つの比較器と、
２つの入力が前記２つのラインの異なるラインに接続さ
れるもう１つの比較器と、前記２つのライン間に接続さ
れたスイッチング素子とを含む電子回路。 （実施態様２）前記スイッチング素子が、前記回路をシ
ングル・エンド終端または差動終端に利用できるよう
に、前記２つのライン間に接続されていることを特徴と
する、実施態様１に記載の回路。 （実施態様３）前記スイッチング素子が、２つのスイッ
チ式電流源に直列に接続されたダイオード・ブリッジを
含むことを特徴とする、実施態様１に記載の回路。 （実施態様４）前記スイッチ式電流源が、それぞれ、直
列接続をなす電流源とスイッチを含むことを特徴とす
る、実施態様３に記載の回路。 （実施態様５）前記ダイオード・ブリッジが、いわゆる
能動負荷またはプログラム可能負荷として利用可能であ
ることを特徴とする実施態様３に記載の回路。 （実施態様６）前記終端素子が、前記ラインのそれぞれ
に、バッファと少なくとも１つの抵抗器を含んでいるこ
とと、前記バッファの出力が、それぞれの抵抗器を介し
てそれぞれのラインに接続されていることを特徴とす
る、実施態様1に記載の回路。 （実施態様７）前記終端素子が、前記ラインのそれぞれ
に、ドライバと少なくとも１つの抵抗器を含んでいるこ
とと、前記ドライバの出力が、前記それぞれの抵抗器を
介して前記それぞれのラインに接続されていることを特
徴とする、実施態様1に記載の回路。 （実施態様８）前記スイッチング素子が、２つのスイッ
チ式電流源に直列に接続されたダイオード・ブリッジを
含むことを特徴とする、実施態様７に記載の回路。 （実施態様９）前記ダイオードが、前記２つのライン間
に接続されていることを特徴とする、実施態様８に記載
の回路。 （実施態様１０）前記終端素子が、前記ラインのそれぞ
れに対する２つの抵抗器と、前記ラインのそれぞれに対
する前記２つの抵抗器の接続点に接続されたダイオード
・ブリッジを含むことを特徴とする、実施態様９に記載
の回路。 （実施態様１１）前記スイッチ式電流源が、それぞれ、
直列接続をなす電流源とスイッチを含むことを特徴とす
る、実施態様８に記載の回路。
【００３１】
【発明の効果】以上のように、本発明を用いると、必要
とする労力およびコストが少なくてすむ、改良された自
動試験装置を提供することができる。すなわち、被試験
素子のラインの任意の１つに対する個別シングル・エン
ド終端、シングル・エンド終端による差動信号操作、及
び、差動終端による差動信号操作に、１つの同じ回路を
用いることが可能であるという利点が得られる。結果と
して、試験を受ける異なる装置に１つの同じ回路を利用
することが可能になる。換言すれば、もはや、これら試
験を受ける異なる装置のために異なる回路を設ける必要
がなくなる。従って、自動試験装置に関連した労力及び
コストが軽減される。また、別の実施例では、ダイオー
ド・ブリッジを用いて、本発明による電子回路の異なる
モード間におけるスイッチングが行われる。このダイオ
ード・ブリッジには、１つの半導体チップ上に製作し
て、物理的距離を最短にすることができるので、高周波
用途のためにこの自動試験装置を実装できるという利点
がある。
【図面の簡単な説明】
【図１】本発明による自動試験装置の電子回路に関する
第１の実施例を示す図である。
【図２】本発明による自動試験装置の電子回路に関する
第２の実施例を示す図である。
【図３】本発明による自動試験装置の電子回路に関する
第３の実施例を示す図である
【符号の説明】
１０：ピンエレクトロニクス回路 １１，１２：ライン ２０：ピンエレクトロニクス回路 ２１：ダイオード・ブリッジ ２２，２３：スイッチ式電流源 ３０：ピンエレクトロニクス回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ベルンハルト・ロート ドイツ連邦共和国ボブリンゲン カームバ ッヘル・ストラーセ15 (72)発明者 ヘンリエッテ・オソイニッヒ ドイツ連邦共和国シュトゥットゥガルト フォーゲルサンク・ストラーセ39 Ｆターム(参考） 2G132 AF10 AL18 AL20

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】被試験素子を試験する自動試験装置の電子
    回路であって、被試験素子に前記回路を接続するための
    ２つのラインと、それぞれの一方の入力が、前記２つの
    ラインの異なるラインに接続される２つの比較器と、２
    つの入力が前記２つのラインの異なるラインに接続され
    るもう１つの比較器と、前記２つのライン間に接続され
    たスイッチング素子とを含む電子回路。
JP2002051316A 2001-03-10 2002-02-27 自動試験装置の電子回路 Expired - Fee Related JP4171229B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP01105970.6 2001-03-10
EP01105970A EP1172661B1 (en) 2001-03-10 2001-03-10 Switchable testing circuit for single-ended and differential termination

Publications (3)

Publication Number Publication Date
JP2002311108A true JP2002311108A (ja) 2002-10-23
JP2002311108A5 JP2002311108A5 (ja) 2005-08-25
JP4171229B2 JP4171229B2 (ja) 2008-10-22

Family

ID=8176740

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002051316A Expired - Fee Related JP4171229B2 (ja) 2001-03-10 2002-02-27 自動試験装置の電子回路

Country Status (4)

Country Link
US (1) US6639397B2 (ja)
EP (1) EP1172661B1 (ja)
JP (1) JP4171229B2 (ja)
DE (1) DE60100109T2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6798237B1 (en) 2001-08-29 2004-09-28 Altera Corporation On-chip impedance matching circuit
US6812732B1 (en) 2001-12-04 2004-11-02 Altera Corporation Programmable parallel on-chip parallel termination impedance and impedance matching
US6836144B1 (en) 2001-12-10 2004-12-28 Altera Corporation Programmable series on-chip termination impedance and impedance matching
US6812734B1 (en) 2001-12-11 2004-11-02 Altera Corporation Programmable termination with DC voltage level control
US7109744B1 (en) 2001-12-11 2006-09-19 Altera Corporation Programmable termination with DC voltage level control
DE10207676A1 (de) * 2002-02-22 2003-09-04 Philips Intellectual Property Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich
US6888369B1 (en) 2003-07-17 2005-05-03 Altera Corporation Programmable on-chip differential termination impedance
DE10338030B3 (de) * 2003-08-19 2005-04-28 Infineon Technologies Ag Integrierte Schaltung zum Testen von Schaltungskomponenten eines Halbleiterchips
US6859064B1 (en) 2003-08-20 2005-02-22 Altera Corporation Techniques for reducing leakage current in on-chip impedance termination circuits
US6888370B1 (en) 2003-08-20 2005-05-03 Altera Corporation Dynamically adjustable termination impedance control techniques
US20050146320A1 (en) * 2003-12-31 2005-07-07 Gohel Tushar K. Differential active load
US7218155B1 (en) 2005-01-20 2007-05-15 Altera Corporation Techniques for controlling on-chip termination resistance using voltage range detection
US7221193B1 (en) 2005-01-20 2007-05-22 Altera Corporation On-chip termination with calibrated driver strength
US7679397B1 (en) 2005-08-05 2010-03-16 Altera Corporation Techniques for precision biasing output driver for a calibrated on-chip termination circuit
EP1832888B1 (en) * 2006-03-09 2009-06-17 Teradyne, Inc. V/I source and test system incorporating the same
US7408406B2 (en) * 2006-05-24 2008-08-05 Tektronix, Inc. Mode selection amplifier circuit usable in a signal acquisition probe
DE102007045756B4 (de) * 2007-09-25 2014-05-15 Texas Instruments Deutschland Gmbh Elektronische Leiterplatte und Verfahren für das automatische Prüfen
US8278936B2 (en) * 2007-11-23 2012-10-02 Evan Grund Test circuits and current pulse generator for simulating an electrostatic discharge
US8836383B2 (en) * 2012-09-07 2014-09-16 Richtek Technology Corporation Multipurpose half bridge signal output circuit
US9813050B1 (en) * 2016-04-13 2017-11-07 Analog Devices, Inc. Comparator circuit with input attenuator
US10145893B2 (en) 2016-12-25 2018-12-04 Nuvoton Technology Corporation Resolving automated test equipment (ATE) timing constraint violations

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646299A (en) * 1983-08-01 1987-02-24 Fairchild Semiconductor Corporation Method and apparatus for applying and monitoring programmed test signals during automated testing of electronic circuits
FR2648943B1 (fr) * 1989-06-23 1991-10-11 Radiotechnique Compelec Circuit echantillonneur-bloqueur
US5010297A (en) * 1989-12-01 1991-04-23 Analog Devices, Incorporated Automatic test equipment with active load having high-speed inhibit mode switching
US5200696A (en) * 1990-09-10 1993-04-06 Ltx Corporation Test system apparatus with Schottky diodes with programmable voltages
US5101153A (en) * 1991-01-09 1992-03-31 National Semiconductor Corporation Pin electronics test circuit for IC device testing
US5521493A (en) * 1994-11-21 1996-05-28 Megatest Corporation Semiconductor test system including a novel driver/load circuit
JP3331109B2 (ja) * 1996-01-23 2002-10-07 株式会社アドバンテスト 半導体試験装置の比較器
JP3672136B2 (ja) * 1996-10-04 2005-07-13 株式会社アドバンテスト Ｉｃ試験装置
US5942922A (en) * 1998-04-07 1999-08-24 Credence Systems Corporation Inhibitable, continuously-terminated differential drive circuit for an integrated circuit tester
JP3872594B2 (ja) * 1998-05-21 2007-01-24 株式会社アドバンテスト 半導体試験装置
US6313657B1 (en) * 1998-12-24 2001-11-06 Advantest Corporation IC testing apparatus and testing method using same
US6211723B1 (en) * 1999-01-20 2001-04-03 Ltx Corporation Programmable load circuit for use in automatic test equipment
US6275023B1 (en) * 1999-02-03 2001-08-14 Hitachi Electronics Engineering Co., Ltd. Semiconductor device tester and method for testing semiconductor device

Also Published As

Publication number Publication date
US20020125896A1 (en) 2002-09-12
EP1172661A1 (en) 2002-01-16
EP1172661B1 (en) 2003-02-19
US6639397B2 (en) 2003-10-28
JP4171229B2 (ja) 2008-10-22
DE60100109T2 (de) 2003-10-16
DE60100109D1 (de) 2003-03-27

Similar Documents

Publication Publication Date Title
JP2002311108A (ja) 自動試験装置の電子回路
US7449955B2 (en) Chain-chopping current mirror and method for stabilizing output currents
US5450084A (en) D/A converter with differential switching circuit providing symmetrical switching
US5075688A (en) Binary signal generating circuit with parallel sample and hold circuits and common sampling switch
US20110148842A1 (en) Source driver for liquid crystal display panel
KR100375580B1 (ko) 누설전류 정정회로
EP1386402B1 (en) Modified repetitive cell matching technique for integrated circuits
US5425094A (en) Cross point switch with power failure mode
CN110675791A (zh) 源极驱动器
KR20080092280A (ko) 디스플레이 유닛의 드라이버
US10848157B2 (en) Level converter and a method for converting level values in vehicle control devices
JPH1173800A (ja) 半導体装置、そのテスト方法
JP2001077870A (ja) 多値信号伝送システム
CN1763555B (zh) 半导体集成电路
US11824525B2 (en) T-switch with reduced current leakage
CN116224043B (zh) 芯片均压测试系统
CN212258838U (zh) 一种冗余驱动电路
US11313903B2 (en) Pin driver and test equipment calibration
US10700699B1 (en) Voltage-mode DAC driver with programmable mode output units
US6437633B2 (en) Switching element, stage and system
US6911847B2 (en) Current switching type of high-speed logic circuit which generates output pair of differential signals each having accurately matched rise-time and fall-time waveform characteristics
US6236547B1 (en) Zener zapping device and zener zapping method
JPS5854727A (ja) アナログ出力装置
CN116599520A (zh) 集成电路装置以及集成电路装置中的电路选择方法
US20190326923A1 (en) Multi-Ladder Digital to Analog Converter

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061017

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080617

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080808

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4171229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120815

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130815

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees