CN110675791A - 源极驱动器 - Google Patents
源极驱动器 Download PDFInfo
- Publication number
- CN110675791A CN110675791A CN201810875733.8A CN201810875733A CN110675791A CN 110675791 A CN110675791 A CN 110675791A CN 201810875733 A CN201810875733 A CN 201810875733A CN 110675791 A CN110675791 A CN 110675791A
- Authority
- CN
- China
- Prior art keywords
- signal
- flip
- multiplexer
- flops
- source driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001934 delay Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一种源极驱动器包括:一相位产生器、一控制电路以及一输出电路。相位产生器用以根据一输入时钟信号,产生多个输出时钟信号,其中该些输出时钟信号的相位彼此不同。控制电路用以根据该些输出时钟信号及一闩锁信号,依序产生多个控制信号。输出电路用以分别根据该些控制信号,依序输出多个数据电压。由此,输出电路即可在不同时间输出数据电压。
Description
技术领域
本发明涉及一种电子装置。具体而言,本发明涉及一种源极驱动器。
背景技术
随着科技的发展,显示装置已广泛地应用在人们的生活当中。
典型的显示装置,可包括栅极驱动电路与源极驱动电路。栅极驱动电路用以提供栅极信号至主动区,以令主动区的像素电路的开关开启。源极驱动电路用以提供数据电压至主动区中开关开启的像素电路,以令主动区中的像素电路相应于数据电压的电压进行显示。
然而,由于栅极信号的传递延迟,若多笔数据电压同时提供至主动区中的像素电路,将使部分的像素电路充电不足,而影响显示品质。
发明内容
本案一实施方式涉及一种源极驱动器。根据本案一实施例,源极驱动器包括:一相位产生器、一控制电路、以及一输出电路。控制电路电性连接该相位产生器。相位产生器用以根据一输入时钟信号,产生多个输出时钟信号,其中该些输出时钟信号的相位彼此不同。控制电路用以根据该些输出时钟信号及一闩锁信号,依序产生多个控制信号。输出电路电性连接该控制电路。输出电路用以分别根据该些控制信号,依序输出多个数据电压。
优选地,该控制电路还用以根据一选择信号,改变该控制电路产生的该些控制信号的数量。
优选地,该控制电路包括:多个触发器,彼此电性串联连接,该些触发器(Flip-flop)用以分别相应于该些输出时钟信号,输出该些控制信号。
优选地,该控制电路还包括:一选择电路,用以根据一选择信号,阻止该些触发器中的一或多者输出该些控制信号中的相应部分。
优选地,该选择电路包括:一第一多工器,用以根据该选择信号选择性提供该闩锁信号至该些触发器中的一者的一输入端;以及一第二多工器,用以根据该选择信号选择性提供该闩锁信号至该些触发器中的另一者的一输入端。
优选地,在该第一多工器提供该闩锁信号至该些触发器中的该者的情况下,该第二多工器不提供该闩锁信号至该些触发器中的该另一者。
优选地,该第一多工器还用以根据该选择信号选择性提供一空信号至该些触发器中的该者的该输入端。
优选地,该第二多工器还用以根据该选择信号选择性提供该些控制信号中的一者至该些触发器中的该另一者的该输入端。
优选地,在该选择信号为一第一状态的情况下,该第一多工器提供该闩锁信号至该些触发器中的该者的该输入端,且该第二多工器提供该些控制信号中的一者至该些触发器中的该另一者的该输入端。
优选地,在该选择信号为一第二状态的情况下,该第一多工器提供一空信号至该些触发器中的该者的该输入端,且该第二多工器提供该闩锁信号至该些触发器中的该另一者的该输入端。
优选地,该选择电路包括:一第一多工器;以及一第二多工器;其中该第一多工器及该第二多工器用以阻止该些触发器中电性连接于该第一多工器及该第二多工器之间的一或多者输出该些控制信号中的相应部分。
优选地,在该第一多工器输出该闩锁信号的情况下,该第二多工器输出来自该些触发器中的一者的控制信号。
优选地,在该第一多工器输出一空信号至该些触发器中的一者情况下,该第二多工器输出该闩锁信号。
优选地,该控制电路根据该些输出时钟信号逐步延迟该闩锁信号,以依序产生多个控制信号。
本案另一实施方式涉及一种源极驱动器,用于显示装置。根据本案一实施例,源极驱动器包括一相位产生器、一控制电路以及一输出电路。相位产生器用以根据一输入时钟信号,产生多个输出时钟信号。控制电路包括多个触发器,其中该些触发器分别接收该些输出时钟信号,以分别根据该些输出时钟信号,产生多个控制信号。输出电路电性连接该控制电路,该输出电路用以分别根据该些控制信号,依序输出多个数据电压。
优选地,该些用以根据该些输出时脉时钟信号逐步延迟一闩锁信号,以产生该些控制信号。
优选地,其中该控制电路更还包括:复数多个多工器,分别电性连接于该些触发器之间,用以阻止该些触发器中的一或多者输出该些控制信号中的相应部份分。
优选地,其中该些多工器包括:一第一多工器,用以接收一空信号以及一闩锁信号,并根据一选择信号输出该空信号以及该闩锁信号中的一者;以及一第二多工器,用以接收该些控制信号中的一第一控制信号以及该闩锁信号,并根据该选择信号输出该第一控制信号以及该闩锁信号中的一者。
优选地,其中在该第一多工器输出该闩锁信号的情况下,该第二多工器输出来自该些触发器中的一者的控制信号,且在该第一多工器输出该空信号至该些触发器中的一者情况下,该第二多工器输出该闩锁信号。
优选地,其中该些输出时脉时钟信号的相位彼此不同,以令该些触发器依序产生该些控制信号。
通过应用上述实施例,输出电路即可在不同时间输出数据电压,而使数据电压能大致相应于栅极信号的传递延迟提供至像素电路。
附图说明
图1为根据本案一实施例所示的显示装置的示意图;
图2为根据本案一实施例所示的源极驱动器的示意图;
图3为根据本案一实施例所示的时钟控制电路与输出电路的示意图;
图4为根据本案一实施例所示的相位产生器与控制电路的示意图;
图5为根据本案一实施例所示的源极驱动器的信号波型图;
图6为根据本案另一实施例所示的相位产生器与控制电路的示意图;
图7为根据本案另一实施例所示的源极驱动器的信号波型图;
图8为根据本案另一实施例所示的相位产生器与控制电路的示意图;及
图9为根据本案另一实施例所示的源极驱动器的信号波型图。
主要元件符号说明:
10:显示装置
40:栅极驱动电路
104:主动区
106:像素电路
SD:源极驱动电路
G(1)-G(N):栅极信号
D(1)-D(M):数据电压
A:节点
B:节点
DIF:数据界面
CTC:时钟控制电路
DPC:数据处理电路
OPC:输出电路
DP、DN:显示信号
CK:时钟信号
LD:闩锁信号
DT:数据信号
DV1-DVn:数据电压
LD1-LDn:控制信号
PGR:相位产生器
CTR:控制电路
OCK1-OCKm:输出时钟信号
OP1-OPn:放大器
SWC:切换电路
DR1-DRn:触发器
t1-t8:时间点
SEL:选择信号
SLC:选择电路
MX1、MX2:多工器
NLL:空信号
具体实施方式
以下将以附图及详细叙述清楚说明本公开内容的精神,任何本领域技术人员在了解本公开内容的实施例后,当可由本公开内容所教示的技术,加以改变及修饰,其并不脱离本公开内容的精神与范围。
关于本文中所使用的“第一”、“第二”等,并非特别指称次序或顺位的意思,也非用以限定本发明,其仅为了区别以相同技术用语描述的元件或操作。
关于本文中所使用的“电性耦接”,可指二或多个元件相互直接作实体或电性接触,或是相互间接作实体或电性接触,而“电性耦接”还可指二或多个元件相互操作或动作。
关于本文中所使用的“包含”、“包括”、“具有”、“含有”等等,均为开放性的用语,即意指包含但不限于。
关于本文中所使用的“及/或”,包括所述事物的任一或全部组合。
关于本文中所使用的方向用语,例如:上、下、左、右、前或后等,仅是参考附图的方向。因此,使用的方向用语是用来说明并非用来限制本发明。
关于本文中所使用的用词(terms),除有特别注明外,通常具有每个用词使用在此领域中、在此公开的内容中与特殊内容中的平常意义。某些用以描述本公开的用词将于下或在此说明书的别处讨论,以提供本领域技术人员在有关本公开的描述上额外的引导。
图1为根据本案一实施例所示的显示装置10的示意图。在本实施例中,显示装置10包括像素电路106、源极驱动电路SD、以及栅极驱动电路40。像素电路106以矩阵形式排列,设置于主动区104中。在本实施例中,栅极驱动电路40逐列提供栅极信号G(1)-G(N)至像素电路106,以逐列开启像素电路106中的像素电路106的开关。源极驱动电路SD提供数据电压D(1)-D(M)至开关开启的像素电路106,以令此些像素电路106相应于数据电压D(1)-D(M)进行显示,其中N、M为自然数。应注意到,在本实施例中,虽以2个源极驱动电路SD为例进行说明,然而其它数量的源极驱动电路SD,如1个或3个以上,也在本案范围之中。
在一些做法中,由于栅极信号的传递延迟,故若数据电压同时输出,将使部分的像素电路充电不足,而对影像品质造成影响。举例而言,如图1所示,栅极信号G(1)传递至节点B的时间会略晚于传递至节点A的时间,若数据电压D(1)与数据电压D(x)同时抵达像素电路106,则数据电压D(x)对相应的像素电路106进行充电的时间将少于数据电压D(1)对相应的像素电路106进行充电的时间,而可能导致相应于数据电压D(x)的像素电路106充电不足,而影响显示品质。
在本案一实施例中,源极驱动电路SD可通过对数据电压D(1)-D(M)分别进行不同延迟,以使数据电压D(1)-D(M)能大致相应于栅极信号G(1)-G(N)的传递延迟抵达像素电路106。如此一来,可使像素电路106的充电操作更为准确,而提高影像品质。
参照图2,图2为根据本案一实施例所示的一个源极驱动电路SD的示意图。应注意到,此处虽以输出数据电压D(1)-D(n)的源极驱动电路SD为例进行说明,然其它源极驱动电路SD也可具有相似架构及功能。
在本实施例中,源极驱动电路SD用以接收显示信号DP、DN,并根据显示信号DP、DN产生提供至像素电路106的数据电压D(1)-D(n)。
在本实施例中,源极驱动电路SD包括数据界面DIF、时钟控制电路CTC、数据处理电路DPC及输出电路OPC。在本实施例中,数据界面DIF分别电性连接时钟控制电路CTC与数据处理电路DPC,且时钟控制电路CTC与数据处理电路DPC分别电性连接输出电路OPC。
在本实施例中,数据界面DIF用以接收显示信号DP、DN,并根据显示信号DP、DN产生时钟信号CK、闩锁信号LD及数据信号DT。在本实施例中,数据界面DIF可提供时钟信号CK与闩锁信号LD至时钟控制电路CTC,并提供数据信号DT至数据处理电路DPC。
在本实施例中,时钟控制电路CTC用以根据时钟信号CK与闩锁信号LD,依序提供多笔控制信号LD1-LDn至输出电路OPC。在一实施例中,控制信号LD1-LDn彼此相位不同,但不以此为限。在一实施例中,闩锁信号LD与控制信号LD1-LDn的波形相同,但不以此为限。在一实施例中,闩锁信号LD与部分或全部的控制信号LD1-LDn的相位不同,但不以此为限。在一实施例中,可相应于栅极信号G(1)-G(N)的传递延迟,决定时钟控制电路CTC提供多笔控制信号LD1-LDn至输出电路OPC的时间点,但不以此为限。
在本实施例中,数据处理电路DPC用以根据数据信号DT提供数据电压DV1-DVn至输出电路OPC。在一实施例中,数据处理电路DPC可包括数字模拟转换器、电位转换器(levelshifter)及数据闩锁器(data latch),但不以此为限。
在本实施例中,输出电路OPC用以根据控制信号LD1-LDn,依序输出多个数据电压D(1)-D(n)。在一实施例中,输出电路OPC是各别地根据控制信号LD1-LDn与数据电压DV1-DVn,依序输出多个数据电压D(1)-D(n)。例如,输出电路OPC根据控制信号LD1与数据电压DV1输出数据电压D(1),并根据控制信号LD2与数据电压DV2输出数据电压D(2),以此类推。
参照图3,在一实施例中,时钟控制电路CTC包括相位产生器PGR及控制电路CTR。在一实施例中,相位产生器PGR及控制电路CTR彼此电性连接。
在一实施例中,相位产生器PGR用以根据时钟信号CK(下称输入时钟信号CK),产生多个输出时钟信号OCK1-OCKm。在一实施例中,输出时钟信号OCK1-OCKm的相位彼此不同。在一实施例中,输出时钟信号OCK1-OCKm的波形彼此相同。在一实施例中,可相应于栅极信号G(1)-G(N)的传递延迟,决定相位产生器PGR产生的时钟信号OCK1-OCKm,但不以此为限。
在一实施例中,控制电路CTR用以根据输出时钟信号OCK1-OCKm及闩锁信号LD,依序产生前述多个控制信号LD1-LDn。在一实施例中,控制电路CTR是利用输出时钟信号OCK1-OCKm逐步延迟闩锁信号LD,以依序产生前述多个控制信号LD1-LDn。在一实施例中,输出时钟信号OCK1-OCKm的数量与控制信号LD1-LDn的数量可彼此相同或不同。例如,输出时钟信号OCK1-OCKm的数量可为8,且控制信号LD1-LDn的数量可为32。控制电路CTR可利用输出时钟信号OCK1产生控制信号LD1、LD9、LD17、LD25;利用输出时钟信号OCK2产生控制信号LD2、LD10、LD18、LD26,并以此类推。
在一实施例中,输出电路OPC包括多个放大器OP1-OPn及切换电路SWC。放大器OP1-OPn分别电性连接切换电路SWC中的开关。在一实施例中,放大器OP1-OPn分别用以接收数据电压DV1-DVn。在一实施例中,放大器OP1-OPn用以通过切换电路SWC中对应的开关,根据数据电压DV1-DVn输出数据电压D(1)-D(n)。在一实施例中,切换电路SWC中的开关用以依序根据控制信号LD1-LDn导通,以令放大器OP1-OPn产生的数据电压D(1)-D(n)得以依序输出至像素电路106中。
通过上述设置,输出电路OPC即可在不同时间输出数据电压D(1)-D(n),而使数据电压D(1)-D(n)能大致相应于栅极信号G(1)-G(N)的传递延迟提供至像素电路106。
图4提供本案一实施例中的进一步细节,然本发明不以此为限。在一实施例中,控制电路CTR包括多个触发器DR1-DRn。在一实施例中,触发器DR1-DRn彼此电性串联连接。在一实施例中,触发器DR1-DRn用以分别相应于输出时钟信号OCK1-OCKm,输出控制信号LD1-LDn。在一实施例中,触发器DR1用以根据输出时钟信号OCK1延迟闩锁信号LD,以输出控制信号LD1至触发器DR2;触发器DR2用以根据输出时钟信号OCK2延迟控制信号LD1,以输出控制信号LD2至触发器DR3;触发器DR3用以根据输出时钟信号OCK3延迟控制信号LD2,以输出控制信号LD3至次一级触发器,并以此类推。
应注意到,虽然在本实施例中,是以触发器DRn用以根据输出时钟信号OCKm输出控制信号LDn为例进行说明,然而在不同实施例中,触发器DRn也可根据其它时钟信号(如时钟信号OCK1至OCKm-1中任一者)输出控制信号LDn。换言之,在不同实施例中,n可以不为m的倍数。
同时参照图5,在时间点t1时,触发器DR1根据输出时钟信号OCK1,输出控制信号LD1至触发器DR2。在时间点t2时,触发器DR2根据输出时钟信号OCK2,输出控制信号LD2至触发器DR3。在时间点t3时,触发器DR3根据输出时钟信号OCK3,输出控制信号LD3次一级触发器。在时间点t4时,触发器DRn根据输出时钟信号OCKm,延迟控制信号LDn-1,以输出控制信号LDn。
在时间点t5时,控制信号LD1的下降沿导通对应放大器OP1的开关,以令数据电压D(1)得以输出。在时间点t6时,控制信号LD2的下降沿导通对应放大器OP2的开关,以令数据电压D(2)得以输出。在时间点t7时,控制信号LD3的下降沿导通对应放大器OP3的开关,以令数据电压D(3)得以输出。在时间点t8时,控制信号LDn的下降沿导通对应放大器OPn的开关,以令数据电压D(n)得以输出。
通过上述设置,输出电路OPC即可在不同时间输出数据电压D(1)-D(n),而使数据电压D(1)-D(n)能大致相应于栅极信号G(1)-G(N)的传递延迟提供至像素电路106。
图6提供本案另一实施例中的细节,然本案不以此为限。在本实施例中,控制电路CTR大致相同于图4所相应的控制电路CTR,故相同的部分在此不赘述。在本实施例中,控制电路CTR是以相反于图4所相应的实施例的次序输出控制信号LD1-LDn,以使数据电压D(1)-D(n)用相反于图4所相应的实施例的次序进行输出。
在本实施例中,触发器DR1用以根据输出时钟信号OCKm延迟闩锁信号LD,以输出控制信号LDm-1至触发器DR2;触发器DR2用以根据输出时钟信号OCKm-1延迟控制信号LDm-1,以输出控制信号LDm-2至触发器DR3;触发器DR3用以根据输出时钟信号OCKm-3延迟控制信号LDm-2,以输出控制信号LDm-3至次一级触发器,并以此类推。
同时参照图7,在时间点t1时,触发器DR1根据输出时钟信号OCKm,输出控制信号LDn至触发器DR2。在时间点t2时,触发器DR2根据输出时钟信号OCKm-1,输出控制信号LDn-1至触发器DR3。在时间点t3时,触发器DR3根据输出时钟信号OCKm-2,输出控制信号LDn-2至次一级触发器DR。在时间点t4时,触发器DRn根据输出时钟信号OCK1,输出控制信号LD1。
在时间点t5时,控制信号LDn的下降沿导通对应放大器OPn的开关,以令数据电压D(n)得以输出。在时间点t6时,控制信号LDn-1的下降沿导通对应放大器OPn-1的开关,以令数据电压D(n-1)得以输出。在时间点t7时,控制信号LDn-2的下降沿导通对应放大器OPn-2的开关,以令数据电压D(n-1)得以输出。在时间点t8时,控制信号LD1的下降沿导通对应放大器OP1的开关,以令数据电压D(1)得以输出。
图8提供本案另一实施例中的细节,然本案不以此为限。在本实施例中,控制电路CTR更包括选择电路SLC。在本实施例中,选择电路SLC用以根据选择信号SEL,阻止触发器DR1-DRn中的一或多者输出控制信号LD1-LDn中的相应部分。例如,在图8所相应的实施例中,选择电路SLC可根据选择信号SEL,阻止触发器DR1-DR2输出控制信号LD1-LD2中的相应部分。
应注意到,虽然在图8中,是以选择电路SLC应用至类似于图4中示出的架构为例进行说明,然而选择电路SLC也可应用至类似于图6中示出的架构,故本案不以此实施例为限。
在一实施例中,选择电路SLC包括多工器MX1、MX2。在一实施例中,多工器MX1、MX2分别电性连接于触发器DR1-DRn之间,用以阻止触发器DR1-DRn中的一或多者输出控制信号LD1-LDn中的相应部分。
在本实施例中,多工器MX1的第一输入端用以接收闩锁信号LD,多工器MX1的第二输入端用以接收空信号NLL,多工器MX1的输出端电性连接触发器DR1的输入端,多工器MX1的控制端用以接收选择信号SEL。在本实施例中,多工器MX1用以根据选择信号SEL,选择性输出闩锁信号LD或空信号NLL至触发器DR1的输入端。
在本实施例中,多工器MX2的第一输入端电性连接触发器DR1的输出端并用以接收控制信号LD2,多工器MX2的第二输入端用以接收闩锁信号LD,多工器MX2的输出端电性连接触发器DR3的输入端,多工器MX2的控制端用以接收选择信号SEL。在本实施例中,多工器MX2用以根据选择信号SEL,选择性输出闩锁信号LD或控制信号LD2至触发器DR3的输入端。
在一实施例中,选择信号SEL可在第一状态与第二状态间切换,以令多工器MX1、MX2输出不同信号。
在选择信号SEL为第一状态下(例如具有第一选择电压准位),多工器MX1用以输出闩锁信号LD至触发器DR1的输入端,且多工器MX2用以输出控制信号LD2至触发器DR3的输入端。此时,时钟信号OCK1-OCKm、控制信号LD1-LDn与数据电压D(1)-D(n)的时序大致相同于图5中所示,故在此不赘述。
在选择信号SEL为第二状态下(例如具有第二选择电压准位),多工器MX1用以输出空信号NLL至触发器DR1的输入端,且多工器MX2用以输出闩锁信号LD至触发器DR3的输入端。
同时参照图9,在此一状态下,由于触发器DR1接收空信号NLL,故在时间点t1时,触发器DR1并未输出控制信号LD1。同样地,由于触发器DR2未接收到来自触发器DR1的控制信号LD1,故在时间点t2时,触发器DR2并未输出控制信号LD2。
在时间点t3时,触发器DR3接收来自多工器MX2的闩锁信号LD,故触发器DR3根据输出时钟信号OCK3,输出控制信号LD3。在时间点t4时,触发器DRn根据输出时钟信号OCKm,输出控制信号LDn。
另外,由于未输出控制信号LD1、LD2,故在时间点t5、t6时,对应放大器OP1、OP2的开关并未导通,而使得数据电压D(1)、D(2)并未输出。相对地,在时间点t7、t8时,控制信号LD3、LD4的下降沿分别导通对应放大器OP3、OP4的开关,以令数据电压D(3)、D(4)得以输出。
通过应用上述实施例,控制电路CTR即可根据选择信号SEL改变控制电路CTR产生的控制信号的数量,并改变源极驱动电路SD所输出的数据电压的数量。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何本领域技术人员,在不脱离本发明的精神和范围内,当可作各种的更动与润饰,因此本发明的保护范围当视后附的申请专利范围所界定者为准。
Claims (20)
1.一种源极驱动器,用于显示装置,其特征在于,包括:
一相位产生器,用以根据一输入时钟信号,产生多个输出时钟信号,其中该些输出时钟信号的相位彼此不同;
一控制电路,电性连接该相位产生器,该控制电路用以根据该些输出时钟信号及一闩锁信号,依序产生多个控制信号;以及
一输出电路,电性连接该控制电路,该输出电路用以分别根据该些控制信号,依序输出多个数据电压。
2.根据权利要求1所述的源极驱动器,其特征在于,该控制电路还用以根据一选择信号,改变该控制电路产生的该些控制信号的数量。
3.根据权利要求1所述的源极驱动器,其特征在于,该控制电路包括:
多个触发器,彼此电性串联连接,该些触发器用以分别相应于该些输出时钟信号,输出该些控制信号。
4.根据权利要求3所述的源极驱动器,其特征在于,该控制电路还包括:
一选择电路,用以根据一选择信号,阻止该些触发器中的一或多者输出该些控制信号中的相应部分。
5.根据权利要求4所述的源极驱动器,其特征在于,该选择电路包括:
一第一多工器,用以根据该选择信号选择性提供该闩锁信号至该些触发器中的一者的一输入端;以及
一第二多工器,用以根据该选择信号选择性提供该闩锁信号至该些触发器中的另一者的一输入端。
6.根据权利要求5所述的源极驱动器,其特征在于,在该第一多工器提供该闩锁信号至该些触发器中的该者的情况下,该第二多工器不提供该闩锁信号至该些触发器中的该另一者。
7.根据权利要求5所述的源极驱动器,其特征在于,该第一多工器还用以根据该选择信号选择性提供一空信号至该些触发器中的该者的该输入端。
8.根据权利要求5所述的源极驱动器,其特征在于,该第二多工器还用以根据该选择信号选择性提供该些控制信号中的一者至该些触发器中的该另一者的该输入端。
9.根据权利要求5所述的源极驱动器,其特征在于,在该选择信号为一第一状态的情况下,该第一多工器提供该闩锁信号至该些触发器中的该者的该输入端,且该第二多工器提供该些控制信号中的一者至该些触发器中的该另一者的该输入端。
10.根据权利要求5所述的源极驱动器,其特征在于,在该选择信号为一第二状态的情况下,该第一多工器提供一空信号至该些触发器中的该者的该输入端,且该第二多工器提供该闩锁信号至该些触发器中的该另一者的该输入端。
11.根据权利要求4所述的源极驱动器,其特征在于,该选择电路包括:
一第一多工器;以及
一第二多工器;
其中该第一多工器及该第二多工器用以阻止该些触发器中电性连接于该第一多工器及该第二多工器之间的一或多者输出该些控制信号中的相应部分。
12.根据权利要求11所述的源极驱动器,其特征在于,在该第一多工器输出该闩锁信号的情况下,该第二多工器输出来自该些触发器中的一者的控制信号。
13.根据权利要求11所述的源极驱动器,其特征在于,在该第一多工器输出一空信号至该些触发器中的一者情况下,该第二多工器输出该闩锁信号。
14.根据权利要求1至13所述任一种源极驱动器,其特征在于,该控制电路根据该些输出时钟信号逐步延迟该闩锁信号,以依序产生多个控制信号。
15.一种源极驱动器,用于显示装置,其特征在于包括:
一相位产生器,用以根据一输入时钟信号,产生多个输出时钟信号;
一控制电路,包括多个触发器,其中该些触发器分别接收该些输出时钟信号,以分别根据该些输出时钟信号,产生多个控制信号;以及
一输出电路,电性连接该控制电路,该输出电路用以分别根据该些控制信号,依序输出多个数据电压。
16.根据权利要求15所述的源极驱动器,其特征在于,该些触发器用以根据该些输出时钟信号逐步延迟一闩锁信号,以产生该些控制信号。
17.根据权利要求15所述的源极驱动器,其特征在于,该控制电路还包括:
多个多工器,分别电性连接于该些触发器之间,用以阻止该些触发器中的一或多者输出该些控制信号中的相应部分。
18.根据权利要求17所述的源极驱动器,其特征在于,该些多工器包括:
一第一多工器,用以接收一空信号以及一闩锁信号,并根据一选择信号输出该空信号以及该闩锁信号中的一者;以及
一第二多工器,用以接收该些控制信号中的一第一控制信号以及该闩锁信号,并根据该选择信号输出该第一控制信号以及该闩锁信号中的一者。
19.根据权利要求18所述的源极驱动器,其特征在于,在该第一多工器输出该闩锁信号的情况下,该第二多工器输出来自该些触发器中的一者的控制信号,且在该第一多工器输出该空信号至该些触发器中的一者情况下,该第二多工器输出该闩锁信号。
20.根据权利要求15至19所述任一种所述的源极驱动器,其特征在于,该些输出时钟信号的相位彼此不同,以令该些触发器依序产生该些控制信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107123002 | 2018-07-03 | ||
TW107123002A TWI673703B (zh) | 2018-07-03 | 2018-07-03 | 源極驅動器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110675791A true CN110675791A (zh) | 2020-01-10 |
CN110675791B CN110675791B (zh) | 2023-02-28 |
Family
ID=69023619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201810875733.8A Active CN110675791B (zh) | 2018-07-03 | 2018-08-03 | 源极驱动器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10984701B2 (zh) |
CN (1) | CN110675791B (zh) |
TW (1) | TWI673703B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116798337A (zh) * | 2023-08-28 | 2023-09-22 | 深圳通锐微电子技术有限公司 | 电磁干扰抑制电路、源极驱动器、显示面板和电子设备 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210116785A (ko) * | 2020-03-16 | 2021-09-28 | 삼성디스플레이 주식회사 | 데이터 드라이버 및 이를 갖는 표시장치 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1987990A (zh) * | 2005-12-22 | 2007-06-27 | 株式会社日立显示器 | 显示装置 |
CN101364427A (zh) * | 2007-08-09 | 2009-02-11 | 松下电器产业株式会社 | 半导体存储装置 |
CN101763831A (zh) * | 2008-12-23 | 2010-06-30 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
US20110037758A1 (en) * | 2009-08-13 | 2011-02-17 | Jung-Pil Lim | Clock and data recovery circuit of a source driver and a display device |
TW201137821A (en) * | 2010-02-12 | 2011-11-01 | Au Optronics Corp | Display with CLK phase or data phase auto-adjusting mechanism and method of driving the same |
CN106205511A (zh) * | 2015-03-26 | 2016-12-07 | 联咏科技股份有限公司 | 源极驱动装置及其操作方法 |
US20170092344A1 (en) * | 2015-09-30 | 2017-03-30 | Samsung Electronics Co., Ltd. | Data processing circuit for controlling sampling point independently and data processing system including the same |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100495514C (zh) * | 2005-09-26 | 2009-06-03 | 中华映管股份有限公司 | 显示面板的驱动装置与方法 |
JP4974623B2 (ja) * | 2006-09-14 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 平面表示装置の駆動回路およびデータドライバ |
TWI409779B (zh) * | 2009-01-15 | 2013-09-21 | Chunghwa Picture Tubes Ltd | 用於插黑技術之液晶顯示器之源極驅動器及其方法 |
TWI447691B (zh) * | 2011-11-11 | 2014-08-01 | Au Optronics Corp | 觸發源極驅動器的方法 |
TWI478131B (zh) * | 2013-01-24 | 2015-03-21 | Himax Tech Ltd | 源極驅動器與顯示裝置 |
-
2018
- 2018-07-03 TW TW107123002A patent/TWI673703B/zh active
- 2018-08-03 CN CN201810875733.8A patent/CN110675791B/zh active Active
-
2019
- 2019-06-20 US US16/446,791 patent/US10984701B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1987990A (zh) * | 2005-12-22 | 2007-06-27 | 株式会社日立显示器 | 显示装置 |
CN101364427A (zh) * | 2007-08-09 | 2009-02-11 | 松下电器产业株式会社 | 半导体存储装置 |
CN101763831A (zh) * | 2008-12-23 | 2010-06-30 | 乐金显示有限公司 | 液晶显示器及其驱动方法 |
US20110037758A1 (en) * | 2009-08-13 | 2011-02-17 | Jung-Pil Lim | Clock and data recovery circuit of a source driver and a display device |
TW201137821A (en) * | 2010-02-12 | 2011-11-01 | Au Optronics Corp | Display with CLK phase or data phase auto-adjusting mechanism and method of driving the same |
CN106205511A (zh) * | 2015-03-26 | 2016-12-07 | 联咏科技股份有限公司 | 源极驱动装置及其操作方法 |
US20170092344A1 (en) * | 2015-09-30 | 2017-03-30 | Samsung Electronics Co., Ltd. | Data processing circuit for controlling sampling point independently and data processing system including the same |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116798337A (zh) * | 2023-08-28 | 2023-09-22 | 深圳通锐微电子技术有限公司 | 电磁干扰抑制电路、源极驱动器、显示面板和电子设备 |
CN116798337B (zh) * | 2023-08-28 | 2023-11-24 | 深圳通锐微电子技术有限公司 | 电磁干扰抑制电路、源极驱动器、显示面板和电子设备 |
Also Published As
Publication number | Publication date |
---|---|
TWI673703B (zh) | 2019-10-01 |
TW202006698A (zh) | 2020-02-01 |
US20200013328A1 (en) | 2020-01-09 |
US10984701B2 (en) | 2021-04-20 |
CN110675791B (zh) | 2023-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101476119B1 (ko) | 다입력 연산 증폭회로, 그것을 사용한 디지털/아날로그변환기 및 그것을 사용한 표시장치의 구동회로 | |
US6639397B2 (en) | Automatic test equipment for testing a device under test | |
KR950012313A (ko) | 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터 | |
CN110675791B (zh) | 源极驱动器 | |
US20120280739A1 (en) | System and method for level-shifting voltage signals using a dynamic level-shifting architecture | |
US20100182348A1 (en) | Signal voltage generation circuit, display panel driving device, and display apparatus | |
US6654916B1 (en) | Waveform generator, semiconductor testing device and semiconductor device | |
KR100666320B1 (ko) | 시프트 레지스터 및 그를 채용한 액정표시장치의 구동 회로 | |
KR101738783B1 (ko) | 멀티플렉서 및 래치 시스템 | |
CN112037702A (zh) | 用于伽玛电压产生器的驱动电路及其伽玛电压产生器 | |
JP2009152754A (ja) | レベルシフト回路及びそれを用いたドライバと表示装置 | |
US6937687B2 (en) | Bi-directional shift register control circuit | |
EP3813260A1 (en) | Dynamic d flip-flop, data operation unit, chip, hash board and computing device | |
US10819325B2 (en) | Selectable delay buffers and logic cells for dynamic voltage scaling in ultra low voltage designs | |
KR960042088A (ko) | 스캔 테스트 회로 및 이를 구비한 반도체 집적 회로 장치 | |
CN109754734B (zh) | 驱动显示面板的电子装置与其操作方法 | |
KR20200011122A (ko) | 소스 드라이버 및 이를 포함하는 디스플레이 장치 | |
US20040145505A1 (en) | Current dac code independent switching | |
JP2005217949A (ja) | ドライバ回路 | |
WO2004068708A2 (en) | An integrated circuit signal generator for generating an square wave output signal | |
JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
EP1622111A1 (en) | Line driver circuit for active matrix display device | |
KR101789467B1 (ko) | 의사 랜덤 이진 수열 발생기의 고속 리셋 장치 | |
CN114974155A (zh) | 输出电路、数据驱动器及显示装置 | |
US9712182B1 (en) | Digital to analog conversion circuit and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |