TWI673703B - 源極驅動器 - Google Patents
源極驅動器 Download PDFInfo
- Publication number
- TWI673703B TWI673703B TW107123002A TW107123002A TWI673703B TW I673703 B TWI673703 B TW I673703B TW 107123002 A TW107123002 A TW 107123002A TW 107123002 A TW107123002 A TW 107123002A TW I673703 B TWI673703 B TW I673703B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- flip
- multiplexer
- flops
- source driver
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
一種源極驅動器包括:一相位產生器、一控制電路、以及一輸出電路。相位產生器用以根據一輸入時脈訊號,產生複數輸出時脈訊號,其中該些輸出時脈訊號的相位彼此不同。控制電路用以根據該些輸出時脈訊號及一閂鎖訊號,依序產生複數控制訊號。輸出電路用以分別根據該些控制訊號,依序輸出複數資料電壓。
Description
本案涉及一種電子裝置。具體而言,本案涉及一種源極驅動器。
隨著科技的發展,顯示裝置已廣泛地應用在人們的生活當中。
典型的顯示裝置,可包括閘極驅動電路與源極驅動電路。閘極驅動電路用以提供閘極訊號至主動區,以令主動區的像素電路之開關開啟。源極驅動電路用以提供資料電壓至主動區中開關開啟的像素電路,以令主動區中的像素電路相應於資料電壓的電壓進行顯示。
然而,由於閘極訊號的傳遞延遲,若多筆資料電壓同時提供至主動區中的像素電路,將使部份的像素電路充電不足,而影響顯示品質。
本案一實施態樣涉及一種源極驅動器。根據本
案一實施例,源極驅動器包括:一相位產生器、一控制電路、以及一輸出電路。控制電路電性連接該相位產生器。相位產生器用以根據一輸入時脈訊號,產生複數輸出時脈訊號,其中該些輸出時脈訊號的相位彼此不同。控制電路用以根據該些輸出時脈訊號及一閂鎖訊號,依序產生複數控制訊號。輸出電路電性連接該控制電路。輸出電路用以分別根據該些控制訊號,依序輸出複數資料電壓。
本案另一實施態樣涉及一種顯示裝置的源極驅動器。根據本案一實施例,源極驅動器包括一相位產生器、一控制電路以及一輸出電路。相位產生器用以根據一輸入時脈訊號,產生複數輸出時脈訊號。控制電路包括複數正反器,其中該些正反器分別接收該些輸出時脈訊號,以分別根據該些輸出時脈訊號,產生複數控制訊號。輸出電路電性連接該控制電路,該輸出電路用以分別根據該些控制訊號,依序輸出複數資料電壓。
透過應用上述一實施例,輸出電路即可在不同時間輸出資料電壓,而使資料電壓能大致相應於閘極訊號的傳遞延遲提供至像素電路。
10‧‧‧顯示裝置
40‧‧‧閘極驅動器
104‧‧‧主動區
106‧‧‧像素電路
SD‧‧‧源極驅動器
G(1)-G(N)‧‧‧閘極訊號
D(1)-D(M)‧‧‧資料電壓
A‧‧‧節點
B‧‧‧節點
DIF‧‧‧資料介面
CTC‧‧‧時脈控制電路
DPC‧‧‧資料處理電路
OPC‧‧‧輸出電路
DP、DN‧‧‧顯示訊號
CK‧‧‧時脈訊號
LD‧‧‧閂鎖訊號
DT‧‧‧資料訊號
DV1-DVn‧‧‧資料電壓
LD1-LDn‧‧‧控制訊號
PGR‧‧‧相位產生器
CTR‧‧‧控制電路
OCK1-OCKm‧‧‧輸出時脈訊號
OP1-OPn‧‧‧放大器
SWC‧‧‧切換電路
DR1-DRn‧‧‧正反器
t1-t8‧‧‧時間點
SEL‧‧‧選擇訊號
SLC‧‧‧選擇電路
MX1、MX2‧‧‧多工器
NLL‧‧‧空訊號
第1圖為根據本案一實施例所繪示的顯示裝置的示意圖;第2圖為根據本案一實施例所繪示的源極驅動器的示
意圖;第3圖為根據本案一實施例所繪示的時脈控制電路與輸出電路的示意圖;第4圖為根據本案一實施例所繪示的相位產生器與控制電路的示意圖;第5圖為根據本案一實施例所繪示的源極驅動器的訊號波型圖;第6圖為根據本案另一實施例所繪示的相位產生器與控制電路的示意圖;第7圖為根據本案另一實施例所繪示的源極驅動器的訊號波型圖;第8圖為根據本案另一實施例所繪示的相位產生器與控制電路的示意圖;及第9圖為根據本案另一實施例所繪示的源極驅動器的訊號波型圖。
以下將以圖式及詳細敘述清楚說明本揭示內容之精神,任何所屬技術領域中具有通常知識者在瞭解本揭示內容之實施例後,當可由本揭示內容所教示之技術,加以改變及修飾,其並不脫離本揭示內容之精神與範圍。
關於本文中所使用之『第一』、『第二』、...等,並非特別指稱次序或順位的意思,亦非用以限定本發明,其僅為了區別以相同技術用語描述的元件或操作。
關於本文中所使用之『電性耦接』,可指二或多個元件相互直接作實體或電性接觸,或是相互間接作實體或電性接觸,而『電性耦接』還可指二或多個元件相互操作或動作。
關於本文中所使用之『包含』、『包括』、『具有』、『含有』等等,均為開放性的用語,即意指包含但不限於。
關於本文中所使用之『及/或』,係包括所述事物的任一或全部組合。
關於本文中所使用之方向用語,例如:上、下、左、右、前或後等,僅是參考附加圖式的方向。因此,使用的方向用語是用來說明並非用來限制本案。
關於本文中所使用之用詞(terms),除有特別註明外,通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論,以提供本領域技術人員在有關本揭露之描述上額外的引導。
第1圖為根據本案一實施例所繪示的顯示裝置10的示意圖。在本實施例中,顯示裝置10包括像素電路106、源極驅動器SD、以及閘極驅動器40。像素電路106以矩陣形式排列,設置於主動區104中。在本實施例中,閘極驅動器40逐列提供閘極訊號G(1)-G(N)至像素電路106,以逐列開啟像素電路106中的像素電路106的開關。源極驅動器SD提供資料電壓D(1)-D(M)至開關開啟的像
素電路106,以令此些像素電路106相應於資料電壓D(1)-D(M)進行顯示,其中N、M為自然數。應注意到,在本實施例中,雖以2個源極驅動器SD為例進行說明,然而其它數量的源極驅動器SD,如1個或3個以上,亦在本案範圍之中。
在一些做法中,由於閘極訊號的傳遞延遲,故若資料電壓同時輸出,將使部份的像素電路充電不足,而對影像品質造成影響。舉例而言,如第1圖所示,閘極訊號G(1)傳遞至節點B的時間會略晚於傳遞至節點A的時間,若資料電壓D(1)與資料電壓D(x)同時抵達像素電路106,則資料電壓D(x)對相應的像素電路106進行充電的時間將少於資料電壓D(1)對相應的像素電路106進行充電的時間,而可能導致相應於資料電壓D(x)的像素電路106充電不足,而影響顯示品質。
在本案一實施例中,源極驅動器SD可藉由對資料電壓D(1)-D(M)分別進行不同延遲,以使資料電壓D(1)-D(M)能大致相應於閘極訊號G(1)-G(N)的傳遞延遲抵達像素電路106。如此一來,可使像素電路106的充電操作更為準確,而提高影像品質。
參照第2圖,第2圖為根據本案一實施例所繪示的一個源極驅動器SD的示意圖。應注意到,此處雖以輸出資料電壓D(1)-D(n)的源極驅動器SD為例進行說明,然其它源極驅動器SD亦可具有相似架構及功能。
在本實施例中,源極驅動器SD用以接收顯示訊
號DP、DN,並根據顯示訊號DP、DN產生提供至像素電路106的資料電壓D(1)-D(n)。
在本實施例中,源極驅動器SD包括資料介面DIF、時脈控制電路CTC、資料處理電路DPC、及輸出電路OPC。在本實施例中,資料介面DIF分別電性連接時脈控制電路CTC與資料處理電路DPC,且時脈控制電路CTC與資料處理電路DPC分別電性連接輸出電路OPC。
在本實施例中,資料介面DIF用以接收顯示訊號DP、DN,並根據顯示訊號DP、DN產生時脈訊號CK、閂鎖訊號LD、及資料訊號DT。在本實施例中,資料介面DIF可提供時脈訊號CK與閂鎖訊號LD至時脈控制電路CTC,並提供資料訊號DT至資料處理電路DPC。
在本實施例中,時脈控制電路CTC用以根據時脈訊號CK與閂鎖訊號LD,依序提供複數筆控制訊號LD1-LDn至輸出電路OPC。在一實施例中,控制訊號LD1-LDn彼此相位不同,但不以此為限。在一實施例中,閂鎖訊號LD與控制訊號LD1-LDn的波形相同,但不以此為限。在一實施例中,閂鎖訊號LD與部份或全部的控制訊號LD1-LDn的相位不同,但不以此為限。在一實施例中,可相應於閘極訊號G(1)-G(N)的傳遞延遲,決定時脈控制電路CTC提供複數筆控制訊號LD1-LDn至輸出電路OPC的時間點,但不以此為限。
在本實施例中,資料處理電路DPC用以根據資料訊號DT提供資料電壓DV1-DVn至輸出電路OPC。在一
實施例中,資料處理電路DPC可包括數位類比轉換器、電位轉換器(level shifter)、及資料閂鎖器(data latch),但不以此為限。
在本實施例中,輸出電路OPC用以根據控制訊號LD1-LDn,依序輸出複數資料電壓D(1)-D(n)。在一實施例中,輸出電路OPC是各別地根據控制訊號LD1-LDn與資料電壓DV1-DVn,依序輸出複數資料電壓D(1)-D(n)。例如,輸出電路OPC根據控制訊號LD1與資料電壓DV1輸出資料電壓D(1),並根據控制訊號LD2與資料電壓DV2輸出資料電壓D(2),以此類推。
參照第3圖,在一實施例中,時脈控制電路CTC包括相位產生器PGR及控制電路CTR。在一實施例中,相位產生器PGR及控制電路CTR彼此電性連接。
在一實施例中,相位產生器PGR用以根據時脈訊號CK(下稱輸入時脈訊號CK),產生複數輸出時脈訊號OCK1-OCKm。在一實施例中,輸出時脈訊號OCK1-OCKm的相位彼此不同。在一實施例中,輸出時脈訊號OCK1-OCKm的波形彼此相同。在一實施例中,在一實施例中,可相應於閘極訊號G(1)-G(N)的傳遞延遲,決定相位產生器PGR產生的時脈訊號OCK1-OCKm,但不以此為限。
在一實施例中,控制電路CTR用以根據輸出時脈訊號OCK1-OCKm及閂鎖訊號LD,依序產生前述複數控制訊號LD1-LDn。在一實施例中,控制電路CTR是利用輸
出時脈訊號OCK1-OCKm逐步延遲閂鎖訊號LD,以依序產生前述複數控制訊號LD1-LDn。在一實施例中,輸出時脈訊號OCK1-OCKm的數量與控制訊號LD1-LDn的數量可彼此相同或不同。例如,輸出時脈訊號OCK1-OCKm的數量可為8,且控制訊號LD1-LDn的數量可為32。控制電路CTR可利用輸出時脈訊號OCK1產生控制訊號LD1、LD9、LD17、LD25;利用輸出時脈訊號OCK2產生控制訊號LD2、LD10、LD18、LD26,並以此類推。
在一實施例中,輸出電路OPC包括複數放大器OP1-OPn及切換電路SWC。放大器OP1-OPn分別電性連接切換電路SWC中的開關。在一實施例中,放大器OP1-OPn分別用以接收資料電壓DV1-DVn。在一實施例中,放大器OP1-OPn用以透過切換電路SWC中對應的開關,根據資料電壓DV1-DVn輸出資料電壓D(1)-D(n)。在一實施例中,切換電路SWC中的開關用以依序根據控制訊號LD1-LDn導通,以令放大器OP1-OPn產生的資料電壓D(1)-D(n)得以依序輸出至像素電路106中。
藉由上述設置,輸出電路OPC即可在不同時間輸出資料電壓D(1)-D(n),而使資料電壓D(1)-D(n)能大致相應於閘極訊號G(1)-G(N)的傳遞延遲提供至像素電路106。
第4圖提供本案一實施例中的進一步細節,然本案不以此為限。在一實施例中,控制電路CTR包括複數正反器DR1-DRn。在一實施例中,正反器DR1-DRn彼此
電性串聯連接。在一實施例中,正反器DR1-DRn用以分別相應於輸出時脈訊號OCK1-OCKm,輸出控制訊號LD1-LDn。在一實施例中,正反器DR1用以根據輸出時脈訊號OCK1延遲閂鎖訊號LD,以輸出控制訊號LD1至正反器DR2;正反器DR2用以根據輸出時脈訊號OCK2延遲控制訊號LD1,以輸出控制訊號LD2至正反器DR3;正反器DR3用以根據輸出時脈訊號OCK3延遲控制訊號LD2,以輸出控制訊號LD3至次一級正反器,並以此類推。
應注意到,雖然在本實施例中,是以正反器DRn用以根據輸出時脈訊號OCKm輸出控制訊號LDn為例進行說明,然而在不同實施例中,正反器DRn亦可根據其它時脈訊號(如時脈訊號OCK1至OCKm-1中任一者)輸出控制訊號LDn。換言之,在不同實施例中,n可以不為m的倍數。
同時參照第5圖,在時間點t1時,正反器DR1根據輸出時脈訊號OCK1,輸出控制訊號LD1至正反器DR2。在時間點t2時,正反器DR2根據輸出時脈訊號OCK2,輸出控制訊號LD2至正反器DR3。在時間點t3時,正反器DR3根據輸出時脈訊號OCK3,輸出控制訊號LD3次一級正反器。在時間點t4時,正反器DRn根據輸出時脈訊號OCKm,延遲控制訊號LDn-1,以輸出控制訊號LDn。
在時間點t5時,控制訊號LID1的負緣導通對應放大器OP1的開關,以令資料電壓D(1)得以輸出。在時間點t6時,控制訊號LD2的負緣導通對應放大器OP2的開關,
以令資料電壓D(2)得以輸出。在時間點t7時,控制訊號LD3的負緣導通對應放大器OP3的開關,以令資料電壓D(3)得以輸出。在時間點t8時,控制訊號LDn的負緣導通對應放大器OPn的開關,以令資料電壓D(n)得以輸出。
藉由上述設置,輸出電路OPC即可在不同時間輸出資料電壓D(1)-D(n),而使資料電壓D(1)-D(n)能大致相應於閘極訊號G(1)-G(N)的傳遞延遲提供至像素電路106。
第6圖提供本案另一實施例中的細節,然本案不以此為限。在本實施例中,控制電路CTR大致相同於第4圖所相應的控制電路CTR,故相同的部份在此不贅述。在本實施例中,控制電路CTR是以相反於第4圖所相應的實施例的次序輸出控制訊號LD1-LDn,以使資料電壓D(1)-D(n)用相反於第4圖所相應的實施例的次序進行輸出。
在本實施例中,正反器DR1用以根據輸出時脈訊號OCKm延遲閂鎖訊號LD,以輸出控制訊號LDn-1至正反器DR2;正反器DR2用以根據輸出時脈訊號OCKm-1延遲控制訊號LDn-1,以輸出控制訊號LDn-2至正反器DR3;正反器DR3用以根據輸出時脈訊號OCKm-3延遲控制訊號LDn-2,以輸出控制訊號LDn-3至次一級正反器,並以此類推。
同時參照第7圖,在時間點t1時,正反器DR1根據輸出時脈訊號OCKm,輸出控制訊號LDn至正反器
DR2。在時間點t2時,正反器DR2根據輸出時脈訊號OCKm-1,輸出控制訊號LDn-1至正反器DR3。在時間點t3時,正反器DR3根據輸出時脈訊號OCKm-2,輸出控制訊號LDn-2至次一級正反器DR。在時間點t4時,正反器DRn根據輸出時脈訊號OCK1,輸出控制訊號LD1。
在時間點t5時,控制訊號LDn的負緣導通對應放大器OPn的開關,以令資料電壓D(n)得以輸出。在時間點t6時,控制訊號LDn-1的負緣導通對應放大器OPn-1的開關,以令資料電壓D(n-1)得以輸出。在時間點t7時,控制訊號LDn-2的負緣導通對應放大器OPn-2的開關,以令資料電壓D(n-1)得以輸出。在時間點t8時,控制訊號LD1的負緣導通對應放大器OP1的開關,以令資料電壓D(1)得以輸出。
第8圖提供本案另一實施例中的細節,然本案不以此為限。在本實施例中,控制電路CTR更包括選擇電路SLC。在本實施例中,選擇電路SLC用以根據選擇訊號SEL,阻止正反器DR1-DRn中的一或多者輸出控制訊號LD1-LDn中的相應部份。例如,在第8圖所相應的實施例中,選擇電路SLC可根據選擇訊號SEL,阻止正反器DR1-DR2輸出控制訊號LD1-LD2中的相應部份。
應注意到,雖然在第8圖中,是以選擇電路SLC應用至類似於第4圖中繪示的架構為例進行說明,然而選擇電路SLC亦可應用至類似於第6圖中繪示的架構,故本案不以此實施例為限。
在一實施例中,選擇電路SLC包括多工器MX1、MX2。在一實施例中,多工器MX1、MX2分別電性連接於正反器DR1-DRn之間,用以阻止正反器DR1-DRn中的一或多者輸出控制訊號LD1-LDn中的相應部份。
在本實施例中,多工器MX1的第一輸入端用以接收閂鎖訊號LD,多工器MX1的第二輸入端用以接收空訊號NLL,多工器MX1的輸出端電性連接正反器DR1的輸入端,多工器MX1的控制端用以接收選擇訊號SEL。在本實施例中,多工器MX1用以根據選擇訊號SEL,選擇性輸出閂鎖訊號LD或空訊號NLL至正反器DR1的輸入端。
在本實施例中,多工器MX2的第一輸入端電性連接正反器DR2的輸出端並用以接收控制訊號LD2,多工器MX2的第二輸入端用以接收閂鎖訊號LD,多工器MX2的輸出端電性連接正反器DR3的輸入端,多工器MX2的控制端用以接收選擇訊號SEL。在本實施例中,多工器MX2用以根據選擇訊號SEL,選擇性輸出閂鎖訊號LD或控制訊號LD2至正反器DR3的輸入端。
在一實施例中,選擇訊號SEL可在第一狀態與第二狀態間切換,以令多工器MX1、MX2輸出不同訊號。
在選擇訊號SEL為第一狀態下(例如具有第一選擇電壓準位),多工器MX1用以輸出閂鎖訊號LD至正反器DR1的輸入端,且多工器MX2用以輸出控制訊號LD2至正反器DR3的輸入端。此時,時脈訊號OCK1-OCKm、控
制訊號LD1-LDn與資料電壓D(1)-D(n)的時序大致相同於第5圖中所示,故在此不贅述。
在選擇訊號SEL為第二狀態下(例如具有第二選擇電壓準位),多工器MX1用以輸出空訊號NLL至正反器DR1的輸入端,且多工器MX2用以輸出閂鎖訊號LD至正反器DR3的輸入端。
同時參照第9圖,在此一狀態下,由於正反器DR1接收空訊號NLL,故在時間點t1時,正反器DR1並未輸出控制訊號LD1。同樣地,由於正反器DR2未接收到來自正反器DR1的控制訊號LD1,故在時間點t2時,正反器DR2並未輸出控制訊號LD2。
在時間點t3時,正反器DR3接收來自多工器MX2的閂鎖訊號LD,故正反器DR3根據輸出時脈訊號OCK3,輸出控制訊號LD3。在時間點t4時,正反器DRn根據輸出時脈訊號OCKm,輸出控制訊號LDn。
另外,由於未輸出控制訊號LD1、LD2,故在時間點t5、t6時,對應放大器OP1、OP2的開關並未導通,而使得資料電壓D(1)、D(2)並未輸出。相對地,在時間點t7、t8時,控制訊號LD3、LD4的負緣分別導通對應放大器OP3、OP4的開關,以令資料電壓D(3)、D(4)得以輸出。
藉由應用上述實施例,控制電路CTR即可根據選擇訊號SEL改變控制電路CTR產生的控制訊號的數量,並改變源極驅動器SD所輸出的資料電壓的數量。
雖然本發明已以實施例揭露如上,然其並非用
以限定本發明,任何熟習此技藝者,在不脫離本發明之精神和範圍內,當可作各種之更動與潤飾,因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
Claims (19)
- 一種顯示裝置的源極驅動器,包括:一相位產生器,用以根據一輸入時脈訊號,產生複數輸出時脈訊號,其中該些輸出時脈訊號的相位彼此不同;一控制電路,電性連接該相位產生器,該控制電路用以根據該些輸出時脈訊號及一閂鎖訊號,依序產生複數控制訊號,其中該控制電路根據該些輸出時脈訊號逐步延遲該閂鎖訊號,以依序產生該些控制訊號;以及一輸出電路,電性連接該控制電路,該輸出電路用以分別根據該些控制訊號,依序輸出複數資料電壓。
- 如請求項1的源極驅動器,其中該控制電路更用以根據一選擇訊號,改變該控制電路產生的該些控制訊號的數量。
- 如請求項1的源極驅動器,其中該控制電路包括.複數正反器,彼此電性串聯連接,該些正反器用以分別相應於該些輸出時脈訊號,輸出該些控制訊號。
- 如請求項3的源極驅動器,其中該控制電路更包括:一選擇電路,用以根據一選擇訊號,阻止該些正反器中的一或多者輸出該些控制訊號中的相應部份。
- 如請求項4的源極驅動器,其中該選擇電路包括:一第一多工器,用以根據該選擇訊號選擇性提供該閂鎖訊號至該些正反器中的一者的一輸入端;以及一第二多工器,用以根據該選擇訊號選擇性提供該閂鎖訊號至該些正反器中的另一者的一輸入端。
- 如請求項5的源極驅動器,其中在該第一多工器提供該閂鎖訊號至該些正反器中的該者的情況下,該第二多工器不提供該閂鎖訊號至該些正反器中的該另一者。
- 如請求項5的源極驅動器,其中該第一多工器更用以根據該選擇訊號選擇性提供一空訊號至該些正反器中的該者的該輸入端。
- 如請求項5的源極驅動器,其中該第二多工器更用以根據該選擇訊號選擇性提供該些控制訊號中的一者至該些正反器中的該另一者的該輸入端。
- 如請求項5的源極驅動器,其中在該選擇訊號為一第一狀態的情況下,該第一多工器提供該閂鎖訊號至該些正反器中的該者的該輸入端,且該第二多工器提供該些控制訊號中的一者至該些正反器中的該另一者的該輸入端。
- 如請求項5的源極驅動器,其中在該選擇訊號為一第二狀態的情況下,該第一多工器提供一空訊號至該些正反器中的該者的該輸入端,且該第二多工器提供該閂鎖訊號至該些正反器中的該另一者的該輸入端。
- 如請求項4的源極驅動器,其中該選擇電路包括:一第一多工器;以及一第二多工器;其中該第一多工器及該第二多工器用以阻止該些正反器中電性連接於該第一多工器及該第二多工器之間的一或多者輸出該些控制訊號中的相應部份。
- 如請求項11的源極驅動器,其中在該第一多工器輸出該閂鎖訊號的情況下,該第二多工器輸出來自該些正反器中的一者的控制訊號。
- 如請求項11的源極驅動器,其中在該第一多工器輸出一空訊號至該些正反器中的一者情況下,該第二多工器輸出該閂鎖訊號。
- 一種顯示裝置的源極驅動器,包括:一相位產生器,用以根據一輸入時脈訊號,產生複數輸出時脈訊號;一控制電路,包括複數正反器,其中該些正反器分別接收該些輸出時脈訊號,以分別根據該些輸出時脈訊號,產生複數控制訊號;以及一輸出電路,電性連接該控制電路,該輸出電路用以分別根據該些控制訊號,依序輸出複數資料電壓。
- 如請求項14的源極驅動器,其中該些正反器用以根據該些輸出時脈訊號逐步延遲一閂鎖訊號,以產生該些控制訊號。
- 如請求項14的源極驅動器,其中該控制電路更包括:複數多工器,分別電性連接於該些正反器之間,用以阻止該些正反器中的一或多者輸出該些控制訊號中的相應部份。
- 如請求項16的源極驅動器,其中該些多工器包括:一第一多工器,用以接收一空訊號以及一閂鎖訊號,並根據一選擇訊號輸出該空訊號以及該閂鎖訊號中的一者;以及一第二多工器,用以接收該些控制訊號中的一第一控制訊號以及該閂鎖訊號,並根據該選擇訊號輸出該第一控制訊號以及該閂鎖訊號中的一者。
- 如請求項17的源極驅動器,其中在該第一多工器輸出該閂鎖訊號的情況下,該第二多工器輸出來自該些正反器中的一者的控制訊號,且在該第一多工器輸出該空訊號至該些正反器中的一者情況下,該第二多工器輸出該閂鎖訊號。
- 如請求項14至18中任一者所述的源極驅動器,其中該些輸出時脈訊號的相位彼此不同,以令該些正反器依序產生該些控制訊號。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107123002A TWI673703B (zh) | 2018-07-03 | 2018-07-03 | 源極驅動器 |
CN201810875733.8A CN110675791B (zh) | 2018-07-03 | 2018-08-03 | 源极驱动器 |
US16/446,791 US10984701B2 (en) | 2018-07-03 | 2019-06-20 | Source driver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW107123002A TWI673703B (zh) | 2018-07-03 | 2018-07-03 | 源極驅動器 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI673703B true TWI673703B (zh) | 2019-10-01 |
TW202006698A TW202006698A (zh) | 2020-02-01 |
Family
ID=69023619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107123002A TWI673703B (zh) | 2018-07-03 | 2018-07-03 | 源極驅動器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10984701B2 (zh) |
CN (1) | CN110675791B (zh) |
TW (1) | TWI673703B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210116785A (ko) * | 2020-03-16 | 2021-09-28 | 삼성디스플레이 주식회사 | 데이터 드라이버 및 이를 갖는 표시장치 |
CN116798337B (zh) * | 2023-08-28 | 2023-11-24 | 深圳通锐微电子技术有限公司 | 电磁干扰抑制电路、源极驱动器、显示面板和电子设备 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941054A (zh) * | 2005-09-26 | 2007-04-04 | 中华映管股份有限公司 | 显示面板的驱动装置与方法 |
TW201027501A (en) * | 2009-01-15 | 2010-07-16 | Chunghwa Picture Tubes Ltd | Source driver of an LCD for black insertion technology |
TW201137821A (en) * | 2010-02-12 | 2011-11-01 | Au Optronics Corp | Display with CLK phase or data phase auto-adjusting mechanism and method of driving the same |
TW201320037A (zh) * | 2011-11-11 | 2013-05-16 | Au Optronics Corp | 觸發源極驅動器的方法 |
TW201430798A (zh) * | 2013-01-24 | 2014-08-01 | Himax Tech Ltd | 源極驅動器與顯示裝置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4869706B2 (ja) * | 2005-12-22 | 2012-02-08 | 株式会社 日立ディスプレイズ | 表示装置 |
JP4974623B2 (ja) * | 2006-09-14 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 平面表示装置の駆動回路およびデータドライバ |
JP2009043342A (ja) * | 2007-08-09 | 2009-02-26 | Panasonic Corp | 半導体記憶装置 |
KR101325435B1 (ko) * | 2008-12-23 | 2013-11-08 | 엘지디스플레이 주식회사 | 액정표시장치 |
US8878792B2 (en) * | 2009-08-13 | 2014-11-04 | Samsung Electronics Co., Ltd. | Clock and data recovery circuit of a source driver and a display device |
US9626925B2 (en) * | 2015-03-26 | 2017-04-18 | Novatek Microelectronics Corp. | Source driver apparatus having a delay control circuit and operating method thereof |
KR102323569B1 (ko) * | 2015-09-30 | 2021-11-08 | 삼성전자주식회사 | 샘플링 포인트를 독립적으로 조절할 수 있는 데이터 처리 회로와 이를 포함하는 데이터 처리 시스템 |
-
2018
- 2018-07-03 TW TW107123002A patent/TWI673703B/zh active
- 2018-08-03 CN CN201810875733.8A patent/CN110675791B/zh active Active
-
2019
- 2019-06-20 US US16/446,791 patent/US10984701B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1941054A (zh) * | 2005-09-26 | 2007-04-04 | 中华映管股份有限公司 | 显示面板的驱动装置与方法 |
TW201027501A (en) * | 2009-01-15 | 2010-07-16 | Chunghwa Picture Tubes Ltd | Source driver of an LCD for black insertion technology |
TW201137821A (en) * | 2010-02-12 | 2011-11-01 | Au Optronics Corp | Display with CLK phase or data phase auto-adjusting mechanism and method of driving the same |
TW201320037A (zh) * | 2011-11-11 | 2013-05-16 | Au Optronics Corp | 觸發源極驅動器的方法 |
TW201430798A (zh) * | 2013-01-24 | 2014-08-01 | Himax Tech Ltd | 源極驅動器與顯示裝置 |
Also Published As
Publication number | Publication date |
---|---|
CN110675791B (zh) | 2023-02-28 |
TW202006698A (zh) | 2020-02-01 |
US20200013328A1 (en) | 2020-01-09 |
CN110675791A (zh) | 2020-01-10 |
US10984701B2 (en) | 2021-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1017060A1 (en) | Static clock pulse generator, spatial light modulator and display. | |
KR100253378B1 (ko) | 주문형반도체의외부표시장치 | |
KR101050693B1 (ko) | 소스 드라이버의 감마전압 출력 회로 | |
TWI673703B (zh) | 源極驅動器 | |
US8659341B2 (en) | System and method for level-shifting voltage signals using a dynamic level-shifting architecture | |
US10331262B2 (en) | Driving unit, driving method, driving circuit, and display panel | |
US20050207200A1 (en) | Shift register and driving circuit of LCD using the same | |
US8030965B2 (en) | Level shifter using SR-flip flop | |
US8975943B2 (en) | Compact level shifter | |
KR950012313A (ko) | 액정 디스플레이에서 선택선 스캐너로 사용되는 시프트 레지스터 | |
US6937687B2 (en) | Bi-directional shift register control circuit | |
KR20120025657A (ko) | 전자파간섭의 저감을 위한 액정표시장치의 소스 드라이버 | |
JP2002311108A (ja) | 自動試験装置の電子回路 | |
KR20170003876A (ko) | 멀티플렉서 및 래치 시스템 | |
US9325309B2 (en) | Gate driving circuit and driving method thereof | |
KR100618485B1 (ko) | 전류 스위치에서의 열적 히스테리시스를 상쇄시키기 위한회로 | |
KR20200011122A (ko) | 소스 드라이버 및 이를 포함하는 디스플레이 장치 | |
EP3813260A1 (en) | Dynamic d flip-flop, data operation unit, chip, hash board and computing device | |
US5786800A (en) | Display device | |
KR20000070091A (ko) | 듀얼 에지 트리거 플립 플롭을 갖는 전자 회로 | |
US20050146367A1 (en) | Output buffer | |
KR20230013306A (ko) | 전원관리회로 및 이의 구동방법 | |
US5929676A (en) | Asynchronous pulse discriminating synchronizing clock pulse generator for logic derived clock signals for a programmable device | |
CN203502900U (zh) | 一种生成上电复位信号的电路 | |
TW201306001A (zh) | 顯示裝置 |