JP2002186164A - ディジタルリレー - Google Patents
ディジタルリレーInfo
- Publication number
- JP2002186164A JP2002186164A JP2000383401A JP2000383401A JP2002186164A JP 2002186164 A JP2002186164 A JP 2002186164A JP 2000383401 A JP2000383401 A JP 2000383401A JP 2000383401 A JP2000383401 A JP 2000383401A JP 2002186164 A JP2002186164 A JP 2002186164A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- tap
- resistance
- circuit
- voltage dividing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】タップ整定回路１の故障診断を、ディジタルリ
レーの演算処理部が自動的に行うようにする。 【解決手段】計測の対象となる補助変流器２の出力電圧
を所望の分圧比で抵抗分圧するタップ整定回路１と、前
記計測の対象となる入力電圧に直流バイアスを与える直
流発生回路９とを備え、直流発生回路９の出力電圧の直
流分をしきい値と比較し、比較の結果を出力する。 【効果】どのタップ孔にもタップネジが通されていない
場合（タップし忘れ）、又はゴミ若しくはネジのゆるみ
などでタップネジの接触が不良になった場合を発見する
ことができる。
レーの演算処理部が自動的に行うようにする。 【解決手段】計測の対象となる補助変流器２の出力電圧
を所望の分圧比で抵抗分圧するタップ整定回路１と、前
記計測の対象となる入力電圧に直流バイアスを与える直
流発生回路９とを備え、直流発生回路９の出力電圧の直
流分をしきい値と比較し、比較の結果を出力する。 【効果】どのタップ孔にもタップネジが通されていない
場合（タップし忘れ）、又はゴミ若しくはネジのゆるみ
などでタップネジの接触が不良になった場合を発見する
ことができる。
Description
【０００１】
【発明の属する技術分野】本発明は、計測の対象となる
入力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を
備えるディジタルリレーに関するものである。
入力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を
備えるディジタルリレーに関するものである。
【０００２】
【従来の技術】ディジタルリレーは、送電線や配電線の
保護をするために用いられるもので、変流器や変圧器が
検出した電流信号や電圧信号（交流信号）を、その入力
としている。ディジタルリレーは、検出した信号を、デ
ィジタルリレーが取り扱いやすい範囲の電圧に変換する
ための補助変流器を有している。さらに前記変流器や変
圧器の変換比に合わせて補助変流器の出力電圧を補正す
るための抵抗分圧回路（例えばタップ整定回路）を有し
ているものがある。
保護をするために用いられるもので、変流器や変圧器が
検出した電流信号や電圧信号（交流信号）を、その入力
としている。ディジタルリレーは、検出した信号を、デ
ィジタルリレーが取り扱いやすい範囲の電圧に変換する
ための補助変流器を有している。さらに前記変流器や変
圧器の変換比に合わせて補助変流器の出力電圧を補正す
るための抵抗分圧回路（例えばタップ整定回路）を有し
ているものがある。
【０００３】
【発明が解決しようとする課題】前記抵抗分圧回路を有
するディジタルリレーでは、実際に機械式スイッチやタ
ップネジといった部材を、人間が操作して設定するた
め、操作ミスや、接触不良が起こり得る。ところが、こ
れらの操作ミスや接触不良が起こっても、ディジタルリ
レーの演算処理部（ＣＰＵ）では、タップ整定回路の故
障か、それ以外の回路、例えば補助変流器の故障なの
か、送電線や配電線に設置された変流器や変圧器の故障
なのか、断定できない。
するディジタルリレーでは、実際に機械式スイッチやタ
ップネジといった部材を、人間が操作して設定するた
め、操作ミスや、接触不良が起こり得る。ところが、こ
れらの操作ミスや接触不良が起こっても、ディジタルリ
レーの演算処理部（ＣＰＵ）では、タップ整定回路の故
障か、それ以外の回路、例えば補助変流器の故障なの
か、送電線や配電線に設置された変流器や変圧器の故障
なのか、断定できない。
【０００４】そこで、本発明は、抵抗分圧回路の故障診
断を、演算処理部が自動的に行うことのできるディジタ
ルリレーを実現することを目的とする。
断を、演算処理部が自動的に行うことのできるディジタ
ルリレーを実現することを目的とする。
【０００５】
【課題を解決するための手段】(1)本発明のディジタル
リレーは、計測の対象となる入力電圧を所望の分圧比で
抵抗分圧する抵抗分圧回路を備え、前記計測の対象とな
る入力電圧に直流バイアスを与える直流バイアス付与手
段と、抵抗分圧回路の出力電圧の直流分をしきい値と比
較し、比較の結果を出力する判定処理手段とを備えるも
のである（請求項１）。
リレーは、計測の対象となる入力電圧を所望の分圧比で
抵抗分圧する抵抗分圧回路を備え、前記計測の対象とな
る入力電圧に直流バイアスを与える直流バイアス付与手
段と、抵抗分圧回路の出力電圧の直流分をしきい値と比
較し、比較の結果を出力する判定処理手段とを備えるも
のである（請求項１）。
【０００６】前記の構成によれば、抵抗分圧回路の出力
電圧の直流分が、抵抗分圧回路の分圧比から考えられる
最小電圧よりも小さくなれば、抵抗分圧回路の設定も
れ、又は接触不良と考えることができる。したがって、
抵抗分圧回路の出力電圧の直流分をしきい値と比較し、
比較の結果を出力し、管理者がこの結果をチェックする
ことにより、抵抗分圧回路の設定もれ、又は接触不良を
発見することができる。 (2) 本発明のディジタルリレーは、計測の対象となる入
力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を備
え、抵抗分圧前の入力電圧を測定する第１の測定器と、
抵抗分圧回路の出力電圧を測定する第２の測定器と、第
１の測定器の出力値と、第２の測定器との出力値とを比
較し、その比をしきい値と比較し、比較の結果を出力す
る判定処理手段とを備えるものである（請求項２）。
電圧の直流分が、抵抗分圧回路の分圧比から考えられる
最小電圧よりも小さくなれば、抵抗分圧回路の設定も
れ、又は接触不良と考えることができる。したがって、
抵抗分圧回路の出力電圧の直流分をしきい値と比較し、
比較の結果を出力し、管理者がこの結果をチェックする
ことにより、抵抗分圧回路の設定もれ、又は接触不良を
発見することができる。 (2) 本発明のディジタルリレーは、計測の対象となる入
力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を備
え、抵抗分圧前の入力電圧を測定する第１の測定器と、
抵抗分圧回路の出力電圧を測定する第２の測定器と、第
１の測定器の出力値と、第２の測定器との出力値とを比
較し、その比をしきい値と比較し、比較の結果を出力す
る判定処理手段とを備えるものである（請求項２）。
【０００７】抵抗分圧前の入力電圧に対する抵抗分圧回
路の出力電圧の比が、抵抗分圧回路の分圧比から考えら
れる最小電圧よりも小さくなれば、抵抗分圧回路の設定
もれ、又は接触不良と考えることができる。したがっ
て、前記比をしきい値と比較し、比較の結果を出力し、
管理者がこの結果をチェックすることにより、抵抗分圧
回路の設定もれ、又は接触不良を発見することができ
る。 (3) 本発明のディジタルリレーは、計測の対象となる入
力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を備
えるディジタルリレーであって、抵抗分圧前の入力電圧
を測定する第１の測定器と、抵抗分圧回路の出力電圧を
測定する第２の測定器と、抵抗分圧回路を手動で設定し
た場合の分圧設定値を入力する入力手段と、分圧設定値
と、第１の測定器の出力値と第２の測定器との出力値と
の比とを対応づけるテーブルを記憶する記憶手段と、第
１の測定器の出力値と、第２の測定器との出力値とを比
較し、その比を求めるとともに、入力手段により入力さ
れた分圧設定値に応じた比を前記記憶手段から読み出
し、両比を比較し、比較の結果を出力する判定処理手段
とを備えるものである（請求項３）。
路の出力電圧の比が、抵抗分圧回路の分圧比から考えら
れる最小電圧よりも小さくなれば、抵抗分圧回路の設定
もれ、又は接触不良と考えることができる。したがっ
て、前記比をしきい値と比較し、比較の結果を出力し、
管理者がこの結果をチェックすることにより、抵抗分圧
回路の設定もれ、又は接触不良を発見することができ
る。 (3) 本発明のディジタルリレーは、計測の対象となる入
力電圧を所望の分圧比で抵抗分圧する抵抗分圧回路を備
えるディジタルリレーであって、抵抗分圧前の入力電圧
を測定する第１の測定器と、抵抗分圧回路の出力電圧を
測定する第２の測定器と、抵抗分圧回路を手動で設定し
た場合の分圧設定値を入力する入力手段と、分圧設定値
と、第１の測定器の出力値と第２の測定器との出力値と
の比とを対応づけるテーブルを記憶する記憶手段と、第
１の測定器の出力値と、第２の測定器との出力値とを比
較し、その比を求めるとともに、入力手段により入力さ
れた分圧設定値に応じた比を前記記憶手段から読み出
し、両比を比較し、比較の結果を出力する判定処理手段
とを備えるものである（請求項３）。
【０００８】この発明によれば、分圧設定値と、第１の
測定器の出力値と第２の測定器との出力値との比とは、
理論的に対応付け可能なので、その結果を記憶手段に記
憶させておく。そして、管理者が、抵抗分圧回路を手動
で設定した場合の分圧設定値を入力手段により入力すれ
ば、入力手段により入力された分圧設定値に応じた比を
前記記憶手段から読み出す。実際の運用状態又は模擬運
用状態で、第１の測定器の出力値と、第２の測定器との
出力値とを比較し、その比を求め、前記読み出された比
と比較することにより、手動で設定した抵抗分圧回路の
分圧設定値が、正しかったかどうか、つまり、設定ミス
や接触不良がなかったかどうか、確認することができ
る。
測定器の出力値と第２の測定器との出力値との比とは、
理論的に対応付け可能なので、その結果を記憶手段に記
憶させておく。そして、管理者が、抵抗分圧回路を手動
で設定した場合の分圧設定値を入力手段により入力すれ
ば、入力手段により入力された分圧設定値に応じた比を
前記記憶手段から読み出す。実際の運用状態又は模擬運
用状態で、第１の測定器の出力値と、第２の測定器との
出力値とを比較し、その比を求め、前記読み出された比
と比較することにより、手動で設定した抵抗分圧回路の
分圧設定値が、正しかったかどうか、つまり、設定ミス
や接触不良がなかったかどうか、確認することができ
る。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態を、添
付図面を参照しながら詳細に説明する。 −ディジタルリレーの概要− 図１は、本発明が適用されるディジタルリレーの回路図
である。ディジタルリレーは、変流器や変圧器で測定し
た系統の電流値や電圧値を入力する補助変流器２、補助
変流器２の出力を補正するためのタップ整定回路１、タ
ップ整定後の電圧信号を入力し、シリアル信号に変換す
るマルチプレクサ３、マルチプレクサ３の出力アナログ
信号をディジタル信号に変換するＡ／Ｄ変換器４、リレ
ー動作のための演算をする演算処理部（ＣＰＵ）５、各
種データを保存するＲＡＭ６、本発明に関係するしきい
値を保存するＲＯＭ７、補助リレーを動作させるととも
に、キーボードやディスプレイとインターフェイスをと
るための入出力回路８等を有している。前記Ａ／Ｄ変換
器４、ＣＰＵ５、ＲＡＭ６、ＲＯＭ７、入出力回路８
は、バスによって接続されている。
付図面を参照しながら詳細に説明する。 −ディジタルリレーの概要− 図１は、本発明が適用されるディジタルリレーの回路図
である。ディジタルリレーは、変流器や変圧器で測定し
た系統の電流値や電圧値を入力する補助変流器２、補助
変流器２の出力を補正するためのタップ整定回路１、タ
ップ整定後の電圧信号を入力し、シリアル信号に変換す
るマルチプレクサ３、マルチプレクサ３の出力アナログ
信号をディジタル信号に変換するＡ／Ｄ変換器４、リレ
ー動作のための演算をする演算処理部（ＣＰＵ）５、各
種データを保存するＲＡＭ６、本発明に関係するしきい
値を保存するＲＯＭ７、補助リレーを動作させるととも
に、キーボードやディスプレイとインターフェイスをと
るための入出力回路８等を有している。前記Ａ／Ｄ変換
器４、ＣＰＵ５、ＲＡＭ６、ＲＯＭ７、入出力回路８
は、バスによって接続されている。
【００１０】−第１の実施形態− 図２は、補助変流器２及びタップ整定回路１の詳細な回
路図である。補助変流器２は、電流や電圧を入力する一
次巻線２１と、電圧変換するための二次巻線２２を備え
ている。二次巻線２２の一端はタップ整定回路１に、他
端は直流バイアス電圧を乗せるための直流発生回路９に
接続されている。タップ整定回路１は、複数の抵抗器Ｒ
１〜Ｒ７を直列につないでおり、一番接地に近い抵抗器
Ｒ７以外の各抵抗器Ｒ１〜Ｒ６には、それぞれタップ孔
が接続されている。管理者は、いずれかのタップ孔にタ
ップネジを通すことにより、分圧比を選択することがで
きる。
路図である。補助変流器２は、電流や電圧を入力する一
次巻線２１と、電圧変換するための二次巻線２２を備え
ている。二次巻線２２の一端はタップ整定回路１に、他
端は直流バイアス電圧を乗せるための直流発生回路９に
接続されている。タップ整定回路１は、複数の抵抗器Ｒ
１〜Ｒ７を直列につないでおり、一番接地に近い抵抗器
Ｒ７以外の各抵抗器Ｒ１〜Ｒ６には、それぞれタップ孔
が接続されている。管理者は、いずれかのタップ孔にタ
ップネジを通すことにより、分圧比を選択することがで
きる。
【００１１】この第１の実施形態では、直流発生回路９
が存在するため、補助変流器２の出力点ａには、常に直
流電圧Ｖaが重畳されている。したがって、オフセット
電圧が乗った形になる。次に、前記回路の作用を説明す
る。いずれかのタップ孔にタップネジを通していて、タ
ップネジの接触も良好である場合、タップ整定回路１の
出力点ｂには、タップ位置に応じた直流電圧が現れる。
が存在するため、補助変流器２の出力点ａには、常に直
流電圧Ｖaが重畳されている。したがって、オフセット
電圧が乗った形になる。次に、前記回路の作用を説明す
る。いずれかのタップ孔にタップネジを通していて、タ
ップネジの接触も良好である場合、タップ整定回路１の
出力点ｂには、タップ位置に応じた直流電圧が現れる。
【００１２】例えば、タップ位置が一番上のＴ１である
場合、出力点ｂには出力点ａの直流電圧Ｖaがそのまま
現れる。タップ位置が２番上のＴ２である場合、出力点
ｂには出力点ａの直流電圧Ｖaを （Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７）／（Ｒ１＋Ｒ
２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７） で分圧した直流電圧が現れる。タップ位置が１番下のＴ
６である場合、出力点ｂには出力点ａの直流電圧Ｖaを （Ｒ６＋Ｒ７）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ
６＋Ｒ７） で分圧した直流電圧が現れる。
場合、出力点ｂには出力点ａの直流電圧Ｖaがそのまま
現れる。タップ位置が２番上のＴ２である場合、出力点
ｂには出力点ａの直流電圧Ｖaを （Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７）／（Ｒ１＋Ｒ
２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７） で分圧した直流電圧が現れる。タップ位置が１番下のＴ
６である場合、出力点ｂには出力点ａの直流電圧Ｖaを （Ｒ６＋Ｒ７）／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ
６＋Ｒ７） で分圧した直流電圧が現れる。
【００１３】ところが、どのタップ孔にもタップネジが
通されていない場合（タップし忘れ）、又はゴミ若しく
はネジのゆるみなどでタップネジの接触が不良になった
場合、出力点ｂには出力点ａの直流電圧Ｖaを Ｒ７／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７） で分圧した直流電圧Ｖ0が現れる。この直流電圧Ｖ0は、
いずれかのタップ孔Ｔ１〜Ｔ６にタップネジが通されて
いる場合に現れる直流電圧よりも、小さいものである。
したがって、この直流電圧Ｖ0、又はそれよりも少し大
きな値をしきい値として設定しておけば、ＣＰＵ５は、
タップ整定回路１の出力点ｂの直流電圧をディジタル演
算で抽出して、しきい値よりも小さければ外部へ警報信
号を出力することにより、タップし忘れやタップ不良を
発見することができる。
通されていない場合（タップし忘れ）、又はゴミ若しく
はネジのゆるみなどでタップネジの接触が不良になった
場合、出力点ｂには出力点ａの直流電圧Ｖaを Ｒ７／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ７） で分圧した直流電圧Ｖ0が現れる。この直流電圧Ｖ0は、
いずれかのタップ孔Ｔ１〜Ｔ６にタップネジが通されて
いる場合に現れる直流電圧よりも、小さいものである。
したがって、この直流電圧Ｖ0、又はそれよりも少し大
きな値をしきい値として設定しておけば、ＣＰＵ５は、
タップ整定回路１の出力点ｂの直流電圧をディジタル演
算で抽出して、しきい値よりも小さければ外部へ警報信
号を出力することにより、タップし忘れやタップ不良を
発見することができる。
【００１４】なお、タップ整定回路１の出力交流電圧に
は、直流電圧が乗ることになるが、フィルタなど周知の
手段で取り除けば、Ａ／Ｄ変換などその後の処理に支障
はない。 −第２の実施形態− 図３は、第２の実施形態に係る補助変流器２及びタップ
整定回路１の詳細な回路図である。
は、直流電圧が乗ることになるが、フィルタなど周知の
手段で取り除けば、Ａ／Ｄ変換などその後の処理に支障
はない。 −第２の実施形態− 図３は、第２の実施形態に係る補助変流器２及びタップ
整定回路１の詳細な回路図である。
【００１５】補助変流器２は、電流や電圧を入力する一
次巻線２１と、電圧変換するための二次巻線２２を備え
ている。二次巻線２２には、抵抗器Ｒ0がパラレルにつ
ながれている。二次巻線２２の一端はタップ整定回路１
に接続される。二次巻線２２の他端は接地されている。
タップ整定回路１は、複数の抵抗器Ｒ１〜Ｒ７を直列に
つないでおり、一番接地に近い抵抗器Ｒ７以外の各抵抗
器Ｒ１〜Ｒ６には、それぞれタップ孔が接続されてい
る。管理者は、いずれかのタップ孔に、タップネジを通
すことにより、分圧比を選択することができる。
次巻線２１と、電圧変換するための二次巻線２２を備え
ている。二次巻線２２には、抵抗器Ｒ0がパラレルにつ
ながれている。二次巻線２２の一端はタップ整定回路１
に接続される。二次巻線２２の他端は接地されている。
タップ整定回路１は、複数の抵抗器Ｒ１〜Ｒ７を直列に
つないでおり、一番接地に近い抵抗器Ｒ７以外の各抵抗
器Ｒ１〜Ｒ６には、それぞれタップ孔が接続されてい
る。管理者は、いずれかのタップ孔に、タップネジを通
すことにより、分圧比を選択することができる。
【００１６】また、補助変流器２の出力点ａは、第１の
演算増幅器Ａ１に接続されている。この第１の演算増幅
器Ａ１により、補助変流器２の交流出力電圧を出力する
ことができる。また、前記抵抗器Ｒ７の接続点ｃは、第
２の演算増幅器Ａ２に接続されている。この第２の演算
増幅器Ａ２により、タップネジの通っているタップ孔に
接続されている抵抗器の交流電圧を出力することができ
る。
演算増幅器Ａ１に接続されている。この第１の演算増幅
器Ａ１により、補助変流器２の交流出力電圧を出力する
ことができる。また、前記抵抗器Ｒ７の接続点ｃは、第
２の演算増幅器Ａ２に接続されている。この第２の演算
増幅器Ａ２により、タップネジの通っているタップ孔に
接続されている抵抗器の交流電圧を出力することができ
る。
【００１７】補助変流器２に模擬の交流波形を入力す
る。補助変流器２の二次巻線２２に流れる交流電流をＩ
とする。タップの位置を抵抗Ｒn（ｎ＝１〜６）で表す
と、抵抗器Ｒ７の接続点ｃの電圧Ｖcは、タップの位置
に応じて、 Ｖc＝ＩＲ0Ｒ7／（Ｒ0＋Ｒ1＋‥‥＋Ｒn-1＋Ｒ7） と表される。どの位置にもタップネジがないときは、 Ｖc＝ＩＲ0Ｒ7／（Ｒ0＋Ｒ1＋‥‥＋Ｒ6＋Ｒ7） と表される。
る。補助変流器２の二次巻線２２に流れる交流電流をＩ
とする。タップの位置を抵抗Ｒn（ｎ＝１〜６）で表す
と、抵抗器Ｒ７の接続点ｃの電圧Ｖcは、タップの位置
に応じて、 Ｖc＝ＩＲ0Ｒ7／（Ｒ0＋Ｒ1＋‥‥＋Ｒn-1＋Ｒ7） と表される。どの位置にもタップネジがないときは、 Ｖc＝ＩＲ0Ｒ7／（Ｒ0＋Ｒ1＋‥‥＋Ｒ6＋Ｒ7） と表される。
【００１８】一方、第１の演算増幅器Ａ１の接続点ａの
交流電圧をＶaとすると、 Ｖa＝ＩＲ0（Ｒ1＋‥‥＋Ｒn-1＋Ｒ7）／（Ｒ0＋Ｒ1＋
‥‥＋Ｒn-1＋Ｒ7） と表される。第１の演算増幅器Ａ１の出力、第２の演算
増幅器Ａ２の出力は、それぞれマルチプレクサ３に入
り、ＣＰＵ５は、これらの交流出力電圧Ｖa，Ｖcの大き
さ（例えば実効値、ピークピーク値）Ａ，Ｃをそれぞれ
算出する。ＣＰＵ５によって、比ｒ＝Ｃ／Ａがとられ
る。
交流電圧をＶaとすると、 Ｖa＝ＩＲ0（Ｒ1＋‥‥＋Ｒn-1＋Ｒ7）／（Ｒ0＋Ｒ1＋
‥‥＋Ｒn-1＋Ｒ7） と表される。第１の演算増幅器Ａ１の出力、第２の演算
増幅器Ａ２の出力は、それぞれマルチプレクサ３に入
り、ＣＰＵ５は、これらの交流出力電圧Ｖa，Ｖcの大き
さ（例えば実効値、ピークピーク値）Ａ，Ｃをそれぞれ
算出する。ＣＰＵ５によって、比ｒ＝Ｃ／Ａがとられ
る。
【００１９】この比ｒは、タップの位置を抵抗Ｒn（ｎ
＝１〜６）で表すと、タップの位置に応じて、 ｒ＝Ｒ7／（Ｒ1＋‥‥＋Ｒn-1＋Ｒ7） となる。例えば、タップ位置がＴ1の場合ｒ＝１、Ｔ2の
場合ｒ＝Ｒ7／（Ｒ1＋Ｒ7）、Ｔ3の場合ｒ＝Ｒ7／（Ｒ1
＋Ｒ2＋Ｒ7）、‥‥となる。タップし忘れやタップ不良
の場合、 ｒ＝Ｒ７／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ
７） となる。
＝１〜６）で表すと、タップの位置に応じて、 ｒ＝Ｒ7／（Ｒ1＋‥‥＋Ｒn-1＋Ｒ7） となる。例えば、タップ位置がＴ1の場合ｒ＝１、Ｔ2の
場合ｒ＝Ｒ7／（Ｒ1＋Ｒ7）、Ｔ3の場合ｒ＝Ｒ7／（Ｒ1
＋Ｒ2＋Ｒ7）、‥‥となる。タップし忘れやタップ不良
の場合、 ｒ＝Ｒ７／（Ｒ１＋Ｒ２＋Ｒ３＋Ｒ４＋Ｒ５＋Ｒ６＋Ｒ
７） となる。
【００２０】つまり、タップし忘れやタップ不良の場
合、比ｒは、最小の値となる。したがって、この最小の
値より少し大きな値をしきい値として設定しておけば、
タップし忘れやタップ不良を発見することができる。ま
た、タップ位置に応じた比ｒの値を、ＲＯＭ７に記憶さ
せておく。
合、比ｒは、最小の値となる。したがって、この最小の
値より少し大きな値をしきい値として設定しておけば、
タップし忘れやタップ不良を発見することができる。ま
た、タップ位置に応じた比ｒの値を、ＲＯＭ７に記憶さ
せておく。
【００２１】
【表１】
【００２２】管理者が、タップネジを挿入した位置をテ
ンキーで入力し、ＣＰＵ５が、テンキーで入力された位
置に応じた比ｒの値を、前記ＲＯＭ７から読み出し、実
際に測定した比ｒと比較する。比較の結果、両値にしき
い値以上の差があれば、タップ不良と判断することがで
きる。 −他の実施形態− 以上で、本発明の実施の形態を説明したが、本発明の実
施は、前記の形態に限定されるものではない。例えば、
タップ整定回路１に代えてロータリースイッチ等の機械
式スイッチを採用した場合でも、本発明は適用可能であ
る。その他、本発明の範囲内で種々の変更を施すことが
可能である。
ンキーで入力し、ＣＰＵ５が、テンキーで入力された位
置に応じた比ｒの値を、前記ＲＯＭ７から読み出し、実
際に測定した比ｒと比較する。比較の結果、両値にしき
い値以上の差があれば、タップ不良と判断することがで
きる。 −他の実施形態− 以上で、本発明の実施の形態を説明したが、本発明の実
施は、前記の形態に限定されるものではない。例えば、
タップ整定回路１に代えてロータリースイッチ等の機械
式スイッチを採用した場合でも、本発明は適用可能であ
る。その他、本発明の範囲内で種々の変更を施すことが
可能である。
【００２３】
【発明の効果】以上のように本発明のディジタルリレー
によれば、抵抗分圧回路の故障診断を、演算処理部が自
動的に行うことのできるディジタルリレーを実現するこ
とができる。
によれば、抵抗分圧回路の故障診断を、演算処理部が自
動的に行うことのできるディジタルリレーを実現するこ
とができる。
【図１】本発明が適用されるディジタルリレーの回路図
である。
である。
【図２】第１の実施形態に係る補助変流器２及びタップ
整定回路１の詳細な回路図である。
整定回路１の詳細な回路図である。
【図３】第２の実施形態に係る補助変流器２及びタップ
整定回路１の詳細な回路図である。
整定回路１の詳細な回路図である。
１ タップ整定回路 ２ 補助変流器 ３ マルチプレクサ ４ Ａ／Ｄ変換器 ５ 演算処理部（ＣＰＵ） ６ ＲＡＭ ７ ＲＯＭ ８ 入出力回路 ９ 抵抗分圧回路 ２１ 一次巻線 ２２ 二次巻線 Ａ１ 第１の演算増幅器 Ａ２ 第２の演算増幅器
Claims (4)
- 【請求項１】計測の対象となる入力電圧を所望の分圧比
で抵抗分圧する抵抗分圧回路を備えるディジタルリレー
であって、 前記計測の対象となる入力電圧に直流バイアスを与える
直流バイアス付与手段と、 抵抗分圧回路の出力電圧の直流分をしきい値と比較し、
比較の結果を出力する判定処理手段とを備えることを特
徴とするディジタルリレー。 - 【請求項２】計測の対象となる入力電圧を所望の分圧比
で抵抗分圧する抵抗分圧回路を備えるディジタルリレー
であって、 抵抗分圧前の入力電圧を測定する第１の測定器と、 抵抗分圧回路の出力電圧を測定する第２の測定器と、 第１の測定器の出力値と、第２の測定器との出力値とを
比較し、その比をしきい値と比較し、比較の結果を出力
する判定処理手段とを備えることを特徴とするディジタ
ルリレー。 - 【請求項３】計測の対象となる入力電圧を所望の分圧比
で抵抗分圧する抵抗分圧回路を備えるディジタルリレー
であって、 抵抗分圧前の入力電圧を測定する第１の測定器と、 抵抗分圧回路の出力電圧を測定する第２の測定器と、 抵抗分圧回路を手動で設定した場合の分圧設定値を入力
する入力手段と、 分圧設定値と、第１の測定器の出力値と第２の測定器と
の出力値との比とを対応づけるテーブルを記憶する記憶
手段と、 第１の測定器の出力値と、第２の測定器との出力値とを
比較し、その比を求めるとともに、入力手段により入力
された分圧設定値に応じた比を前記記憶手段から読み出
し、両比を比較し、比較の結果を出力する判定処理手段
とを備えることを特徴とするディジタルリレー。 - 【請求項４】前記抵抗分圧回路は、タップ整定回路であ
ることを特徴とする請求項１〜請求項３のいずれかに記
載のディジタルリレー。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383401A JP2002186164A (ja) | 2000-12-18 | 2000-12-18 | ディジタルリレー |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000383401A JP2002186164A (ja) | 2000-12-18 | 2000-12-18 | ディジタルリレー |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002186164A true JP2002186164A (ja) | 2002-06-28 |
Family
ID=18851064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000383401A Pending JP2002186164A (ja) | 2000-12-18 | 2000-12-18 | ディジタルリレー |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002186164A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694486B1 (ko) | 2006-06-09 | 2007-03-14 | (주) 피에스디테크 | 단자대 풀림 검출 장치 및 검출 방법 |
| JP2010068692A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Ltd | ディジタル保護制御装置 |
| KR101039129B1 (ko) | 2008-09-18 | 2011-06-07 | 한국전기안전공사 | 단자대 풀림 검출장치 및 검출방법 |
-
2000
- 2000-12-18 JP JP2000383401A patent/JP2002186164A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100694486B1 (ko) | 2006-06-09 | 2007-03-14 | (주) 피에스디테크 | 단자대 풀림 검출 장치 및 검출 방법 |
| JP2010068692A (ja) * | 2008-09-12 | 2010-03-25 | Hitachi Ltd | ディジタル保護制御装置 |
| KR101039129B1 (ko) | 2008-09-18 | 2011-06-07 | 한국전기안전공사 | 단자대 풀림 검출장치 및 검출방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2341893C2 (ru) | Аналого-цифровой преобразователь с обнаружением ошибок, связанных с выходом за пределы диапазона | |
| US8154312B2 (en) | Sensor system | |
| WO2005106513A1 (ja) | 直流試験装置 | |
| US8514661B2 (en) | Transducer | |
| CN112154340B (zh) | 保护继电装置的特性测试系统 | |
| TWI701536B (zh) | 電源裝置、電流偵測電路及電流偵測方法 | |
| JP2002186164A (ja) | ディジタルリレー | |
| JPS5940721A (ja) | デジタル・アナログ変換器用診断装置 | |
| JPH08189845A (ja) | ディジタル測定器 | |
| JP6700449B2 (ja) | 異常監視を伴う平均化基準 | |
| JPH0927749A (ja) | 電圧監視装置 | |
| JP2008118583A (ja) | Ａ／ｄ変換方式 | |
| US6285206B1 (en) | Comparator circuit | |
| EP3130894B1 (en) | Abnormality detection device for sensor and sensor device | |
| JP4456402B2 (ja) | 直流回路の地絡監視装置 | |
| JPH0614558A (ja) | インバータ装置 | |
| JP3478994B2 (ja) | センサ装置 | |
| JP2002043943A (ja) | アナログ出力装置 | |
| JP2018072860A (ja) | アナログ出力装置 | |
| JPH0514196A (ja) | 自己診断機能付入力回路 | |
| JP2859545B2 (ja) | 電圧センサ回路 | |
| JP2694835B2 (ja) | 並列型ａ／ｄ変換器 | |
| CN115776300A (zh) | 一种模数转换器的检测电路、检测方法和数据采样系统 | |
| JP2850333B2 (ja) | マイクロプロセッサ開発支援装置 | |
| JPS63271171A (ja) | 電源診断方式 |