JPH04326625A - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JPH04326625A JPH04326625A JP9698291A JP9698291A JPH04326625A JP H04326625 A JPH04326625 A JP H04326625A JP 9698291 A JP9698291 A JP 9698291A JP 9698291 A JP9698291 A JP 9698291A JP H04326625 A JPH04326625 A JP H04326625A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog signal
- conversion
- circuit
- voltage range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 39
- 238000013139 quantization Methods 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 5
- 230000009466 transformation Effects 0.000 description 2
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換回路に関する。
タル信号に変換するＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】従来、アナログ信号をディジタル信号に
変換する場合、ある１つの決まった分解能をもつＡ／Ｄ
コンバータを用いていた。分解能が決まっているという
ことは、単位量子化幅が入力電圧のいずれのレベルにお
いても一定であることと等価である。
変換する場合、ある１つの決まった分解能をもつＡ／Ｄ
コンバータを用いていた。分解能が決まっているという
ことは、単位量子化幅が入力電圧のいずれのレベルにお
いても一定であることと等価である。
【０００３】もし、分解能を変える場合には、ビット数
の異なるＡ／Ｄコンバータと交換するか、アナログ信号
の入力スパンを変えるいわゆるレシオメトリック動作を
させるかの何れかの手段しかなかった。これらは、つま
り、単に単位量子化幅をある幅から別の幅に変えただけ
に過ぎず、その変更後の単位量子化幅の場合も、入力電
圧のいずれのレベルにおいても一定である。
の異なるＡ／Ｄコンバータと交換するか、アナログ信号
の入力スパンを変えるいわゆるレシオメトリック動作を
させるかの何れかの手段しかなかった。これらは、つま
り、単に単位量子化幅をある幅から別の幅に変えただけ
に過ぎず、その変更後の単位量子化幅の場合も、入力電
圧のいずれのレベルにおいても一定である。
【０００４】例えば、入力電圧範囲が５Ｖのアナログ信
号を８ビットのＡ／ＤコンバータでＡ／Ｄ変換したとき
の単位量子化幅は、５Ｖ／２８ ≒１９．５３ｍＶであ
り、これは全入力電圧範囲において常に一定である。ま
た、同じく入力電圧範囲が５Ｖのアナログ信号を１０ビ
ットのＡ／ＤコンバータでＡ／Ｄ変換したときの単位量
子化幅は、５Ｖ／２１０≒４．８８ｍＶであり、これも
全入力電圧範囲において常に一定である。ただし、後者
の分解能は、前者の４倍（２１０／２８ ＝４）となっ
ている。
号を８ビットのＡ／ＤコンバータでＡ／Ｄ変換したとき
の単位量子化幅は、５Ｖ／２８ ≒１９．５３ｍＶであ
り、これは全入力電圧範囲において常に一定である。ま
た、同じく入力電圧範囲が５Ｖのアナログ信号を１０ビ
ットのＡ／ＤコンバータでＡ／Ｄ変換したときの単位量
子化幅は、５Ｖ／２１０≒４．８８ｍＶであり、これも
全入力電圧範囲において常に一定である。ただし、後者
の分解能は、前者の４倍（２１０／２８ ＝４）となっ
ている。
【０００５】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
においては、アナログ信号の全入力電圧範囲のうち一部
分を他の部分とは異なる分解能でＡ／Ｄ変換するといっ
たことができないため、所望とする最も高い分解能をも
ったＡ／Ｄコンバータを用いざるを得ない。
においては、アナログ信号の全入力電圧範囲のうち一部
分を他の部分とは異なる分解能でＡ／Ｄ変換するといっ
たことができないため、所望とする最も高い分解能をも
ったＡ／Ｄコンバータを用いざるを得ない。
【０００６】この場合、高い分解能を必要としない、む
しろ分解能を低くしたい電圧範囲においても、他の部分
と同様に高い分解能でＡ／Ｄ変換されてしまうことにな
る。
しろ分解能を低くしたい電圧範囲においても、他の部分
と同様に高い分解能でＡ／Ｄ変換されてしまうことにな
る。
【０００７】例えば、上記の例において、２〜３Ｖの電
圧範囲は単位量子化幅が４．８８ｍＶの高い分解能でＡ
／Ｄ変換したいが、それ以外の電圧範囲では単位量子化
幅が１９．５３ｍＶの低い分解能で充分であるような使
用条件下にあるにもかかわらず、全電圧範囲が単位量子
化幅４．８８ｍＶの高い分解能でＡ／Ｄ変換されてしま
う。
圧範囲は単位量子化幅が４．８８ｍＶの高い分解能でＡ
／Ｄ変換したいが、それ以外の電圧範囲では単位量子化
幅が１９．５３ｍＶの低い分解能で充分であるような使
用条件下にあるにもかかわらず、全電圧範囲が単位量子
化幅４．８８ｍＶの高い分解能でＡ／Ｄ変換されてしま
う。
【０００８】本発明は、このような事情に鑑みて創案さ
れたものであって、アナログ信号の電圧範囲に応じて異
なる分解能での量子化ができるようにし、Ａ／Ｄコンバ
ータの新しい使い方を提供しようとするものである。
れたものであって、アナログ信号の電圧範囲に応じて異
なる分解能での量子化ができるようにし、Ａ／Ｄコンバ
ータの新しい使い方を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明に係るＡ／Ｄ変換
回路は、分解能を異にしアナログ信号を共通に入力する
ようにした複数のＡ／Ｄコンバータと、入力アナログ信
号の電圧範囲を所定の基準範囲と比較しその比較結果に
対応したコンバータ選択信号を出力するコンバータ選択
回路とを備え、このコンバータ選択回路からのコンバー
タ選択信号に基づいて前記分解能を異にする複数のＡ／
Ｄコンバータからの出力ディジタル信号を選択的に出力
させるようにしたことを特徴とするものである。
回路は、分解能を異にしアナログ信号を共通に入力する
ようにした複数のＡ／Ｄコンバータと、入力アナログ信
号の電圧範囲を所定の基準範囲と比較しその比較結果に
対応したコンバータ選択信号を出力するコンバータ選択
回路とを備え、このコンバータ選択回路からのコンバー
タ選択信号に基づいて前記分解能を異にする複数のＡ／
Ｄコンバータからの出力ディジタル信号を選択的に出力
させるようにしたことを特徴とするものである。
【００１０】
【作用】コンバータ選択回路は、入力アナログ信号の電
圧範囲がある基準範囲であるときは、それに対応したコ
ンバータ選択信号を出力し、その基準範囲で求めている
分解能のＡ／Ｄコンバータから出力ディジタル信号を得
る。また、入力アナログ信号の電圧範囲が別の基準範囲
であるときには、それに対応するコンバータ選択信号を
出力してその別の基準範囲で求めている分解能のＡ／Ｄ
コンバータから出力ディジタル信号を得る。すなわち、
入力アナログ信号の電圧範囲のいかんに応じて、所望通
り互いに異なる分解能でＡ／Ｄ変換することになる。
圧範囲がある基準範囲であるときは、それに対応したコ
ンバータ選択信号を出力し、その基準範囲で求めている
分解能のＡ／Ｄコンバータから出力ディジタル信号を得
る。また、入力アナログ信号の電圧範囲が別の基準範囲
であるときには、それに対応するコンバータ選択信号を
出力してその別の基準範囲で求めている分解能のＡ／Ｄ
コンバータから出力ディジタル信号を得る。すなわち、
入力アナログ信号の電圧範囲のいかんに応じて、所望通
り互いに異なる分解能でＡ／Ｄ変換することになる。
【００１１】
【実施例】以下、本発明に係るＡ／Ｄ変換回路の一実施
例を図面に基づいて詳細に説明する。
例を図面に基づいて詳細に説明する。
【００１２】図１はＡ／Ｄ変換回路の電気的構成を示す
ブロック線図である。
ブロック線図である。
【００１３】図１において、２は入力バッファ回路、４
ａは高い分解能をもつ第１のＡ／Ｄコンバータ、４ｂは
分解能の低い第２のＡ／Ｄコンバータ、６はコンバータ
選択回路、８は出力選択回路、１０は出力コード調整回
路、１２はマイクロコンピュータである。
ａは高い分解能をもつ第１のＡ／Ｄコンバータ、４ｂは
分解能の低い第２のＡ／Ｄコンバータ、６はコンバータ
選択回路、８は出力選択回路、１０は出力コード調整回
路、１２はマイクロコンピュータである。
【００１４】入力バッファ回路２は、アナログ信号ＳＩ
Ｎを入力するものであり、その出力端子には、第１のＡ
／Ｄコンバータ４ａと第２のＡ／Ｄコンバータ４ｂとコ
ンバータ選択回路６とが共通に接続されている。
Ｎを入力するものであり、その出力端子には、第１のＡ
／Ｄコンバータ４ａと第２のＡ／Ｄコンバータ４ｂとコ
ンバータ選択回路６とが共通に接続されている。
【００１５】図２は、両Ａ／Ｄコンバータ４ａ，４ｂの
Ａ／Ｄ変換特性を示す。
Ａ／Ｄ変換特性を示す。
【００１６】アナログ信号ＳＩＮの全電圧範囲は、０．
５Ｖ〜４．５Ｖである。第１のＡ／Ｄコンバータ４ａと
第２のＡ／Ｄコンバータ４ｂとは本体としては８ビット
構成の同一のものである。第１のＡ／Ｄコンバータ４ａ
は、外付けした入力スパン調整用の可変抵抗ＶＲ１，Ｖ
Ｒ２によって、その入力スパンを１．８７５Ｖ〜３．１
２５Ｖに定めてある。第２のＡ／Ｄコンバータ４ｂの入
力スパンは、０Ｖ〜５Ｖである。
５Ｖ〜４．５Ｖである。第１のＡ／Ｄコンバータ４ａと
第２のＡ／Ｄコンバータ４ｂとは本体としては８ビット
構成の同一のものである。第１のＡ／Ｄコンバータ４ａ
は、外付けした入力スパン調整用の可変抵抗ＶＲ１，Ｖ
Ｒ２によって、その入力スパンを１．８７５Ｖ〜３．１
２５Ｖに定めてある。第２のＡ／Ｄコンバータ４ｂの入
力スパンは、０Ｖ〜５Ｖである。
【００１７】第２のＡ／Ｄコンバータ４ｂの単位量子化
幅は、５Ｖ／２８≒１９．５３×１０−３Ｖ＝１９．５
３ｍＶである。これに対して、第１のＡ／Ｄコンバータ
４ａの単位量子化幅は、（３．１２５−１．８７５）Ｖ
／２８ ＝１．２５Ｖ／２８ ≒４．８８×１０−３Ｖ
＝４．８８ｍＶである。したがって、第１のＡ／Ｄコン
バータ４ａの単位量子化幅は、第２のＡ／Ｄコンバータ
４ｂの単位量子化幅に比べて、５／１．２５＝４倍とな
っている。
幅は、５Ｖ／２８≒１９．５３×１０−３Ｖ＝１９．５
３ｍＶである。これに対して、第１のＡ／Ｄコンバータ
４ａの単位量子化幅は、（３．１２５−１．８７５）Ｖ
／２８ ＝１．２５Ｖ／２８ ≒４．８８×１０−３Ｖ
＝４．８８ｍＶである。したがって、第１のＡ／Ｄコン
バータ４ａの単位量子化幅は、第２のＡ／Ｄコンバータ
４ｂの単位量子化幅に比べて、５／１．２５＝４倍とな
っている。
【００１８】なお、第１のＡ／Ｄコンバータ４ａの入力
スパンを２Ｖ〜３Ｖとせずに、１．８７５Ｖ〜３．１２
５Ｖとしたのは、単位量子化幅を丁度４倍にするためで
ある。ただし、コンバータ選択回路６は、アナログ信号
ＳＩＮの全電圧範囲０．５Ｖ〜４．５Ｖを、２Ｖ未満の
第１の領域〔１〕と、２Ｖ〜３Ｖの第２の領域〔２〕と
、３Ｖ以上の第３の領域〔３〕とに分け、コンバータ選
択信号ＳＥとして、第１の領域〔１〕および第３の領域
〔３〕のときには“Ｌ”レベルを出力し、第２の領域〔
２〕のときには“Ｈ”レベルを出力するようになってい
る。このコンバータ選択信号ＳＥは、出力選択回路８と
出力コード調整回路１０とに対して制御信号として入力
される。
スパンを２Ｖ〜３Ｖとせずに、１．８７５Ｖ〜３．１２
５Ｖとしたのは、単位量子化幅を丁度４倍にするためで
ある。ただし、コンバータ選択回路６は、アナログ信号
ＳＩＮの全電圧範囲０．５Ｖ〜４．５Ｖを、２Ｖ未満の
第１の領域〔１〕と、２Ｖ〜３Ｖの第２の領域〔２〕と
、３Ｖ以上の第３の領域〔３〕とに分け、コンバータ選
択信号ＳＥとして、第１の領域〔１〕および第３の領域
〔３〕のときには“Ｌ”レベルを出力し、第２の領域〔
２〕のときには“Ｈ”レベルを出力するようになってい
る。このコンバータ選択信号ＳＥは、出力選択回路８と
出力コード調整回路１０とに対して制御信号として入力
される。
【００１９】アナログ信号ＳＩＮは入力バッファ回路２
を介して第１のＡ／Ｄコンバータ４ａと第２のＡ／Ｄコ
ンバータ４ｂとコンバータ選択回路６とに入力される。 第１のＡ／Ｄコンバータ４ａは、アナログ信号ＳＩＮの
電圧範囲が１．８７５Ｖ〜３．１２５ＶのときにＡ／Ｄ
変換してディジタル信号Ｄ１を出力選択回路８に出力す
る。 第２のＡ／Ｄコンバータ４ｂは、アナログ信号ＳＩＮの
電圧範囲が０Ｖ〜５ＶのときにＡ／Ｄ変換してディジタ
ル信号Ｄ２を出力選択回路８に出力する。
を介して第１のＡ／Ｄコンバータ４ａと第２のＡ／Ｄコ
ンバータ４ｂとコンバータ選択回路６とに入力される。 第１のＡ／Ｄコンバータ４ａは、アナログ信号ＳＩＮの
電圧範囲が１．８７５Ｖ〜３．１２５ＶのときにＡ／Ｄ
変換してディジタル信号Ｄ１を出力選択回路８に出力す
る。 第２のＡ／Ｄコンバータ４ｂは、アナログ信号ＳＩＮの
電圧範囲が０Ｖ〜５ＶのときにＡ／Ｄ変換してディジタ
ル信号Ｄ２を出力選択回路８に出力する。
【００２０】一方、コンバータ選択回路６は、アナログ
信号ＳＩＮの電圧範囲が２Ｖ〜３Ｖの第２の領域〔２〕
にあるときに、コンバータ選択信号ＳＥ＝“Ｈ”レベル
を出力し、出力選択回路８において第１のＡ／Ｄコンバ
ータ４ａからのディジタル信号Ｄ１を出力コード調整回
路１０に出力させる。また、アナログ信号ＳＩＮの電圧
範囲が２Ｖ以下の第１の領域〔１〕あるいは３Ｖ以上の
第３の領域〔３〕にあるときに、コンバータ選択信号Ｓ
Ｅ＝“Ｌ”レベルを出力し、出力選択回路８において第
２のＡ／Ｄコンバータ４ｂからのディジタル信号Ｄ２を
出力コード調整回路１０に出力させる。その結果、図２
に示したＡ／Ｄ変換特性が得られる。
信号ＳＩＮの電圧範囲が２Ｖ〜３Ｖの第２の領域〔２〕
にあるときに、コンバータ選択信号ＳＥ＝“Ｈ”レベル
を出力し、出力選択回路８において第１のＡ／Ｄコンバ
ータ４ａからのディジタル信号Ｄ１を出力コード調整回
路１０に出力させる。また、アナログ信号ＳＩＮの電圧
範囲が２Ｖ以下の第１の領域〔１〕あるいは３Ｖ以上の
第３の領域〔３〕にあるときに、コンバータ選択信号Ｓ
Ｅ＝“Ｌ”レベルを出力し、出力選択回路８において第
２のＡ／Ｄコンバータ４ｂからのディジタル信号Ｄ２を
出力コード調整回路１０に出力させる。その結果、図２
に示したＡ／Ｄ変換特性が得られる。
【００２１】なお、コンバータ選択回路６は、電圧比較
タイプのコンパレータで構成されているのであるが、Ａ
／Ｄコンバータの処理速度がコンパレータの処理速度よ
りも遅い関係上、タイミングを合わせるために、コンパ
レータの後段にラッチ回路を設け、このラッチ回路をＡ
／Ｄコンバータと同期させて駆動している。出力選択回
路８は、例えばマルチプレクサで構成される。
タイプのコンパレータで構成されているのであるが、Ａ
／Ｄコンバータの処理速度がコンパレータの処理速度よ
りも遅い関係上、タイミングを合わせるために、コンパ
レータの後段にラッチ回路を設け、このラッチ回路をＡ
／Ｄコンバータと同期させて駆動している。出力選択回
路８は、例えばマルチプレクサで構成される。
【００２２】ところで、図２のＡ／Ｄ変換特性から判る
ように、ディジタル信号Ｄ１，Ｄ２の出力コードのまま
ではマイクロコンピュータ１２に取り込むことができな
い。
ように、ディジタル信号Ｄ１，Ｄ２の出力コードのまま
ではマイクロコンピュータ１２に取り込むことができな
い。
【００２３】すなわち、出力コードが〔１０２〜１５３
〕の範囲では問題はないが、出力コードが〔２６〜１０
２〕の範囲と〔１５３〜２３０〕の範囲では、同一の出
力コード値が異なる入力電圧を示すことになるからであ
る。つまり、マイクロコンピュータ１２において１対１
の対応関係が成立しなくなる。
〕の範囲では問題はないが、出力コードが〔２６〜１０
２〕の範囲と〔１５３〜２３０〕の範囲では、同一の出
力コード値が異なる入力電圧を示すことになるからであ
る。つまり、マイクロコンピュータ１２において１対１
の対応関係が成立しなくなる。
【００２４】そこで、マイクロコンピュータ１２におい
て１対１の対応関係を成立させる状態でディジタル信号
をマイクロコンピュータ１２に取り込ませるのが出力コ
ード調整回路１０の機能である。すなわち、図２のＡ／
Ｄ変換特性を、図３のようなリニアな特性に変換するの
である。
て１対１の対応関係を成立させる状態でディジタル信号
をマイクロコンピュータ１２に取り込ませるのが出力コ
ード調整回路１０の機能である。すなわち、図２のＡ／
Ｄ変換特性を、図３のようなリニアな特性に変換するの
である。
【００２５】図２における第１の領域〔１〕および第３
の領域〔３〕のＡ／Ｄ変換特性を〔Ｌ１〕とし、第２の
領域〔２〕のＡ／Ｄ変換特性を〔Ｌ２〕とし、図３のリ
ニアなＡ／Ｄ変換特性を〔Ｌ３〕とする。
の領域〔３〕のＡ／Ｄ変換特性を〔Ｌ１〕とし、第２の
領域〔２〕のＡ／Ｄ変換特性を〔Ｌ２〕とし、図３のリ
ニアなＡ／Ｄ変換特性を〔Ｌ３〕とする。
【００２６】すでに述べたように、第１のＡ／Ｄコンバ
ータ４ａの単位量子化幅は、入力スパンの調整によって
、第２のＡ／Ｄコンバータ４ｂの４倍となっている。 第２のＡ／Ｄコンバータ４ｂのビット数は８ビットであ
るので、結局、第１のＡ／Ｄコンバータ４ａのビット数
は１０ビットとなる。そこで、出力コード調整回路１０
からマイクロコンピュータ１２への出力ディジタル信号
Ｄ３のビット数も１０ビットとする。
ータ４ａの単位量子化幅は、入力スパンの調整によって
、第２のＡ／Ｄコンバータ４ｂの４倍となっている。 第２のＡ／Ｄコンバータ４ｂのビット数は８ビットであ
るので、結局、第１のＡ／Ｄコンバータ４ａのビット数
は１０ビットとなる。そこで、出力コード調整回路１０
からマイクロコンピュータ１２への出力ディジタル信号
Ｄ３のビット数も１０ビットとする。
【００２７】図２における第２のＡ／Ｄコンバータ４ｂ
のＡ／Ｄ変換特性〔Ｌ１〕の方程式は、入力電圧をｘ、
出力コードをｙとして、 ｙ＝（２５５／５）ｘ＝５１ｘ
‥‥‥‥‥〔Ｌ１〕である
が、ｘ＝０．５のときに、ｙ＝２５．５となるので、四
捨五入してｙ＝２６とする。そこで、第１のＡ／Ｄコン
バータ４ａのＡ／Ｄ変換特性〔Ｌ２〕の方程式を求める
と、 ｙ＝（２５５／１．２５）ｘ＋ｂ＝２０４ｘ＋ｂとして
、ｘ＝２のときｙ＝２６から、ｂ＝−３８２となり、結
局、 ｙ＝２０４ｘ−３８２
‥‥‥‥‥〔Ｌ２
〕となる。したがって、ｘ＝３のとき、ｙ＝２３０とな
る。
のＡ／Ｄ変換特性〔Ｌ１〕の方程式は、入力電圧をｘ、
出力コードをｙとして、 ｙ＝（２５５／５）ｘ＝５１ｘ
‥‥‥‥‥〔Ｌ１〕である
が、ｘ＝０．５のときに、ｙ＝２５．５となるので、四
捨五入してｙ＝２６とする。そこで、第１のＡ／Ｄコン
バータ４ａのＡ／Ｄ変換特性〔Ｌ２〕の方程式を求める
と、 ｙ＝（２５５／１．２５）ｘ＋ｂ＝２０４ｘ＋ｂとして
、ｘ＝２のときｙ＝２６から、ｂ＝−３８２となり、結
局、 ｙ＝２０４ｘ−３８２
‥‥‥‥‥〔Ｌ２
〕となる。したがって、ｘ＝３のとき、ｙ＝２３０とな
る。
【００２８】さて、図３におけるリニアなＡ／Ｄ変換特
性〔Ｌ３〕の方程式は、勾配がＡ／Ｄ変換特性〔Ｌ２〕
と同じ２０４であるから、 ｙ＝２０４ｘ となる。
性〔Ｌ３〕の方程式は、勾配がＡ／Ｄ変換特性〔Ｌ２〕
と同じ２０４であるから、 ｙ＝２０４ｘ となる。
【００２９】ｘ＝２のときにｙ＝４０８、ｘ＝３のとき
ｙ＝６１２となる。４０８−２６＝３８２＝６１２−２
３０＝３８２であるから、図２の第２の領域〔２〕のＡ
／Ｄ変換特性〔Ｌ２〕を図３のリニアなＡ／Ｄ変換特性
〔Ｌ３〕に変換するには、３８２を加算するだけでよい
。すなわち、 Ｄ１→Ｄ３は、〔Ｌ２〕＋３８２→〔Ｌ３〕
‥‥‥‥‥（α１）で処理できる。この
変換（α１）は、単純なｙ方向への平行移動である。
ｙ＝６１２となる。４０８−２６＝３８２＝６１２−２
３０＝３８２であるから、図２の第２の領域〔２〕のＡ
／Ｄ変換特性〔Ｌ２〕を図３のリニアなＡ／Ｄ変換特性
〔Ｌ３〕に変換するには、３８２を加算するだけでよい
。すなわち、 Ｄ１→Ｄ３は、〔Ｌ２〕＋３８２→〔Ｌ３〕
‥‥‥‥‥（α１）で処理できる。この
変換（α１）は、単純なｙ方向への平行移動である。
【００３０】また、第１の領域〔１〕および第３の領域
〔３〕のＡ／Ｄ変換特性〔Ｌ１〕をリニアなＡ／Ｄ変換
特性〔Ｌ３〕に変換するには、ｙ＝５１ｘからｙ＝２０
４ｘへの変換であるから、勾配を２０４／５１＝４倍す
ればよい。すなわち、 Ｄ２→Ｄ３は、〔Ｌ１〕×４→〔Ｌ３〕
‥‥‥‥‥（α２）で処理できる。この
変換（α２）は、勾配を４倍した移動である。
〔３〕のＡ／Ｄ変換特性〔Ｌ１〕をリニアなＡ／Ｄ変換
特性〔Ｌ３〕に変換するには、ｙ＝５１ｘからｙ＝２０
４ｘへの変換であるから、勾配を２０４／５１＝４倍す
ればよい。すなわち、 Ｄ２→Ｄ３は、〔Ｌ１〕×４→〔Ｌ３〕
‥‥‥‥‥（α２）で処理できる。この
変換（α２）は、勾配を４倍した移動である。
【００３１】変換（α１），（α２）は、出力コード調
整回路１０において行われる。すなわち、コンバータ選
択信号ＳＥが“Ｈ”レベルのときは、コンバータ選択回
路６が第１のＡ／Ｄコンバータ４ａのディジタル信号Ｄ
１を選択し、かつ、出力コード調整回路１０が変換（α
１）を実行する。また、コンバータ選択信号ＳＥが“Ｌ
”レベルのときは、コンバータ選択回路６が第２のＡ／
Ｄコンバータ４ｂのディジタル信号Ｄ２を選択し、かつ
、出力コード調整回路１０が変換（α２）を実行する。
整回路１０において行われる。すなわち、コンバータ選
択信号ＳＥが“Ｈ”レベルのときは、コンバータ選択回
路６が第１のＡ／Ｄコンバータ４ａのディジタル信号Ｄ
１を選択し、かつ、出力コード調整回路１０が変換（α
１）を実行する。また、コンバータ選択信号ＳＥが“Ｌ
”レベルのときは、コンバータ選択回路６が第２のＡ／
Ｄコンバータ４ｂのディジタル信号Ｄ２を選択し、かつ
、出力コード調整回路１０が変換（α２）を実行する。
【００３２】出力コード調整回路１０において上記の変
換（α１），（α２）によるコード調整を行っているが
、入力アナログ信号ＳＩＮから見たときのＡ／Ｄ変換の
実体は、図４に示すような特性をもつものとなる。すな
わち、アナログ信号ＳＩＮの電圧範囲が２Ｖ〜３Ｖの第
２の領域〔２〕では分解能が高い（Ａ／Ｄコンバータ本
来の分解能である）が、電圧範囲が２Ｖ未満の第１の領
域〔１〕と３Ｖ以上の第３の領域〔３〕では分解能が低
くなっている。ちなみに、第２の領域〔２〕での単位量
子化幅は４．８８ｍＶであるのに対して、第１の領域〔
１〕および第３の領域〔３〕での単位量子化幅は１９．
５３ｍＶと４倍になっている。
換（α１），（α２）によるコード調整を行っているが
、入力アナログ信号ＳＩＮから見たときのＡ／Ｄ変換の
実体は、図４に示すような特性をもつものとなる。すな
わち、アナログ信号ＳＩＮの電圧範囲が２Ｖ〜３Ｖの第
２の領域〔２〕では分解能が高い（Ａ／Ｄコンバータ本
来の分解能である）が、電圧範囲が２Ｖ未満の第１の領
域〔１〕と３Ｖ以上の第３の領域〔３〕では分解能が低
くなっている。ちなみに、第２の領域〔２〕での単位量
子化幅は４．８８ｍＶであるのに対して、第１の領域〔
１〕および第３の領域〔３〕での単位量子化幅は１９．
５３ｍＶと４倍になっている。
【００３３】なお、上記実施例では、分解能を異にする
Ａ／Ｄコンバータとして第１および第２の２つのＡ／Ｄ
コンバータを用いたが、本発明はこれに限定されるもの
ではなく、分解能を互いに異にする３つ以上のＡ／Ｄコ
ンバータを用いたものとして構成してもよい。
Ａ／Ｄコンバータとして第１および第２の２つのＡ／Ｄ
コンバータを用いたが、本発明はこれに限定されるもの
ではなく、分解能を互いに異にする３つ以上のＡ／Ｄコ
ンバータを用いたものとして構成してもよい。
【００３４】
【発明の効果】以上のように、本発明によれば、入力ア
ナログ信号をディジタル信号に変換するに際して、高い
分解能でＡ／Ｄ変換したい入力電圧範囲においてのみ所
期通り分解能を高くでき、高い分解能を必要とはせずむ
しろ分解能を低くしたい入力電圧範囲においては所期通
り分解能を低くすることができるといった具合に、入力
電圧範囲に応じて分解能を異ならせてＡ／Ｄ変換するこ
とができる。これにより、Ａ／Ｄコンバータの新しい使
い方を提供することができる。
ナログ信号をディジタル信号に変換するに際して、高い
分解能でＡ／Ｄ変換したい入力電圧範囲においてのみ所
期通り分解能を高くでき、高い分解能を必要とはせずむ
しろ分解能を低くしたい入力電圧範囲においては所期通
り分解能を低くすることができるといった具合に、入力
電圧範囲に応じて分解能を異ならせてＡ／Ｄ変換するこ
とができる。これにより、Ａ／Ｄコンバータの新しい使
い方を提供することができる。
【図１】本発明の一実施例に係るＡ／Ｄ変換回路の電気
的構成を示すブロック線図である。
的構成を示すブロック線図である。
【図２】実施例における２つのＡ／ＤコンバータのＡ／
Ｄ変換特性図である。
Ｄ変換特性図である。
【図３】実施例における調整されたリニアなＡ／Ｄ変換
特性図である。
特性図である。
【図４】実施例における入力アナログ信号から見た実質
的なＡ／Ｄ変換特性図である。
的なＡ／Ｄ変換特性図である。
４ａ 第１のＡ／Ｄコンバータ
４ｂ 第２のＡ／Ｄコンバータ
６ コンバータ選択回路
８ 出力選択回路
ＳＩＮ 入力アナログ信号
Ｄ１ 第１のＡ／Ｄコンバータの出力ディジ
タル信号 Ｄ２ 第２のＡ／Ｄコンバータの出力ディジ
タル信号 ＳＥ コンバータ選択信号
タル信号 Ｄ２ 第２のＡ／Ｄコンバータの出力ディジ
タル信号 ＳＥ コンバータ選択信号
Claims (1)
- 【請求項１】 分解能を異にしアナログ信号を共通に
入力するようにした複数のＡ／Ｄコンバータと、入力ア
ナログ信号の電圧範囲を所定の基準範囲と比較しその比
較結果に対応したコンバータ選択信号を出力するコンバ
ータ選択回路とを備え、このコンバータ選択回路からの
コンバータ選択信号に基づいて前記分解能を異にする複
数のＡ／Ｄコンバータからの出力ディジタル信号を選択
的に出力させるようにしたことを特徴とするＡ／Ｄ変換
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09698291A JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09698291A JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326625A true JPH04326625A (ja) | 1992-11-16 |
| JP3182165B2 JP3182165B2 (ja) | 2001-07-03 |
Family
ID=14179423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09698291A Expired - Fee Related JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182165B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010259035A (ja) * | 2009-03-31 | 2010-11-11 | Renesas Electronics Corp | データ処理装置及びデータ処理システム |
| JP2017069854A (ja) * | 2015-10-01 | 2017-04-06 | 東芝メディカルシステムズ株式会社 | Ａ／ｄ変換回路および放射線画像診断装置 |
| WO2017163485A1 (ja) * | 2016-03-25 | 2017-09-28 | 富士フイルム株式会社 | アナログ／ディジタル変換装置およびその制御方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241223A (ja) * | 1988-03-23 | 1989-09-26 | Matsushita Electric Ind Co Ltd | アナログディジタル変換装置 |
| JPH0227813A (ja) * | 1988-07-18 | 1990-01-30 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
-
1991
- 1991-04-26 JP JP09698291A patent/JP3182165B2/ja not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241223A (ja) * | 1988-03-23 | 1989-09-26 | Matsushita Electric Ind Co Ltd | アナログディジタル変換装置 |
| JPH0227813A (ja) * | 1988-07-18 | 1990-01-30 | Matsushita Electric Ind Co Ltd | Ａ／ｄ変換装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010259035A (ja) * | 2009-03-31 | 2010-11-11 | Renesas Electronics Corp | データ処理装置及びデータ処理システム |
| JP2017069854A (ja) * | 2015-10-01 | 2017-04-06 | 東芝メディカルシステムズ株式会社 | Ａ／ｄ変換回路および放射線画像診断装置 |
| WO2017163485A1 (ja) * | 2016-03-25 | 2017-09-28 | 富士フイルム株式会社 | アナログ／ディジタル変換装置およびその制御方法 |
| JPWO2017163485A1 (ja) * | 2016-03-25 | 2018-12-06 | 富士フイルム株式会社 | アナログ／ディジタル変換装置およびその制御方法 |
| US10230385B2 (en) | 2016-03-25 | 2019-03-12 | Fujifilm Corporation | Analog/digital conversion device and control method therefor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3182165B2 (ja) | 2001-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| US5801655A (en) | Multi-channel D/A converter utilizing a coarse D/A converter and a fine D/A converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| EP0153778B1 (en) | Multi-step parallel analog-digital converter | |
| US5936566A (en) | Auto-reference pseudo-flash analog to digital converter | |
| US5745067A (en) | Two stage analoge-to-digital converter having unique fine encoding circuitry | |
| EP0493443A1 (en) | PARALLEL AD CONVERTER WITH 2N-1 COMPARATORS. | |
| JP2995599B2 (ja) | アナログデジタル変換方法 | |
| US5696510A (en) | Double-input analog-to-digital converter using a single converter module | |
| US4306224A (en) | Analog-to-digital converting apparatus | |
| JPH04326625A (ja) | Ａ／ｄ変換回路 | |
| US5629702A (en) | Analog to digital converter | |
| EP0681372B1 (en) | Digital-to-analog conversion circuit and analog-to-digital conversion device using the circuit | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| KR100502402B1 (ko) | 축차비교형아날로그-디지탈변환회로 | |
| JPH0715331A (ja) | アナログ／デジタル変換回路 | |
| JPH0548458A (ja) | Ａ／ｄ変換回路 | |
| JPH0590965A (ja) | Ａ／ｄコンバータ | |
| JPS6333013A (ja) | アナログ／デイジタル変換器 | |
| KR100287878B1 (ko) | 아날로그/디지탈 컨버터 | |
| US6963299B2 (en) | AD conversion method | |
| JPH02105632A (ja) | アナログ・デジタル変換回路 | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPH06224764A (ja) | Ａ／ｄ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |