JPWO2017163485A1 - アナログ/ディジタル変換装置およびその制御方法 - Google Patents

アナログ/ディジタル変換装置およびその制御方法 Download PDF

Info

Publication number
JPWO2017163485A1
JPWO2017163485A1 JP2018506760A JP2018506760A JPWO2017163485A1 JP WO2017163485 A1 JPWO2017163485 A1 JP WO2017163485A1 JP 2018506760 A JP2018506760 A JP 2018506760A JP 2018506760 A JP2018506760 A JP 2018506760A JP WO2017163485 A1 JPWO2017163485 A1 JP WO2017163485A1
Authority
JP
Japan
Prior art keywords
analog
digital conversion
conversion circuit
digital
gamma correction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018506760A
Other languages
English (en)
Other versions
JP6650024B2 (ja
Inventor
善工 古田
善工 古田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2017163485A1 publication Critical patent/JPWO2017163485A1/ja
Application granted granted Critical
Publication of JP6650024B2 publication Critical patent/JP6650024B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/004Reconfigurable analogue/digital or digital/analogue converters
    • H03M1/005Reconfigurable analogue/digital or digital/analogue converters among different converters types
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80Camera processing pipelines; Components thereof
    • H04N23/82Camera processing pipelines; Components thereof for controlling camera response irrespective of the scene brightness, e.g. gamma correction
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/14Picture signal circuitry for video frequency region
    • H04N5/20Circuitry for controlling amplitude response
    • H04N5/202Gamma control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/50Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Analogue/Digital Conversion (AREA)
  • Picture Signal Circuits (AREA)

Abstract

レベルの異なるアナログ信号について異なるアナログ/ディジタル変換回路を用いてアナログ/ディジタル変換するアナログ/ディジタル変換装置およびその制御方法を提供する。アナログ信号(Vsig)がしきい値より高い場合には,第1の切替スイッチ(15)の出力端子S1がオンとされる。アナログ信号(Vsig)がシングル・スロープ型アナログ/ディジタル変換回路(11)においてディジタル・データに変換される。アナログ信号(Vsig)がしきい値より低い場合には,第1の切替スイッチ(15)の出力端子(S2)がオンとされる。しきい値より高いアナログ信号(Vsig)をディジタル・データに変換する精度がシングル・スロープ型アナログ/ディジタル変換回路の精度よりも低いハイブリッド型アナログ/ディジタル変換回路(12)において,アナログ信号(Vsig)が,ディジタル・データに変換される。

Description

この発明は,アナログ/ディジタル変換装置およびその制御方法に関する。
一定の明るさ以上の被写体を撮像すると,被写体が真っ白に撮像されてしまうことがあるので,撮像により得られる映像信号が小さくなるように撮像する方法がある。また,映像信号が小さくなるように撮像すると,階調が悪くなり被写体像のうち低照度の部分がつぶれてしまうことがある。階調を良くするとデータ量が増えるので,アナログ/ディジタル変換した場合に,その時間が長くなってしまう。
さらに,低照度撮像時は1ビット出力モードで動作し,高照度撮像時は多ビット解像度出力モードで動作するAD変換装置(特許文献1),通常動作と高速動作とで切り替わるAD変換器(特許文献2),逐次比較方式とランプ比較方式との2つを組み合わせたAD変換方式のAD変換器(特許文献3)なども考えられている。
特開2013-90139号公報 特開2012-23466号公報 特開2015-162751号公報
しかしながら,特許文献1から3のいずれにおいても,アナログ信号のレベルに着目してアナログ/ディジタル変換が行われていない。このため,低いレベルのアナログ信号について高精度のアナログ/ディジタル変換が要求されていない場合であっても,高いレベルのアナログ信号と同様の精度をもつアナログ/ディジタル変換回路によってアナログ/ディジタル変換が行われてしまう。
この発明は,レベルの異なるアナログ信号について精度の異なるアナログ/ディジタル変換回路を用いてアナログ/ディジタル変換することを目的とする。
この発明によるアナログ/ディジタル変換装置は,入力するアナログ信号をディジタル・データに変換する第1のアナログ/ディジタル変換回路,しきい値より高いアナログ信号をディジタル・データに変換する精度が第1のアナログ/ディジタル変換回路の精度よりも低い第2のアナログ/ディジタル変換回路,およびディジタル・データに変換するアナログ信号がしきい値より高い場合にはアナログ信号を第1のアナログ/ディジタル変換回路に与え,ディジタル・データに変換するアナログ信号がしきい値より低い場合にはアナログ信号を第2のアナログ/ディジタル変換回路に与える第1の切り替え手段を備えていることを特徴とする。
この発明は,アナログ/ディジタル変換装置の制御方法も提供している。すなわち,この方法は,第1のアナログ/ディジタル変換回路が,入力するアナログ信号をディジタル・データに変換し,しきい値より高いアナログ信号をディジタル・データに変換する精度が上記第1のアナログ/ディジタル変換回路の精度よりも低い第2のアナログ/ディジタル変換回路が,入力するアナログ信号をディジタル・データに変換し,切り替え手段が,ディジタル・データに変換するアナログ信号がしきい値より高い場合にはアナログ信号を第1のアナログ/ディジタル変換回路に与え,ディジタル・データに変換するアナログ信号がしきい値より低い場合にはアナログ信号を第2のアナログ/ディジタル変換回路に与えるものである。
たとえば,第1のアナログ/ディジタル変換回路におけるディジタル・データへの変換時間は,第2のアナログ/ディジタル変換回路におけるディジタル・データへの変換時間よりも長い。
第2のアナログ/ディジタル変換回路は,たとえば,入力するアナログ信号をディジタル・データに変換する第3のアナログ/ディジタル変換回路,ディジタル・データへの変換精度が第3のアナログ/ディジタル変換回路におけるディジタル・データへの変換精度よりも高い第4のアナログ/ディジタル変換回路,および第3のアナログ/ディジタル変換回路と第4のアナログ/ディジタル変換回路とを切り替えて,入力するアナログ信号を第3のアナログ/ディジタル変換回路に与えた後に第4のアナログ/ディジタル変換回路に与える第2の切り替え手段を備えている。
第1のアナログ/ディジタル変換回路または第2のアナログ/ディジタル変換回路によって変換されたディジタル・データを,設定されたガンマ補正曲線にしたがってガンマ補正するガンマ補正回路をさらに備えてもよい。
第1の切り替え手段は,たとえば,ガンマ補正回路に設定されたガンマ補正曲線が高照度重視の場合には,アナログ信号を第1のアナログ/ディジタル変換回路に与え,ガンマ補正回路に設定されたガンマ補正曲線が低照度重視の場合には,アナログ信号を第2のアナログ/ディジタル変換回路に与える。
第2の切り替え手段は,たとえば,低照度重視のガンマ補正曲線よりも高照度重視のガンマ補正曲線ほど第3のアナログ/ディジタル変換回路から第4のアナログ/ディジタル変換回路に切り替えるタイミングが早い。
第1のアナログ/ディジタル変換回路と第4のアナログ/ディジタル変換回路とは同一タイプのアナログ/ディジタル変換回路でもよい。
第1のアナログ/ディジタル変換回路と第4のアナログ/ディジタル変換回路とは,たとえば,シングル・スロープ・アナログ/ディジタル変換回路でもよいし,二重積分型アナログ/ディジタル変換回路でもよい。
また,第3のアナログ/ディジタル変換回路は,たとえば,逐次比較アナログ/ディジタル変換回路である。
さらに,第4のアナログ/ディジタル変換回路は,たとえば,シングル・スロープ・アナログ/ディジタル変換回路である。
この発明によると,第1のアナログ/ディジタル変換回路と第2のアナログ/ディジタル変換回路とが含まれている。第2のアナログ/ディジタル変換回路は,アナログ信号がしきい値より高い場合にはディジタル・データに変換する精度が第1のアナログ/ディジタル変換回路の精度よりも低い。アナログ信号がしきい値より高い場合には精度の高い第1のアナログ/ディジタル変換回路にアナログ信号が与えられ,アナログ信号がしきい値より低い場合には精度の低い第2のアナログ/ディジタル変換回路に与えられる。2つのアナログ/ディジタル変換回路を有効に利用できる。一般的には,第2のアナログ/ディジタル変換回路における変換時間は,第1のアナログ/ディジタル変換回路における変換時間よりも短い。アナログ信号のレベルにかかわらず,第1のアナログ/ディジタル変換回路においてアナログ/ディジタル変換した場合に比べてアナログ/ディジタル変換にかかる時間を短縮できる。しかも,しきい値より高いレベルのアナログ信号については,第2のアナログ/ディジタル変換回路の精度よりも精度の高い第1のアナログ/ディジタル変換回路を用いてアナログ/ディジタル変換が行われるから,高いレベルのアナログ信号によって表される部分の精度を高く維持できる。
ディジタル・カメラの電気的構成を示すブロック図である。 シングル・スロープ型アナログ/ディジタル変換回路のアナログ/ディジタル変換の様子を示している。 逐次比較型アナログ/ディジタル変換回路のアナログ/ディジタル変換の様子を示している。 ハイブリッド型アナログ/ディジタル変換回路のアナログ/ディジタル変換の様子を示している。 アナログ/ディジタル変換装置の処理手順を示すフローチャートである。 アナログ/ディジタル変換装置の処理手順を示すフローチャートである。 高照度重視画像の一例である。 低照度重視画像の一例である。 アナログ/ディジタル変換装置の処理手順を示すフローチャートである。 ガンマ補正曲線の一例である。 ハイブリッド型アナログ/ディジタル変換回路のアナログ/ディジタル変換の様子を示している。 ハイブリッド型アナログ/ディジタル変換回路のアナログ/ディジタル変換の様子を示している。
図1は,この発明の実施例を示すもので,ディジタル・カメラ1の電気的構成を示すブロック図である。
ディジタル・カメラ1の全体の動作は,制御装置2によって統括される。
ディジタル・カメラ1には,ガンマ補正曲線設定スイッチ3,モード設定ボタン4,シャッタ・ボタン5などの様々なスイッチ等が含まれている。ディジタル・カメラ1には,様々なガンマ補正曲線を設定可能なガンマ補正回路21が含まれている。ガンマ補正回路21に設定可能なガンマ補正曲線のうち,ユーザが所望のガンマ補正曲線を設定する場合に利用されるのがガンマ補正曲線設定スイッチ3である。モード設定ボタン4は,様々な撮像モードのうち,所望の撮像モードをユーザが設定する場合にユーザによって操作される。これらのガンマ補正曲線設定スイッチ3,モード設定ボタン4およびシャッタ・ボタン5からの出力信号は,制御装置2に入力する。
撮像素子6によって被写体が撮像されると被写体像を表すアナログ信号Vsigが撮像素子6から出力する。撮像素子6から出力したアナログ信号Vsigは,アナログ/ディジタル変換装置10に入力し,ディジタル・データに変換される。アナログ/ディジタル変換装置10におけるアナログ/ディジタル変換処理について詳しくは後述する。撮像素子6から出力したアナログ信号Vsigは,制御装置2にも入力する。
アナログ/ディジタル変換装置10から出力したディジタル・データは,ガンマ補正回路21に入力する。ガンマ補正回路21に設定されているガンマ補正曲線にしたがって,ディジタル・データがガンマ補正される。ガンマ補正回路21から出力されたディジタル・データは,信号処理回路22に入力し,所定の信号処理が行われる。
信号処理回路22から出力したディジタル・データは,表示制御回路23に入力する。表示制御回路23によって表示装置24が制御され,撮像した被写体像が表示装置24の表示画面に表示される。
シャッタ・ボタン5が押されると,上述のようにして信号処理回路22から出力したディジタル・データは,記録制御回路25に入力する。記録制御回路25によって被写体像を表すディジタル・データがメモリ・カード26に記録される。
アナログ/ディジタル変換装置10には,シングル・スロープ型アナログ/ディジタル変換回路11(第1のアナログ/ディジタル変換回路)およびハイブリッド型アナログ/ディジタル変換回路12(第2のアナログ/ディジタル変換回路)が含まれている。シングル・スロープ型アナログ/ディジタル変換回路11におけるディジタル・データへの変換時間は,ハイブリッド型アナログ/ディジタル変換回路12におけるディジタル・データへの変換時間よりも長い。
アナログ/ディジタル変換装置10には,第1の切替スイッチ15が含まれている。撮像素子6から出力されたアナログ信号Vsigは,第1の切替スイッチ15の入力端子に与えられる。第1の切替スイッチ15の一方の出力端子S1には,シングル/スロープ型アナログ/ディジタル変換回路11が接続されている。第1の切替スイッチ15の他方の出力端子S2には,ハイブリッド型アナログ/ディジタル変換回路12が接続されている。第1の切替スイッチ15の出力端子S1がオンすることにより,アナログ/ディジタル変換装置10に入力したアナログ信号Vsigは,シングル・スロープ型アナログ/ディジタル変換回路11に入力し,シングル・スロープ型アナログ/ディジタル変換回路11によってアナログ/ディジタル変換が行われる。第1の切替スイッチ15の出力端子S2がオンすることにより,アナログ/ディジタル変換装置10に入力したアナログ信号Vsigは,ハイブリッド型アナログ/ディジタル変換回路12に入力し,ハイブリッド型アナログ/ディジタル変換回路12によってアナログ/ディジタル変換が行われる。シングル・スロープ型アナログ/ディジタル変換回路11またはハイブリッド型アナログ/ディジタル変換回路12の出力がアナログ/ディジタル変換装置10の出力となり,上述のようにガンマ補正回路21に入力する。
ハイブリッド型アナログ/ディジタル変換回路12には,逐次比較型アナログ/ディジタル変換回路13(第3のアナログ/ディジタル変換回路)とシングル・スロープ型アナログ/ディジタル変換回路14(第4のアナログ/ディジタル変換回路)とが含まれている。
ハイブリッド型アナログ/ディジタル変換回路12には,第2の切替スイッチ16が含まれている。第1の切替スイッチ15の出力端子S2は,第2の切替スイッチ16の入力端子に接続されており,第1の切替スイッチ15の出力端子S2がオンとなると,第1の切替スイッチ15を通ったアナログ信号Vsigは,第2の切替スイッチ16の入力端子に与えられる。第2の切替スイッチ16の一方の出力端子S1には,逐次比較型アナログ/ディジタル変換回路13が接続されている。第2の切替スイッチ16の他方の出力端子S2には,シングル・スロープ型アナログ/ディジタル変換回路14が接続されている。第2の切替スイッチ16の出力端子S1がオンすることにより,ハイブリッド型アナログ/ディジタル変換回路12に入力したアナログ信号Vsigは,逐次比較型アナログ/ディジタル変換回路13に入力し,逐次比較型アナログ/ディジタル変換回路13によってアナログ/ディジタル変換が行われる。第2の切替スイッチ16の出力端子S2がオンすることにより,ハイブリッド型アナログ/ディジタル変換回路12に入力したアナログ信号Vsigは,シングル・スロープ型アナログ/ディジタル変換回路14に入力し,シングル・スロープ型アナログ/ディジタル変換回路14によってアナログ/ディジタル変換が行われる。逐次比較型アナログ/ディジタル変換回路13またはシングル・スロープ型アナログ/ディジタル変換回路14の出力がハイブリッド型アナログ/ディジタル変換回路12の出力となる。
図2は,シングル・スロープ型アナログ/ディジタル変換回路11(シングル・スロープ型アナログ/ディジタル変換回路14も同じである)におけるアナログ/ディジタル変換の様子を示している。
シングル・スロープ型アナログ/ディジタル変換回路11におけるアナログ/ディジタル変換においては,徐々に減少(増加でもよい)していく基準信号Vrefがアナログ信号Vsigと一致するまでの間,カウンタ(図示略)によって計数される。カウンタによって得られた計数値がアナログ信号Vsigのディジタル・データに対応する。
シングル・スロープ型アナログ/ディジタル変換回路11(シングル・スロープ型アナログ/ディジタル変換回路14)におけるアナログ/ディジタル変換においては,ディジタル・データへの変換に時間がかかるが,アナログ信号をディジタル・データに変換する精度が高いという特徴がある。
図3は,逐次比較型アナログ/ディジタル変換回路13におけるアナログ/ディジタル変換の様子を示している。
逐次比較型アナログ/ディジタル変換回路13におけるアナログ/ディジタル変換においては,基準信号Vrefが利用され,ディジタル・データの最上位ビットから順にアナログ/ディジタル変換が行われる。変換後のディジタル・データが12ビットであるとすると,12ビット目から順にアナログ/ディジタル変換が行われる。たとえば,時刻t1から時刻t2の間に12ビット目のディジタル・データが得られ,時刻t2から時刻t3の間に11ビット目のディジタル・データが得られ,時刻t3から時刻t4の間に10ビット目のディジタル・データが得られ,時刻t4から時刻t5の間に9ビット目のディジタル・データが得られる。その他のディジタル・データについても同様である。
逐次比較型アナログ/ディジタル変換回路13におけるアナログ/ディジタル変換においては,アナログ信号をディジタル・データに変換する精度は低いが,ディジタル・データへの変換に比較的時間がかからないという特徴がある。逐次型アナログ/ディジタル変換回路13においては,特に,しきい値より低いアナログ信号をディジタル・データに変換する精度が低い。図1に示したように撮像素子6から出力されるアナログ信号Vsigをアナログ/ディジタル変換する場合,低照度の画像を表すアナログ信号Vsigほどアナログ/ディジタル変換の精度が低い。
図4は,ハイブリッド型アナログ/ディジタル変換回路12におけるアナログ/ディジタル変換の様子を示している。
ハイブリッド型アナログ/ディジタル変換回路12におけるアナログ/ディジタル変換においては,上位ビットのディジタル・データの変換については逐次比較型アナログ/ディジタル変換回路13が用いられ,上位ビット以外のディジタル・データの変換についてはシングル・スロープ型アナログ/ディジタル変換回路14が用いられる。ハイブリッド型アナログ/ディジタル変換回路12を用いてアナログ/ディジタル変換が行われることにより,上位ビットについては迅速にディジタル・データが得られる。上位ビット以外のディジタル・データについてはシングル・スロープ型アナログ/ディジタル変換回路14を用いてアナログ/ディジタル変換が行われるので,精度の高いディジタル・データが得られる。このことは,低照度の画像を表すアナログ信号Vsigなど,しきい値より低いアナログ信号については精度の高いディジタル・データが得られることを意味する。
図5は,アナログ/ディジタル変換装置10の処理手順を示すフローチャートである。
アナログ/ディジタル変換装置10に入力するアナログ信号Vsigのレベルが所定のしきい値より高いかどうかが制御装置2によって判断される(ステップ31)。アナログ信号Vsigのレベルが所定のしきい値より高いかどうかは,アナログ信号Vsigの平均レベルが所定のしきい値より高いかどうかで判断してもよいし,アナログ信号Vsigの最小レベルまたは最大レベルが所定のしきい値より高いかどうかで判断してもよいし,アナログ信号Vsigによって表される画像を複数のブロックに分けた場合に,ブロックごとに平均値を算出し,算出された平均値のすべてまたは少なくとも一つが所定のしきい値より高いかどうかで判断してもよい。所定のしきい値は,アナログ信号Vsigがとり得る最小値と最大値の平均値でもよいし,早朝,昼間,夜間などでの撮像,晴天,曇天,雨天など異なる天気などでの撮像などにより得られるアナログ信号Vsigの平均値などでもよい。もっとも,夜間における撮影,曇天における撮影,雨天における撮影など,比較的暗い被写体を撮影する場合に得られるアナログ信号Vsigの平均値を用いてもよいし,平均値を用いなくともよい。
アナログ信号Vsigのレベルが所定のしきい値より高い場合には(ステップ31でYES),第1の切替スイッチ15の出力端子S1が制御装置2によってオンとされる(ステップ32)。第1の切替スイッチ15によって,ディジタル・データに変換するアナログ信号Vsigがしきい値より高い場合にはアナログ信号Vsigがシングル・スロープ型アナログ/ディジタル変換回路11(第1のアナログ/ディジタル変換回路)に与えられることとなる。アナログ信号Vsigのレベルが所定のしきい値以下(所定のしきい値より低い)の場合には(ステップ31でNO),第1の切替スイッチ15の出力端子S2が制御装置2によってオンとされる(ステップ33)。第1の切替スイッチ15(第1の切替手段)によって,ディジタル・データに変換するアナログ信号Vsigが所定のしきい値以下(所定のしきい値より低い)の場合には,アナログ信号Vsigがハイブリッド型アナログ/ディジタル変換回路12(第2のアナログ/ディジタル変換回路)に与えられることとなる。アナログ/ディジタル変換の精度は,ハイブリッド型アナログ/ディジタル変換回路12よりもシングル・スロープ型アナログ/ディジタル変換回路11の方が高い。しきい値より高いアナログ信号Vsigについては,精度の高いシングル・スロープ型アナログ/ディジタル変換回路11においてアナログ/ディジタル変換が行われることとなる。高精度のディジタル・データが得られる。また,しきい値以下(しきい値より低い)のアナログ信号Vsigについては,アナログ/ディジタル変換に係る時間がシングル・スロープ型アナログ/ディジタル変換回路11よりも短いハイブリッド型アナログ/ディジタル変換回路12において行われることとなる。比較的短時間でアナログ/ディジタル変換を行うことができる。しかも,ハイブリッド型アナログ/ディジタル変換回路12は,しきい値より高いアナログ信号Vsigについてのアナログ/ディジタル変換の精度が,しきい値より低いアナログ信号Vsigについてのアナログ/ディジタル変換の精度に比べて,あまり低くないから比較的高精度のディジタル・データが得られる。
第1の切替スイッチ15の出力端子S2がオンとされると,ハイブリッド型アナログ/ディジタル変換回路12に含まれている第2の切替スイッチ16の出力端子S3が制御装置2によってオンとされる(ステップ34)。アナログ信号Vsigは,逐次比較型アナログ/ディジタル変換回路13(第3のアナログ/ディジタル変換回路)に与えられることとなる。逐次比較型アナログ/ディジタル変換回路13において,所定の上位ビット(たとえば,最上位ビットを含む3ビット)のディジタル・データが得られると(ステップ35),第2の切替スイッチ16は制御装置2によって出力端子S4がオンとされる(ステップ36)。第2の切替スイッチ16(第2の切替手段)によって,アナログ信号Vsigは,逐次比較型アナログ/ディジタル変換回路13に与えられた後に,ディジタル・データへの変換精度が逐次比較型アナログ/ディジタル変換回路13よりも低いシングル・スロープ型アナログ/ディジタル変換回路14(第4のアナログ/ディジタル変換回路)に与えられることとなる。このように,第2の切替スイッチ16により,ハイブリッド型アナログ/ディジタル変換回路12に含まれる逐次型アナログ/ディジタル変換回路13とシングル・スロープ型アナログ/ディジタル変換回路14とを切り替えて,アナログ信号Vsigを逐次型アナログ/ディジタル変換回路13に与えた後にシングル・スロープ型アナログ/ディジタル変換回路14に与えることとなる。
アナログ/ディジタル変換装置10から出力したディジタル・データは,上述したように,ガンマ補正回路21においてガンマ補正される。
図6は,他の実施例を示すもので,アナログ/ディジタル変換装置10の処理手順を示すフローチャートである。
ユーザは,ガンマ補正曲線設定スイッチ3を用いてガンマ補正回路21のガンマ補正曲線を設定する(ステップ41)。設定されたガンマ補正曲線が高照度重視であるか,低照度重視であるかが制御装置2によって判断される(ステップ42,44)。高照度重視のガンマ補正曲線であるか,低照度重視のガンマ補正曲線であるかは,ガンマ補正曲線ごとに,あらかじめ定められている。高照度重視(高レベル重視)のガンマ補正曲線とは,高照度(高レベル)の入力データについてのガンマ補正後のデータの圧縮の割合が小さいものをいう。また,低照度重視(低レベル重視)のガンマ補正曲線とは,低照度(低レベル)の入力データについてのガンマ補正後のデータの圧縮の割合が小さいものをいう。どの程度であれば,高照度(高レベル)または低照度(低レベル)の入力データについてのガンマ補正後のデータの圧縮の割合が小さいか,大きいか,ということは対象となる被写体,撮影状況などに応じて定められる。また,複数のガンマ補正曲線が存在する場合,相対的に高照度重視のガンマ補正曲線か,低照度重視のガンマ補正曲線かが決定されることとなろう。たとえば,第1のガンマ補正曲線が,第2のガンマ補正曲線よりも高照度(高レベル)の入力データについてガンマ補正後のデータの圧縮の割合が小さければ,第1のガンマ補正曲線は高照度重視のガンマ補正曲線となる。第2のガンマ補正曲線が,第1のガンマ補正曲線よりも低照度(低レベル)の入力データについてガンマ補正後のデータの圧縮の割合が小さければ第2のガンマ補正曲線は低照度重視のガンマ補正曲線となる。さらに,低照度か高照度かも相対的に決定される。
図7は,高照度重視画像50の一例である。図8は,低照度重視画像60の一例である。図7に示す高照度重視画像50および図8に示す低照度重視画像60はいずれも同一の撮像シーンで得られたものである。
図7に示す高照度重視画像50には,太陽の画像51および人物の画像52が含まれている。高照度重視画像50においては,高照度(高輝度)の部分がつぶれないような階調となっている。
図8に示す低照度重視画像60には,輝度が高くつぶれている部分61(ハッチングで示す)と人物の画像62が含まれている。つぶれている部分61は,図7に示す高照度重視画像50に現れている太陽の画像51に対応する。低照度重視画像では,高照度部分を重視していないので高照度部分についてはつぶれてしまうことがある。
一般には,明るい被写体を撮像する場合には高照度重視のガンマ補正曲線が設定され,暗い被写体を撮像する場合には低照度重視のガンマ補正曲線が設定される。
図6に戻って,ユーザによってガンマ補正回路21に設定されたガンマ補正曲線が高照度重視の場合には(ステップ42でYES),アナログ信号Vsigが高照度の画像を表す場合とされ,アナログ第1の切替スイッチ15の出力端子S1がオンとされる(ステップ43)。第1の切替スイッチ15によってアナログ信号Vsigが,シングル・スロープ型アナログ/ディジタル変換回路11に与えられることとなる。シングル・スロープ型アナログ/ディジタル変換回路11は,ハイブリッド型アナログ/ディジタル変換回路12に比べて精度の高いアナログ/ディジタル変換を行うことができる。
ユーザによってガンマ補正回路21に設定されたガンマ補正曲線が低照度重視の場合には(高照度重視では無い場合には)(ステップ42でNO,ステップ44でYES),アナログ信号Vsigが低照度の画像を表す場合として,第1の切替スイッチ15の出力端子S2がオンされる(ステップ45)。第1の切替スイッチ15によってアナログ信号Vsigが,ハイブリッド型アナログ/ディジタル変換回路12に与えられることとなる。ハイブリッド型アナログ/ディジタル変換回路12は,低照度のアナログ信号Vsigのアナログ/ディジタル変換の精度は,高照度のアナログ信号Vsigのアナログ/ディジタル変換の精度と比べて高いので,比較的高い精度のディジタル・データが得られる。しかも,アナログ/ディジタル変換にかかる時間が短いので,迅速にディジタル・データが得られる。
第1の切替スイッチ15の出力端子S2がオンとされると,ハイブリッド型アナログ/ディジタル変換回路12に含まれている第2の切替スイッチ16は出力端子S3がオンとされる(ステップ46)。所定の上位ビットについて,逐次比較型アナログ/ディジタル変換回路13においてアナログ信号Vsigのアナログ/ディジタル変換が行われる。逐次比較型アナログ/ディジタル変換回路13に入力したアナログ信号Vsigについて所定の上位ビットのディジタル・データが得られると(ステップ47でYES),第2の切替スイッチ16の出力端子S4がオンとなる(ステップ47)。シングル・スロープ型アナログ/ディジタル変換回路14においてアナログ信号Vsigのアナログ/ディジタル変換が行われる。所定の上位ビット以外のビット(下位ビット)は低照度(低レベル)を表しているので,低照度のアナログ信号Vsigについて高精度のアナログ/ディジタル変換が行われる。
設定されたガンマ補正曲線に応じて,アナログ/ディジタル変換に利用されるアナログ/ディジタル変換回路が選択される。
図9から図13は,さらに他の実施例を示している。
図9は,アナログ/ディジタル変換装置10の処理手順を示すフローチャートである。
図6に示す処理と同様に,ユーザによってガンマ補正回路21において利用されるガンマ補正曲線が設定される(ステップ71)。
撮像素子6から出力されるアナログ信号Vsigが所定のしきい値より高いかどうかが制御装置2によって判断される(ステップ72)。
アナログ信号Vsigが所定のしきい値より高ければ(ステップ72でYES),第1の切替スイッチ15は出力端子S1がオンとなる(ステップ73)。アナログ信号Vsigは,シングル・スロープ型アナログ/ディジタル変換回路11においてアナログ/ディジタル変換される。
アナログ信号Vsigが所定のしきい値以下であれば(しきい値より小さければ)(ステップ72でNO),第1の切替スイッチ15は出力端子S2がオンとなる(ステップ74)。アナログ信号Vsigは,ハイブリッド型アナログ/ディジタル変換回路12においてアナログ/ディジタル変換される。ハイブリッド型アナログ/ディジタル変換回路12に含まれる第2の切替スイッチ16は,出力端子S3がオンとなり,アナログ信号は逐次比較型アナログ/ディジタル変換回路13に与えられる。逐次比較型アナログ/ディジタル変換回路13においてアナログ/ディジタル変換が行われることにより,ユーザによって設定されたガンマ補正曲線から規定される上位ビットのディジタル・データが得られたかどうかが制御装置2において判断される(ステップ76)。
図10は,ガンマ補正回路21に設定可能なガンマ補正曲線81および82の一例である。図10においては,ガンマ補正回路21の入力が横軸に,ガンマ補正回路21の出力が縦軸に規定されている。
ガンマ補正においては,入力するデータが圧縮されて出力される。例えば,入力データが12ビットの場合に8ビットのデータに補正されて出力される。もちろん,そのほかの割合で圧縮されるようにしてもよい。ガンマ補正曲線81は,ガンマ補正曲線82に比べて,比較的高い入力レベルよりも比較的低い入力レベルの方がガンマ補正後のデータの圧縮の割合が低い。低照度(低輝度)についての画像の階調が高いことを意味する。ガンマ補正曲線81は,低照度重視画像を得る場合に選択される。これに対してガンマ補正曲線82は,ガンマ補正曲線81と比べて,比較的高い入力レベルであってもガンマ補正後のデータの圧縮の割合は高くない。低照度だけでなく,高照度(高輝度)についての画像の階調も維持されることを意味する。ガンマ補正曲線82は,高照度重視画像を得る場合に選択される。ガンマ補正曲線81が低照度重視のガンマ補正曲線であり,ガンマ補正曲線82が高照度重視のガンマ補正曲線である。
この実施例においては,ユーザによってガンマ補正回路21に設定されたガンマ補正曲線が高照度重視か低照度重視かに応じて,逐次比較型アナログ/ディジタル変換回路13においてアナログ/ディジタル変換が行われる上位ビットのビット数が変わる。このことは,ユーザによってガンマ補正回路21に設定されたガンマ補正曲線が高照度重視か低照度重視かに応じて,ハイブリッド型アナログ/ディジタル変換回路12における逐次比較型アナログ/ディジタル変換回路13からシングル・スロープ型アナログ/ディジタル変換回路14への切り替えタイミングが変わることを意味する。ガンマ補正回路21に設定されたガンマ補正曲線が高照度重視のガンマ補正曲線ほど,逐次比較型アナログ/ディジタル変換回路13においてアナログ/ディジタル変換が行われる上位ビットのビット数が少なくなり,ガンマ補正回路21に設定されたガンマ補正曲線が低照度重視のガンマ補正曲線ほど,逐次比較型アナログ/ディジタル変換回路13においてアナログ/ディジタル変換が行われる上位ビットのビット数が多くなる。したがって,ガンマ補正回路21に設定されたガンマ補正曲線が低度重視のガンマ補正曲線よりも高照度重視のガンマ補正曲線ほど,逐次比較型アナログ/ディジタル変換回路13からシングル・スロープ型アナログ/ディジタル変換回路14への切り替えタイミングが早い。
図11は,低照度重視のガンマ補正曲線81が設定された場合のハイブリッド型アナログ/ディジタル変換回路12におけるアナログ/ディジタル変換の様子を示している。図12は,高照度重視のガンマ補正曲線82が設定された場合のハイブリッド型アナログ/ディジタル変換回路12におけるアナログ/ディジタル変換の様子を示している。
図11を参照して,低照度重視のガンマ補正曲線81が設定された場合には,10ビット目から12ビット目までの上位3ビットについて逐次比較型アナログ/ディジタル変換回路13を用いてアナログ/ディジタル変換が行われ,その残りの下位9ビットについてシングル・スロープ型アナログ/ディジタル変換回路14を用いてアナログ/ディジタル変換が行われるように制御装置2によって制御される。
これに対して,図12を参照して,高照度重視のガンマ補正曲線82が設定された場合には,11ビット目および12ビット目の上位2ビットについて逐次比較型アナログ/ディジタル変換回路13を用いてアナログ/ディジタル変換が行われ,その残りの下位10ビットについてシングル・スロープ型アナログ/ディジタル変換回路14を用いてアナログ/ディジタル変換が行われるように制御装置2によって制御される。
低照度のガンマ補正曲線81がガンマ補正回路21に設定された場合には,図11に示すように12ビット目から10ビット目までのディジタル・データについて逐次比較型アナログ/ディジタル変換回路13を用いてアナログ/ディジタル変換が行われるのに対し,高照度のガンマ補正曲線82がガンマ補正回路21に設定された場合には,図12に示すように12ビット目および11ビット目までのディジタル・データについて逐次比較型アナログ/ディジタル変換回路13を用いてアナログ/ディジタル変換が行われる。低照度のガンマ補正曲線81がガンマ補正回路21に設定された場合には,高照度の部分を表す12ビット目から10ビット目までのディジタル・データについてはアナログ/ディジタル変換の時間が短い逐次比較型アナログ/ディジタル変換回路13を用いてアナログ信号Vsigがアナログ/ディジタル変換されるので,比較的早くディジタル・データが得られる。相対的に低照度の部分を表す9ビット目から1ビット目までのディジタル・データについてはシングル・スロープ型アナログ/ディジタル変換回路14を用いてアナログ/ディジタル変換が行われるので,低照度の部分を表すディジタル・データについては精度ものが得られる。これに対し,高照度のガンマ補正曲線82がガンマ補正回路21に設定された場合には,10ビット目のディジタル・データ(9ビット目から1ビット目までのディジタル・データも)は,シングル・スロープ型アナログ/ディジタル変換回路14を用いてアナログ/ディジタル変換されるので,精度の高いディジタル・データが得られる。10ビット目のディジタル・データもシングル・スロープ型アナログ/ディジタル変換回路14においてアナログ/ディジタル変換が行われるので,10ビット目のディジタル・データの精度も高くなる。10ビット目のディジタル・データは,入力データとして512から1024までの値であり,相対的に高照度の部分を表すと考えると,高照度の部分を表す入力データ512から1024について精度の高いディジタル・データが得られるということができる。
上述の実施例においては,ディジタル・データに変換するアナログ信号がしきい値より高い場合にはアナログ信号をシングル・スロープ型アナログ/ディジタル変換回路11に与え,ディジタル・データに変換するアナログ信号がしきい値より低い場合にはアナログ信号をハイブリッド型アナログ/ディジタル変換回路12に与えているが,必ずしもシングル・スロープ型アナログ/ディジタル変換回路11とハイブリッド型アナログ/ディジタル変換回路12を利用しなくともよい。ディジタル・データに変換するアナログ信号がしきい値より高い場合には,第1のアナログ/ディジタル変換回路を用いてアナログ/ディジタル変換を行い,ディジタル・データに変換するアナログ信号がしきい値より低い場合には,しきい値より高いアナログ信号をディジタル・データに変換する精度が第1のアナログ/ディジタル変換回路よりも低い第2のアナログ/ディジタル変換回路を用いればよい。例えば,第1のアナログ/ディジタル変換回路として,シングル・スロープ型アナログ/ディジタル変換回路11の代わりに二重積分型アナログ/ディジタル変換回路を用いることもできる。また,第4のアナログ/ディジタル変換回路として,二重積分型アナログ/ディジタル変換回路を用いることもできる。
また,ハイブリッド型アナログ/ディジタル変換回路12は,逐次比較型アナログ/ディジタル変換回路13とシングル・スロープ型アナログ/ディジタル変換回路14とから構成されており,第1の切替スイッチ15の出力端子S1がオンとなりアナログ信号Vsigが与えられるシングル・スロープ型アナログ/ディジタル変換回路11と第1の切替スイッチ15の出力端子S2がオンとなり,かつ出力端子S4がオンとなりアナログ信号Vsigが与えられるシングル・スロープ型アナログ/ディジタル変換回路13とは同じタイプのアナログ/ディジタル変換回路が用いられているが,必ずしも同じタイプのアナログ/ディジタル変換回路が用いられなくともよい。たとえば,第1の切替スイッチ15の出力端子S1がオンとなりアナログ信号Vsigが与えられるアナログ/ディジタル変換回路は,シングル・スロープ型アナログ/ディジタル変換回路11とし,第1の切替スイッチ15の出力端子S2がオンとなり,かつ第2の切替スイッチ16の出力端子S2がオンとなりアナログ信号Vsigが与えられるアナログ/ディジタル変換回路を二重積分型アナログ/ディジタル変換回路としてもよい。
さらに,ハイブリッド型アナログ/ディジタル変換回路12は,逐次比較型アナログ/ディジタル変換回路13とシングル・スロープ型アナログ/ディジタル変換回路14とから構成されているが,かならずしも逐次比較型アナログ/ディジタル変換回路13とシングル・スロープ型アナログ/ディジタル変換回路14とを用いる必要は無い。第1の切替スイッチ15の出力端子S2がオンとなっている場合に,第2の切替スイッチ16の出力端子S3がオンとなると第3のアナログ/ディジタル変換回路にアナログ信号Vsigが与えられ,その後第2の切替スイッチ16の出力端子S4がオンとなることにより,入力するアナログ信号を,ディジタル・データに変換する精度が第3のアナログ/ディジタル変換回路におけるディジタル・データへの変換精度よりも高い第4のアナログ/ディジタル変換回路に与えればよい。
1 カメラ,2 制御装置,3 ガンマ補正曲線設定スイッチ,4 モード設定ボタン,5 シャッタ・ボタン,6 撮像素子,10 アナログ/ディジタル変換装置,11 シングル・スロープ型アナログ/ディジタル変換回路,12 ハイブリッド型アナログ/ディジタル変換回路,13 逐次比較型アナログ/ディジタル変換回路,14 シングル・スロープ型アナログ/ディジタル変換回路,15 第1の切替スイッチ,16 第2の切替スイッチ,21 ガンマ補正回路,22 信号処理回路,23 表示制御回路,24 表示装置,25 記録制御回路,26 メモリ・カード,50 高照度重視画像,51 太陽の画像,52 人物の画像,60 低照度重視画像,61 輝度が高くつぶれている部分,62 人物の画像,81 ガンマ補正曲線, 82 ガンマ補正曲線,S1−S4 出力端子,Vref 基準信号,Vsig アナログ信号

Claims (9)

  1. 入力するアナログ信号をディジタル・データに変換する第1のアナログ/ディジタル変換回路,
    しきい値より高いアナログ信号をディジタル・データに変換する精度が上記第1のアナログ/ディジタル変換回路の精度よりも低い第2のアナログ/ディジタル変換回路,および
    ディジタル・データに変換するアナログ信号がしきい値より高い場合にはアナログ信号を上記第1のアナログ/ディジタル変換回路に与え,ディジタル・データに変換するアナログ信号がしきい値より低い場合にはアナログ信号を上記第2のアナログ/ディジタル変換回路に与える第1の切り替え手段,
    を備えたアナログ/ディジタル変換装置。
  2. 上記第1のアナログ/ディジタル変換回路におけるディジタル・データへの変換時間は,上記第2のアナログ/ディジタル変換回路におけるディジタル・データへの変換時間よりも長い,
    請求項1に記載のアナログ/ディジタル変換装置。
  3. 上記第2のアナログ/ディジタル変換回路は,
    入力するアナログ信号をディジタル・データに変換する第3のアナログ/ディジタル変換回路,
    ディジタル・データへの変換精度が上記第3のアナログ/ディジタル変換回路におけるディジタル・データへの変換精度よりも高い第4のアナログ/ディジタル変換回路,および
    上記第3のアナログ/ディジタル変換回路と上記第4のアナログ/ディジタル変換回路とを切り替えて,入力するアナログ信号を上記第3のアナログ/ディジタル変換回路に与えた後に上記第4のアナログ/ディジタル変換回路に与える第2の切り替え手段,
    を備えた請求項1または2に記載のアナログ/ディジタル変換装置。
  4. 上記第1のアナログ/ディジタル変換回路または上記第2のアナログ/ディジタル変換回路によって変換されたディジタル・データを,設定されたガンマ補正曲線にしたがってガンマ補正するガンマ補正回路,
    をさらに備えた請求項3に記載のアナログ/ディジタル変換装置。
  5. 上記第1の切り替え手段は,
    上記ガンマ補正回路に設定されたガンマ補正曲線が高照度重視の場合には,アナログ信号を第1のアナログ/ディジタル変換回路に与え,
    上記ガンマ補正回路に設定されたガンマ補正曲線が低照度重視の場合には,アナログ信号を第2のアナログ/ディジタル変換回路に与える,
    請求項4に記載のアナログ/ディジタル変換装置。
  6. 上記第2の切り替え手段は,
    低照度重視のガンマ補正曲線よりも高照度重視のガンマ補正曲線ほど上記第3のアナログ/ディジタル変換回路から上記第4のアナログ/ディジタル変換回路に切り替えるタイミングが早い,
    請求項3または4に記載のアナログ/ディジタル変換装置。
  7. 上記第1のアナログ/ディジタル変換回路および上記第4のアナログ/ディジタル変換回路は,シングル・スロープ・アナログ/ディジタル変換回路または二重積分型アナログ/ディジタル変換回路である,
    請求項3から6のうち,いずれか一項に記載のアナログ/ディジタル変換装置。
  8. 上記第3のアナログ/ディジタル変換回路は,逐次比較アナログ/ディジタル変換回路であり,
    上記第4のアナログ/ディジタル変換回路は,シングル・スロープ・アナログ/ディジタル変換回路である,
    請求項3から6のうち,いずれか一項に記載のアナログ/ディジタル変換装置。
  9. 第1のアナログ/ディジタル変換回路が,入力するアナログ信号をディジタル・データに変換し,
    しきい値より高いアナログ信号をディジタル・データに変換する精度が上記第1のアナログ/ディジタル変換回路の精度よりも低い第2のアナログ/ディジタル変換回路が,入力するアナログ信号をディジタル・データに変換し,
    切り替え手段が,ディジタル・データに変換するアナログ信号がしきい値より高い場合にはアナログ信号を上記第1のアナログ/ディジタル変換回路に与え,ディジタル・データに変換するアナログ信号がしきい値より低い場合にはアナログ信号を上記第2のアナログ/ディジタル変換回路に与える,
    アナログ/ディジタル変換装置の制御方法。
JP2018506760A 2016-03-25 2016-11-25 アナログ/ディジタル変換装置およびその制御方法 Active JP6650024B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016061882 2016-03-25
JP2016061882 2016-03-25
PCT/JP2016/084956 WO2017163485A1 (ja) 2016-03-25 2016-11-25 アナログ/ディジタル変換装置およびその制御方法

Publications (2)

Publication Number Publication Date
JPWO2017163485A1 true JPWO2017163485A1 (ja) 2018-12-06
JP6650024B2 JP6650024B2 (ja) 2020-02-19

Family

ID=59900083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018506760A Active JP6650024B2 (ja) 2016-03-25 2016-11-25 アナログ/ディジタル変換装置およびその制御方法

Country Status (4)

Country Link
US (1) US10230385B2 (ja)
JP (1) JP6650024B2 (ja)
CN (1) CN108702156B (ja)
WO (1) WO2017163485A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10313605B2 (en) * 2016-06-15 2019-06-04 Canon Kabushiki Kaisha Image processing apparatus and control method thereof for generating high dynamic range image data

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105629A (ja) * 1988-10-13 1990-04-18 Nec Corp A/d変換方式
JPH04326625A (ja) * 1991-04-26 1992-11-16 Sharp Corp A/d変換回路
JPH06104858A (ja) * 1992-09-22 1994-04-15 Nec Corp 周波数多重信号一括分波回路
JPH09162737A (ja) * 1995-12-13 1997-06-20 Denso Corp アナログ・ディジタル変換装置
JPH09258832A (ja) * 1996-03-21 1997-10-03 Hitachi Metals Ltd 流量制御方法及び流量制御装置
JP2008517513A (ja) * 2004-10-16 2008-05-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アナログ−デジタル変換方法および装置
JP2012023466A (ja) * 2010-07-12 2012-02-02 Panasonic Corp 固体撮像装置
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5218132A (en) * 1975-08-01 1977-02-10 Hitachi Ltd Binary circuit
US6650364B1 (en) * 1998-05-08 2003-11-18 Cirrus Logic, Inc. Selectable threshold multimode gain control apparatus and method for setting mutually continuous analog, digital, and shutter gain levels
US6667705B2 (en) * 2002-03-28 2003-12-23 Siemens Energy & Automation Analog to digital converter threshold detection circuit
US7626531B2 (en) * 2008-02-01 2009-12-01 Agere Systems Inc. Systems and methods for analog to digital conversion
JP4774064B2 (ja) * 2008-02-07 2011-09-14 シャープ株式会社 A/d変換回路及び固体撮像装置
EP2421155B1 (en) * 2010-08-02 2013-07-03 Fraunhofer-Gesellschaft zur Förderung der Angewandten Forschung e.V. A hybrid analog-to-digital converter, an image sensor and a method for providing a plurality of ditigal signals
TWI615031B (zh) * 2013-07-16 2018-02-11 Sony Corp 信號處理裝置及方法、攝像元件與攝像裝置
JP6641712B2 (ja) * 2015-03-30 2020-02-05 セイコーエプソン株式会社 回路装置、電子機器及び移動体
CN105306059B (zh) * 2015-11-20 2018-06-19 中国科学院微电子研究所 一种逐次逼近模数转换器装置
US9680492B1 (en) * 2016-08-24 2017-06-13 Xilinx, Inc. Threshold detection with digital correction in analog to digital converters

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02105629A (ja) * 1988-10-13 1990-04-18 Nec Corp A/d変換方式
JPH04326625A (ja) * 1991-04-26 1992-11-16 Sharp Corp A/d変換回路
JPH06104858A (ja) * 1992-09-22 1994-04-15 Nec Corp 周波数多重信号一括分波回路
JPH09162737A (ja) * 1995-12-13 1997-06-20 Denso Corp アナログ・ディジタル変換装置
JPH09258832A (ja) * 1996-03-21 1997-10-03 Hitachi Metals Ltd 流量制御方法及び流量制御装置
JP2008517513A (ja) * 2004-10-16 2008-05-22 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ アナログ−デジタル変換方法および装置
JP2012023466A (ja) * 2010-07-12 2012-02-02 Panasonic Corp 固体撮像装置
JP2013090139A (ja) * 2011-10-18 2013-05-13 Sony Corp 撮像素子およびカメラシステム
JP2015162751A (ja) * 2014-02-26 2015-09-07 キヤノン株式会社 光電変換装置および撮像システム

Also Published As

Publication number Publication date
CN108702156B (zh) 2021-12-17
US20180358974A1 (en) 2018-12-13
JP6650024B2 (ja) 2020-02-19
WO2017163485A1 (ja) 2017-09-28
CN108702156A (zh) 2018-10-23
US10230385B2 (en) 2019-03-12

Similar Documents

Publication Publication Date Title
JP4466261B2 (ja) 撮像装置、明るさ補正方法及びプログラム
US8538174B2 (en) Image processing device
US8531554B2 (en) Image capturing apparatus, image capturing method, and storage medium storing program for image capturing
JP2008124842A (ja) 固体撮像装置
JP2007124087A (ja) 撮像装置、階調補正方法及びプログラム
JP2006081037A (ja) 撮像装置
US6867805B2 (en) Image pickup device and video signal processing method
US9565411B2 (en) Image processing device, image processing method, and non-transitory computer-readable recording medium for recording image processing program
JP6375806B2 (ja) 画像処理装置、方法、及び撮像装置
JP6650024B2 (ja) アナログ/ディジタル変換装置およびその制御方法
US11095815B2 (en) Image processing apparatus and method
JP4366485B2 (ja) 撮像装置、画像処理方法及びプログラム
US11722783B2 (en) Image capturing apparatus, control method thereof, and non-transitory computer-readable storage medium to generate image data
JP2006135601A (ja) 撮像装置
JP5803233B2 (ja) 撮像装置および撮像方法
JP4887680B2 (ja) ホワイトバランス調整装置、及びホワイトバランス調整方法
JP2014179781A (ja) 撮像ユニット、撮像装置および撮像制御プログラム
JP2007208382A (ja) 撮像装置
JP2007189639A (ja) デジタルカメラ
JP4281480B2 (ja) 撮像装置
JP2006197081A (ja) ダイナミックレンジ圧縮機能を持つデジタルカメラ
JP2008301095A (ja) 撮像装置及び撮像方法
JP5597124B2 (ja) 画像信号処理装置
JP2017055247A (ja) 撮像装置、ホワイトバランス制御方法及びプログラム
JP2002344815A (ja) 撮像装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180806

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200117

R150 Certificate of patent or registration of utility model

Ref document number: 6650024

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250