JPH09258832A - 流量制御方法及び流量制御装置 - Google Patents

流量制御方法及び流量制御装置

Info

Publication number
JPH09258832A
JPH09258832A JP8091984A JP9198496A JPH09258832A JP H09258832 A JPH09258832 A JP H09258832A JP 8091984 A JP8091984 A JP 8091984A JP 9198496 A JP9198496 A JP 9198496A JP H09258832 A JPH09258832 A JP H09258832A
Authority
JP
Japan
Prior art keywords
digital signal
flow rate
speed
low
sensor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8091984A
Other languages
English (en)
Inventor
Masahiro Mori
昌宏 毛利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP8091984A priority Critical patent/JPH09258832A/ja
Publication of JPH09258832A publication Critical patent/JPH09258832A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【課題】 高速低分解能AD変換部と低速高分解能AD
変換部の出力を選択的に用いて高速で、制御精度の高い
流量制御装置を提供する。 【解決手段】 流体通路32に介設の流量制御弁28を
流量制御部44からのバルブ駆動信号VS1により流量
を制御する流量制御装置において、流量を検出するセン
サ部12と、センサアナログ信号AS1を出力するセン
サ制御回路14と、高速デジタル信号1を出力する、高
速低分解能AD変換部ADC1と、低速デジタル信号D
S2を出力する、低速高分解能AD変換部ADC2と、
最新と直前のデータとを比較する比較部40と、前記2
つの変換部の出力と同等の値をセンサデジタル信号とし
て選択的に出力するセンタデジタル信号出力部42と、
前記流量制御弁の制御を行なう流量制御部44とを備え
るように構成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ガス等の比較的小
流量の流体の流量を制御する流量制御方法及び流量制御
装置に関する。
【0002】
【従来の技術】一般に、半導体製品等を製造するために
は、半導体ウエハ等に対して非常に薄い成膜を形成した
り、これをエッチングしたりする操作が繰り返し行なわ
れるが、これらの操作を高精度で行なうためには、上記
各操作時に必要とされる処理ガスを高精度で流量制御す
る必要があり、この時用いられる流量制御装置として例
えばマスフローコントローラのような精密ガス流量制御
装置が知られている。
【0003】図8は従来の流量制御装置の構成を示すブ
ロック構成図であり、この流量制御装置2はガス配管系
4に設けられ、流体をバイパス管6とセンサ管8とに分
岐させて流している。センサ管8にはセンサコイル10
を巻回してセンサ部12を構成しており、このセンサ部
12の出力をセンサ制御回路14で読み取って、流量値
をセンサアナログ信号として出力し、このセンサアナロ
グ信号は、AD変換部16にてデジタル信号に変換され
た後に、例えばマイクロコンピュータ等よりなる制御本
体18に入力される。図示しないホストコンピュータか
らは目的流量値を示すアナログの流量設定信号が供給さ
れており、この流量設定信号は上記AD変換部16にて
デジタル信号に変換された後に上記制御本体18へ入力
される。このAD変換部16では、時分割で上記流量設
定信号と千さアナログ信号とをそれぞれデジタル化して
その出力を制御本体18へ入力している。
【0004】制御本体18では、上記流量設定信号と上
記センサデジタル信号との偏差が零に近づくような動作
を生ぜしめるバルブ駆動信号を出力し、このバルブ駆動
信号は、DA変換部20にてアナログ信号に変換された
後に、バルブ駆動部22に入力され、例えば圧電素子2
4とベローズ26を組み込んだ流量制御弁28の弁開度
を制御して流量をコントロールすることになる。
【0005】
【発明が解決しようとする課題】ところで、前述のよう
に例えば半導体製造装置の処理ガスは、高品質の成膜等
を得るために高精度の流量コントロールが要求されるこ
とから流量値を示すセンサアナログ信号及びこれを変換
したこのデジタル信号もその精度が高くなくてはならな
い。そのため、センサアナログ信号をデジタル信号に変
換するAD変換部16としては、変換レート(サンプリ
ング数)が高く且つ分解能(精度)も大きなAD変換器
として、例えば膜集積回路上に半導体集積回路を取り付
けてなるハイブリッド型の集積回路や或いは多数の能動
素子及び受動素子を組み付けてなる回路モジュールを用
いているのが現状である。
【0006】このようにハイブリッド型の集積回路や回
路モジュールによりAD変換部16を構成することによ
り、高速処理及び高分解能による高精度制御が可能とな
るが、しかしながら、この種の集積回路や回路モジュー
ルはその高性能の故にサイズ自体もかなり大きくなって
例えば数cm角の大きさになってしまい、これがネック
となって装置の小型化に限界が生じてしまっていた。特
に半導体製造の分野では単位面積当たりのコストが非常
に高いクリーンルームを使用することから、その省スペ
ース化を図ることが大きな課題となっている。また、上
記したようなハイブリッド型の集積回路や回路モジュー
ルは製造工程数も多いことから高コスト化も余儀なくさ
れてしまっている。
【0007】そこで、上記したハイブリッド型の集積回
路や回路モジュールよりなるAD変換器に代えて、サイ
ズが比較的小さく、且つ比較的安価なモノリシック型の
集積回路よりなるAD変換器を用いることも考えられる
が、このモノリシック型の集積回路は、半導体単結晶上
にトランジスタ、抵抗、容量を配置してこれらを相互に
接続して構成されているという特性上、処理速度が高速
であるが分解度が低い集積回路か、或いは分解能は高い
が処理速度が低速となってしまう集積回路しか製造でき
ず、前述のハイブリッド型の集積回路のように処理速度
が高速で且つ分解能も高いといった両特性を兼ね備えた
モノリシック型集積回路は存在しないのが現状である。
本発明は、以上のような問題点に着目し、これを有効に
解決すべく創案されたものである。本発明の目的は、高
速低分解能AD変換部の出力と低速高分解能AD変換器
の出力を選択的に用いることにより高速で制御精度の高
い流量制御方法及び流量制御装置を提供することにあ
る。
【0008】
【課題を解決するための手段】本発明者は、微少ガス流
量の精度の高いコントロールが要求される例えば電子部
品の集積回路の製造工程においては、一般的な製造プロ
セスの1つのレシピにおいてガスの流量はほとんど変化
することはなく一定の微少ガス量が供給され続け、供給
量を時間的に種々変更するものではない、という事実に
着目して本発明に至ったものである。すなわち、ガス流
量を変化させる過渡現象の生ずる回数は非常に少なく、
且つこのような過渡時においては流量の検出精度より
も、変化に追従できる高速性が重要であり、逆にガス流
量が安定している領域では高速性よりも検出精度が高い
ことが重要である、という知見を得ることにより本発明
に至ったものであり、具体的には流量が大きく変化する
過渡時には高速低分解能のAD変換器の出力を用い、逆
に流量が安定している時には低速高分解能のAD変換器
の出力を用いるようにしている。
【0009】本発明は、流体を流す流体通路に介設され
た流量制御弁を流量制御部からのバルブ駆動信号により
制御することにより流量を制御する流量制御装置におい
て、前記流体通路に流れる流量を検出するセンサ部と、
このセンサ部の出力に基づいて流量を求めてセンサアナ
ログ信号を出力するセンサ制御回路と、前記センサアナ
ログ信号をデジタル変換して高速デジタル信号を出力す
る、高速であるが分解能の低い高速低分解能AD変換部
と、前記センサアナログ信号をデジタル変換して低速デ
ジタル信号を出力する、低速であるが分解能の高い低速
高分解能AD変換部と、前記高速デジタル信号の最新の
データと直前のデータとを比較する比較部と、この比較
部の比較結果に応じて前記2つの変換部の出力と同等の
値をセンサデジタル信号として選択的に出力するセンサ
デジタル信号出力部と、このセンサデジタル信号と流量
設定信号とに基づいて前記流量制御弁の制御を行なう流
量制御部とを備えるように構成したものである。
【0010】これによれば、流体の流量を検出したセン
サ部の出力に基づいてセンサ制御回路は流量を求めてそ
の結果をセンサアナログ信号として出力する。このセン
サアナログ信号は、高速低分解能AD変換部と低速高分
解能AD変換部にてそれぞれ高速デジタル信号と低速デ
ジタル信号に変換される。比較部は、高速デジタル信号
の最新のデータと直前のデータを常に比較しており、セ
ンサデジタル信号出力部はこの比較結果に応じて上記変
換部の出力と同等の値をセンサデジタル信号として制御
系に向けて選択的に出力する。流量制御部はこのセンサ
デジタル信号を受けて、これと流量設定信号との偏差が
零になるように流量制御弁を制御することになる。
【0011】具体的には、上記センサデジタル信号出力
部は、比較部における両データの差の絶対値が所定の範
囲内の時、すなわち流量が安定している時は低速デジタ
ル信号と同等の値を出力し、所定の範囲外の時、すなわ
ち流量が大きく変動している時は高速デジタル信号と同
等の値を出力する。同等の値を出力するとは、例えば低
速デジタル信号と同等の値を出力する場合には、低速デ
ジタル信号をそのまま出力すればよいし、高速デジタル
信号と同等の値を出力する場合には、低速デジタル信号
にこの信号のサンプル時の高速デジタル信号と最新の高
速デジタル信号との差を加えて出力すればよく、これに
よれば、ノイズの発生を抑制することができる。このよ
うな高速低分解能AD変換部及び低速高分解能AD変換
部の回路素子としては、ともに比較的小型サイズで安価
なモノリシックIC(集積回路)を用いることができ
る。
【0012】
【発明の実施の形態】以下に、本発明に係る流量制御方
法及び流量制御装置の一実施例を添付図面に基づいて詳
述する。図1は本発明に係る流量制御装置を示す概略ブ
ロック構成図、図2は図1に示す装置の具体的ブロック
構成図である。尚、図8に示した装置と同一部分につい
ては同一符号を付して説明する。
【0013】図示するようにこの流量制御装置30は、
図示しない半導体製造装置等のガス使用系に処理ガス等
を供給するためのガス配線系4に介設されており、これ
に流れる流体、例えば処理ガスの流量を制御する。この
装置30においては、流体通路32をバイパス管6とセ
ンサ管8とに分岐させて流体を流しており、下流側に
は、弁口34を流量制御可能に開閉するベローズ26
と、これを付勢して屈曲させる圧電素子24とよりなる
流量制御弁28が設けられている。上記センサ管8には
センサコイル10を巻回してセンサ部12を構成してお
り、この出力は図示しないブリッジ回路を組み込んだセ
ンサ制御回路14へ入力されている。このセンサ制御回
路14においては公知のブリッジ回路により流体の流量
が求められ、この流量を示す信号をセンサアナログ信号
S1として出力し得るようになっている。
【0014】このセンサアナログ信号S1をデジタル信
号に変換するためにAD変換部36が設けられており、
このAD変換部36は、処理速度が高速ではあるが分解
能が低い高速低分解能AD変換部ADC1と処理速度が
低速ではあるが分解能が高い低速高分解能AD変換部A
DC2を有しており、それぞれセンサアナログ信号AS
1をデジタル信号に変換して高速デジタル信号DS1及
び低速デジタル信号DS2を出力するようになってい
る。これらの各AD変換部ADC1、ADC2は、モノ
リシック型のIC(集積回路)によりコンパクトに形成
されている。また、例えばマイクロコンピュータ等より
なる制御本体18は、上記2つのデジタル信号DS1、
DS2及び図示しないホストコンピュータから入力され
る目標値である流量設定値FS1に基づいてこれらの偏
差が零となるような方向に動作指令を行なうバルブ駆動
信号VS1を出力するようになっている。このバルブ駆
動信号VS1はデジタル信号であることからDA変換部
20を設けてここでアナログ信号に変換し、このアナロ
グ信号をバルブ駆動部22に入力して流量制御弁28の
弁開度を制御して流量をコントロールするようになって
いる。
【0015】上記流量制御信号FS1は、例えば0〜5
ボルトのアナログ値で示されていることから、デジタル
信号に変換する必要があり、そのために、このアナログ
流量制御信号FS1を上記AD変換部36へ入力してこ
れを時分割でデジタル信号に変換してデジタル流量制御
信号DFS1を形成し、これを上記制御本体18へ入力
している。図2においては、時分割によるデジタル変換
を示すために、機能的表現として時分割スイッチ38を
記載しており、センサアナログ信号AS1と流量設定信
号FS1とを時間的に切り換え得るようになっている。
尚、この流量設定信号FS1を別個に設けたAD変換器
でデジタル化し、その出力を制御本体18側に直接入力
するようにしてもよい。
【0016】次に、制御本体18の機能について説明す
る。この制御本体18は、所定のプログラムに規定され
た手順に従って動作し、上記高速低分解能AD変換部A
DC1から出力される高速デジタル信号DS1の最新デ
ータと直前のデータとを比較する比較部40と、この比
較結果に応じて上記2つのAD変換部ADC1,ADC
2のいずれかの出力と同等の値をセンサデジタル信号S
S1として選択的に出力するセンサデジタル信号出力部
42と、このセンサデジタル信号SS1と上記流量設定
値とを比較して両信号の偏差が零となるような方向に弁
操作を行なうバルブ駆動信号VS1を出力する流量制御
部44とにより主に構成されている。上記センサデジタ
ル信号出力部42には、低速デジタル信号DS2の最新
のデータを記憶する低速データバッファDSBとこの低速
バッファDSBに記憶されたデータを得た時と同じ時間の
時に得られた高速デジタル信号DS1のデータを記憶す
る高速データバッファDFBが接続されており、これらを
必要に応じて参照するようになっている。ここでは、高
速低分解能AD変換部ADC1のサンプリング速度は、
低速高分解能AD変換部ADC2のそれよりも、例えば
4倍の速さでサンプリングできるようになっている。
【0017】上記センサデジタル信号出力部42は、比
較部40における比較の結果、高速デジタル信号の最新
のデータと直前のデータの差の絶対値が所定の範囲内、
例えば最大流量設定値の0.4%以内ならば流量が安定
しているものと判断してサンプリング速度は遅いが検出
精度の高い低速デジタル信号と同等の値を出力し、また
両データの差の絶対値が上記所定の範囲を越えて大きい
場合には、設定流量が大きく変化しているものと判断し
て、検出精度は劣るがサンプリング速度の高い高速デジ
タル信号と同等の値を出力するようになっている。
【0018】次に、以上のように構成された本実施例に
基づいて本発明方法について説明する。まず、流体通路
32にガス流体が流れると、一定の比率でこの一部はセ
ンサ管8内を流れ、大部分はバイパス管6を流れて行
き、流量制御弁28によりその流量が制御されつつ、例
えば半導体製造装置へ向かう。センサ管8を流れるガス
流体の流量はセンサ管制御回路14により検出されて流
体通路32全体に流れる流量が求められ、その流量値は
センサアナログ信号AS1としてAD変換部36へ向け
て出力される。AD変換部36の高速低分解能AD変換
部ADC1及び低速高分解能AD変換部ADC2は、そ
れぞれのサンプリングタイムで上記センサアナログ信号
AS1をサンプリングし、これをそれぞれ高速デジタル
信号DS1と低速デジタル信号DS2に変換し、この各
信号を制御本体18に向けて出力する。図3はこの時の
サンプリング状態の一例を示しており、図中曲線AS1
はセンサアナログ信号であり、流体の流量を示してお
り、DS1は高速デジタル信号を示し、DS2は低速デ
ジタル信号を示している。この例では、高速デジタル信
号の方が、低速デジタル信号よりも4倍速くサンプリン
グを行なっており、高速デジタル信号の1サンプリング
タイムTF は10msec程度に設定されている。図か
ら明らかなように高速デジタル信号DS1は、サンプリ
ング数は多いが分解能が低いために検出精度が劣ってお
り、逆に、低速デジタル信号DS2はサンプリング数は
少ないが分解能が高いために検出精度は高い。
【0019】尚、上記AD変換部36へは、アナログの
流量設定値FS1も入力されており、これは時分割でデ
ジタル信号に変換されてデジタル流量制御信号DFS1
となって制御本体18に導入されている(図1参照)。
高速と低速の2つのデジタル信号を受けた制御本体18
において、流量変化が大きい時は、例えば過渡時には高
速デジタル信号と同等の値を、逆に流量変化が少ない安
定時には精度の高い低速デジタル信号と同等の値をセン
サデジタル信号SS1として流量制御部44へ向けて出
力する。そして、流量制御部44は、このセンサデジタ
ル信号SS1と流量設定値との偏差が零になる方向に弁
が動作するようにバルブ駆動信号VS1を出力し、AD
変換部20及びバルブ駆動部22を介して流量制御弁2
8の弁開度を制御する。
【0020】上記流量変化の大小の判断は比較部40で
行なわれ、高速デジタル信号の最新のデータと直前のデ
ータの差△Sを常時求めており、センサデジタル信号出
力部48はこの差△Sの絶対値が所定の範囲△lよりも
小さくなった時に、高速デジタル信号の値に代えて、低
速デジタル信号の値を出力している。流量の変化量の判
断は、例えばデジタル信号が10ビットの場合には、変
化が下2桁で留まっているか或いは下3桁以上に変化が
及んでいるかを判断すればよい。下位2ビット以内の変
化量は4/1024以内の変化量であり、これは最大変
化量5ボルトに対して20ミリボルト程度の変化範囲で
ある。図3において、時間0から点P1までは流量変化
が大きくて両データの差△Sが△lよりも大きいので高
速デジタル信号の値を出力しているが、点P1以降は流
量変化が安定して両データの差△Sが△l以下になって
いるので、低速デジタル信号の値を出力している。この
ように過渡時に高速デジタル信号の値を用いることによ
り精度は劣るが流量変化に略追従したデジタル信号を用
い、安定時には低速デジタル信号の値を用いることによ
り精度が高いデジタル信号を用いることができ、全体と
して、従来の高速且つ高分解能のハイブリッド型ICを
用いたAD変換部と同等の動作を行なうことが可能とな
る。
【0021】ここで、比較部40で得られた高速デジタ
ル信号の最新のデータとこの直前のデータの差△Sが所
定の範囲△lよりも大きいか小さいかに応じて、高速と
低速のデジタル信号を機械的に切り換えて後段へ出力す
るように構成してもよいが、両信号が完全に一致するこ
とは少ないために切り換え時に両信号の電位差に起因し
てノイズが生ずる恐れがあり、好ましくない。
【0022】そこで、本発明においては、低速デジタル
信号及びこれをサンプリングした時の高速デジタル信号
をそれぞれ低速デジタルバッファDSB及び高速デジタル
バッファDFBに次の低速デジタル信号のサンプリング時
まで記憶しておき、その間は、低速デジタルバッファD
SBの値に最新の高速デジタル信号の値を高速デジタルバ
ッファDFBの値との差を加え、最新の高速デジタル信号
と同等の値を求めている。これを図3に基づいて説明す
ると、例えば点P2において高速デジタル信号の最新の
データとしてD1が求められたとしても、この値を直接
用いずに、最新の低速デジタル信号の値D2(低速デジ
タルバッファDSBに記憶されている)に、これをサンプ
リングした時の高速デジタル信号の値D3(高速デジタ
ルバッファDFBに記憶されている)と最新の高速デジタ
ル信号の値D1との差(D1−D3)を加えてセンサデ
ジタル信号SS1としている。
【0023】次に上記した動作を図4に示すフローチャ
ートを参照して説明する。ここでTF は高速低分解能A
D変換部ADC1のサンプリング時間、例えば10ms
ecを示し、TS は低速高分解能AD変換部ADC2の
サンプリング時間、例えば40msecを示し、TF
S よりも例えば4倍速いものとする。DFOは高速低分
解能ADC1の最新のデータ、DFO1 はその直前のデー
タ、DFBは高速データバッファの値である。DSOは低速
高分解能ADC2の最新のデータ、PSBは低速データ
バッファの値である。また、DOUT は制御ルーチンへ渡
されるデータ、すなわち図2においてセンサデジタル信
号SS1を示す。
【0024】まず、制御開始後、低速高分解能AD変換
部ADC2が1回サンプリングを行なうようなダミー運
転を行ない(S1)、TF 及びTS 時間が経過したか否
かを判断し(S2)、YESの時には、その時の低速高
分解能AD変換部ADC2の最新のデータDSOを低速デ
ジタルバッファDSBへ、高速低分解能AD変換部ADC
1の最新のデータDFOを高速デジタルバッファDFBへそ
れぞれ記憶し、且つ検出精度の高い低速デジタルバッフ
ァDSBの値をDOUT として流量制御部44へ出力し(S
3)、制御ルーチンを実行する(S4)。
【0025】次に、両変換部ADC1、ADC2の変換
を開始し(S5)、高速のサンプリング時間TF が経過
したならば(S6)、高速デジタル信号の最新のデータ
FOとこの直前のデータDFO1とを比較してその差の絶
対値が基準値(所定の範囲)△lよりも大きいか否かを
判断し、流量変化の程度をチェックする(S7)。ここ
でNOの場合、すなわち流量変化が基準値よりも小さい
ので流量は安定しているものと判断したときには、低速
デジタルバッファDSBの値をDOUT として出力し、最新
の精度の高い値を制御ルーチンに渡す(S8)。YES
の場合、すなわち流量変化が大きい場合には、低速デジ
タルバッファDSBの値に、高速低分解能AD変換部AD
C1の最新のデータDFOと高速データバッファDFBの値
との差を加え、これをDOUT として出力する(S9)。
そして、制御ルーチンを実行した後に(S10)、高速
低分解能AD変換部ADC1の変換を開始する(S1
1)。
【0026】そして、高速サンプリング時間TF が経過
したならば(S12)、再度、高速低分解AD変換部A
DC1の最新のデータDFOとこの直前のデータDFO1
を比較してその差の絶対値が基準値△lよりも大きいか
否かを判断し、流量変化の程度をチェックする(S1
3)。ここでNOの場合、すなわち流量変化が基準値よ
りも小さいので流量は安定しているものと判断したとき
には、低速データバッファDSBの値をDOUT として出力
し、最新の精度の高い値を制御ルーチンに渡す(S1
4)。YESの場合には流量変化が大きいので低速デー
タバッファDSBの値に、高速低分解能AD変換部ADC
1の最新のデータDFOと高速データバッファDFBの値と
の差を加え、これをDOUT として出力する(S15)。
そして、制御ルーチンを実行した後に(S16)、再
度、高速低分解能AD変換部ADC1の変換を開始する
(S17)。そして、高速サンプリング時間TF が経過
したならば(S18)、再度、高速低分解能AD変換部
ADC1の最新のデータDFOとこの直前のデータDFO1
とを比較してその差の絶対値が基準値△lよりも大きい
か否かを判断し、流量変化の程度をチェックする(S1
9)。
【0027】ここでNOで流量が安定している場合に
は、低速データバッファDSBの値をDOUT として出力し
(S20)、逆にYESで流量が安定していない場合に
はDSBに、DFOとDFBの差を加えた値をDOUT として出
力する(S21)。そして、制御ルーチンを実行したな
らば(S22)、再度、ADC1の変換を開始し(S2
3)、制御停止でない限り(S24)、S2へ戻りTF
とTS が経過したか否かを判断し、以後同様な工程を終
了まで繰り返して行なう。このようにして流量変化が大
きい時には、その時の高速低分解能AD変換部の出力と
同等の値をDOUT として出力し、また、流量変化が小さ
いときには流量が安しているものとしてバッファDSB
記憶してある検出精度の高い最新のデータをDOUT とし
て出力することができる。すなわち流量が大きく変化す
る過渡時には、精度よりもその流量変化に追従したD
OUT を出力することが必要であり、流量安定時には精度
の高いDOUT を出力することが必要であり、このような
動作は、従来用いていた高価な且つサイズの大きなハイ
ブリット型を用いないで、2つのAD変換部として安価
で且つサイズも格段に小さな2つのモノリシック型の集
積回路を用いて実現することができる。
【0028】図5は集積回路の変換レートと分解能との
関係を示すグラフであり、ハイブリット型集積回路或い
は回路モジュールによりAD変換器を組むと、領域Aに
示すように変換レート及び分解能がともに高い高性能の
AD変換器とすることができ、実際に、A1に示す領域
のAD変換器が従来は用いられていた。一方、領域Bは
モノリシック型の集積回路の特性エリアであり、変換レ
ートと分解能は両立せず、いずれか一方のみの特性が良
好となっている。本発明では、高速低分解能AD変換部
として領域B1のモノリシック型の集積回路を用い、低
速高分解能AD変換部として領域B2のモノリシック型
の集積回路を用いている。すなわち、領域A1のハイブ
リッド型の集積回路に代え、領域B1と領域B2のモノ
リシック型集積回路を1つずつ用いて従来と同様な高速
且つ高精度の制御を可能としている。
【0029】図6は一般的なモノリシック型の集積回路
の平面及び側面のサイズを示し、図7は同じく一般的な
ハイブリッド型の集積回路の平面及び側面のサイズを示
しているが、これから明らかなように占有スペースを1
/3程度に少なくでき、従って、マスフローコントロー
ラなどの流量制御装置自体のサイズも大幅に減少させる
ことが可能となる。尚、上記実施例では、基準値以上に
流量が変化する時のDOUT の求め方として、低速データ
バッファDSBに記憶されている低速デジタル信号の最新
データDSBに、そのデータDSBをサンプリングした時の
高速デジタル信号の値DTB(高速データバッファに記
憶されている)と高速デジタル信号の最新のデータDFO
との差を加えるようにしたが、これに限定されず、高速
デジタル信号の最新のデータDFOとその直前のデータD
FO1 との差を、直前DOUT に加えるようにしてもよい。
【0030】また、上記実施例では高速低分解能AD変
換部ADC1と低速高分解能ADC2と、制御本体18
としてのマイクロコンピュータをそれぞれ別体として記
載したが、一般の制御用のマイクロコンピュータには高
速低分解能AD変換器が組み込まれているものがあり、
これを上記高速低分解能AD変換部として用いることが
でき、これによれば、装置サイズを一層小型化すること
が可能となる。更には、ここでは流体として半導体製造
装置の処理ガスを例にとって説明したが、これに限定さ
れないのは勿論である。
【0031】
【発明の効果】以上説明したように、本発明の流量制御
方法及び流量制御装置によれば、次のように優れた作用
効果を発揮することができる。流体の流量が大きく変化
する時には高速低分解能AD変換部の出力値と同様な値
を用い、流量が安定している時には低速高分解能AD変
換部の出力値と同様な値を用いるようにしたので、全体
として高速で且つ高い精度の流量制御を行なうことがで
きる。上記した両AD変換部は、ハイブリッド型ICと
比較して安価で且つサイズが格段に小さなモノリシック
型ICにより構成することができるので、従来装置と略
同等な特性を維持しつつ、装置の小型化、省スペース化
及び大幅なコスト削減を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る流量制御装置を示す概略ブロック
構成図である。
【図2】図1に示す装置の具体的ブロック構成図であ
る。
【図3】流量の変化(1センサアナログ信号)と高速デ
ジタル信号と低速デジタル信号との関係を示すグラフで
ある。
【図4】本発明方法を説明するたるのフローチャートで
ある。
【図5】ハイブリッドICとモノリシックICの変換レ
ート及び分解能の関係を示すグラフである。
【図6】一般的なモノリシックICのサイズを示す図で
ある。
【図7】一般的なハイブリッドICのサイズを示す図で
ある。
【図8】従来の流量制御装置を示すブロック構成図であ
る。
【符号の説明】
8 センサ管 12 センサ部 14 センサ制御回路 22 バルブ駆動部 28 流量制御弁 30 流量制御装置 32 流体通路 36 AD変換部 38 時分割スイッチ 40 比較部 42 センサデジタル信号出力部 44 流量制御部 ADC1 高速低分解能AD変換部 ADC2 低速高分解能AD変換部 AS1 センサアナログ信号 DS1 高速デジタル信号 DS2 低速デジタル信号 SS1 センサデジタル信号 VS1 バルブ駆動信号

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 流体を流す流体通路に介設された流量制
    御弁を流量制御部からのバルブ駆動信号により制御する
    ことにより流量を制御する流量制御装置において、前記
    流体通路に流れる流量を検出するセンサ部と、このセン
    サ部の出力に基づいて流量を求めてセンサアナログ信号
    を出力するセンサ制御回路と、前記センサアナログ信号
    をデジタル変換して高速デジタル信号を出力する、高速
    であるが分解能の低い高速低分解能AD変換部と、前記
    センサアナログ信号をデジタル変換して低速デジタル信
    号を出力する、低速であるが分解能の高い低速高分解能
    AD変換部と、前記高速デジタル信号の最新のデータと
    直前のデータとを比較する比較部と、この比較部の比較
    結果に応じて前記2つの変換部の出力と同等の値をセン
    サデジタル信号として選択的に出力するセンサデジタル
    信号出力部と、このセンサデジタル信号と流量設定信号
    とに基づいて前記流量制御弁の制御を行なう流量制御部
    とを備えるように構成したことを特徴とする流量制御装
    置。
  2. 【請求項2】 前記センサデジタル信号出力部は、前記
    比較部の比較結果により、両データの差の絶対値が所定
    の範囲内の時には、前記低速デジタル信号と同等の値を
    前記センサデジタル信号として出力し、所定の範囲外の
    時には前記高速デジタル信号と同等の値を前記センサデ
    ジタル信号として出力することを特徴とする請求項1記
    載の流量制御装置。
  3. 【請求項3】 前記センサデジタル信号出力部は、前記
    低速デジタル信号と同等の値を出力する時には、前記低
    速デジタル信号をそのまま出力し、前記高速デジタル信
    号と同等の値を出力する時には前記低速デジタル信号に
    前記低速デジタル信号のサンプル時の前記高速デジタル
    信号と最新の高速デジタル信号との差を加えて出力する
    ことを特徴とする請求項2記載の流量制御装置。
  4. 【請求項4】 前記高速低分解能AD変換部と前記低速
    高分解能AD変換部は、共にモノリシックICにより構
    成されていることを特徴とする請求項1乃至3記載の流
    量制御装置。
  5. 【請求項5】 前記高速低分解能AD変換部は、前記比
    較部とセンサデジタル信号出力部と流量制御部を含む制
    御用マイクロコンピュータに含まれていることを特徴と
    する請求項1乃至3記載の流量制御装置。
  6. 【請求項6】 流体を流す流体通路に介設された流量制
    御弁を流量制御部からのバルブ駆動信号により制御する
    ことにより流量を制御する流量制御方法において、前記
    流体通路に流れる流体の流量を検出してセンサアナログ
    信号として出力する検出工程と、このセンサアナログ信
    号を高速であるが低分解能の高速デジタル信号に変換す
    る高速デジタル変換工程と、前記センサアナログ信号を
    低速であるが高分解能の低速デジタル信号に変換する低
    速デジタル変換工程と、前記高速デジタル信号の最新の
    データを直前のデータとを比較する比較工程と、この比
    較の結果、両データの差の絶対値が所定の範囲内ならば
    前記低速デジタル信号と同等の値をセンサデジタル信号
    として出力し、所定の範囲外ならば前記高速デジタル信
    号と同等の値をセンサデジタル信号として出力するセン
    サデジタル信号出力工程と、このセンサデジタル信号と
    流量設定信号とに基づいて前記流量制御弁の制御を行な
    う流量制御工程とを備えたことを特徴とする流量制御方
    法。
  7. 【請求項7】 前記センサデジタル信号出力工程は、前
    記比較工程の比較の結果、両データの差の絶対値が所定
    の範囲内の時には、前記低速デジタル信号と同等の値を
    前記センサデジタル信号として出力し、所定の範囲外の
    時には前記高速デジタル信号と同等の値を前記センサデ
    ジタル信号として出力することを特徴とする請求項6記
    載の流量制御方法。
JP8091984A 1996-03-21 1996-03-21 流量制御方法及び流量制御装置 Pending JPH09258832A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8091984A JPH09258832A (ja) 1996-03-21 1996-03-21 流量制御方法及び流量制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8091984A JPH09258832A (ja) 1996-03-21 1996-03-21 流量制御方法及び流量制御装置

Publications (1)

Publication Number Publication Date
JPH09258832A true JPH09258832A (ja) 1997-10-03

Family

ID=14041752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8091984A Pending JPH09258832A (ja) 1996-03-21 1996-03-21 流量制御方法及び流量制御装置

Country Status (1)

Country Link
JP (1) JPH09258832A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089320A (ja) * 2007-10-03 2009-04-23 Hitachi Ltd デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路
JP2011044920A (ja) * 2009-08-21 2011-03-03 Denso Corp Ad変換装置
WO2011082550A1 (en) * 2010-01-11 2011-07-14 Nokia Siemens Networks Oy A method and apparatus
CN103488196A (zh) * 2013-09-27 2014-01-01 广西贵港市蓝月亮水处理环保科技有限公司 污水流量恒定方法及设备
JP5699389B2 (ja) * 2010-03-31 2015-04-08 国立大学法人 長崎大学 電力変換回路の制御装置
JP2016189515A (ja) * 2015-03-30 2016-11-04 セイコーエプソン株式会社 回路装置、電子機器及び移動体
JPWO2017163485A1 (ja) * 2016-03-25 2018-12-06 富士フイルム株式会社 アナログ/ディジタル変換装置およびその制御方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009089320A (ja) * 2007-10-03 2009-04-23 Hitachi Ltd デジタルキャリブレーション型アナログデジタル変換器及びそれを用いた無線受信回路及び無線送受信回路
JP2011044920A (ja) * 2009-08-21 2011-03-03 Denso Corp Ad変換装置
WO2011082550A1 (en) * 2010-01-11 2011-07-14 Nokia Siemens Networks Oy A method and apparatus
JP5699389B2 (ja) * 2010-03-31 2015-04-08 国立大学法人 長崎大学 電力変換回路の制御装置
CN103488196A (zh) * 2013-09-27 2014-01-01 广西贵港市蓝月亮水处理环保科技有限公司 污水流量恒定方法及设备
JP2016189515A (ja) * 2015-03-30 2016-11-04 セイコーエプソン株式会社 回路装置、電子機器及び移動体
JPWO2017163485A1 (ja) * 2016-03-25 2018-12-06 富士フイルム株式会社 アナログ/ディジタル変換装置およびその制御方法

Similar Documents

Publication Publication Date Title
JP4396063B2 (ja) A/d変換方法及び装置
US7420490B2 (en) Pre-charge systems and methods for ADC input sampling
US20110119015A1 (en) Geomagnetic sensor control device
JP6641712B2 (ja) 回路装置、電子機器及び移動体
JPH09258832A (ja) 流量制御方法及び流量制御装置
CN101566859A (zh) 参考电压控制装置和方法、参考电压产生装置
US6268820B1 (en) Analog-to-digital conversion system
JPH09330128A (ja) マスフローコントローラ
US6693400B2 (en) Multi-mode motor controller chip set
US10914805B2 (en) Signal error calibrating method
JPH0686540A (ja) マイコン制御型安定化電源回路
US11451238B2 (en) Recording device and recording method
JPH11249626A (ja) 液晶駆動装置
JPH05113379A (ja) 圧力・差圧伝送器
JP2003188724A (ja) アナログ信号をデジタル信号に変換する方法および信号検出装置
JP2000338159A (ja) アナログ入力装置及びその断線検出方法
JPH11271364A (ja) ゼロ調整回路
JPH10107609A (ja) 圧力スイッチ
JP2819890B2 (ja) スキュー調整回路
JP6705283B2 (ja) ジャイロセンサ装置
JPH02183628A (ja) アナログ・ディジタル変換器
US20030085767A1 (en) Resistance-to-digital converter
JPH0575465A (ja) フイールド機器用a/d変換器
JPH11337430A (ja) ブリッジ型センサ
KR0173770B1 (ko) 디스크드라이브의 슬레드모터 제어를 위한 채배주파수 발생방법 및 회로

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees