JP2008517513A

JP2008517513A - アナログ−デジタル変換方法および装置

Info

Publication number: JP2008517513A
Application number: JP2007536337A
Authority: JP
Inventors: アンソニー、ディー．セイヤーズ
Original assignee: Koninklijke Philips NV; Koninklijke Philips Electronics NV
Current assignee: Koninklijke Philips NV
Priority date: 2004-10-16
Filing date: 2005-10-14
Publication date: 2008-05-22
Also published as: EP1803224B1; KR20070065368A; GB0423011D0; EP1803224A2; ATE523963T1; US7924189B2; WO2006040742A1; CN101040443A; WO2006040742A8; US20080055130A1

Abstract

アナログ−デジタル変換ユニット（２０８、２１０）は、異なるダイナミックレンジを有する３つのアナログ−デジタル変換器（ＡＤＣ）（３００、３０１、３０２）を備える。最も低いダイナミックレンジＡＤＣ（３００）および中間ダイナミックレンジＡＤＣ（３０１）は、入力アナログ信号の振幅が、それらのそれぞれのダイナミックレンジに到達するとともにそれらが飽和すると、信号を出力する飽和検出器ＳＡＴを有する。中間ダイナミックレンジＡＤＣ（３０１）および最も高いダイナミックレンジＡＤＣは、それら自体をオンに切り換えるイネーブル入力ＥＮを有する。最も低いダイナミックレンジＡＤＣ（３００）の飽和検出器ＳＡＴの出力は、中間ダイナミックレンジＡＤＣ（３０１）のイネーブル入力ＥＮに接続されている。中間ダイナミックレンジＡＤＣ（３０１）の飽和検出器ＳＡＴの出力は、最も高いダイナミックレンジＡＤＣ（３０２）のイネーブル入力ＥＮに接続されている。このように中間および最も高いダイナミックレンジＡＤＣ（３０１、３０２）は、通常オフに切られているが、最も低いダイナミックレンジＡＤＣが飽和すると、中間ダイナミックレンジＡＤＣ（３０１）がオンに切り換えられ、さらに中間ダイナミックレンジＡＤＣ（３０１）が飽和すると、最も高いダイナミックレンジＡＤＣ（３０２）がオンに切り換えられる。入力アナログ信号は、したがって最も低い十分なダイナミックレンジを有するＡＤＣ（３００、３０１、３０２）を用いて、デジタル出力に変換されるとともに、最も高いダイナミックレンジＡＤＣ（３０１、３０２）のスイッチは、必要がなければ、オフに切り換えられる。

Description

詳細な説明

本発明は、アナログ−デジタル変換方法および装置に関する。本発明の特定であるが排他的ではない用途は、デジタル無線受信器内の無線信号のアナログ−デジタル変換である。

アナログ−デジタル変換は、基本的に、振幅の連続的なレンジ上を時間と共に変化することのある入力アナログ信号を、一連の離散的な値として表現することを含んでおり、一連の離散的な値は、出力コードと称することができ、通常は二進形式で表現される。アナログ−デジタル変換を行う種々のアナログ−デジタル変換ユニット（ＡＤＣ）は、種々の特性を有する。例えばＡＤＣが用いるビット数は、ＡＤＣが出力できる異なる出力コードの数を規定しており、ＡＤＣの分解能として知られている。Ｎビットの分解能を有するＡＤＣは、２^Ｎの異なる出力コードを出力することができる。同様に、ＡＤＣの最下位ビット（ＬＳＢ）により表わされる入力アナログ信号の電圧は、ＡＤＣにより表すことができる入力アナログ振幅の最小差である。ＡＤＣの分解能およびそのＬＳＢの値は、ＡＤＣが表わすことができる入力アナログ振幅のレンジを規定する。このレンジは、ＡＤＣのダイナミックレンジとして知られているとともに、通常ｄＢの単位で表わされる。

特定の用途のＡＤＣの選択は、これらの種々の特性の慎重な選択を必要とする。特にＡＤＣが、入力アナログ信号が有するであろうと予想される振幅の最大レンジに対処するように、十分に大きいダイナミックレンジを有することが必要である。図１を参照すると、無線通信システム内の受信器のＡＤＣへのアナログ信号入力は、一般的に、所要信号１００と予想妨害信号１０１とを備えている。所要信号１００は、おおよそ一定の最大振幅を有する傾向がある。しかし時には、予想妨害信号は、図１に示すように所要信号より振幅がかなり大きい場合があるとともに、他の時には妨害信号は、所要信号の振幅と比べて小さいあるいは微々たるものである場合がある。所要信号が、アナログ−デジタル変換の後に常に抽出できるようにするために、ＡＤＣのダイナミックレンジは、妨害信号が大きい場合でも、期待される信号全体、例えば所要信号および予想妨害信号の両方を常に変換できるように、十分に大きくなければならない。したがって所要信号の通常の最大振幅と比べて、かなり大きいダイナミックレンジが、必要とされる傾向がある。しかしほとんどの時間、例えば予想妨害信号が小さい時、この大きいダイナミックレンジは、用いられないか、または必要ない。

ＡＤＣの他の特徴は、その消費電力が、ダイナミックレンジに伴って大きく増加するということである。実際、消費電力は、ダイナミックレンジに伴ってほぼ直線的に増加し、例えば、０〜８０ｄＢのダイナミックレンジを有するＡＤＣが、０〜６０ｄＢのダイナミックレンジを有するＡＤＣよりも、約１００倍大きい消費電力を有するということを意味する。一般的に、ＡＤＣの消費電力は、そのサンプルアンドホールド増幅器（ＳＨＡ）の消費電力により決定され、サンプルアンドホールド増幅器は、通常、サンプルアンドホールド増幅器が生成する最大電流と同等の零入力電流を有するＡ級増幅器である。これはＡＤＣへのアナログ信号入力が、任意の特定の時点で、小さい振幅またはＡＤＣのダイナミックに近い振幅を有するか否かに関係なく、ＡＤＣが、ほぼ一定の消費電力を有するということを意味する。換言すれば、入力アナログ信号が、大部分の時間、より小さい振幅を有するであろうことが期待される場合でも、ＡＤＣの消費電力は、入力アナログ信号の最大期待振幅により決定される。この超過消費電力は、一般的に望ましくなく、実際にＡＤＣが、電池式の装置に内蔵されている場合、深刻な欠点となり得る。

本発明は、この問題を克服しようとするものである。

本発明の第１の態様によれば、入力アナログ信号をデジタル出力に変換する装置であって、
異なるダイナミックレンジを有する２つ以上のアナログ−デジタル変換器と、
入力アナログ信号が、閾値レベルを超える振幅を有する場合に、アナログ−デジタル変換器のうちの第２のアナログ−デジタル変換器より高いダイナミックレンジを有する、アナログ−デジタル変換器のうちの第１のアナログ−デジタル変換器を起動する起動回路と、
を備える装置が提供される。

また本発明の第２の態様によれば、異なるダイナミックレンジを有する２つ以上のアナログ−デジタル変換器を用いて、入力アナログ信号をデジタル出力に変換する方法であって、
入力アナログ信号が、閾値レベルを超える振幅を有する場合に、アナログ−デジタル変換器のうちの第２のアナログ−デジタル変換器より高いダイナミックレンジを有する、アナログ−デジタル変換器のうちの第１のアナログ−デジタル変換器を起動するステップを備える方法が提供される。

入力アナログ信号の振幅が閾値レベル未満である間は、第２のアナログ−デジタル変換器は、信号をデジタル出力に変換できるとともに、第１のアナログ−デジタル変換器は、停止状態を維持できる。しかし入力アナログ信号が、閾値レベルより大きい振幅を有する場合、第１のアナログ−デジタル変換器は、起動されることができる。第２のアナログ−デジタル変換器は、一般的に、第１のアナログ−デジタル変換器より小さい消費電力を有するが、それは第２のアナログ−デジタル変換器が、第１のアナログ−デジタル変換器より低いダイナミックレンジを有するためである。これは本発明の装置および方法が、入力アナログ信号の振幅が閾値レベルより低ければいつでも、アナログ−デジタル変換の消費電力を低減できるということを意味する。

好都合なことに、閾値レベルは、実質的に、第２のアナログ−デジタル変換器が、入力アナログ信号により飽和する振幅にできる。したがって、第２のアナログ−デジタル変器は、信号の振幅がそのダイナミックレンジ内にとどまっている間は、入力アナログ信号を変換することができるとともに、信号の振幅が第２のアナログ−デジタル変換器のダイナミックレンジを超えると、第１のアナログ−デジタル変換器が、起動されて信号を変換することができる。したがって、第１のアナログ−デジタル変換器は、必要な時にのみ起動することができる。

第１のＡＤＣの起動に、短い時間かかるかもしれない。したがって、他の例では、閾値レベルは、第２のアナログ−デジタル変換器が、入力アナログ信号により飽和する振幅をごく少量下回ってもよい。これにより、信号の振幅が急に上昇しても、信号の振幅が、第２のＡＤＣのダイナミックレンジに到達する若干前に、第１のＡＤＣが起動されて信号を変換することができる。その結果、飽和していないデジタル出力が、連続して利用可能になるであろう。典型的には、ごく少量は、約２０％以下、例えば約０〜４３ｄＢまたは０〜６３ｄＢのダイナミックレンジにおける約６ｄＢである。

有用なことに、起動回路は、入力アナログ信号が、閾値レベルを超える振幅を有することを検出するとともに、そのような検出を示す信号を生成する検出器を備えることができる。同様に、方法は、入力アナログ信号が、閾値レベルを超える振幅を有することを検出するとともに、そのような検出を示す信号を生成するステップを備えることができる。第１のアナログ−デジタル変換器は、変換器を起動する信号を受信するイネーブル入力を有してもよい。変換器は、変換器が、イネーブル入力で信号を受信している間のみ起動されるようにしてもよい。特に起動回路は、検出器により生成された信号が、変換器を起動できるように、検出器からイネーブル入力へ直接接続を備えてもよい。同様に方法は、信号が変換器を起動できるように、検出を示す信号をイネーブル入力へ直接出力するステップを備えてもよい。これは、わずかな処理または回路を実施することしか必要としないため、特に簡単且つ好都合である。

或いは、起動回路は、イネーブル信号を第１のアナログ−デジタル変換器のイネーブル入力に出力するコントローラを備えてもよい。コントローラは、検出器により生成された信号を受信するように接続することができるとともに、検出器により生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示す場合はいつでも、入力アナログ信号の振幅が、飽和していない第２のアナログ−デジタル変換器によるデジタル出力に変換するのに十分に小さいと判断するまで、イネーブル信号を出力することができる。同様に方法は、生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示す場合はいつでも、入力アナログ信号の振幅が、飽和していない第２のアナログ−デジタル変換器によるデジタル出力に変換するのに十分に小さいと判断するまで、イネーブル信号を第１のアナログ−デジタル変換器のイネーブル入力に出力するステップを備えてもよい。これは有用であり、なぜなら、第１のアナログ−デジタル変換器の停止を、例えば、ある期間にわたる、またはもう１つの閾値レベルを参照した、入力アナログ信号の振幅の判断に基づかせることができるためである。

実際に他の例では、コントローラは、検出器により生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示す場合はいつでも、および検出器により生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示すのを終えた後ある期間、イネーブル信号を第１のアナログ−デジタル変換器のイネーブル入力に出力してもよい。同様に方法は、生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示す場合はいつでも、および生成された信号が、入力アナログ信号が閾値レベルを超える振幅を有することを示すのを終えた後ある期間、イネーブル信号を第１のアナログ−デジタル変換器のイネーブル入力に出力するステップを備えてもよい。これは入力アナログ信号の振幅が、その期間より短い時間だけ閾値未満になる場合に、第１のアナログ−デジタル変換器は、起動状態を維持することを意味する。このため、入力アナログ信号の振幅の短時間の下落は、第１のアナログ−デジタル変換器が停止された後、直ちにまた再起動されることにはならない。

本発明は、多様なアーキテクチャを有するアナログ−デジタル変換ユニットに適用可能である。しかし好適な実施例において、第１のアナログ−デジタル変換器は、第２のアナログ−デジタル変換器より高い分解能を有する。装置は通例、最も高いダイナミックレンジを有する、アナログ−デジタル変換器のうちの起動された１つの出力を、装置のデジタル出力として選択するセレクタを有する。同様に方法は、最も高いダイナミックレンジを有する、アナログ−デジタル変換器のうちの起動された１つの出力を、装置のデジタル出力として選択するステップを備えてもよい。このため、装置のデジタル出力は、単にアナログ−デジタル変換器のうちの選択された１つのデジタル出力を備えることができる。

他の実施例において、装置は多段パイプライン型アナログ−デジタル変換ユニットであってもよい。例えばデジタル−アナログ変換器の両方／すべてが、実質的に同一分解能を有してもよい。同様に装置は、起動されたアナログ−デジタル変換器の複数の出力を、装置のデジタル出力として合成する合成回路を備えてもよい。同様に方法は、起動されたアナログ−デジタル変換器の複数の出力を、デジタル出力として合成するステップを備えてもよい。

本発明の好適な特徴を、第１および第２の、すなわち２つのアナログ−デジタル変換器のみと関連して説明した。しかし本発明の原理を、任意の数のアナログ−デジタル変換器に広げることができる。特に装置は、第２のアナログ−デジタル変換器より低いダイナミックレンジを有する第３のアナログ−デジタル変換器を備えてもよく、この場合、入力アナログ信号が、もう１つの閾値レベルを超える振幅を有する場合に、起動回路が、第２のアナログ−デジタル変換器を起動するように構成される。同様に方法は、第２のアナログ−デジタル変換器より低いダイナミックレンジを有する第３のアナログ−デジタル変換器を用いるとともに、入力アナログ信号が、もう１つの閾値レベルを超える振幅を有する場合に、第２のアナログ−デジタル変換器を起動するステップを備えてもよい。もう１つの閾値レベルは、通常、前述した閾値レベルより低いであろうが、第２のアナログ−デジタル変換器を、第１のアナログ−デジタル変換器とは違うアナログ的な方法で起動することができる。

本発明をコンピュータソフトウェアにより実施可能であることは理解できよう。したがって本発明の第３の態様によれば、コンピュータ処理手段により処理される場合に前述の方法を実行するように構成されたコンピュータソフトウェアまたはコンピュータプログラムコードが提供される。コンピュータソフトウェアまたはコンピュータプログラムコードは、コンピュータ読み取り可能な媒体により持ち運び可能になる。媒体は、読み出し専用メモリ（ＲＯＭ）チップなどの物理的記憶媒体であってもよい。或いは、それは、デジタルビデオディスク（ＤＶＤ−ＲＯＭ）またはコンパクトディスク（ＣＤ−ＲＯＭ）などのディスクであってもよい。またそれはワイヤを介する電子信号、光信号または例えば衛星等への無線信号などの信号にもできる。また本発明は、ソフトウェアまたはコードを走らせるコンピュータ、例えば上記の方法を実行するように構成されたコンピュータにまで及ぶ。

本発明の第４の態様によれば、本発明の第１の態様による装置を備える無線受信器が提供される。

本発明の好適な実施形態は、添付の図面を参照してここで単に例証として説明される。

図２を参照すると、無線受信器２００は、直交位相偏移（ＱＰＳＫ：ＱｕａｄｒａｔｕｒｅＰｈａｓｅ−ＳｈｉｆｔＫｅｙｉｎｇ）変調方式を用いて変調された無線信号を受信するアンテナ２０１を有する。アンテナ２０１の出力は、信号をフィルタリングする第１のフィルタ２０２に接続されており、第１のフィルタ２０２の出力は、信号を増幅する低ノイズ増幅器（ＬＮＡ）２０３に接続されており、さらにＬＮＡ２０３の出力は、信号を再びフィルタリングする第２のフィルタ２０４に接続されている。このようにアンテナ２０１によって受信された信号は、フィルタリング、増幅、および再度フィルタリングされて、フィルタリングされた増幅された信号を生成することができる。

第２のフィルタ２０４の出力は、フィルタリングされた増幅された信号をＩおよびＱベースバンド信号にダウンミクスするＩおよびＱミキサ２０５、２０６に接続されている。より具体的にはＩミキサ２０５は、信号を、Ｉ情報を表すベースバンド信号にダウンミクスすることができるとともに、Ｑミキサ２０６は、信号を、Ｑ情報を表すベースバンド信号にダウンミクスすることができる。Ｉミキサ２０５の出力は、第３のフィルタ２０７に接続されており、第３のフィルタ２０７は次に、アナログ信号であるフィルタリングされたＩ信号をデジタル出力に変換するアナログ−デジタル変換ユニット（ＡＤＣユニット）２０８に接続されている。同様にＱミキサ２０６の出力は、第４のフィルタ２０９に接続されており、第４のミキサ２０９は次に、アナログ信号であるフィルタリングされたＱ信号をデジタル出力に変換する他のＡＤＣユニット２１０に接続されている。第３および第４のフィルタ２０７、２０９ならびに２つのＡＤＣユニット２０８、２１０は本発明のこの実施形態においては同一である。

図３を参照すると、第１の実施形態において、ＡＤＣユニット２０８、２１０は各々、それぞれのフィルタ２０７、２０９からＡＤＣユニット２０８、２１０へのアナログ信号入力を受信するように接続された３つのアナログ−デジタル変換器（ＡＤＣ）３００、３０１、３０２を備えている。最も低いダイナミックレンジＡＤＣ３００は、約０〜４０ｄＢの入力ダイナミックレンジと７ビットの分解能とを有し、中間ダイナミックレンジＡＤＣ３０１は、約０〜６０ｄＢの入力ダイナミックレンジと１０ビットの分解能とを有し、さらに最も高いダイナミックレンジＡＤＣ３０２は、約０〜８０ｄＢの入力ダイナミックレンジと１４ビットの分解能とを有する。ＡＤＣユニット２０８、２１０は、ＡＤＣ３００、３０１、３０２のデジタル出力を受信するとともにＡＤＣ３００、３０１、３０２の出力のうちの１つをＡＤＣユニット２０８、２１０の出力として選択するデジタル再合成デバイス３０３も有する。

最も低いダイナミックレンジＡＤＣ３００および中間ダイナミックレンジＡＤＣ３０１は各々、入力アナログ信号の振幅が、それぞれのＡＤＣ３００、３０１のダイナミックレンジに到達する時を検出する飽和検出器ＳＡＴを有する。これは飽和検出器ＳＡＴが、ＡＤＣ３００、３０１により出力されたビットがすべて１またはすべてゼロ、例えばＡＤＣ３００、３０１が入力アナログ信号により飽和状態になることを示す、１１１１１１１または０００００００である時を検出可能であることにより達成される。より具体的には、最も低いダイナミックレンジＡＤＣ３００の飽和検出器ＳＡＴは、入力アナログ信号が４０ｄＢに到達する時を検出するとともに、中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴは、入力アナログ信号が６０ｄＢに到達する時を検出する。これらそれぞれの検出をすると、飽和検出器ＳＡＴの各々は、飽和信号を出力するように構成されている。

中間ダイナミックレンジＡＤＣ３０１および最も高いダイナミックレンジＡＤＣ３０２は各々、ＡＤＣ２０１、２０２をオンに切り換えるイネーブル入力ＥＮを有する。最も低いダイナミックレンジＡＤＣ３００の飽和検出器ＳＡＴは、中間ダイナミックレンジＡＤＣ３０１のイネーブル入力ＥＮに接続されている。これは飽和信号が、最も低いダイナミックレンジＡＤＣ３００の飽和検出器ＳＡＴにより出力されると、信号は中間ダイナミックレンジＡＤＣ３０１のイネーブル入力ＥＮによって受信されるということを意味する。これが中間ダイナミックレンジＡＤＣ３０１をオンに切り換える。また逆に飽和信号が、最も低いダイナミックレンジＡＤＣ３００の飽和検出器ＳＡＴから受信されない（されなくなった）時、中間ダイナミックレンジＡＤＣ３０１は、オフにされる。

同様に、中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴは、最も高いダイナミックレンジＡＤＣ３０２のイネーブル入力ＥＮに接続されている。これは飽和信号が、中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴにより出力されると、信号は最も高いダイナミックレンジＡＤＣ３０２のイネーブル入力ＥＮによって受信されるということを意味する。これが最も高いダイナミックレンジＡＤＣ３０２をオンに切り換える。また逆に飽和信号が、中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴから受信されない（されなくなった）時、最も高いダイナミックレンジＡＤＣ３０２は、オフにされる。

最も低いダイナミックレンジＡＤＣ３００および中間ダイナミックレンジＡＤＣ３０１の飽和検出器の出力は、デジタル再合成デバイス３０３にも接続されている。このように飽和検出器ＳＡＴによって出力された飽和信号は、再合成デバイス３０３によって受信されて、再合成デバイス３０３に、中間ダイナミックレンジＡＤＣ３０１および最も高いダイナミックレンジＡＤＣ３０２がオンに切り換えられる時を知らせる。

使用中、電力がＡＤＣユニット２０８、２１０に供給されればいつでも、最も低いダイナミックレンジＡＤＣ３００はオンに切り換えられるが、中間ダイナミックレンジＡＤＣ３０１および最も高いダイナミックレンジＡＤＣ３０２は、当初はオフに切られている。最も低いダイナミックレンジＡＤＣ３００は、したがって入力アナログ信号をデジタル出力に変換し、デジタル出力は、デジタル再合成デバイス３０３に伝えられる。最も低いダイナミックレンジＡＤＣ３００の飽和検出器ＳＡＴは、ＡＤＣ３００のデジタル出力を監視するとともに、ＡＤＣ３００の出力が、入力アナログ信号の振幅が４０ｄＢに達することを示す時を検出する。この検出をすると、飽和検出器ＳＡＴは、飽和信号を中間ダイナミックレンジＡＤＣ３０１のイネーブル入力ＥＮに出力する。飽和信号はしたがって中間ダイナミックレンジＡＤＣ３０１をオンに切り換えて、入力アナログ信号をデジタル出力に変換し、デジタル出力はデジタル再合成デバイス３０３に伝えられる。入力アナログ信号の振幅が、その後４０ｄＢ未満に低下すると、中間ダイナミックレンジＡＤＣ３０１のイネーブル入力ＥＮへの飽和信号は、停止するとともに、中間ダイナミックレンジＡＤＣ３０１は、オフにされる。

同様に、中間ダイナミックレンジＡＤＣが動作している時、中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴは、ＡＤＣ３０１の出力が、入力アナログ信号の振幅が６０ｄＢに達することを示す時を検出する。この検出をすると、飽和検出器ＳＡＴは、飽和信号を最も高いダイナミックレンジＡＤＣ３０２のイネーブル入力ＥＮに出力する。飽和信号は、したがって最も高いダイナミックレンジＡＤＣ３０２をオンに切り換えて、入力アナログ信号をデジタル出力に変換し、デジタル出力はデジタル再合成デバイス３０３に伝えられる。入力アナログ信号の振幅が、その後６０ｄＢ未満に低下すると、最も高いダイナミックレンジＡＤＣ３０２のイネーブル入力ＥＮへの飽和信号は、停止するとともに、最も高いダイナミックレンジＡＤＣ３０２は、オフにされる。

デジタル再合成デバイス３０３は、すべてのＡＤＣ３００、３０１、３０２のデジタル出力、ならびに最も低いダイナミックレンジＡＤＣ３００および中間ダイナミックレンジＡＤＣ３０１の飽和検出器ＳＡＴの飽和信号ＳＡＲを受信する。デジタル再合成デバイス３０３が、飽和信号を受信しない場合、デジタル再合成デバイス３０３は、最も低いダイナミックレンジＡＤＣ３００のデジタル出力を、ＡＤＣユニット２０８、２１０の出力として選択し、デジタル再合成デバイス３０３が、飽和信号を最も低いダイナミックレンジＡＤＣ３００から受信するが、中間ダイナミックレンジＡＤＣ３０１からは受信しない場合、デジタル再合成デバイス３０３は、中間ダイナミックレンジＡＤＣ３０１のデジタル出力を、ＡＤＣユニット２０８、２１０の出力として選択し、さらにデジタル再合成デバイス３０３が、飽和信号を最も低いダイナミックレンジＡＤＣ３００からおよび中間ダイナミックレンジＡＤＣ３０１から受信する場合、デジタル再合成デバイス３０３は、最も高いダイナミックレンジＡＤＣ３０２のデジタル出力を、ＡＤＣユニット２０８、２１０の出力として選択する。このようにいつでも、ＡＤＣユニット２０８、２１０の出力は、入力アナログ信号をデジタル出力に変換するのに必要なダイナミックレンジが可能な限り小さいＡＤＣ３００、３０１、３０２のデジタル出力である。最も高いダイナミックレンジＡＤＣ３０２および中間ダイナミックレンジＡＤＣ３０１は、それらが必要ではない時はオフに切り換えられる。ＡＤＣ３００、３０１、３０２の消費電力は、ダイナミックレンジとともに増加するため、これはＡＤＣユニット２０８、２１０の消費電力が、常に最小限に維持される、ということを意味する。

図４を参照すると、第２の実施形態において、ＡＤＣユニット２０８、２１０が、第１の実施形態のものと基本的に同じ構成を有する。しかしより低いダイナミックレンジＡＤＣ４００は、０〜４０ｄＢではなく約０〜４３ｄＢの入力ダイナミックレンジを有するとともに、中間ダイナミックレンジＡＤＣ４０１は、０〜６０ｄＢではなく約０〜６３ｄＢの入力ダイナミックレンジを有する。また最も低いダイナミックレンジＡＤＣ４００および中間ダイナミックレンジＡＤＣ４０１の飽和検出器ＳＡＴは、入力アナログ信号の振幅が、ＡＤＣ４００、４０１のダイナミックレンジに到達しつつある時を検出することができる。これは飽和検出器ＳＡＴが、ＡＤＣ４００、４０１により出力された、いくつかのより上位ビットがすべて１またはすべてゼロ、例えば１１１１１１１または０００００００である時を検出可能であることにより達成される。これはＡＤＣ４００、４０１が、入力アナログ信号により飽和されつつあることを示す。より具体的には、最も低いダイナミックレンジＡＤＣ４００の飽和検出器ＳＡＴは、入力アナログ信号が３７ｄＢに到達する時を検出するとともに、中間ダイナミックレンジＡＤＣ４０１の飽和検出器ＳＡＴは、入力アナログ信号が５７ｄＢに到達する時を検出する。これらそれぞれの検出をすると、飽和検出器ＳＡＴは各々、飽和信号を出力するように構成されている。

中間ダイナミックレンジＡＤＣ４０１および最も高いダイナミックレンジ４０２のイネーブル入力ＥＮに直接接続されているのではなく、最も低いダイナミックレンジＡＤＣ４００および中間ダイナミックレンジＡＤＣ４０１の飽和検出器ＳＡＴの出力は、デジタル再合成デバイス４０３にのみ接続されている。より具体的には、出力は、デジタル再合成デバイス４０３のＡＤＣコントローラ（図示せず）に接続されている。このように飽和検出器ＳＡＴにより出力された飽和信号は、ＡＤＣコントローラによって受信され、ＡＤＣコントローラに、最も低いダイナミックレンジＡＤＣ４００および中間ダイナミックレンジＡＤＣ４０１が飽和に接近する時を知らせる。

最も低いダイナミックレンジＡＤＣ４００の飽和検出器ＳＡＴから飽和信号を受信すると、ＡＤＣコントローラは、イネーブル信号を、中間ダイナミックレンジＡＤＣ４０１のイネーブル入力ＥＮへ出力するように構成されている。これは入力アナログ信号の振幅が３７ｄＢに達すると、イネーブル信号が、中間ダイナミックレンジＡＤＣ４０１のイネーブル入力ＥＮにより受信され、中間ダイナミックレンジＡＤＣ４０１をオンに切り換えることを意味する。同様に、中間ダイナミックレンジＡＤＣ４０１の飽和検出器ＳＡＴから飽和信号を受信すると、ＡＤＣコントローラは、イネーブル信号を最も高いダイナミックレンジＡＤＣ４０２のイネーブル入力ＥＮへ出力するように構成されている。これは入力アナログ信号の振幅が５７ｄＢに達すると、イネーブル信号が、中間ダイナミックレンジＡＤＣ２０２のイネーブル入力ＥＮにより受信され、最も高いダイナミックレンジＡＤＣ２０２をオンに切り換えることを意味する。

ＡＤＣコントローラは、飽和信号の受信によって、イネーブル信号を中間ダイナミックレンジＡＤＣ４０１または最も高いダイナミックレンジＡＤＣ４０２へ出力するように促されるが、ＡＤＣコントローラが飽和信号を受信し続けるか否かに関係なく、ＡＤＣコントローラは、イネーブル信号を出力し続ける。ＡＤＣコントローラは、必要に応じて、中間ダイナミックレンジＡＤＣ４０１または最も高いダイナミックレンジ４０２の出力を監視することにより、イネーブル信号の出力を停止すべき時を決定する。より具体的には、中間ダイナミックレンジＡＤＣ４０１がオフにされるが、最も高いダイナミックレンジＡＤＣ４０２はオフにされない場合、ＡＤＣコントローラは、中間ダイナミックレンジＡＤＣ４０１の出力を監視するとともに、中間ダイナミックレンジＡＤＣ４０１の出力が、所与の期間、例えば数ミリ秒を超えて３７ｄＢ未満の振幅を有する入力アナログ信号を示し続ける場合には、中間ダイナミックレンジＡＤＣ４０１へのイネーブル信号の出力を停止する。同様に最も高いダイナミックレンジＡＤＣ４０２がオンに切り換えられると、ＡＤＣコントローラは、最も高いダイナミックレンジＡＤＣ４０２の出力を監視するとともに、最も高いダイナミックレンジＡＤＣ４０２の出力が、所与の期間を超えて５７ｄＢ未満の振幅を有する入力アナログ信号を示し続ける場合には、最も高いダイナミックレンジＡＤＣ４０２へのイネーブル信号の出力を停止する。このように最も高いダイナミックレンジＡＤＣ４０２および中間ダイナミックレンジＡＤＣ４０１は、必要ない時にオフに切り換えられるが、それらは信号が、所与の期間それぞれ５７ｄＢまたは３７ｄＢ未満であった時に、オフに切り換えられるだけである。これは、入力アナログ信号の振幅が、５７ｄＢまたは３７ｄＢ未満に瞬間的に降下した後再び上昇する時に、ＡＤＣ４０１、４０２を迅速にオフにするとともに再度オンに戻す必要性を低減する。

デジタル再合成デバイス４０３は、第１の実施形態と同様の方法で、ＡＤＣ４００、４０１、４０２のデジタル出力のうちの１つを、ＡＤＣユニット２０８、２１０の出力として選択する。しかし入力アナログ信号の振幅が３７ｄＢに到達すると、中間ダイナミックレンジＡＤＣ４０１がオンに切り換えられるが、最も低いダイナミックレンジＡＤＣ４００は、信号の振幅が４３ｄＢに達するまでは不飽和のままであることは理解されよう。デジタル再合成デバイス４０３はしたがって、入力アナログ信号の振幅が、３７ｄＢと４３ｄＢとの間である場合、最も低いダイナミックレンジＡＤＣ４００および中間ダイナミックレンジ４０１の両方から不飽和デジタル出力を受信することができるとともに、これら２つのデジタル出力のうちの最適な方を、ＡＤＣユニット２０８、２１０の出力として選択することができる。同様に入力アナログ信号の振幅が５７ｄＢに到達すると、最も高いダイナミックレンジＡＤＣ４０２がオンに切り換えられるが、中間ダイナミックレンジＡＤＣ４０１は、信号の振幅が６３ｄＢに達するまでは不飽和のままである。デジタル再合成デバイス４０３はしたがって、入力アナログ信号の振幅が、５７ｄＢと６３ｄＢとの間である場合、中間ダイナミックレンジ４０１および最も高いダイナミックレンジＡＤＣ４０２の両方から不飽和デジタル出力を受信することができるとともに、これら２つのデジタル出力のうちの最適な方を、ＡＤＣユニット２０８、２１０の出力として選択することができる。

例えば入力アナログ信号の振幅が、急速に増加する場合には、最も低いダイナミックレンジＡＤＣ４００が飽和に近いことを検出する最も低いダイナミックレンジＡＤＣ４００の飽和検出器ＳＡＴと、中間ダイナミックレンジＡＤＣ４０１からデジタル出力を受信開始するデジタル再合成デバイス４０３との間の任意の僅かな遅れは、デジタル出力が中間ダイナミックレンジＡＤＣ４０１から受信されるまで、最も低いダイナミックレンジＡＤＣ４００の（不飽和）出力をＡＤＣユニット２０８、２１０の出力として短期間選択し続けることにより容認可能である。同様に、中間ダイナミックレンジＡＤＣ４０１が飽和に近いことを検出する中間ダイナミックレンジＡＤＣ４０１の飽和検出器ＳＡＴと、最も高いダイナミックレンジＡＤＣ４０２からデジタル出力を受信開始するデジタル再合成デバイス４０３との間の任意の僅かな遅れは、デジタル出力が最も高いダイナミックレンジＡＤＣ４０２から受信されるまで、中間ダイナミックレンジＡＤＣ４０１の（不飽和）出力をＡＤＣユニット２０８、２１０の出力として短期間選択し続けることにより容認可能である。したがってＡＤＣユニット２０８、２１０の出力が飽和信号である可能性はあまりない。

第３の実施形態において、ＡＤＣユニット２０８、２１０は各々、多段パイプライン型ＡＤＣユニットを備える。より具体的には、図５を参照すると、ＡＤＣユニット２０８、２１０は各々、３つのＡＤＣ段５００、５１０、５２０を有する。第１のＡＤＣ段５００は、サンプルアンドホールド増幅器ＳＨＡ５０１と、約０〜８０ｄＢの入力ダイナミックレンジと４ビットの分解能とを有するＡＤＣ５０２と、約０〜８０ｄＢのダイナミックレンジと１２ビットの分解能とを有するデジタル−アナログ変換器（ＤＡＣ）５０３と、減算器５０４とを備える。第２のＡＤＣ段５１０は、ＳＨＡ５１１と、約０〜６０ｄＢの入力ダイナミックレンジと４ビットの分解能とを有するＡＤＣ５１２と、約０〜６０ｄＢのダイナミックレンジと８ビットの分解能とを有するＤＡＣ５１３と、減算器５１４とを備える。第３のＡＤＣ段５２０は、ＳＨＡ５２１と、約０〜４０ｄＢの入力ダイナミックレンジと４ビットの分解能とを有するＡＤＣ５２２とを備える。各段５００、５１０、５２０のＳＨＡ５０１、５１１、５２１は通常、最も従来型のＡＤＣの標準構成要素であるように、それぞれの段５００、５１０、５２０のＡＤＣ５０２、５１２、５２２内に組み込まれている。しかしそれらは明瞭化のため図５内に別々に示されている。

各ＳＨＡ５０１、５１１、５１２の出力は、それぞれのＡＤＣ段５００、５１０、５２０のＡＤＣ５０２、５１２、５２２の入力に接続され、第１および第２のＡＤＣ段５００、５１０のＡＤＣ５０２、５１２の出力は、それぞれの第１および第２のＡＤＣ段５００、５１０のＤＡＣ５０３、５１３の入力に接続され、さらに第１および第２のＡＤＣ段５００、５１０の減算器５０４、５１４の入力は、それぞれの第１および第２のＡＤＣ段５００、５１０のＳＨＡ５０１、５１１およびＤＡＣ５０３、５１３の両方の出力に接続されている。

ＡＤＣ段５００、５１０、５２０は、互いに直列に接続されている。このように第１の段５００のＳＨＡ５０１は、入力アナログ信号を受信するように接続され、第１のＡＤＣ段５００の減算器５０４の出力は、第２のＡＤＣ段５１０のＳＨＡ５１１の入力に接続され、さらに第２のＡＤＣ段５１０の減算器５１４の出力は、第３のＡＤＣ５２０のＳＨＡ５２１の入力に接続されている。さらにＡＤＣ５０２、５１２、５２２の各々の出力は、制御論理デバイス５３０に接続されている。

この実施形態において、ＡＤＣユニット２０８、２１０は、２つのバイパスライン５３１、５３２を有し、各バイパスライン５３１、５３２は、制御論理デバイス５３０により制御されるスイッチ５３３、５３４を有する。第１のバイパスライン５３１は、ＡＤＣユニット２０８、２１０の入力から第２のＡＤＣ段５１０のＳＨＡ５１１の入力へ延びて、第１のＡＤＣ段５００を迂回する。第２のバイパスラインは、ＡＤＣユニット２０８、２１０の入力から第３のＡＤＣ段５２０のＳＨＡ５２１の入力へ延びて、第１のＡＤＣ段５００および第２のＡＤＣ段５１０の両方を一緒に迂回する。制御論理デバイス５３０は、スイッチ５３３、５３４を開閉して、必要に応じて、第１のＡＤＣ段５００を選択的に迂回するか、または第１のＡＤＣ段５００および第２のＡＤＣ段５１０の両方を一緒に迂回するように動作可能である。

第１および第２の実施形態のように、第２および第３のＡＤＣ段５１０、５２０（３つのＡＤＣ５０２、５１２、５２２の最も低いおよび中間ダイナミックレンジを有する）のＡＤＣ５１２、５２２は各々、ＡＤＣ５１２、５２２が飽和する時を検出する飽和検出器ＳＡＴを有する。第１の実施形態と同様に、これは飽和検出器ＳＡＴが、ＡＤＣ５１２、５２２により出力されたビットがすべて１またはすべてゼロ、例えばＡＤＣ５１２、５２２が飽和状態に達することを示す、１１１１１１１または０００００００である時を検出可能であることにより達成される。このような検出をすると、飽和検出器ＳＡＴは、飽和信号を制御論理デバイス５３０に出力する。

第１のＡＤＣ段５００および第２のＡＤＣ段５１０の両方は、段５００、５１０をオンに切り換えるイネーブル信号を受信するイネーブル入力ＥＮを有する。制御論理デバイス５３０は、第１のＡＤＣ段５００および第２のＡＤＣ段５１０のイネーブル入力ＥＮに接続されているため、制御論理デバイス５３０は、イネーブル信号を段５００、５１０の各々に出力してそれらをオンに切り換えることができる。制御論理デバイス５３０は、バイパスライン５３１、５３２のスイッチ５３３、５３４にも接続されているため、制御論理デバイス５３０が、イネーブル信号を第１のＡＤＣ段５００のイネーブル入力ＥＮに出力すると、信号は第１のバイパスライン５３１のスイッチ５３３により受信されて、スイッチ５３３を開くとともに第１のバイパスライン５３１を無効にし、さらに制御論理デバイス５３０が、イネーブル信号を第２のＡＤＣ段５１０のイネーブル入力ＥＮに出力すると、信号は第２のバイパスライン５３２のスイッチ５３４により受信されて、スイッチ５３４を開くとともに第２のバイパスライン５３２を無効にする。

使用中、電力がＡＤＣユニット２０８、２１０に供給されればいつでも、第３のＡＤＣ段５２０のＳＨＡ５２１およびＡＤＣ５２２は、動作可能である。入力アナログ信号の振幅が、４０ｄＢ未満であれば、バイパスライン５３１、５３２のスイッチ５３３、５３４は、閉じられ、その結果ＡＤＣユニット２０８、２１０へのアナログ入力は、第３のＡＤＣ段５２０のＳＨＡ５２１およびＡＤＣ５２２へ（第２のバイパスライン５３２を介して）直接伝わる。ＳＨＡ５２１およびＡＤＣ５２２は、入力アナログ信号をアナログからデジタルへ変換するとともに、変換した信号Ｎ_３を制御論理デバイス５３０へ出力する。しかし入力アナログ信号の振幅が、４０ｄＢに達する場合には、第３のＡＤＣ段５２０のＡＤＣ５２２の飽和検出器ＳＡＴは、ＡＤＣ５２２が飽和されるとともに飽和信号を制御論理デバイス５３０へ出力することを検出する。

制御論理デバイス５３０が、飽和信号を第３のＡＤＣ段５２０のＡＤＣ５２２の飽和検出器ＳＡＴから受信すると、制御論理デバイス５３０は、イネーブル信号を第２のＡＤＣ段５１０のイネーブル入力ＥＮと第２のバイパスライン５３２のスイッチ５３４とに出力する。イネーブル信号は、第２のＡＤＣ段５１０をオンに切り換えるとともに、第２のバイパスライン５３２のスイッチ５３４を開き、第２のバイパスライン５３２を無効にするとともに、入力アナログ信号の振幅が、６０ｄＢ未満であるため第１のバイパスライン５３１のスイッチ５３４が閉じたままであれば、入力アナログ信号は、第３のＡＤＣ段５２０のＳＨＡ５２１の入力へ直接伝わることをやめて、その代わりに第１のバイパスライン５３２を介して第２のＡＤＣ段５１０のＳＨＡ５１１の入力へ直接伝わる。第２のＡＤＣ段５１０のＳＨＡ５１１およびＡＤＣ５１２が、入力アナログ信号をアンログからデジタルに変換するとともに、変換した信号Ｎ_２を制御論理デバイス５３０とＤＡＣ５１３とに出力する。ＤＡＣ５１３は、ＡＤＣ５１２の出力を変換してアナログ信号に戻すとともに、再変換したアナログ信号を減算器５１４に出力する。そして減算器５１４は、再変換されたアナログ信号を、ＳＨＡ５１１から減算器５１４に伝わった入力アナログ信号から減算する。減算により生じる信号は、第３のＡＤＣ段５２０の入力に伝えられ、第３のＡＤＣ段５２０は、信号のアナログ−デジタル変換を行うとともに、変換した信号Ｎ_３を制御論理デバイス５３０へ出力する。しかし入力アナログ信号の振幅が、６０ｄＢに達する場合には、第２のＡＤＣ段５１０のＡＤＣ５１２の飽和検出器ＳＡＴは、ＡＤＣ５１２が飽和されるとともに飽和信号を制御論理デバイス５３０へ出力することを検出する。

制御論理デバイス５３０が、飽和信号を第２のＡＤＣ段５１０のＡＤＣ５１２の飽和検出器ＳＡＴから受信すると、制御論理デバイス５３０は、イネーブル信号を第１のＡＤＣ段５００のイネーブル入力ＥＮと第１のバイパスライン５３１のスイッチ５３３とに出力する。イネーブル信号は、第１のＡＤＣ段５００をオンに切り換えるとともに、第１のバイパスライン５３１のスイッチ５３３を開き、第１のバイパスライン５３１を無効にすると、その結果入力アナログ信号は、第２のＡＤＣ段５１０のＳＨＡ５１１の入力へ直接伝わることをやめて、その代わりに第１のＡＤＣ段５００のＳＨＡ５０１の入力へ直接伝わる。第１のＡＤＣ段５００のＳＨＡ５０１およびＡＤＣ５０２は、入力アナログ信号をアンログからデジタルに変換するとともに、変換した信号Ｎ_１を制御論理デバイス５３０とＤＡＣ５０３とに出力する。ＤＡＣ５０３は、ＡＤＣ５０２の出力を変換してアナログ信号に戻すとともに、再変換したアナログ信号を減算器５０４に出力する。そして減算器５０４は、再変換されたアナログ信号を、ＳＨＡ５０１から減算器５０４に伝わった入力アナログ信号から減算する。減算により生じる信号は、第２のＡＤＣ段５１０の入力に伝えられ、第２のＡＤＣ段５１０は、信号のアナログ−デジタル変換を行うとともに、変換した信号Ｎ_２を制御論理デバイス５３０へ出力するとともに、その減算器５１４により出力された信号を第３のＡＤＣ段５２０に出力し、第３のＡＤＣ段５２０は、信号のアナログ−デジタル変換を行うとともに、変換した信号Ｎ_３を制御論理デバイス５３０へ出力する。

制御論理デバイス５３０は、各ＡＤＣ段５００、５１０、５２０のＡＤＣ５０２、５１２、５２２の出力Ｎ_１、Ｎ_２、Ｎ_３を受信する。制御論理デバイス５３０が、イネーブル信号を第１のＡＤＣ段５００または第２のＡＤＣ段に出力していない時、ＡＤＣユニット２０８、２１０の出力は、第３のＡＤＣ段５２０の出力Ｎ_３だけであり、制御論理デバイスが、イネーブル信号を第２のＡＤＣ段５１０に出力するが、第１のＡＤＣ段５００には出力していない時、ＡＤＣユニット２０８、２１０の出力は、第２および第３のＡＤＣ段５１０、５２０の合成された出力Ｎ_２、Ｎ_３であり、さらに制御論理デバイスが、イネーブル信号を第１のＡＤＣ段５００および第２のＡＤＣ段５１０の両方に出力している時、ＡＤＣユニット２０８、２１０の出力は、第１、第２および第３のＡＤＣ段５００、５１０、５２０の合成された出力Ｎ_１、Ｎ_２、Ｎ_３である。出力Ｎ_１、Ｎ_２、Ｎ_３が合成されている場合、第３のＡＤＣ段５１０の出力Ｎ_３は、合成された信号の、最下位ビットを形成し、第２のＡＤＣ段５１０の出力Ｎ_２は、最下位に次ぐビットを形成し、さらに第１のＡＤＣ段５００の出力Ｎ_１は、最上位ビットを形成する。

入力アナログ信号の振幅が、増加して、それぞれ第２および第３のＡＤＣ段５１０、５２０のダイナミックレンジ、すなわち６０ｄＢおよび４０ｄＢの頂点に到達すると、第２および第３のＡＤＣ段５１０、５２０は、瞬間的に飽和されるが、必要に応じて、第１または第２のＡＤＣ段５００、５１０がオンに切り換えられるやいなや、第２または第３のＡＤＣ段５１０、５２０の飽和が終わることは理解されよう。このようにＡＤＣユニット２０８、２１０の第２の実施形態のように、制御論理デバイス５３０が、飽和信号を第２および第３のＡＤＣ段５１０、５２０のＡＤＣ５１２、５２２から受信すると、制御論理デバイス５３０は、イネーブル信号を第１および第２のＡＤＣ段５００、５１０に出力するように促されるが、制御論理デバイス５３０が、飽和信号を受信し続けるか否かに関係なく、制御論理デバイス５３０は、イネーブル信号を出力し続ける。制御論理デバイス５３０は、必要に応じて、第１のＡＤＣ段５００のＡＤＣ５０２または第２のＡＤＣ段５１０のＡＤＣ５１２の出力を監視することにより、イネーブル信号の出力を停止すべき時を決定する。より具体的には、第２のＡＤＣ段５１０はオンにされるが、第１のＡＤＣ段５００はオフにされない場合、制御論理デバイス５３０は、第２のＡＤＣ段５１０および第３のＡＤＣ段５２０の合成された出力を監視するとともに、合成された出力が、所与の期間、例えば数ミリ秒を超えて４０ｄＢ未満の振幅を有する入力アナログ信号を示し続ける場合には、第２のＡＤＣ５１０へのイネーブル信号の出力を停止する。同様に第１および第２のＡＤＣ段５００、５１０の両方がオンに切り換えられると、制御論理デバイス５３０は、第１、第２および第３のＡＤＣ段５００、５１０、５２０の合成された出力を監視するとともに、合成された出力が、所与の期間を超えて６０ｄＢ未満の振幅を有する入力アナログ信号を示し続ける場合には、第１のＡＤＣ段５００へのイネーブル信号の出力を停止する。これは、信号が所与の期間それぞれ６０ｄＢまたは４０ｄＢ未満であった場合、第１のＡＤＣ段５００および第２のＡＤＣ５１０が、オフに切り換えられることを意味する。

本明細書および特許請求の範囲において、要素の前の単語「１つの（ａ）」または「１つの（ａｎ）」は、複数のそのような要素の存在を除外するものではない。さらに単語「備える（ｃｏｍｐｒｉｓｉｎｇ）」は、列挙した以外の要素またはステップの存在を除外するものではない。

特許請求の範囲でかっこ内の符号の包含は、理解を助けることを意図するものであるとともに、限定しようとするものではない。

本発明の説明した実施形態は、本発明を実施する方法の単なる例示である。適当な技術と知識とを有する当業者は、説明した実施形態の修正、変更、および変形を思いつくであろう。特許請求の範囲とその同等物に規定された本発明の要旨と範囲とから逸脱することなく、これらの修正、変更、および変形をなし得る。

図１は、無線受信器により受信された無線信号の図示である。図２は、無線受信器の概略図である。図３は、図２に図示された無線受信器のアナログ−デジタル変換ユニットの第１の実施形態の概略図である。図４は、図２に図示された無線受信器のアナログ−デジタル変換ユニットの第２の実施形態の概略図である。図５は、図２に図示された無線受信器のアナログ−デジタル変換ユニットの第３の実施形態の概略図である。

Claims

入力アナログ信号をデジタル出力に変換する装置であって、
異なるダイナミックレンジを有する２つ以上のアナログ−デジタル変換器と、
前記入力アナログ信号が、閾値レベルを超える振幅を有する場合に、前記アナログ−デジタル変換器のうちの第２のアナログ−デジタル変換器より高いダイナミックレンジを有する、前記アナログ−デジタル変換器のうちの第１のアナログ−デジタル変換器を起動する起動回路と、
を備えることを特徴とする装置。
前記閾値レベルが、実質的に、前記第２のアナログ−デジタル変換器が、前記入力アナログ信号により飽和する振幅である、ことを特徴とする請求項１に記載の装置。
前記閾値レベルが、前記第２のアナログ−デジタル変換器が、前記入力アナログ信号により飽和する振幅をごく少量下回る、ことを特徴とする請求項１に記載の装置。
前記ごく少量が、約２０％以下である、ことを特徴とする請求項３に記載の装置。
前記起動回路が、前記入力アナログ信号が、前記閾値レベルを超える振幅を有することを検出するとともに、そのような検出を示す信号を生成する検出器を備える、ことを特徴とする請求項１乃至請求項４のいずれか一項に記載の装置。
前記第１のアナログ−デジタル変換器が、前記変換器を起動する信号を受信するイネーブル入力を有するとともに、前記検出器により生成された前記信号が、前記変換器を起動できるように、前記起動回路が前記検出器から前記イネーブル入力への直接接続を備える、ことを特徴とする請求項５に記載の装置。
前記起動回路が、イネーブル信号を前記第１のアナログ−デジタル変換器のイネーブル入力に出力して、前記第１のアナログ−デジタル変換器を起動するコントローラを備えるとともに、前記コントローラが、前記検出器により生成された前記信号を受信するように接続されており、
前記コントローラは、前記検出器により生成された前記信号が、前記入力アナログ信号が前記閾値レベルを超える振幅を有することを示す場合はいつでも、前記入力アナログ信号の振幅が飽和していない前記第２のアナログ−デジタル変換器によるデジタル出力に変換するのに十分に小さいと、前記コントローラが判断するまで、前記イネーブル信号を出力する、ことを特徴とする請求項５に記載の装置。
前記起動回路が、イネーブル信号を前記第１のアナログ−デジタル変換器のイネーブル入力に出力して、前記第１のアナログ−デジタル変換器を起動するコントローラを備えるとともに、前記コントローラが、前記検出器により生成された前記信号を受信するように接続されており、
前記コントローラは、前記検出器により生成された前記信号が、前記入力アナログ信号が前記閾値レベルを超える振幅を有することを示す時はいつでも、および前記検出器により生成された前記信号が、前記入力アナログ信号が前記閾値レベルを超える振幅を有することを示すのを終えた後ある期間、前記イネーブル信号を出力する、ことを特徴とする請求項５に記載の装置。
前記第１のアナログ−デジタル変換器が、前記第２のアナログ−デジタル変換器より高い分解能を有する、ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の装置。
最も高いダイナミックレンジを有する前記起動されたアナログ−デジタル変換器の出力を、前記装置の前記デジタル出力として選択するセレクタを備える、ことを特徴とする請求項１乃至請求項９のいずれか一項に記載の装置。
前記デジタル−アナログ変換器の両方／すべてが、実質的に同一の分解能を有する、ことを特徴とする請求項１乃至請求項８のいずれか一項に記載の装置。
前記起動されたアナログ−デジタル変換器の複数の出力を、前記装置の前記デジタル出力として合成する合成回路を備える、ことを特徴とする請求項１乃至請求項８のいずれか一項または請求項１１に記載の装置。
請求項１乃至請求項８のいずれか一項、請求項１１または請求項１２に記載の装置を備える、ことを特徴とする多段パイプライン型アナログ−デジタル変換ユニット。
前記第２のアナログ−デジタル変換器より低いダイナミックレンジを有する第３のアナログ−デジタル変換器を備え、前記入力アナログ信号が、もう１つの閾値レベルを超える振幅を有する場合に、前記起動回路が、前記第２のアナログ−デジタル変換器を起動するように構成されている、ことを特徴とする請求項１乃至請求項１３のいずれか一項に記載の装置。
異なるダイナミックレンジを有する２つ以上のアナログ−デジタル変換器を用いて、入力アナログ信号をデジタル出力に変換する方法であって、
前記入力アナログ信号が、閾値レベルを超える振幅を有する場合に、前記アナログ−デジタル変換器のうちの第２のアナログ−デジタル変換器より高いダイナミックレンジを有する、前記アナログ−デジタル変換器のうちの第１のアナログ−デジタル変換器を起動するステップ、
を備える、ことを特徴とする方法。
前記閾値レベルが、実質的に、前記第２のアナログ−デジタル変換器が、前記入力アナログ信号により飽和する前記振幅である、ことを特徴とする請求項１５に記載の方法。
前記閾値レベルが、前記第２のアナログ−デジタル変換器が、前記入力アナログ信号により飽和する前記振幅をごく少量下回る、ことを特徴とする請求項１５に記載の方法。
前記ごく少量が、約２０％以下である、ことを特徴とする請求項１７に記載の方法。
前記入力アナログ信号が、前記閾値レベルを超える振幅を有することを検出するステップと、そのような検出を示す信号を生成するステップとを備える、ことを特徴とする請求項１５乃至請求項１８のいずれか一項に記載の方法。
前記第１のアナログ−デジタル変換器が、前記変換器を起動する信号を受信するイネーブル入力を有するとともに、前記方法は、前記信号が前記変換器を起動できるように、前記検出を示す前記信号を前記イネーブル入力へ直接出力するステップを備える、ことを特徴とする請求項１９に記載の方法。
前記入力アナログ信号が前記閾値レベルを超える振幅を有することを、前記生成された信号が示す場合はいつでも、前記入力アナログ信号の前記振幅が、飽和していない前記第２のアナログ−デジタル変換器によるデジタル出力に変換するのに十分に小さいと判断するまで、イネーブル信号を前記第１のアナログ−デジタル変換器のイネーブル入力に出力して、前記第１のアナログ−デジタル変換器を起動するステップを備える、ことを特徴とする請求項１９に記載の方法。
前記入力アナログ信号が前記閾値レベルを超える振幅を有することを、前記生成された信号が示す場合はいつでも、および、前記入力アナログ信号が前記閾値レベルを超える振幅を有することを、前記生成された信号が示すのを終えた後ある期間、イネーブル信号を前記第１のアナログ−デジタル変換器のイネーブル入力に出力して、前記第１のアナログ−デジタル変換器を起動するステップを備える、ことを特徴とする請求項１９に記載の方法。
前記第１のアナログ−デジタル変換器が、前記第２のアナログ−デジタル変換器より高い分解能を有する、ことを特徴とする請求項１５乃至請求項２２のいずれか一項に記載の方法。
最も高いダイナミックレンジを有する前記起動されたアナログ−デジタル変換器の出力を、前記デジタル出力として選択するステップを備える、ことを特徴とする請求項１５乃至請求項２３のいずれか一項に記載の方法。
前記デジタル−アナログ変換器の両方／すべてが、実質的に同一分解能を有する、ことを特徴とする請求項１５乃至請求項２２のいずれか一項に記載の方法。
前記オンに切り換えられたアナログ−デジタル変換器の複数の出力を、前記デジタル出力として合成するステップを備える、ことを特徴とする請求項１５乃至請求項２２または２５のいずれか一項に記載の方法。
前記第２のアナログ−デジタル変換器より低いダイナミックレンジを有する第３のアナログ−デジタル変換器を用いるとともに、前記入力アナログ信号が、もう１つの閾値レベルを超える振幅を有する場合に、前記第２のアナログ−デジタル変換器を起動するステップを備える、ことを特徴とする請求項１５乃至請求項２６のいずれか一項に記載の方法。
コンピュータ処理手段により処理される場合に請求項１５乃至請求項２７のいずれか一項に記載の方法を実行するためのコンピュータプログラムコード。
請求項１乃至請求項１２または１４のいずれか一項に記載の装置を備えることを特徴とする無線受信器。
請求項１３に記載の多段パイプライン型アナログ−デジタル変換ユニットを備えることを特徴とする無線受信器。