KR0157884B1 - 에이디-디에이 변환회로 - Google Patents

에이디-디에이 변환회로 Download PDF

Info

Publication number
KR0157884B1
KR0157884B1 KR1019950016376A KR19950016376A KR0157884B1 KR 0157884 B1 KR0157884 B1 KR 0157884B1 KR 1019950016376 A KR1019950016376 A KR 1019950016376A KR 19950016376 A KR19950016376 A KR 19950016376A KR 0157884 B1 KR0157884 B1 KR 0157884B1
Authority
KR
South Korea
Prior art keywords
signal
unit
reference potential
conversion
die
Prior art date
Application number
KR1019950016376A
Other languages
English (en)
Other versions
KR970004360A (ko
Inventor
김용환
Original Assignee
문정환
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, 엘지반도체주식회사 filed Critical 문정환
Priority to KR1019950016376A priority Critical patent/KR0157884B1/ko
Publication of KR970004360A publication Critical patent/KR970004360A/ko
Application granted granted Critical
Publication of KR0157884B1 publication Critical patent/KR0157884B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 에이디-디에이(A/D-D/A:Analog/Digital - Digital/Analog) 변환회로에 관한 것으로, 특히 에이디 변환회로 및 디에이 변환회로를 동시에 한 회로에 수용하는 에이디-디에이 변환회로에 관한 것으로, 일반적으로 에이디 변환회로 및 디에이 변환회로는 각기 따로 구현함으로써 사용상의 불편함과 또한 신호 변환시 신호처리에 의한 신호의 품질저하 즉 왜곡을 수반하는 문제점이 있었으나, 본 발명에서는 아날로그 입력신호가 인가되면 일정시간 간격으로 샘플링하여 출력하는 샘플링부와, 상기 샘플링부에서 출력신호가 인가되면 기준전위와 비교하여 그에 대응하는 신호를 출력하는 비교부와, 상기 비교부에서 출력신호가 인가되면 2진수의 디지털 신호로 엔코딩하여 출력하는 엔코더와, 디지털 입력신호가 인가되면 그에 대응하는 기준전위의 전류량을 출력하는 디에이 변환부와, 상기 디에이 변환부의 출력을 증폭하여 아날로그신호를 출력하는 증폭부와, 상기 비교부 및 디에이 변환부에 기준전위를 공급하는 기준전위 공급부로 구성함으로써, 사용의 편리성과 신호 변환시 신호처리에 의한 신호의 품질저하를 수반하는 문제점을 해결하여 에이디 변환회로 및 디에이 변환회로를 필요로 하는 모든 시스템에 적용할 수 있는 효과가 있게 된다.

Description

에이디-디에이 변환회로
제1도는 일반적인 에이디 변환회로를 나타낸 도.
제2도는 일반적인 디에이 변환회로를 나타낸 도.
제3도는 본 발명 에이디-디에이 변환회로를 나타낸 도.
* 도면의 주요부분에 대한 부호의 설명
300 : 샘플링부 310 : 디에이 변환부
320 : 기준전위 공급부 330 : 비교부
340 : 엔코더 350 : 증폭부
본 발명은 에이디-디에이(A/D - D/A:Analog/Digital - Digital/Analog) 변환회로에 관한 것으로, 특히 에이디 변환회로 및 디에이 변환회로를 동시에 한 회로에 수용하는 에이디-디에이 변환회로에 관한 것이다.
일반적인 에이디 변환회로는 제1도에 도시된 바와 같이, 아날로그 입력신호(AI)를 N 비트의 디지탈 출력신호(DO)로 변환할 경우에 비교부(100)에서는 샘플링 주파수에 의해 샘플링된 상기 아날로그 입력신호(AI)를 비교기(C1~CN)의 일측단자로 입력받고 타측단자로는 저항(R1~RN)에 의해 분배된 기준전위(Vref)를 인가받아 그에 대응하여 비교된 신호를 엔코더(110)로 입력하게 된다.
또한, 상기 엔코더(110)에서는 비교부(100)의 출력신호를 인가받아 2진수의 디지털 신호로 변환하여 출력(DO)하게 된다.
한편, 제2도는 일반적인 디에이 변환회로로서 이에 도시한 바와 같이, N 비트 디지털 입력신호(DI)의 최하위비트(LSB : Least Significant Bit) 2비트는 전류공급스위치(SW1)(SW2)에 연결되며, 상기 디지털 입력신호(DI)의 나머지 비트는 제1 디코더(200) 및 제2 디코더(210)에 입력되어 디코딩된 다음 그 신호는 매트릭스(220)에 입력된다.
또한, 상기 매트릭스(220)는 디코딩신호를 입력받아 그에 해당하는 전류크기로 변환한 다음 상기 최하위 2비트에 의한 스위칭에 의하여 출력상태를 결정함으로써 최종적으로 아날로그 신호를 출력(AO)하게 된다.
그런데, 상기에서 설명한 일반적인 에이디 변환회로 및 디에이 변환회로는 각기 따로 구현함으로써 사용상의 불편함과 또한 신호 변환시 신호처리에 의한 신호의 품질저하 즉 왜곡을 수반하는 문제점이 있었다.
따라서, 본 발명은 종래의 이러한 문제점을 감안하여, 에이디 변환회로 및 디에이 변환회로를 겸용사용하게 단일 회로로 구성함으로써 사용상의 불편함과 신호의 품질저하를 막는데 그 목적이 있는 것으로, 이러한 목적을 갖는 본 발명을 상세히 설명한다.
본 발명 에이디-디에이 변환회로는 제3도에 도시한 바와같이, 아날로그 입력신호(AI)가 인가되면 일정시간 간격으로 샘플링하여 출력하는 샘플링부(300)와, 상기 샘플링부(300)에서 출력신호가 인가되면 기준전위(Vref)와 비교하여 그에 대응하는 신호를 출력하는 비교부(330)와, 상기 비교부(330)에서 출력신호가 인가되면 2진수의 디지털 신호로 엔코딩하여 출력(DO)하는 엔코더(340)와, 디지털 입력신호(DI)가 인가되면 그에 대응하는 기준전위(Vref)의 전류량을 출력하는 디에이 변환부(310)와, 상기 디에이 변환부(310)의 출력을 증폭하여 아날로그신호를 출력(AO)하는 증폭부(350)와, 상기 비교부(330) 및 디에이 변환부(310)에 기준전위(Vref)를 공급하는 기준전위 공급부(320)로 구성한다.
이와같이 구성한 본 발명의 작용 및 효과를 상세히 설명한다.
먼저 아날로그신호를 디지털신호를 변환하는 에이디 변환과정을 설명한다.
인에이블신호(ES)에 의해 스위치(SWO)가 온되어 샘플링부(300)로 아날로그 입력신호(AI)가 인가되면 샘플링부(300)에서는 이를 일정시간 간격으로 추출하여 출력하게 되며, 그 출력신호를 비교부(330)의 비교기(C1~CN)에서 입력받아 기준전위 공급부(320)의 저항(R1~RN)에 의해 분압된 기준전위(Vref)와 비교하여 그의 대응하는 출력신호를 엔코더(340)로 출력한다.
이때, 상기 기준전위 공급부(320)의 스위치(SW21~SW2N)는 인에이블신호(ES)에 의해 온되어 비교부(330)에만 기준전위를 인가한다.
이로써, 엔코더(340)는 비교기(C1~CN)의 출력신호를 인가받아 2진수 형태의 디지털 신호를 출력(DO)하게 된다.
한편, 디지털신호를 아날로그신호로 변환하는 디에이 변환과정을 설명하면 다음과 같다.
디지털 입력신호(DI)에 의해 디에이 변환부(310)의 스위치(SW1~SWN)가 그에 대응하여 스위칭하게 되는데, 상기 디지털 입력신호(DI)의 값이 0 일때는 접지단으로 접속되며, 1 일때는 기준전위 입력단으로 접속된다.
이때, 상기 기준전위 공급부(320)의 스위치(SW11~SW1N)는 인에이블신호(ES)에 의해 온되어 디에이변환부(310)에만 기준전위를 인가한다.
이로써, 상기 증폭부(350)는 디에이 변환부(310)에서 출력되는 기준전위를 증폭기(OP)의 반전입력단자(-)로 입력받아 증폭하여 출력하게 되는데, 이는 상기 디에이 변환부(310)로 입력되는 디지털 입력신호(DI)의 N 비트 상태에 따라서 상기 증폭기(OP)의 반전입력단자(-)로 흐르는 전류값이 다르기 때문에 증폭기(OP)는 아날로그의 신호(AO)를 출력하게 된다.
또한, 기준전위 공급부(320)의 스위치(SW11~SW1N)(SW21~SW2N)가 인에이블신호(ES)에 의해 동시에 온시킨다면 에이디 변환 및 디에이 변환을 동시에 수행할 수 있게 된다.
상기에서 상세히 설명한 바와같이 본 발명은 에이디 변환회로 및 디에이 변환회로를 한 회로로 구성하여 사용의 편리성과 신호 변환시 신호처리에 의한 신호의 품질저하를 수반하는 문제점을 해결하여 에이디 변환회로 및 디에이 변환회로를 필요로 하는 모든 시스템을 적용할 수 있는 효과가 있게 된다.

Claims (7)

  1. 아날로그 입력신호가 인가되면 일정시간 간격으로 샘플링하여 출력하는 샘클링부와, 상기 샘플링부에서 출력신호가 인가되면 기준전위가 비교하여 그에 대응하는 신호를 출력하는 비교부와, 상기 비교부에서 출력신호가 인가되면 2 진수의 디지털 신호로 엔코딩하여 출력하는 엔코더와, 디지털 입력신호가 인가되면 그에 대응하는 기준전위의 전류량을 출력하는 디에이 변환부와, 상기 디에이 변환부의 출력을 증폭하여 아날로그신호로 출력하는 증폭부와, 상기 비교부 및 디에이 변환부에 기준전위를 공급하는 기준전위 공급부로 구성하여 된 것을 특징으로 하는 에이디 - 디에이 변환회로.
  2. 제1항에 있어서, 디에이 변환부는 디지털 입력신호에 대응하는 N 개의 스위치로 구성한 것을 특징으로 하는 에이디-디에이 변환회로.
  3. 제2항에 있어서, 디에이 변환부의 스위치는 디지털 입력신호에 의해 온/오프하는 것을 특징으로 하는 에이디-디에이 변환회로.
  4. 제1항에 있어서, 기준전위 공급부는 기준전위를 분압하는 다수의 직렬 저항과, 상기 저항에 의해 분압된 기준전위를 디에이 변환부 및 비교부에 선택적으로 출력하는 기준전위 선택수단으로 구성한 것을 특징으로 하는 에이디 - 디에이 변환회로.
  5. 제4항에 있어서, 기준전위 선택수단은 스위치인 것을 특징으로 하는 에이디-디에이 변환회로.
  6. 제5항에 있어서, 스위치 온/오프신호는 인에이블신호인 것을 특징으로 하는 에이디-디에이 변환회로.
  7. 제5항에 있어서, 스위칭에 의해 기준전위를 디에이 변환부 및 비교부에 동시에 공급하게 구성된 것을 특징으로 하는 에이디-디에이 변환회로.
KR1019950016376A 1995-06-20 1995-06-20 에이디-디에이 변환회로 KR0157884B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950016376A KR0157884B1 (ko) 1995-06-20 1995-06-20 에이디-디에이 변환회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950016376A KR0157884B1 (ko) 1995-06-20 1995-06-20 에이디-디에이 변환회로

Publications (2)

Publication Number Publication Date
KR970004360A KR970004360A (ko) 1997-01-29
KR0157884B1 true KR0157884B1 (ko) 1999-03-20

Family

ID=19417551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950016376A KR0157884B1 (ko) 1995-06-20 1995-06-20 에이디-디에이 변환회로

Country Status (1)

Country Link
KR (1) KR0157884B1 (ko)

Also Published As

Publication number Publication date
KR970004360A (ko) 1997-01-29

Similar Documents

Publication Publication Date Title
US7486216B2 (en) Multi-bit pipeline analog-to-digital converter capable of altering operating mode
KR101840683B1 (ko) 잔류전압 적분을 이용한 축차 근사형 아날로그 디지털 변환기
US5977899A (en) Digital-to-analog converter using noise-shaped segmentation
JPH05218868A (ja) 多段型ａｄ変換器
WO1991005409A3 (en) Analog-to-digital converter employing a pipelined multi-stage architecture
US5389929A (en) Two-step subranging analog-to-digital converter
US4763106A (en) Flash analog-to-digital converter
JPH06112827A (ja) セミフラッシュ型ａ／ｄ変換器
JP3765797B2 (ja) パイプライン型アナログ・ディジタル変換器
WO1998027654A3 (en) Cyclic analog-to-digital conversion
JP3559534B2 (ja) アナログ・ディジタル変換回路
KR900013725A (ko) 전압추정기를 지니는 다단게 플래시(flash) 아날로그 디지탈 변환기
KR0157884B1 (ko) 에이디-디에이 변환회로
KR100340073B1 (ko) 연속적접근방식아날로그-디지털변환기
KR0163893B1 (ko) 순환구조형 다단 유사 병렬 아날로그/디지탈 변환기
JP4858962B2 (ja) 半導体集積回路装置
JP2812169B2 (ja) Ａ／ｄ変換装置
US20070176817A1 (en) Analog-to-digital converter
KR100190531B1 (ko) 아날로그-디지탈 변환장치의 다중 디지탈-아날로그 변환회로
CN109600138B (zh) 具多阶范围的模拟数字转换器及转换方法与放大电路
US7456776B2 (en) Analog-to-digital converter circuit and signal processing circuit
Blecker et al. An 8-bit 13-MSamples/s digital-background-calibrated algorithmic ADC
Viehbock et al. A novel fast high resolution ADC-structure
WO1990003066A1 (en) Subranging analog-to-digital converter without delay line
KR101783318B1 (ko) 아날로그-디지털 변환 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050718

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee