JP3182165B2 - Ａ／ｄ変換回路 - Google Patents
Ａ／ｄ変換回路Info
- Publication number
- JP3182165B2 JP3182165B2 JP09698291A JP9698291A JP3182165B2 JP 3182165 B2 JP3182165 B2 JP 3182165B2 JP 09698291 A JP09698291 A JP 09698291A JP 9698291 A JP9698291 A JP 9698291A JP 3182165 B2 JP3182165 B2 JP 3182165B2
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog signal
- output
- voltage range
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号をディジ
タル信号に変換するＡ／Ｄ変換回路に関する。
タル信号に変換するＡ／Ｄ変換回路に関する。
【０００２】
【従来の技術】従来、アナログ信号をディジタル信号に
変換する場合、ある１つの決まった分解能をもつＡ／Ｄ
コンバータを用いていた。分解能が決まっているという
ことは、単位量子化幅が入力電圧のいずれのレベルにお
いても一定であることと等価である。
変換する場合、ある１つの決まった分解能をもつＡ／Ｄ
コンバータを用いていた。分解能が決まっているという
ことは、単位量子化幅が入力電圧のいずれのレベルにお
いても一定であることと等価である。
【０００３】もし、分解能を変える場合には、ビット数
の異なるＡ／Ｄコンバータと交換するか、アナログ信号
の入力スパンを変えるいわゆるレシオメトリック動作を
させるかの何れかの手段しかなかった。これらは、つま
り、単に単位量子化幅をある幅から別の幅に変えただけ
に過ぎず、その変更後の単位量子化幅の場合も、入力電
圧のいずれのレベルにおいても一定である。
の異なるＡ／Ｄコンバータと交換するか、アナログ信号
の入力スパンを変えるいわゆるレシオメトリック動作を
させるかの何れかの手段しかなかった。これらは、つま
り、単に単位量子化幅をある幅から別の幅に変えただけ
に過ぎず、その変更後の単位量子化幅の場合も、入力電
圧のいずれのレベルにおいても一定である。
【０００４】例えば、入力電圧範囲が５Ｖのアナログ信
号を８ビットのＡ／ＤコンバータでＡ／Ｄ変換したとき
の単位量子化幅は、５Ｖ／２8 ≒１９．５３ｍＶであ
り、これは全入力電圧範囲において常に一定である。ま
た、同じく入力電圧範囲が５Ｖのアナログ信号を１０ビ
ットのＡ／ＤコンバータでＡ／Ｄ変換したときの単位量
子化幅は、５Ｖ／２10≒４．８８ｍＶであり、これも全
入力電圧範囲において常に一定である。ただし、後者の
分解能は、前者の４倍（２10／２8 ＝４）となってい
る。
号を８ビットのＡ／ＤコンバータでＡ／Ｄ変換したとき
の単位量子化幅は、５Ｖ／２8 ≒１９．５３ｍＶであ
り、これは全入力電圧範囲において常に一定である。ま
た、同じく入力電圧範囲が５Ｖのアナログ信号を１０ビ
ットのＡ／ＤコンバータでＡ／Ｄ変換したときの単位量
子化幅は、５Ｖ／２10≒４．８８ｍＶであり、これも全
入力電圧範囲において常に一定である。ただし、後者の
分解能は、前者の４倍（２10／２8 ＝４）となってい
る。
【０００５】
【発明が解決しようとする課題】従来のＡ／Ｄ変換回路
においては、アナログ信号の全入力電圧範囲のうち一部
分を他の部分とは異なる分解能でＡ／Ｄ変換するといっ
たことができないため、所望とする最も高い分解能をも
ったＡ／Ｄコンバータを用いざるを得ない。
においては、アナログ信号の全入力電圧範囲のうち一部
分を他の部分とは異なる分解能でＡ／Ｄ変換するといっ
たことができないため、所望とする最も高い分解能をも
ったＡ／Ｄコンバータを用いざるを得ない。
【０００６】この場合、高い分解能を必要としない、む
しろ分解能を低くしたい電圧範囲においても、他の部分
と同様に高い分解能でＡ／Ｄ変換されてしまうことにな
る。
しろ分解能を低くしたい電圧範囲においても、他の部分
と同様に高い分解能でＡ／Ｄ変換されてしまうことにな
る。
【０００７】例えば、上記の例において、２〜３Ｖの電
圧範囲は単位量子化幅が４．８８ｍＶの高い分解能でＡ
／Ｄ変換したいが、それ以外の電圧範囲では単位量子化
幅が１９．５３ｍＶの低い分解能で充分であるような使
用条件下にあるにもかかわらず、全電圧範囲が単位量子
化幅４．８８ｍＶの高い分解能でＡ／Ｄ変換されてしま
う。
圧範囲は単位量子化幅が４．８８ｍＶの高い分解能でＡ
／Ｄ変換したいが、それ以外の電圧範囲では単位量子化
幅が１９．５３ｍＶの低い分解能で充分であるような使
用条件下にあるにもかかわらず、全電圧範囲が単位量子
化幅４．８８ｍＶの高い分解能でＡ／Ｄ変換されてしま
う。
【０００８】本発明は、このような事情に鑑みて創案さ
れたものであって、アナログ信号の電圧範囲に応じて異
なる分解能での量子化ができるようにし、Ａ／Ｄコンバ
ータの新しい使い方を提供しようとするものである。
れたものであって、アナログ信号の電圧範囲に応じて異
なる分解能での量子化ができるようにし、Ａ／Ｄコンバ
ータの新しい使い方を提供しようとするものである。
【０００９】
【課題を解決するための手段】本発明は上記課題を解決
するため、アナログ信号が入力される第１のＡ／Ｄコン
バータと、前記アナログ信号が入力され、その分解能が
前記第１のＡ／Ｄコンバータの１／４である第２のＡ／
Ｄコンバータと、 前記第１のＡ／Ｄコンバータの出力
と前記第２のＡ／Ｄコンバータの出力が入力される出力
選択回路と、前記アナログ信号の電圧範囲を所定の基準
範囲と比較するコンバータ選択回路と、前記出力選択回
路からの出力が入力される出力コード調整回路とを備
え、前記第１のＡ／Ｄコンバータは前記アナログ信号の
電圧範囲が狭い場合、前記アナログ信号をＡ／Ｄ変換し
て出力し、前記第２のＡ／Ｄコンバータは前記アナログ
信号の電圧範囲が広い場合、前記アナログ信号をＡ／Ｄ
変換して出力し、前記コンバータ選択回路における比較
結果に対応し、前記アナログ信号が低い電圧範囲及び高
い電圧範囲の時、前記第２のＡ／Ｄコンバータの出力を
前記出力コード調整回路に入力し、前記コンバータ選択
回路における比較結果に対応し、前記アナログ信号が中
程度の電圧範囲の時、前記第１のＡ／Ｄコンバータの出
力を前記出力コード調整回路に入力し、前記出力コード
調整回路は、前記コンバータ選択回路のコンバータ選択
信号に基づいて、前記アナログ信号を前記アナログ信号
のレベルにリニアに対応する出力コードに調整して出力
するようにしたことを特徴とするものである。
するため、アナログ信号が入力される第１のＡ／Ｄコン
バータと、前記アナログ信号が入力され、その分解能が
前記第１のＡ／Ｄコンバータの１／４である第２のＡ／
Ｄコンバータと、 前記第１のＡ／Ｄコンバータの出力
と前記第２のＡ／Ｄコンバータの出力が入力される出力
選択回路と、前記アナログ信号の電圧範囲を所定の基準
範囲と比較するコンバータ選択回路と、前記出力選択回
路からの出力が入力される出力コード調整回路とを備
え、前記第１のＡ／Ｄコンバータは前記アナログ信号の
電圧範囲が狭い場合、前記アナログ信号をＡ／Ｄ変換し
て出力し、前記第２のＡ／Ｄコンバータは前記アナログ
信号の電圧範囲が広い場合、前記アナログ信号をＡ／Ｄ
変換して出力し、前記コンバータ選択回路における比較
結果に対応し、前記アナログ信号が低い電圧範囲及び高
い電圧範囲の時、前記第２のＡ／Ｄコンバータの出力を
前記出力コード調整回路に入力し、前記コンバータ選択
回路における比較結果に対応し、前記アナログ信号が中
程度の電圧範囲の時、前記第１のＡ／Ｄコンバータの出
力を前記出力コード調整回路に入力し、前記出力コード
調整回路は、前記コンバータ選択回路のコンバータ選択
信号に基づいて、前記アナログ信号を前記アナログ信号
のレベルにリニアに対応する出力コードに調整して出力
するようにしたことを特徴とするものである。
【００１０】
【作用】コンバータ選択回路は、入力アナログ信号の電
圧範囲がある基準範囲であるときは、それに対応したコ
ンバータ選択信号を出力し、その基準範囲で求めている
分解能のＡ／Ｄコンバータから出力ディジタル信号を得
る。また、入力アナログ信号の電圧範囲が別の基準範囲
であるときには、それに対応するコンバータ選択信号を
出力してその別の基準範囲で求めている分解能のＡ／Ｄ
コンバータから出力ディジタル信号を得る。すなわち、
入力アナログ信号の電圧範囲のいかんに応じて、所望通
り互いに異なる分解能でＡ／Ｄ変換することになる。
圧範囲がある基準範囲であるときは、それに対応したコ
ンバータ選択信号を出力し、その基準範囲で求めている
分解能のＡ／Ｄコンバータから出力ディジタル信号を得
る。また、入力アナログ信号の電圧範囲が別の基準範囲
であるときには、それに対応するコンバータ選択信号を
出力してその別の基準範囲で求めている分解能のＡ／Ｄ
コンバータから出力ディジタル信号を得る。すなわち、
入力アナログ信号の電圧範囲のいかんに応じて、所望通
り互いに異なる分解能でＡ／Ｄ変換することになる。
【００１１】
【実施例】以下、本発明に係るＡ／Ｄ変換回路の一実施
例を図面に基づいて詳細に説明する。
例を図面に基づいて詳細に説明する。
【００１２】図１はＡ／Ｄ変換回路の電気的構成を示す
ブロック線図である。
ブロック線図である。
【００１３】図１において、２は入力バッファ回路、４
ａは高い分解能をもつ第１のＡ／Ｄコンバータ、４ｂは
分解能の低い第２のＡ／Ｄコンバータ、６はコンバータ
選択回路、８は出力選択回路、１０は出力コード調整回
路、１２はマイクロコンピュータである。
ａは高い分解能をもつ第１のＡ／Ｄコンバータ、４ｂは
分解能の低い第２のＡ／Ｄコンバータ、６はコンバータ
選択回路、８は出力選択回路、１０は出力コード調整回
路、１２はマイクロコンピュータである。
【００１４】入力バッファ回路２は、アナログ信号ＳIN
を入力するものであり、その出力端子には、第１のＡ／
Ｄコンバータ４ａと第２のＡ／Ｄコンバータ４ｂとコン
バータ選択回路６とが共通に接続されている。
を入力するものであり、その出力端子には、第１のＡ／
Ｄコンバータ４ａと第２のＡ／Ｄコンバータ４ｂとコン
バータ選択回路６とが共通に接続されている。
【００１５】図２は、両Ａ／Ｄコンバータ４ａ，４ｂの
Ａ／Ｄ変換特性を示す。
Ａ／Ｄ変換特性を示す。
【００１６】アナログ信号ＳINの全電圧範囲は、０．５
Ｖ〜４．５Ｖである。第１のＡ／Ｄコンバータ４ａと第
２のＡ／Ｄコンバータ４ｂとは本体としては８ビット構
成の同一のものである。第１のＡ／Ｄコンバータ４ａ
は、外付けした入力スパン調整用の可変抵抗ＶＲ１，Ｖ
Ｒ２によって、その入力スパンを１．８７５Ｖ〜３．１
２５Ｖに定めてある。第２のＡ／Ｄコンバータ４ｂの入
力スパンは、０Ｖ〜５Ｖである。
Ｖ〜４．５Ｖである。第１のＡ／Ｄコンバータ４ａと第
２のＡ／Ｄコンバータ４ｂとは本体としては８ビット構
成の同一のものである。第１のＡ／Ｄコンバータ４ａ
は、外付けした入力スパン調整用の可変抵抗ＶＲ１，Ｖ
Ｒ２によって、その入力スパンを１．８７５Ｖ〜３．１
２５Ｖに定めてある。第２のＡ／Ｄコンバータ４ｂの入
力スパンは、０Ｖ〜５Ｖである。
【００１７】第２のＡ／Ｄコンバータ４ｂの単位量子化
幅は、５Ｖ／２8≒１９．５３×１０-3Ｖ＝１９．５３
ｍＶである。これに対して、第１のＡ／Ｄコンバータ４
ａの単位量子化幅は、（３．１２５−１．８７５）Ｖ／
２8 ＝１．２５Ｖ／２8 ≒４．８８×１０-3Ｖ＝４．８
８ｍＶである。したがって、第１のＡ／Ｄコンバータ４
ａの単位量子化幅は、第２のＡ／Ｄコンバータ４ｂの単
位量子化幅に比べて、５／１．２５＝４倍となってい
る。
幅は、５Ｖ／２8≒１９．５３×１０-3Ｖ＝１９．５３
ｍＶである。これに対して、第１のＡ／Ｄコンバータ４
ａの単位量子化幅は、（３．１２５−１．８７５）Ｖ／
２8 ＝１．２５Ｖ／２8 ≒４．８８×１０-3Ｖ＝４．８
８ｍＶである。したがって、第１のＡ／Ｄコンバータ４
ａの単位量子化幅は、第２のＡ／Ｄコンバータ４ｂの単
位量子化幅に比べて、５／１．２５＝４倍となってい
る。
【００１８】なお、第１のＡ／Ｄコンバータ４ａの入力
スパンを２Ｖ〜３Ｖとせずに、１．８７５Ｖ〜３．１２
５Ｖとしたのは、単位量子化幅を丁度４倍にするためで
ある。ただし、コンバータ選択回路６は、アナログ信号
ＳINの全電圧範囲０．５Ｖ〜４．５Ｖを、２Ｖ未満の第
１の領域〔１〕と、２Ｖ〜３Ｖの第２の領域〔２〕と、
３Ｖ以上の第３の領域〔３〕とに分け、コンバータ選択
信号ＳＥとして、第１の領域〔１〕および第３の領域
〔３〕のときには“Ｌ”レベルを出力し、第２の領域
〔２〕のときには“Ｈ”レベルを出力するようになって
いる。このコンバータ選択信号ＳＥは、出力選択回路８
と出力コード調整回路１０とに対して制御信号として入
力される。
スパンを２Ｖ〜３Ｖとせずに、１．８７５Ｖ〜３．１２
５Ｖとしたのは、単位量子化幅を丁度４倍にするためで
ある。ただし、コンバータ選択回路６は、アナログ信号
ＳINの全電圧範囲０．５Ｖ〜４．５Ｖを、２Ｖ未満の第
１の領域〔１〕と、２Ｖ〜３Ｖの第２の領域〔２〕と、
３Ｖ以上の第３の領域〔３〕とに分け、コンバータ選択
信号ＳＥとして、第１の領域〔１〕および第３の領域
〔３〕のときには“Ｌ”レベルを出力し、第２の領域
〔２〕のときには“Ｈ”レベルを出力するようになって
いる。このコンバータ選択信号ＳＥは、出力選択回路８
と出力コード調整回路１０とに対して制御信号として入
力される。
【００１９】アナログ信号ＳINは入力バッファ回路２を
介して第１のＡ／Ｄコンバータ４ａと第２のＡ／Ｄコン
バータ４ｂとコンバータ選択回路６とに入力される。第
１のＡ／Ｄコンバータ４ａは、アナログ信号ＳINの電圧
範囲が１．８７５Ｖ〜３．１２５ＶのときにＡ／Ｄ変換
してディジタル信号Ｄ１を出力選択回路８に出力する。
第２のＡ／Ｄコンバータ４ｂは、アナログ信号ＳINの電
圧範囲が０Ｖ〜５ＶのときにＡ／Ｄ変換してディジタル
信号Ｄ２を出力選択回路８に出力する。
介して第１のＡ／Ｄコンバータ４ａと第２のＡ／Ｄコン
バータ４ｂとコンバータ選択回路６とに入力される。第
１のＡ／Ｄコンバータ４ａは、アナログ信号ＳINの電圧
範囲が１．８７５Ｖ〜３．１２５ＶのときにＡ／Ｄ変換
してディジタル信号Ｄ１を出力選択回路８に出力する。
第２のＡ／Ｄコンバータ４ｂは、アナログ信号ＳINの電
圧範囲が０Ｖ〜５ＶのときにＡ／Ｄ変換してディジタル
信号Ｄ２を出力選択回路８に出力する。
【００２０】一方、コンバータ選択回路６は、アナログ
信号ＳINの電圧範囲が２Ｖ〜３Ｖの第２の領域〔２〕に
あるときに、コンバータ選択信号ＳＥ＝“Ｈ”レベルを
出力し、出力選択回路８において第１のＡ／Ｄコンバー
タ４ａからのディジタル信号Ｄ１を出力コード調整回路
１０に出力させる。また、アナログ信号ＳINの電圧範囲
が２Ｖ以下の第１の領域〔１〕あるいは３Ｖ以上の第３
の領域〔３〕にあるときに、コンバータ選択信号ＳＥ＝
“Ｌ”レベルを出力し、出力選択回路８において第２の
Ａ／Ｄコンバータ４ｂからのディジタル信号Ｄ２を出力
コード調整回路１０に出力させる。その結果、図２に示
したＡ／Ｄ変換特性が得られる。
信号ＳINの電圧範囲が２Ｖ〜３Ｖの第２の領域〔２〕に
あるときに、コンバータ選択信号ＳＥ＝“Ｈ”レベルを
出力し、出力選択回路８において第１のＡ／Ｄコンバー
タ４ａからのディジタル信号Ｄ１を出力コード調整回路
１０に出力させる。また、アナログ信号ＳINの電圧範囲
が２Ｖ以下の第１の領域〔１〕あるいは３Ｖ以上の第３
の領域〔３〕にあるときに、コンバータ選択信号ＳＥ＝
“Ｌ”レベルを出力し、出力選択回路８において第２の
Ａ／Ｄコンバータ４ｂからのディジタル信号Ｄ２を出力
コード調整回路１０に出力させる。その結果、図２に示
したＡ／Ｄ変換特性が得られる。
【００２１】なお、コンバータ選択回路６は、電圧比較
タイプのコンパレータで構成されているのであるが、Ａ
／Ｄコンバータの処理速度がコンパレータの処理速度よ
りも遅い関係上、タイミングを合わせるために、コンパ
レータの後段にラッチ回路を設け、このラッチ回路をＡ
／Ｄコンバータと同期させて駆動している。出力選択回
路８は、例えばマルチプレクサで構成される。
タイプのコンパレータで構成されているのであるが、Ａ
／Ｄコンバータの処理速度がコンパレータの処理速度よ
りも遅い関係上、タイミングを合わせるために、コンパ
レータの後段にラッチ回路を設け、このラッチ回路をＡ
／Ｄコンバータと同期させて駆動している。出力選択回
路８は、例えばマルチプレクサで構成される。
【００２２】ところで、図２のＡ／Ｄ変換特性から判る
ように、ディジタル信号Ｄ１，Ｄ２の出力コードのまま
ではマイクロコンピュータ１２に取り込むことができな
い。
ように、ディジタル信号Ｄ１，Ｄ２の出力コードのまま
ではマイクロコンピュータ１２に取り込むことができな
い。
【００２３】すなわち、出力コードが〔１０２〜１５
３〕の範囲では問題はないが、出力コードが〔２６〜１
０２〕の範囲と〔１５３〜２３０〕の範囲では、同一の
出力コード値が異なる入力電圧を示すことになるからで
ある。つまり、マイクロコンピュータ１２において１対
１の対応関係が成立しなくなる。
３〕の範囲では問題はないが、出力コードが〔２６〜１
０２〕の範囲と〔１５３〜２３０〕の範囲では、同一の
出力コード値が異なる入力電圧を示すことになるからで
ある。つまり、マイクロコンピュータ１２において１対
１の対応関係が成立しなくなる。
【００２４】そこで、マイクロコンピュータ１２におい
て１対１の対応関係を成立させる状態でディジタル信号
をマイクロコンピュータ１２に取り込ませるのが出力コ
ード調整回路１０の機能である。すなわち、図２のＡ／
Ｄ変換特性を、図３のようなリニアな特性に変換するの
である。
て１対１の対応関係を成立させる状態でディジタル信号
をマイクロコンピュータ１２に取り込ませるのが出力コ
ード調整回路１０の機能である。すなわち、図２のＡ／
Ｄ変換特性を、図３のようなリニアな特性に変換するの
である。
【００２５】図２における第１の領域〔１〕および第３
の領域〔３〕のＡ／Ｄ変換特性を〔Ｌ１〕とし、第２の
領域〔２〕のＡ／Ｄ変換特性を〔Ｌ２〕とし、図３のリ
ニアなＡ／Ｄ変換特性を〔Ｌ３〕とする。
の領域〔３〕のＡ／Ｄ変換特性を〔Ｌ１〕とし、第２の
領域〔２〕のＡ／Ｄ変換特性を〔Ｌ２〕とし、図３のリ
ニアなＡ／Ｄ変換特性を〔Ｌ３〕とする。
【００２６】すでに述べたように、第１のＡ／Ｄコンバ
ータ４ａの単位量子化幅は、入力スパンの調整によっ
て、第２のＡ／Ｄコンバータ４ｂの４倍となっている。
第２のＡ／Ｄコンバータ４ｂのビット数は８ビットであ
るので、結局、第１のＡ／Ｄコンバータ４ａのビット数
は１０ビットとなる。そこで、出力コード調整回路１０
からマイクロコンピュータ１２への出力ディジタル信号
Ｄ３のビット数も１０ビットとする。
ータ４ａの単位量子化幅は、入力スパンの調整によっ
て、第２のＡ／Ｄコンバータ４ｂの４倍となっている。
第２のＡ／Ｄコンバータ４ｂのビット数は８ビットであ
るので、結局、第１のＡ／Ｄコンバータ４ａのビット数
は１０ビットとなる。そこで、出力コード調整回路１０
からマイクロコンピュータ１２への出力ディジタル信号
Ｄ３のビット数も１０ビットとする。
【００２７】図２における第２のＡ／Ｄコンバータ４ｂ
のＡ／Ｄ変換特性〔Ｌ１〕の方程式は、入力電圧をｘ、
出力コードをｙとして、 ｙ＝（２５５／５）ｘ＝５１ｘ ‥‥‥‥‥〔Ｌ１〕 であるが、ｘ＝０．５のときに、ｙ＝２５．５となるの
で、四捨五入してｙ＝２６とする。そこで、第１のＡ／
Ｄコンバータ４ａのＡ／Ｄ変換特性〔Ｌ２〕の方程式を
求めると、 ｙ＝（２５５／１．２５）ｘ＋ｂ＝２０４ｘ＋ｂ として、ｘ＝２のときｙ＝２６から、ｂ＝−３８２とな
り、結局、 ｙ＝２０４ｘ−３８２ ‥‥‥‥‥〔Ｌ２〕 となる。したがって、ｘ＝３のとき、ｙ＝２３０とな
る。
のＡ／Ｄ変換特性〔Ｌ１〕の方程式は、入力電圧をｘ、
出力コードをｙとして、 ｙ＝（２５５／５）ｘ＝５１ｘ ‥‥‥‥‥〔Ｌ１〕 であるが、ｘ＝０．５のときに、ｙ＝２５．５となるの
で、四捨五入してｙ＝２６とする。そこで、第１のＡ／
Ｄコンバータ４ａのＡ／Ｄ変換特性〔Ｌ２〕の方程式を
求めると、 ｙ＝（２５５／１．２５）ｘ＋ｂ＝２０４ｘ＋ｂ として、ｘ＝２のときｙ＝２６から、ｂ＝−３８２とな
り、結局、 ｙ＝２０４ｘ−３８２ ‥‥‥‥‥〔Ｌ２〕 となる。したがって、ｘ＝３のとき、ｙ＝２３０とな
る。
【００２８】さて、図３におけるリニアなＡ／Ｄ変換特
性〔Ｌ３〕の方程式は、勾配がＡ／Ｄ変換特性〔Ｌ２〕
と同じ２０４であるから、 ｙ＝２０４ｘ となる。
性〔Ｌ３〕の方程式は、勾配がＡ／Ｄ変換特性〔Ｌ２〕
と同じ２０４であるから、 ｙ＝２０４ｘ となる。
【００２９】ｘ＝２のときにｙ＝４０８、ｘ＝３のとき
ｙ＝６１２となる。４０８−２６＝３８２＝６１２−２
３０＝３８２であるから、図２の第２の領域〔２〕のＡ
／Ｄ変換特性〔Ｌ２〕を図３のリニアなＡ／Ｄ変換特性
〔Ｌ３〕に変換するには、３８２を加算するだけでよ
い。すなわち、 Ｄ１→Ｄ３は、〔Ｌ２〕＋３８２→〔Ｌ３〕 ‥‥‥‥‥（α１） で処理できる。この変換（α１）は、単純なｙ方向への
平行移動である。
ｙ＝６１２となる。４０８−２６＝３８２＝６１２−２
３０＝３８２であるから、図２の第２の領域〔２〕のＡ
／Ｄ変換特性〔Ｌ２〕を図３のリニアなＡ／Ｄ変換特性
〔Ｌ３〕に変換するには、３８２を加算するだけでよ
い。すなわち、 Ｄ１→Ｄ３は、〔Ｌ２〕＋３８２→〔Ｌ３〕 ‥‥‥‥‥（α１） で処理できる。この変換（α１）は、単純なｙ方向への
平行移動である。
【００３０】また、第１の領域〔１〕および第３の領域
〔３〕のＡ／Ｄ変換特性〔Ｌ１〕をリニアなＡ／Ｄ変換
特性〔Ｌ３〕に変換するには、ｙ＝５１ｘからｙ＝２０
４ｘへの変換であるから、勾配を２０４／５１＝４倍す
ればよい。すなわち、 Ｄ２→Ｄ３は、〔Ｌ１〕×４→〔Ｌ３〕 ‥‥‥‥‥（α２） で処理できる。この変換（α２）は、勾配を４倍した移
動である。
〔３〕のＡ／Ｄ変換特性〔Ｌ１〕をリニアなＡ／Ｄ変換
特性〔Ｌ３〕に変換するには、ｙ＝５１ｘからｙ＝２０
４ｘへの変換であるから、勾配を２０４／５１＝４倍す
ればよい。すなわち、 Ｄ２→Ｄ３は、〔Ｌ１〕×４→〔Ｌ３〕 ‥‥‥‥‥（α２） で処理できる。この変換（α２）は、勾配を４倍した移
動である。
【００３１】変換（α１），（α２）は、出力コード調
整回路１０において行われる。すなわち、コンバータ選
択信号ＳＥが“Ｈ”レベルのときは、コンバータ選択回
路６が第１のＡ／Ｄコンバータ４ａのディジタル信号Ｄ
１を選択し、かつ、出力コード調整回路１０が変換（α
１）を実行する。また、コンバータ選択信号ＳＥが
“Ｌ”レベルのときは、コンバータ選択回路６が第２の
Ａ／Ｄコンバータ４ｂのディジタル信号Ｄ２を選択し、
かつ、出力コード調整回路１０が変換（α２）を実行す
る。
整回路１０において行われる。すなわち、コンバータ選
択信号ＳＥが“Ｈ”レベルのときは、コンバータ選択回
路６が第１のＡ／Ｄコンバータ４ａのディジタル信号Ｄ
１を選択し、かつ、出力コード調整回路１０が変換（α
１）を実行する。また、コンバータ選択信号ＳＥが
“Ｌ”レベルのときは、コンバータ選択回路６が第２の
Ａ／Ｄコンバータ４ｂのディジタル信号Ｄ２を選択し、
かつ、出力コード調整回路１０が変換（α２）を実行す
る。
【００３２】出力コード調整回路１０において上記の変
換（α１），（α２）によるコード調整を行っている
が、入力アナログ信号ＳINから見たときのＡ／Ｄ変換の
実体は、図４に示すような特性をもつものとなる。すな
わち、アナログ信号ＳINの電圧範囲が２Ｖ〜３Ｖの第２
の領域〔２〕では分解能が高い（Ａ／Ｄコンバータ本来
の分解能である）が、電圧範囲が２Ｖ未満の第１の領域
〔１〕と３Ｖ以上の第３の領域〔３〕では分解能が低く
なっている。ちなみに、第２の領域〔２〕での単位量子
化幅は４．８８ｍＶであるのに対して、第１の領域
〔１〕および第３の領域〔３〕での単位量子化幅は１
９．５３ｍＶと４倍になっている。
換（α１），（α２）によるコード調整を行っている
が、入力アナログ信号ＳINから見たときのＡ／Ｄ変換の
実体は、図４に示すような特性をもつものとなる。すな
わち、アナログ信号ＳINの電圧範囲が２Ｖ〜３Ｖの第２
の領域〔２〕では分解能が高い（Ａ／Ｄコンバータ本来
の分解能である）が、電圧範囲が２Ｖ未満の第１の領域
〔１〕と３Ｖ以上の第３の領域〔３〕では分解能が低く
なっている。ちなみに、第２の領域〔２〕での単位量子
化幅は４．８８ｍＶであるのに対して、第１の領域
〔１〕および第３の領域〔３〕での単位量子化幅は１
９．５３ｍＶと４倍になっている。
【００３３】なお、上記実施例では、分解能を異にする
Ａ／Ｄコンバータとして第１および第２の２つのＡ／Ｄ
コンバータを用いたが、本発明はこれに限定されるもの
ではなく、分解能を互いに異にする３つ以上のＡ／Ｄコ
ンバータを用いたものとして構成してもよい。
Ａ／Ｄコンバータとして第１および第２の２つのＡ／Ｄ
コンバータを用いたが、本発明はこれに限定されるもの
ではなく、分解能を互いに異にする３つ以上のＡ／Ｄコ
ンバータを用いたものとして構成してもよい。
【００３４】
【発明の効果】以上のように、本発明によれば、入力ア
ナログ信号をディジタル信号に変換するに際して、高い
分解能でＡ／Ｄ変換したい入力電圧範囲においてのみ所
期通り分解能を高くでき、高い分解能を必要とはせずむ
しろ分解能を低くしたい入力電圧範囲においては所期通
り分解能を低くすることができるといった具合に、入力
電圧範囲に応じて分解能を異ならせてＡ／Ｄ変換するこ
とができる。これにより、Ａ／Ｄコンバータの新しい使
い方を提供することができる。
ナログ信号をディジタル信号に変換するに際して、高い
分解能でＡ／Ｄ変換したい入力電圧範囲においてのみ所
期通り分解能を高くでき、高い分解能を必要とはせずむ
しろ分解能を低くしたい入力電圧範囲においては所期通
り分解能を低くすることができるといった具合に、入力
電圧範囲に応じて分解能を異ならせてＡ／Ｄ変換するこ
とができる。これにより、Ａ／Ｄコンバータの新しい使
い方を提供することができる。
【図１】本発明の一実施例に係るＡ／Ｄ変換回路の電気
的構成を示すブロック線図である。
的構成を示すブロック線図である。
【図２】実施例における２つのＡ／ＤコンバータのＡ／
Ｄ変換特性図である。
Ｄ変換特性図である。
【図３】実施例における調整されたリニアなＡ／Ｄ変換
特性図である。
特性図である。
【図４】実施例における入力アナログ信号から見た実質
的なＡ／Ｄ変換特性図である。
的なＡ／Ｄ変換特性図である。
４ａ 第１のＡ／Ｄコンバータ ４ｂ 第２のＡ／Ｄコンバータ ６ コンバータ選択回路 ８ 出力選択回路 ＳIN 入力アナログ信号 Ｄ１ 第１のＡ／Ｄコンバータの出力ディジタル信
号 Ｄ２ 第２のＡ／Ｄコンバータの出力ディジタル信
号 ＳＥ コンバータ選択信号
号 Ｄ２ 第２のＡ／Ｄコンバータの出力ディジタル信
号 ＳＥ コンバータ選択信号
フロントページの続き (56)参考文献 特開 平２−27813（ＪＰ，Ａ) 特開 平１−241223（ＪＰ，Ａ) 特開 平２−209018（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 アナログ信号が入力される第１のＡ／Ｄ
コンバータと、 前記アナログ信号が入力され、その分解能が前記第１の
Ａ／Ｄコンバータの１／４である第２のＡ／Ｄコンバー
タと、 前記第１のＡ／Ｄコンバータの出力と前記第２のＡ／Ｄ
コンバータの出力が入力される出力選択回路と、 前記アナログ信号の電圧範囲を所定の基準範囲と比較す
るコンバータ選択回路と、 前記出力選択回路からの出力が入力される出力コード調
整回路とを備え、 前記第１のＡ／Ｄコンバータは前記アナログ信号の電圧
範囲が狭い場合、前記アナログ信号をＡ／Ｄ変換して出
力し、 前記第２のＡ／Ｄコンバータは前記アナログ信号の電圧
範囲が広い場合、前記アナログ信号をＡ／Ｄ変換して出
力し、 前記コンバータ選択回路における比較結果に対応し、前
記アナログ信号が低い電圧範囲及び高い電圧範囲の時、
前記第２のＡ／Ｄコンバータの出力を前記出力コード調
整回路に入力し、 前記コンバータ選択回路における比較結果に対応し、前
記アナログ信号が中程度の電圧範囲の時、前記第１のＡ
／Ｄコンバータの出力を前記出力コード調整回路に入力
し、 前記出力コード調整回路は、前記コンバータ選択回路の
コンバータ選択信号に基づいて、前記アナログ信号を前
記アナログ信号のレベルにリニアに対応する出力コード
に調整して出力するようにしたことを特徴とするＡ／Ｄ
変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09698291A JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09698291A JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04326625A JPH04326625A (ja) | 1992-11-16 |
| JP3182165B2 true JP3182165B2 (ja) | 2001-07-03 |
Family
ID=14179423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09698291A Expired - Fee Related JP3182165B2 (ja) | 1991-04-26 | 1991-04-26 | Ａ／ｄ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3182165B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5465965B2 (ja) * | 2009-03-31 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | データ処理装置及びデータ処理システム |
| JP6566825B2 (ja) * | 2015-10-01 | 2019-08-28 | キヤノンメディカルシステムズ株式会社 | Ａ／ｄ変換回路および放射線画像診断装置 |
| CN108702156B (zh) * | 2016-03-25 | 2021-12-17 | 富士胶片株式会社 | 模拟/数字转换装置及其控制方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01241223A (ja) * | 1988-03-23 | 1989-09-26 | Matsushita Electric Ind Co Ltd | アナログディジタル変換装置 |
| JPH0734540B2 (ja) * | 1988-07-18 | 1995-04-12 | 松下電器産業株式会社 | Ａ／ｄ変換装置 |
-
1991
- 1991-04-26 JP JP09698291A patent/JP3182165B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04326625A (ja) | 1992-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5426431A (en) | Analog/digital converter | |
| EP0249986A2 (en) | Analog-to-digital converter | |
| US4635036A (en) | Analog-to-digital converter | |
| US4542370A (en) | Cascade-comparator A/D converter | |
| JP3130528B2 (ja) | ディジタル・アナログ変換器 | |
| EP0567145B1 (en) | Dual range fine/coarse analog to digital converter | |
| US5028926A (en) | Successive type analog-to-digital converter with a variable reference voltage for the digital to analog converter | |
| US4517549A (en) | Weighted capacitor analogue-digital converters | |
| EP0414389B1 (en) | Serial parallel type A/D converter | |
| US5187483A (en) | Serial-to-parallel type analog-digital converting apparatus and operating method thereof | |
| US4973976A (en) | Multiplexing parallel analog-digital converter | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| US5844511A (en) | Integrated circuit D/A converter | |
| US4692738A (en) | Analog signal processing apparatus | |
| JP3182165B2 (ja) | Ａ／ｄ変換回路 | |
| US5400029A (en) | Analog-digital conversion circuit device and analog-digital conversion method | |
| US5696510A (en) | Double-input analog-to-digital converter using a single converter module | |
| US4580131A (en) | Binarily weighted D to a converter ladder with inherently reduced ladder switching noise | |
| US5629702A (en) | Analog to digital converter | |
| US4544918A (en) | Analog-to-digital conversion circuit | |
| US5160930A (en) | Reference voltage generating circuit, and A/D and D/A converters using the same | |
| US4864304A (en) | Analog voltage signal comparator circuit | |
| KR100282443B1 (ko) | 디지탈/아날로그 컨버터 | |
| KR19990036595A (ko) | 선형성을 향상시키기 위한 멀티플라잉 디지털-아날로그 변환기 | |
| JPH0758912B2 (ja) | 高速セトリングｄ／ａ変換器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |