JP6566825B2 - A/d変換回路および放射線画像診断装置 - Google Patents

A/d変換回路および放射線画像診断装置 Download PDF

Info

Publication number
JP6566825B2
JP6566825B2 JP2015195622A JP2015195622A JP6566825B2 JP 6566825 B2 JP6566825 B2 JP 6566825B2 JP 2015195622 A JP2015195622 A JP 2015195622A JP 2015195622 A JP2015195622 A JP 2015195622A JP 6566825 B2 JP6566825 B2 JP 6566825B2
Authority
JP
Japan
Prior art keywords
analog
converter
digital converter
digital
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015195622A
Other languages
English (en)
Other versions
JP2017069854A (ja
Inventor
輝 西島
輝 西島
修也 南部
修也 南部
篤 橋本
篤 橋本
朋英 佐郷
朋英 佐郷
松田 圭史
圭史 松田
隆哉 梅原
隆哉 梅原
俊 金丸
俊 金丸
恒一 宮間
恒一 宮間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Medical Systems Corp
Original Assignee
Canon Medical Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Medical Systems Corp filed Critical Canon Medical Systems Corp
Priority to JP2015195622A priority Critical patent/JP6566825B2/ja
Publication of JP2017069854A publication Critical patent/JP2017069854A/ja
Application granted granted Critical
Publication of JP6566825B2 publication Critical patent/JP6566825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)
  • Apparatus For Radiation Diagnosis (AREA)

Description

本発明の一態様としての本実施形態は、A/D変換回路および放射線画像診断装置に関する。
従来から、医療機器や産業機器では、アナログ信号(Analog Signal)をデジタル信号(Digital Signal)に変換するアナログ−デジタル変換器(以下、A/D変換器ともいう。)が用いられている。
特に、医療機器や産業機器では、ダイナミックレンジが広く、かつ高速でアナログ信号を処理することが望まれている。そのため、一般的には取り扱うアナログ信号に合わせた分解能及びサンプリング周波数に対応するA/D変換器が選択されて使用されている。
しかしながら、A/D変換器が小さい信号を取り扱う場合は、電子回路雑音(いわゆるノイズ)が混ざってしまうため、低ノイズのデジタル信号を取り出すことができない、という問題がある。
そこで、小さい信号を取り扱う場合、より高分解能のA/D変換器を用いるか、或いは高速で動作するA/D変換器を用いてサンプリング周波数を高くしてオーバーサンプリングを行うことによりノイズを低減させていた。
また、従来の関連するA/D変換回路に関し、例えば、分解能の異なる複数のA/D変換器を有し、アナログ信号が入力されるコンバータ選択回路により分解能の異なるA/D変換器から対応するA/D変換器が選択され、出力されるデジタル信号を選択するA/D変換回路が開示されている。
特開平4−326625号公報
従来の技術では、ダイナミックレンジの広いA/D変換器と、オーバーサンプリングによってノイズを低減できる高速のA/D変換器との両立を図ることができず、ダイナミックレンジの広いA/D変換器の性能、またはノイズを低減できる高速のA/D変換器の性能のいずれかが犠牲となっていた。
そこで、ダイナミックレンジの広いA/D変換器の性能と、ノイズを低減できる高速のA/D変換器の性能の両立を図ることができるA/D変換回路および放射線画像診断装置が望まれていた。
本実施形態に係るA/D変換回路は、上述した課題を解決するために、入力される1つのアナログ信号をデジタル信号に変換する、第1のアナログ−デジタル変換器と第2のアナログ−デジタル変換器とを含む複数のアナログ−デジタル変換器と、変換された前記デジタル信号を選択して出力する処理回路と、を備え、前記第1のアナログ−デジタル変換器は、前記第2のアナログ−デジタル変換器よりもダイナミックレンジが広く、前記第2のアナログ−デジタル変換器は、前記第1のアナログ−デジタル変換器よりもサンプリング周波数が高い。
第1の実施形態に係るA/D変換回路の電気的構成を示すブロック図。 第1の実施形態に係るA/D変換回路が、第1のA/Dコンバータ又は第2のA/Dコンバータのデジタル信号を選択して出力するA/Dコンバータ選択処理の動作を示すフローチャート。 第2の実施形態に係るA/D変換回路の電気的構成を示すブロック図。 第3の実施形態に係るA/D変換回路の電気的構成を示すブロック図。 第4の実施形態に係るA/D変換回路の電気的構成を示すブロック図。 第1の実施形態に係るA/D変換回路をX線CT装置に適用した場合の構成例を示す図。
(第1の実施形態)
本実施形態に係るA/D(Analog to Digital)変換回路について、添付図面を参照して説明する。
(構成)
図1は、第1の実施形態に係るA/D変換回路70の電気的構成を示すブロック図である。
図1に示すように、A/D変換回路70は、入力バッファ回路50、第1のA/Dコンバータ(アナログ−デジタル変換器)51、第2のA/Dコンバータ(アナログ−デジタル変換器)52及び処理回路53を備えて構成されている。
入力バッファ回路50は、アナログ信号Sinを入力するものであり、その出力端子には、第1のA/Dコンバータ51と第2のA/Dコンバータ52とが共通して接続されている。
第1のA/Dコンバータ51及び第2のA/Dコンバータ52は、いずれも入力されるアナログ信号をデジタル信号に変換するが、ダイナミックレンジ及びサンプリング周波数がそれぞれ異なっている。なお、本実施形態では、各A/Dコンバータ51、52の最大入力電圧の範囲をダイナミックレンジと呼ぶものとする。
処理回路53は、第1のA/Dコンバータ51及び第2のA/Dコンバータ52により変換されたデジタル信号を、選択して出力する回路である。第1の実施形態の場合には、処理回路53は、第1のA/Dコンバータ51及び第2のA/Dコンバータ52によって変換されたデジタル信号の値に基づいて、第1のA/Dコンバータ51及び第2のA/Dコンバータ52の出力信号を切り替えるようになっている。
処理回路53は、例えば、変換されたデジタル信号の値の大きさに基づいて、切り替えることができる。また、処理回路53は、例えば、変換されたデジタル信号の値の正負や変化に基づいて、切り替えるようにしてもよい。
第1の実施形態では、第1のA/Dコンバータ51及び第2のA/Dコンバータ52により、複数のA/Dコンバータを構成しているが、A/Dコンバータの数は、2つに限定されるものではない。例えば、ダイナミックレンジに合わせて、3つのA/Dコンバータを使用してもよい。
また、第1の実施形態に係る第1のA/Dコンバータ51及び第2のA/Dコンバータ52は、単位量子化幅がそれぞれ同等である。ここで、第1のA/Dコンバータ51と、第2のA/Dコンバータ52の単位量子化幅について、説明する。
第1のA/Dコンバータ51は、第2のA/Dコンバータ52よりもダイナミックレンジが広く、例えば、0.0[V]〜4.0[V]、または、−2.0[V]〜+2.0[V]の4.0[V]に設定されている。また、サンプリング周波数は、例えば、1Mサンプル/秒であり、第2のA/Dコンバータ52よりも低い。
ここで、A/Dコンバータの単位量子化幅は、次式で表わされる。
単位量子化幅=入力電圧範囲/((分解能(2のべき乗))―1) ・・・(1)
第1のA/Dコンバータ51の分解能を18bit(2の18乗(18ビット))とした場合、第1のA/Dコンバータ51の単位量子化幅は、式(1)により、
第1のA/Dコンバータ51の単位量子化幅=4.0/((2の18乗)―1)
≒15.25884727 [μV]
となる。
第2のA/Dコンバータ52は、第1のA/Dコンバータ51よりもダイナミックレンジが狭く、例えば、0.0[mV]〜50.0[mV]、または、−25.0[mV]〜+25.0[mV]の50.0[mV]に設定されている。また、サンプリング周波数は、第1のA/Dコンバータ51よりも高く、例えば、1Gサンプル/秒である。
第2のA/Dコンバータ52の分解能を12bit(2の12乗(12ビット))とした場合、第2のA/Dコンバータ52の単位量子化幅は、式(1)により、
第2のA/Dコンバータ52の単位量子化幅=0.05/((2の12乗)―1)
≒12.21001221 [μV]
となる。
本実施形態では、第1のA/Dコンバータ51の単位量子化幅は、約15.26[μV]となる一方、第2のA/Dコンバータ52の単位量子化幅は、約12.21[μV]となるため、単位当たりの分解能(単位量子化幅)は、それぞれ同等となる。
また、第1のA/Dコンバータ51のSNR(Signal−Noise Ratio)1と、第2のA/Dコンバータ52のSNR2との比は、それぞれのサンプリング周波数の比率によって、統計的に次式で示される。
(SNR1/SNR2)=10×log10((サンプリング周波数の比率)1/2
・・・(2)
今、第1のA/Dコンバータ51のサンプリング周波数を1Mサンプル/秒とし、第2のA/Dコンバータ52のサンプリング周波数を1Gサンプル/秒とすると、サンプリング周波数の比率は、1/1000となる。
したがって、式(2)により、
(SNR1/SNR2)=10×log10((サンプリング周波数の比率)1/2
=10×log10(1/1000)1/2
=(1/2)×10×log10(1/1000)
=−(1/2)×10×log10(1000)
=−15 [db]
となる。
このように、第2のA/Dコンバータ52は、1G[サンプル/秒]のサンプリング周波数によってオーバーサンプリング(高速サンプリング)することにより、第1のA/Dコンバータ51と比較して発生する電子回路雑音(ノイズ)を、−15[db]に、低減することができる。これにより、第2のA/Dコンバータ52は、低ノイズの信号を出力することができる。
(A/Dコンバータ選択処理)
図2は、第1の実施形態に係るA/D変換回路70が、第1のA/Dコンバータ51又は第2のA/Dコンバータ52のデジタル信号を選択して出力するA/Dコンバータ選択処理の動作を示すフローチャートである。
まず、A/D変換回路70は、入力バッファ回路50にアナログ信号Sinが入力される(ステップS001)。入力バッファ回路50は、入力されたアナログ信号Sinを、第1のA/Dコンバータ51と第2のA/Dコンバータ52の入力端子に入力する。
次に、各A/Dコンバータは、入力されたアナログ信号Sinをデジタル信号に変換する(ステップS003)。第1のA/Dコンバータ51と第2のA/Dコンバータ52とでは、入力されたアナログ信号をそれぞれデジタル信号に変換する。また、第1のA/Dコンバータ51と第2のA/Dコンバータ52は、変換されたデジタル信号を、それぞれ処理回路53に入力する。
例えば、入力バッファ回路50に入力された電圧Sinが、3.0[V]の場合であっても、または、0.1[V]の場合であっても、第1のA/Dコンバータ51と第2のA/Dコンバータ52は、それぞれデジタル信号に変換して、処理回路53に入力する。なお、入力される電圧は、一例として、0.0[V]〜4.0[V]とする。
処理回路53は、低ノイズの小信号が必要か否かを判定しており(ステップS005)、例えば、A/D変換回路70を使用するアプリケーションや機器の種類などにより判定する。すなわち、処理回路53は、予め使用する用途に応じて、アプリケーションや機器の種類などにより、低ノイズの小信号を取り扱うか否かを判定する。
例えば、低ノイズの小信号を扱わないアプリケーションや機器の場合には、低ノイズの小信号が不要と判定して(ステップS005のNO)、処理回路53は、第1のA/Dコンバータ51から入力されたデジタル信号を、出力信号として選択する(ステップS007)。
一方、低ノイズの小信号が必要と判定した場合であって(ステップS005のYES)、さらに、入力されたデジタル信号が、例えば、0.0[mV]〜50.0[mV]の範囲の場合は、処理回路53は、第2のA/Dコンバータ52のダイナミックレンジの範囲内と判定し(ステップS009のYES)、第2のA/Dコンバータ52から入力されたデジタル信号を、出力信号として選択する(ステップS011)。
また、処理回路53は、低ノイズの小信号が必要と判定した場合であっても(ステップS005のYES)、入力されたデジタル信号が、例えば、50.0[mV]を超える場合には、第2のA/Dコンバータ52のダイナミックレンジの範囲外と判定し(ステップS009のNO)、第1のA/Dコンバータ51から入力されたデジタル信号を、出力信号として選択する(ステップS007)。
なお、本実施形態の場合では、ステップS005において、例えば、アプリケーションや機器の種類によって低ノイズの信号が必要と判定された場合であって、デジタル信号の値により第2のA/Dコンバータ52のダイナミックレンジの範囲外と判定された場合でも(ステップS009のNO)、次のアナログ信号が入力バッファ回路50に入力された場合には(ステップS001)、再び、第2のA/Dコンバータ52のダイナミックレンジの範囲内か否か判定する(ステップS009)。
このように、低ノイズの信号が必要なアプリケーションや機器の場合は、アナログ信号が入力バッファ回路50に入力される度に、第1のA/Dコンバータ51の出力信号か、又は第2のA/Dコンバータ52の出力信号かを選択して切り替えることができる。
以上説明したように、第1の実施形態に係るA/D変換回路70は、低ノイズの信号が必要なアプリケーションや機器の場合であって、入力バッファ回路50に入力されたアナログ信号が、第2のA/Dコンバータ52のダイナミックレンジの範囲内と判定した場合には、第2のA/Dコンバータ52において変換されたデジタル信号を、出力信号として選択することができる。
これにより、第1の実施形態に係るA/D変換回路70は、第2のA/Dコンバータ52のダイナミックレンジの範囲内と判定した場合には、オーバーサンプリング(高速サンプリング)による低ノイズのデジタル信号を、出力信号として選択することができる。
なお、第1の実施形態では、ダイナミックレンジの判定として、0.0[mV]〜50.0[mV]の範囲の場合に、第2のA/Dコンバータ52の出力信号を選択するようになっていたが、これに限定されるものではない。
A/D変換回路70は、例えば、入力されるアナログ信号Sinの値に所定の範囲を設定し、入力されたアナログ信号Sinの値に基づいて、第1のA/Dコンバータ51か、または第2のA/Dコンバータ52かを選択するようにしてもよい。すなわち、入力されるアナログ信号Sinの値として、第2のA/Dコンバータ52に所定の範囲を設定するようにしてもよい。
例えば、入力されるアナログ信号Sinについて、1.0[V]を中心とし、0.75[mV]〜1.25[mV]の範囲において低ノイズのデジタル信号を取得したい場合には、処理回路53は、0.75[mV]〜1.25[mV]の範囲のデジタル信号について、第2のA/Dコンバータ52の出力信号を選択することができる。
なお、第1の実施形態では、処理回路53に入力されたデジタル信号の値の大きさによって、第1のA/Dコンバータ51か第2のA/Dコンバータ52かを判定するようになっているが、これに限定されるものではない。例えば、処理回路53は、入力されたデジタル信号の正負で判定してもよく、また、デジタル信号の変化に基づいて、出力信号を選択するようにしてもよい。
また、第1の実施形態では、第1のA/Dコンバータ51及び第2のA/Dコンバータ52の他、複数のA/Dコンバータにより、A/D変換回路70を構成してもよい。この場合、例えば、入力されるアナログ信号のダイナミックレンジに合わせて、3つのA/Dコンバータを使用してもよい。なお、単位当たりの分解能(単位量子化幅)を同等とすることが望ましく、ダイナミックレンジに合わせて分解能(2のべき乗)を設定することで、実現できる。
(第2の実施形態)
第1の実施形態では、第2のA/Dコンバータ52は、第1のA/Dコンバータ51よりもダイナミックレンジが狭いため、オーバーフローを生じやすい。第2のA/Dコンバータ52にオーバーフローが生じた場合、一般的には、クロストークによるノイズが伝播することが想定される。クロストークによるノイズは、接続されている信号に伝播するため、入力バッファ回路50の出力信号として第1のA/Dコンバータ51の入力側にも伝播することが想定される。
そこで、第2の実施形態では、第2のA/Dコンバータ52にオーバーフローが生じた場合、クロストークによるノイズの伝播を回避するため、オーバーフロー検出回路54を設けることとした。
図3は、第2の実施形態に係るA/D変換回路71の電気的構成を示すブロック図である。
図3に示すように、A/D変換回路71は、第1の実施形態に係るA/D変換回路70に対し、さらにオーバーフロー検出回路54が設けられている。第1の実施形態と異なる点は、オーバーフロー検出回路54であるため、オーバーフロー検出回路54について、説明する。
オーバーフロー検出回路54は、第2のA/Dコンバータ52が、入力されたアナログ信号によりオーバーフローした場合に、第2のA/Dコンバータ52への入力を遮断する機能を有している。例えば、オーバーフロー検出回路54では、第2のA/Dコンバータ52に入力されるアナログ信号を検出し、オーバーフローを生じるか否かを判定する。そして、オーバーフローを生じる場合には、第2のA/Dコンバータ52に入力される経路を遮断する。
また、オーバーフロー検出回路54は、第2のA/Dコンバータ52に入力された信号が、オーバーフローを生じるか否かを判定して、オーバーフローを生じた場合に、第2のA/Dコンバータ52に入力される経路を遮断するようにしてもよい。
このように、入力されるアナログ信号に応じて、第2のA/Dコンバータ52への入力側に遮断回路を設けることにより、第1のA/Dコンバータ51に伝播するクロストークによるノイズを防止することができる。
(第3の実施形態)
第1の実施形態、及び第2の実施形態では、処理回路53は、第1のA/Dコンバータ51、又は第2のA/Dコンバータ52の出力信号を切り替えるようになっていた。第3の実施形態では、変換されたデジタル信号に対してそれぞれデジタル信号処理等を施し、処理された信号に基づいて、処理回路53は、出力信号を選択するようになっている。
図4は、第3の実施形態に係るA/D変換回路72の電気的構成を示すブロック図である。
図4に示すように、第3の実施形態に係るA/D変換回路72は、第1の実施形態のA/D変換回路70に対し、さらに、前処理部55、補正回路56、前処理部57及び補正回路58が設けられている。以下、第1の実施形態と異なる点について、説明する。
前処理部55は、入力されたデジタル信号(例えば、投影データ)に対して対数変換処理や感度補正等の処理(前処理)を行なう機能を有している。この場合、前処理部55は、第1のA/Dコンバータ51の出力信号に対して、前処理を行うようになっている。
補正回路56は、前処理されたデジタル信号(例えば、投影データ)に対して散乱線の除去処理(補正処理)を行なう機能を有している。例えば、補正回路56は、X線曝射範囲内の投影データの値に基づいて散乱線の除去を行なう。補正回路56は、散乱線補正を行なう対象の投影データ又はその隣接投影データの値の大きさから推定された散乱線を、対象となる投影データから減じて散乱線補正(補正処理)を行なう。この場合、補正回路56は、前処理部55によって前処理がされた投影データに対して、補正処理を行うようになっている。
前処理部57は、前処理部55と同様に、入力されたデジタル信号(例えば、投影データ)に対して対数変換処理や感度補正等の処理(前処理)を行なう機能を有している。この場合、前処理部57は、第2のA/Dコンバータ52の出力信号に対して、前処理を行うようなっている。
補正回路58は、補正回路56と同様に、前処理されたデジタル信号(例えば、投影データ)に対して散乱線の除去処理を行なう機能を有している。この場合、補正回路58は、前処理部57によって前処理がされた投影データに対して、補正処理を行うようになっている。
第3の実施形態に係るA/D変換回路72は、前処理部55、補正回路56、前処理部57及び補正回路58を備え、処理回路53は、補正回路56の出力信号または補正回路58の出力信号を選択して切り替えるようになっている。
このように、第3の実施形態では、第1のA/Dコンバータ51及び第2のA/Dコンバータ52によって変換されたデジタル信号がそれぞれ前処理や補正処理された状態で、処理回路53は、出力信号を選択することができる。
(第4の実施形態)
第1から第3の実施形態では、処理回路53は、出力信号を切り替えるようになっていた。第4の実施形態では、入力されるアナログ信号に対し、予めデジタル変換するA/Dコンバータを設定(判定)するための比較回路を備えるようになっている。
第4の実施形態では、比較回路を備えることにより、第1のA/Dコンバータ51か、または第2のA/Dコンバータ52のいずれのA/Dコンバータでデジタル変換するかを予め設定(判定)する。
これにより、第4の実施形態では、処理回路53は、比較回路によって選択された第1のA/Dコンバータ51か、または第2のA/Dコンバータ52のいずれか一方を選択して出力することができるようになっている。
図5は、第4の実施形態に係るA/D変換回路73の電気的構成を示すブロック図である。
図5に示すように、第4の実施形態に係るA/D変換回路73は、第1の実施形態のA/D変換回路70に対し、さらに比較回路60及びセレクタ61が設けられている。以下、第1の実施形態と異なる点について、説明する。
比較回路60は、入力バッファ回路50からアナログ信号を取得して、入力電圧を比較する機能を有している。比較回路60は、取得したアナログ信号によって、ダイナミックレンジの広い第1のA/Dコンバータ51でデジタル変換するか、または、オーバーサンプリング(高速サンプリング)された第2のA/Dコンバータ52でデジタル変換するかを判定する。そして、比較回路60は、判定結果に基づいて、セレクタ61を切り替えて、デジタル変換する第1のA/Dコンバータ51または第2のA/Dコンバータ52を選択する。また、比較回路60は、判定結果に基づいて処理回路53の出力信号を選択する。
このように、第4の実施形態では、処理回路53は、比較回路60によって選択された第1のA/Dコンバータ51か、または第2のA/Dコンバータ52のいずれか一方で、デジタル変換されたデジタル信号を選択して出力することができる。
(X線CT装置への適用例)
次に、上述した第1から第4の実施形態のA/D変換回路ついて、例えば、放射線画像診断装置であるX線CT装置に適用した場合について、説明する。なお、第1の実施形態に係るA/D変換回路70をX線CT装置に適用する場合について説明するが、第1から第4のいずれの実施形態であっても、X線CT装置に適用することができる。
また、本実施形態に係るX線CT装置には、X線管と検出器とが1体として患者Oの周囲を回転する回転/回転(ROTATE/ROTATE)タイプと、リング状に多数の検出素子がアレイされ、X線管のみが患者Oの周囲を回転する固定/回転(STATIONARY/ROTATE)タイプ等様々なタイプがあり、いずれのタイプでも本実施形態を適用可能である。ここでは、現在、主流を占めている回転/回転タイプとして説明する。
また、本実施形態に係るX線CT装置は例示であり、これに限定されるものではない。A/D変換回路を使用する装置、例えば、X線診断装置にも適用することができる。
図6は、第1の実施形態に係るA/D変換回路70をX線CT装置1に適用した場合の構成例を示す図である。
図6では、医用画像処理装置12を備えるX線CT装置1を示している。X線CT装置1は、スキャナ装置11及び画像処理装置12によって構成される。X線CT装置1のスキャナ装置11は、通常は検査室に設置され、患者O(被検体)に関するX線の投影データを生成するために構成される。一方、画像処理装置12は、通常は検査室に隣接する制御室に設置され、投影データを再構成して、再構成画像の生成・表示を行なうために構成される。
X線CT装置1のスキャナ装置11は、X線管21、絞り(コリメータ)22、ウェッジ33、X線検出器23、DAS(Data Acquisition System)24、回転部25、X線高電圧装置26、絞り駆動装置27、回転駆動装置28、天板30、天板駆動装置31及びコントローラ32を設ける。
X線管21は、X線高電圧装置26から供給された管電圧に応じて金属製のターゲットに電子線を衝突させることでX線を発生させ、X線検出器23に向かって照射する。X線管21から照射されるX線によって、ファンビームX線やコーンビームX線が形成される。X線管21は、X線高電圧装置26を介したコントローラ32による制御によって、X線の照射に必要な電力が供給される。
絞り22は、絞り駆動装置27によって、X線管21から照射されるX線の照射範囲(照射野)を調整する。すなわち、絞り駆動装置27により絞り22の開口を調整することによって、ファン角及びコーン角におけるX線照射範囲を変更できる。
ウェッジ33は、X線管21から照射されたX線が患者Oを透過する前に、低エネルギーのX線成分を低減させる。ウェッジ33は、ウェッジ駆動装置(図示しない)によって、絞り22の開度に応じてX方向における凹部の幅が調整される。ウェッジ33は、例えば、装備された、数種類の凹部をもつ複数のウェッジの中から、絞り22の開度に応じて選択される。
X線検出器23は、チャンネル方向に複数、及び列(スライス)方向に単数の検出素子を有する1次元アレイ型の検出器である。又は、X線検出器23は、マトリクス状、すなわち、チャンネル方向に複数、及びスライス方向に複数の検出素子を有する2次元アレイ型の検出器(マルチスライス型検出器ともいう。)である。X線検出器23がマルチスライス型検出器である場合、1回転のスキャン(CT撮影及びCT透視)で列方向に幅を有する3次元領域のデータを収集することができる(ボリュームスキャン)。X線検出器23は、X線管21から照射されたX線を検出する。
DAS24は、X線検出器23の各検出素子が検出する透過データの信号を増幅して、デジタル信号に変換し投影データを生成する。DAS24の投影データは、スキャナ装置11のコントローラ32を介して画像処理装置12に供給される。なお、CT透視を行なう場合、DAS24は、投影データの収集レートを短くする。
本実施形態では、第1の実施形態に係るA/D変換回路70をDAS24に適用することができる。すなわち、DAS24は、入力バッファ回路50、第1のA/Dコンバータ51、第2のA/Dコンバータ52及び処理回路53を備えることにより、投影データを生成する際に、第1のA/Dコンバータ51の出力信号と第2のA/Dコンバータ52の出力信号とを選択する。
回転部25は、X線管21、絞り22、ウェッジ33、X線検出器23、DAS24、X線高電圧装置26、及び絞り駆動装置27を一体として保持する。回転部25は、X線管21とX線検出器23とを対向させた状態で、X線管21、絞り22、ウェッジ33、X線検出器23、DAS24、X線高電圧装置26、及び絞り駆動装置27を一体として患者Oの周りに回転できるように構成されている。X線高電圧装置26は、回転部25に保持されるものであってもよい。なお、回転部25の回転中心軸と平行な方向をZ方向、そのZ方向に直交する平面をX方向、Y方向で定義する。
X線高電圧装置26は、コントローラ32による制御によって、X線の照射に必要な電力をX線管21に供給する。
絞り駆動装置27は、コントローラ32による制御によって、絞り22におけるX線のファン角及びコーン角における照射範囲を調整する機構を有する。
回転駆動装置28は、コントローラ32による制御によって、回転部25がその位置関係を維持した状態で空洞部の周りを回転するように回転部25を回転させる機構を有する。
天板30は、患者Oを載置可能である。
天板駆動装置31は、コントローラ32による制御によって、天板30をY方向に沿って昇降動させると共に、Z方向に沿って進入/退避動させる機構を有する。回転部25の中央部分は開口を有し、その開口部に、天板30に載置された患者Oが挿入される。
コントローラ32は、図示しない制御回路としてのCPU(Central Processing Unit)及びメモリ等を備える。コントローラ32は、画像処理装置12からの指示によってX線検出器23、DAS24、X線高電圧装置26、絞り駆動装置27、回転駆動装置28、天板駆動装置31、及びウェッジ駆動装置(図示しない)等の制御を行なってスキャンを実行させる。
X線CT装置1の画像処理装置12は、コンピュータをベースとして構成されており、ネットワーク(Local Area Network)Nと相互通信可能である。画像処理装置12は、プロセッサとしての処理回路41、記憶回路42、入力回路44、表示ディスプレイ45及びIF(Interface)46等の基本的なハードウェアから構成される。処理回路41は、共通信号伝送路としてのバスを介して、画像処理装置12を構成する各ハードウェア構成要素に相互接続されている。なお、画像処理装置12は、記録媒体ドライブ47を具備する場合もある。
処理回路41は、術者等の操作者によって入力回路44が操作等されることにより指令が入力されると、処理回路41は、記憶回路42のメモリに記憶しているプログラムを実行する。又は、処理回路41は、記憶回路42のHDD(Hard Disk Drive)に記憶しているプログラム、ネットワークNから転送されてHDDにインストールされたプログラム、又は記録媒体ドライブ47に装着された記録媒体から読み出されてHDDにインストールされたプログラムを、メモリにロードして実行する。
記憶回路42のメモリは、ROM(Read Only Memory)及びRAM(Random Access Memory)等を含む記憶装置である。メモリは、IPL(Initial Program Loading)、BIOS(Basic Input/Output System)及びデータを記憶したり、処理回路41のワークメモリやデータの一時的な記憶に用いられたりする。
記憶回路42のHDDは、画像処理装置12にインストールされたプログラム(アプリケーションプログラムの他、OS(Operating System)等も含まれる)や、データを記憶する記憶装置である。また、術者等の操作者に対するディスプレイ45への情報の表示にグラフィックを多用し、基礎的な操作を入力回路44によって行なうことができるGUI(Graphical User Interface)を、OSに提供させることもできる。
入力回路44は、操作者によって操作が可能なポインティングデバイス(マウス等)やキーボード等の入力デバイスからの信号を入力する回路であり、ここでは、入力デバイス自体も入力回路44に含まれるものとする。本実施形態では、術者等の操作に従った入力信号が入力回路44から処理回路41に送られる。
ディスプレイ45は、図示しない画像合成回路、VRAM(Video Random Access Memory)、及び表示パネル等を含んでいる。画像合成回路は、画像データに種々のパラメータの文字データ等を合成した合成データを生成する。VRAMは、合成データをディスプレイに展開する。表示パネルは、液晶ディスプレイやCRT(Cathode Ray Tube)等によって構成され画像を表示する。
IF46は、パラレル接続仕様やシリアル接続仕様に合わせたコネクタによって構成される。IF46は、各規格に応じた通信制御を行ない、電話回線を通じてネットワークNに接続することができる機能を有しており、これにより、X線CT装置1をネットワークN網に接続させる。
画像処理装置12は、スキャナ装置11のDAS24から入力された投影データに対して対数変換処理や感度補正等の補正処理(前処理)を行なって、記憶回路42のHDD等の記憶装置に記憶させる。また、画像処理装置12は、前処理された投影データに対して散乱線の除去処理(補正処理)を行なう。
画像処理装置12は、X線曝射範囲内の投影データの値に基づいて散乱線の除去を行なうものであり、散乱線補正を行なう対象の投影データ又はその隣接投影データの値の大きさから推定された散乱線を、対象となる投影データから減じて散乱線補正(補正処理)を行なう。画像処理装置12は、補正された投影データに基づいて、スキャンに基づくCT画像データを生成(再構成)して、記憶回路42のHDD等の記憶装置に記憶させたり、CT画像としてディスプレイ45に表示させたりする。
なお、スキャナ装置11のDAS24は、アナログ信号である透過データからデジタル信号である投影データを生成することができるので、画像処理装置12は、デジタル信号である投影データを取得して、前処理や補正処理を行うことができる。なお、この場合、処理回路53に対応する機能は、画像処理装置12に設けられる。
また、第1から第4の実施形態に係るA/D変換回路70等をX線CT装置1のDAS24に適用した場合、例えば、患者Oの撮影領域(範囲)が広い場合には、第1のA/Dコンバータ51を適用したデジタル信号を選択する一方、患者Oの撮影領域(範囲)が狭い場合や特定の小さい部位について正確に撮影したい場合には、第2のA/Dコンバータ52を適用したデジタル信号を選択して出力する。
なお、第1のA/Dコンバータ51か、或いは第2のA/Dコンバータ52かの選択は、撮影したい部位によって限定されるものではない。そのため、例えば、骨であっても血管であっても、低ノイズの信号を取り出すことができる。
このように、第1から第4の実施形態に係るA/D変換回路70等をX線CT装置1に適用した場合でも、ダイナミックレンジの広いA/D変換器の性能と、ノイズを低減できる高速のA/D変換器の性能の両立を図ることができる。
以上説明した少なくともひとつの実施形態によれば、A/D変換回路及びX線CT装置は、ダイナミックレンジの広いA/D変換器の性能と、ノイズを低減できる高速のA/D変換器の性能の両立を図ることができる。
なお、上記説明において用いた「プロセッサ」という文言は、例えば、専用又は汎用のCPU(Central Processing Unit) arithmetic Circuit(Circuitry)、或いは、特定用途向け集積回路(Application Specific Integrated Circuit:ASIC)、プログラマブル論理デバイス(例えば、単純プログラマブル論理デバイス(Simple Programmable Logic Device:SPLD)、複合プログラマブル論理デバイス(Complex Programmable Logic Device:CPLD)、及びフィールドプログラマブルゲートアレイ(Field Programmable Gate Array:FPGA))等の回路を意味する。図6では、プロセッサ(処理回路41)が、1つの場合を例示しているが、プロセッサの数は2つ以上であってもよい。
プロセッサは、記憶回路42に保存された、もしくはプロセッサの回路内に直接組み込まれたプログラムを読み出し、実行することで各機能を実現する。プロセッサが複数設けられた場合は、プログラムを記憶する記憶回路42は、プロセッサごとに個別に設けられるものであっても構わないし、或いは、図6の記憶回路42が、各プロセッサの機能に対応するプログラムを記憶するものであっても構わない。
以上、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で種々の省略、置き換え、変更を行なうことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1…X線CT装置
11…スキャナ装置
12…画像処理装置
41…処理回路
42…記憶回路
44…入力回路
45…ディスプレイ
46…IF
47…記憶媒体ドライブ
50…入力バッファ回路
51…第1のA/Dコンバータ
52…第2のA/Dコンバータ
53…処理回路
54…オーバーフロー検出回路
55、57…前処理部
56、58…補正回路
60…比較回路
61…セレクタ
70、71、72、73…A/D変換回路

Claims (4)

  1. 入力される1つのアナログ信号をデジタル信号に変換する、第1のアナログ−デジタル変換器と第2のアナログ−デジタル変換器とを含む複数のアナログ−デジタル変換器と、
    変換された前記デジタル信号を選択して出力する処理回路と、
    を備え、
    前記第1のアナログ−デジタル変換器は、
    前記第2のアナログ−デジタル変換器よりもダイナミックレンジが広く、
    前記第2のアナログ−デジタル変換器は、
    前記第1のアナログ−デジタル変換器よりもサンプリング周波数が高く、
    前記処理回路は、
    低ノイズの小信号が必要か否かを判定すると共に、前記第1のアナログ−デジタル変換器及び前記第2のアナログ−デジタル変換器によって変換された前記デジタル信号の値に基づいて、前記第2のアナログ−デジタル変換器のダイナミックレンジの範囲内であるか否かを判定し、
    低ノイズの小信号が必要でない場合には、前記第1のアナログ−デジタル変換器の出力を選択し、低ノイズの小信号が必要であり、かつ、前記デジタル信号が前記第2のアナログ−デジタル変換器のダイナミックレンジの範囲内である場合には、前記第2のアナログ−デジタル変換器の出力を選択する、
    A/D変換回路。
  2. 前記複数のアナログ−デジタル変換器は、
    前記アナログ信号の入力電圧範囲をそれぞれの分解能で除算した単位量子化幅が、同等である、前記第1のアナログ−デジタル変換器と前記第2のアナログ−デジタル変換器とを含む
    請求項1に記載のA/D変換回路。
  3. 前記第2のアナログ−デジタル変換器が、入力された前記アナログ信号によりオーバーフローした場合、前記第2のアナログ−デジタル変換器への入力を遮断する遮断回路を、
    さらに備える請求項1又は2に記載のA/D変換回路。
  4. X線を照射するX線管と、
    照射された前記X線を検出する検出器と、
    前記検出器の各検出素子が検出する透過データの信号を増幅して、デジタル信号に変換し投影データを生成するデータ収集部と、
    を備え、
    前記データ収集部は、
    入力される1つのアナログ信号をデジタル信号に変換する、第1のアナログ−デジタル変換器と第2のアナログ−デジタル変換器とを含む複数のアナログ−デジタル変換器と、
    変換された前記デジタル信号を選択して出力する処理回路と、
    を備え、
    前記第1のアナログ−デジタル変換器は、
    前記第2のアナログ−デジタル変換器よりもダイナミックレンジが広く、
    前記第2のアナログ−デジタル変換器は、
    前記第1のアナログ−デジタル変換器よりもサンプリング周波数が高く、
    前記処理回路は、
    低ノイズの小信号が必要か否かを判定すると共に、前記第1のアナログ−デジタル変換器及び前記第2のアナログ−デジタル変換器によって変換された前記デジタル信号の値に基づいて、前記第2のアナログ−デジタル変換器のダイナミックレンジの範囲内であるか否かを判定し、
    低ノイズの小信号が必要でない場合には、前記第1のアナログ−デジタル変換器の出力を選択し、低ノイズの小信号が必要であり、かつ、前記デジタル信号が前記第2のアナログ−デジタル変換器のダイナミックレンジの範囲内である場合には、前記第2のアナログ−デジタル変換器の出力を選択する、
    放射線画像診断装置。
JP2015195622A 2015-10-01 2015-10-01 A/d変換回路および放射線画像診断装置 Active JP6566825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015195622A JP6566825B2 (ja) 2015-10-01 2015-10-01 A/d変換回路および放射線画像診断装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015195622A JP6566825B2 (ja) 2015-10-01 2015-10-01 A/d変換回路および放射線画像診断装置

Publications (2)

Publication Number Publication Date
JP2017069854A JP2017069854A (ja) 2017-04-06
JP6566825B2 true JP6566825B2 (ja) 2019-08-28

Family

ID=58495328

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015195622A Active JP6566825B2 (ja) 2015-10-01 2015-10-01 A/d変換回路および放射線画像診断装置

Country Status (1)

Country Link
JP (1) JP6566825B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11701003B2 (en) * 2016-03-25 2023-07-18 Terumo Kabishiki Kaisha Imaging apparatus, method of controlling imaging apparatus, computer program, and computer readable storage medium

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11206035B2 (en) * 2019-03-13 2021-12-21 Texas Instruments Incorporated Analog to digital (A/D) converter with internal diagnostic circuit
WO2020195955A1 (ja) * 2019-03-28 2020-10-01 パナソニックIpマネジメント株式会社 アナログデジタルコンバータ、センサシステム、及びテストシステム
US11101811B2 (en) 2019-12-06 2021-08-24 Texas Instruments Incorporated Systems and methods for testing analog to digital (A/D) converter with built-in diagnostic circuit with user supplied variable input voltage

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3182165B2 (ja) * 1991-04-26 2001-07-03 シャープ株式会社 A/d変換回路
JP2734316B2 (ja) * 1992-09-22 1998-03-30 日本電気株式会社 周波数多重信号一括分波回路
JP2002141802A (ja) * 2000-11-01 2002-05-17 Sony Corp A/d変換装置
GB0423011D0 (en) * 2004-10-16 2004-11-17 Koninkl Philips Electronics Nv Method and apparatus for analogue to digital conversion
JP4792595B2 (ja) * 2007-07-27 2011-10-12 テクトロニクス・インターナショナル・セールス・ゲーエムベーハー アナログ・デジタル変換システム
JP2010034950A (ja) * 2008-07-30 2010-02-12 Mitsubishi Electric Corp 多チャンネル信号処理装置
JP2015065532A (ja) * 2013-09-24 2015-04-09 株式会社東芝 信号処理装置および信号処理方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11701003B2 (en) * 2016-03-25 2023-07-18 Terumo Kabishiki Kaisha Imaging apparatus, method of controlling imaging apparatus, computer program, and computer readable storage medium

Also Published As

Publication number Publication date
JP2017069854A (ja) 2017-04-06

Similar Documents

Publication Publication Date Title
JP6566825B2 (ja) A/d変換回路および放射線画像診断装置
US7409043B2 (en) Method and apparatus to control radiation tube focal spot size
JP6740060B2 (ja) X線ct装置
JPH08168484A (ja) Ctイメージングシステム
JP2023145796A (ja) X線コンピュータ断層撮影装置
US11410350B2 (en) Medical image processing apparatus and X-ray CT apparatus
JP2017205326A (ja) X線ct装置及びx線検出装置
WO1988004156A1 (en) Deconvolution processing method for x-ray tomographic equipment
JP7106314B2 (ja) X線コンピュータ断層撮影装置、及び画像生成装置
JP2020038185A (ja) フォトンカウンティング検出器およびx線ct装置
JP2019208892A (ja) X線撮影装置及び医用画像処理装置
JP6629025B2 (ja) 医用画像診断システム及び架台装置
JP2020199178A (ja) 医用画像診断装置
JP4408639B2 (ja) マルチスライスx線ct装置
JP7370802B2 (ja) 医用画像処理装置及びx線ct装置
JP2020096693A (ja) X線ctシステム及び処理プログラム
JP7399720B2 (ja) X線ct装置
JP7206163B2 (ja) X線ct装置、医用情報処理装置、及び医用情報処理プログラム
JP7466401B2 (ja) 医用画像診断装置
JP6026145B2 (ja) X線ct装置
US11328460B2 (en) X-ray CT system and processing method
JP2024001425A (ja) 光子計数型x線コンピュータ断層撮影装置、再構成処理装置、光子計数型情報取得方法、再構成処理方法、光子計数型情報取得プログラム、および再構成処理プログラム
JP2022092932A (ja) X線コンピュータ断層撮影装置、医用画像処理装置、およびデータ処理方法
JP2017078899A (ja) 医用情報処理装置
JP2021176357A (ja) 医用情報処理装置、医用情報処理方法及び医用情報処理プログラム

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190730

R150 Certificate of patent or registration of utility model

Ref document number: 6566825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150