CN101350622B - 一种dem算法的量化器电路及实现方法 - Google Patents

Abstract

本发明公开了一种DEM算法的量化器电路，包括：AD量化器、动态元素匹配部分、与所述动态元素匹配部分对应的DA量化器，还包括比较器和控制器，其中：所述比较器，用于判别所述AD量化器的输出值K与2^N/n的大小关系，并通知所述控制器，其中，N为所述AD量化器和所述DA量化器中的比特bit数，n为大于等于2的整数；所述控制器，用于根据所述比较器比较结果，通过所述动态元素匹配部分向对应的DA量化器的反馈电容进行充放电运算。本发明的实施例中，在确保DEM算法可以正确的对量化器的非线性误差进行整形的基础上，有效降低了以往DEM算法中的大量重复单元的数量，降低结构复杂度，节省电路面积，降低成本。

Description

一种DEM算法的量化器电路及实现方法

技术领域

本发明涉及通信技术领域，尤其涉及一种DEM(Dynamic Element Match，动态元素匹配)算法的量化器电路及实现方法。 

背景技术

高精度和高线性度已经成为目前ADC(Analog to Digital Convertor，模数转换器)、DAC(Digital to Analog Convertor，数模转换器)的一个主要发展方向。如果精度在N(>16)bit左右，奈奎斯特ADC一般采用逐次逼近形式，至少需要2^N(N为bit数)个周期才能完成转换。然而，Sigma delta ADC(过采样ADC)的转换速度无此限制，且对电路线性度的要求远远低于奈奎斯特ADC。 

Sigma delta ADC(过采样ADC)又可分为单bit和多bit两种，相对于单bit过采样ADC、DAC，多bit技术的环路稳定性非常大，且对输入和输出级滤波器的要求降低，在节省面积和功耗的同时，可以使整个Sigma delta ADC的精度得到提高。所以，在SNR(Signal Noise Ratio，信噪比)高于100dB的应用中，多bit技术成为首选。但是，基于具体应用要求，多bit技术要求量化器的线性度必须高于设计精度，因此产生了DEM算法以提高量化器的线性度，但是当DEM算法应用于具体当多bit尤其是4bit以上的量化器电路时，经常会显得冗长复杂且其电路占用很多面积。 

在众多DEM的算法之中，基于向量的整形方法(Vector Based MismatchShaping)是高阶整形算法中最为常用的算法之一。 

该算法的电路一般包括2^N(N为DAC的bit数)个数字噪声整形环路滤波器，其中每一个噪声整形电路的输出分别对应控制一个量化器DAC单元的开关，如图1所示。由于每一个DAC的单元导通与否都由一个对应的噪声整形电路进行控制，因此DAC的输出为原DAC的输出信号和噪声整形电路的传输函数的积。一般DAC的非线性不匹配噪声接近白噪声，所以两者乘积的结果可以达到对DAC中的噪声进行整形的目的。 

图2为其中一个噪声整形滤波器环路，其NTF(Noise Transfer Function，噪声传输函数)为H(z)，输入为f(n)，比较器的输入为w_i(n)，输出为x_i(n)，量化器的非线性误差大小为e_i(n)，参考电压为r(n)，r(n)是随时间而改变的非常量。2^N个环路的输入信号均为f(n)，参考电压均为r(n)，并且各环路的NTF相同。在x_i(n)控制量化器的DA(Digital to Analog，数模转换)中第i个单元的开关中，如果输入信号w_i(n)大于(或小于)参考电压r(n)，那么比较器的输出x_i为1(或0)。若为一阶噪声整形，则H(z)为z^-1，二阶噪声整形为z^-1(2-z^-1)，其它阶数的噪声整形函数以此类推，即对于根据积分规则进行n阶噪声整形。如果DAC的输出为K，即有K个DAC单元输出1，其他输出0，那么参考电压r(n)应使K个最大的w_i(n)大于r(n)，因此，有K个x_i的输出为1，其它x_i输出为0。F(n)的产生主要考虑环路的稳定性因素。 

DEM算法可以解决量化器的非线性问题，但是如果量化器为多bit，那么就需要至少2^N个噪声整形环路，占用很多芯片面积。 

另外一种高阶DEM整形算法为树型结构整形(Tree Structure mismatch shaping)。其具体原理如下。 

以量化器中DAC为4bit为例，即DAC需要16(2^N)个单元，其具体结构如图3所示，共有4层开关单元，每层依次1个、2个、4个、8个开关单元，每一个开关单有一个输入和两个输出，每层的输出分别是4bit，3bit，2bit，1bit。此结构把4bit的输入信号转换成2^N个1bit输出信号，1的位置发生变化，DAC所选中的单元也发生变化，以达到对DAC的非线性误差噪声整形的目的。 

每个开关单元的构成如图4所示，其中，k表示该开关单元所在的层次，r表示该开关单元在该层次所在的位置。 

如图5所示，为2阶整形的环路滤波器，由此产生具体S_k，r电路。其它阶整形原理相同，具体噪声整形原理与本文关系较小，不再赘述。 

然而，该DEM算法虽然实现较Vector Based Mismatch Shaping容易很多，但是其原理和结构更加复杂。以Nbit量化器为例，需要DAC 2^N个单元，需要树型结构的log₂(2^N)层，共包括开关单元(2^N+1-1)个，噪声整形电路(2^N+1-1)个，占用了大量的面积，并且重复单元过多。 

发明内容

本发明实施例提供了一种DEM算法的量化器电路及实现方法，改善量化器DA的线性度，对量化器中的DA的非线性进行噪声整形，从而达到降低重复单元数目，简化结构，节省芯片占用电路面积的目的。 

本发明实施例提供了一种DEM算法的量化器电路实现方法，包括： 

比较器接收预设频率时钟的信号和倍频时钟的信号，判别AD量化器的输出值K与2^N/n的大小关系，并通知控制器，当0≤K＜2^N/n，在预设频率时钟到来时，使用DEM算法选择K个量化器中的单元；当2^N/n≤K＜2^N，在预设频率时钟到来时，量化器中的2^N/n个单元全部被选中，当倍频时钟到来时，使用DEM算法选中K-2^N/n个单元；其中，N为所述AD量化器和DA量化器中的比特数，n为预设频率时钟的工作频率f_s和倍频时钟的工作频率f_other的取整比值，且所述n为大于等于2的整数； 

控制器根据所述比较器指示，通过所述动态元素匹配部分向对应的DA量化器的反馈电容进行充放电运算。 

本发明的实施例中，在确保DEM算法可以正确的对量化器的非线性误差进行整形的基础上，有效降低了以往DEM算法中的大量重复单元的数量，降低结构复杂度，节省电路面积，降低成本。 

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实 施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。 

图1是现有技术中DEM算法基本原理图； 

图2是现有技术中噪声整形内部结构图； 

图3是现有技术中树型结构整形原理图； 

图4是现有技术中开关单元结构图； 

图5是现有技术中二阶整形S_k，r电路产生原理图； 

图6是本发明实施例中DEM算法原理图； 

图7是本发明实施例中树型结构整形原理图。 

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施方式，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。 

本发明实施例提供了一种DEM算法的量化器电路，Sigma delta AD的应用要求为高精度，低带宽的范围，多bit尤其是bit数大于4的情况，精度通常很高，带宽通常较小。以音频应用为例，输入信号带宽f_in为20k，若OSR(Over Sample Rate，过采样率)为128，则Sigma delta ADC工作频率f_s为6.144MHz，相对于绝大多数数字系统或者PLL(Phase Locked Loop，锁相环)，时钟工作频率不高，而且系统通常会用到多种时钟，如2f_s等其它f_s频率整数倍f_other的时钟。由此可知，可以用系统中已有的时钟或者其它时钟来化简DEM算法的结构。 

 若f_other＝2f_s，那么在原有基础上把量化器中的DAC的2^N个单元减小到2^N/2个单元，DEM算法中的2^N个单元同样处理，减小到2^N/2个单元。在量化器中AD的输出端增加如图6所示的比较器和控制器，其中，比较器用于判别AD的输出值K与2^N/2的大小关系，如果0≤K<2^N/2，那么在f_s时钟到来时，使用DEM算法选择K个量化器中的单元；如果2^N/2≤K<2^N，那么当f_s时钟到来时，量化器中的2^N/2个单元全部被选中，当f_other时钟到来时，使用DEM算法选中K-2N/2个单元；每次被选中的单元开关打开，对DA的反馈电容进行充放电运算即可。 

此外，如果系统中有其它频率的时钟f_other1，f_other2，f_other3等，如果这些时钟的频率大小为nf_s(n为大于2的整数)，那么可以把DAC的单元和DEM算法的单元数量降低到2^N/n，具体思路与n＝2完全相同。以n＝3为例，DEM算法的单元数量则为2^N/3个单元，比较器判别AD的输出值K与2^N/3的大小关系，控制器根据比较器判别的比较结果进行全体或部分选中DEM单元。如果n的取值比较大，比较器的非线形问题则会影响到系统的性能，因此实施中应避免太大的n值出现，另外，对n>3的情况，可以考虑使用DEM算法或其他降低非线形度的相关算法进行矫正，以免系统受到影响。 

由于DAC的单元数减少，一个Sigma delta ADC的工作周期中各个量化器DAC单元需要工作的次数增多，若其它频率的时钟为f_other，那么DAC和调制器第一级的建立时间为1/|f_other-f_s|，因此，需要重新计算调制器中的第一级运放的带宽和SR(Slew Rate，压摆率)，以确保调制器的正常工作。对于带宽和SR的计算公式如下： 

Vin为积分器输入电压，Vout为积分器输出电压，Cs为积分器的采样电容，Cf为量化器的DA的反馈电容，Cint为积分电容。 

1.带宽：积分器的时域电压建立方程为： 

$V_{\mathrm{out}}\left(\mathrm{nT}\right)=V_{\mathrm{out}}(\mathrm{nT}-T)+\frac{\mathrm{Cs}+C_f}{C_{\mathrm{int}}}{V}_{\mathrm{in}}(\mathrm{nT}-T)(1-e^{-t/\mathrm{\&tau;}})$

此处使用了分时复用DEM单元，所以建立时间T在此处的时间应根据应用进行相应的修改，若要求运放线性建立精度高于0.1％，则T应位于7τ<T/4之间(T值根据具体应用不同而不同，此处是以上文举例进行推导的结果)。 

2.SR运放建立的最大压摆率为：

$\frac{d}{\mathrm{dt}}{V}_{\mathrm{out}}\left(t\right)|_{t=0}=\frac{\mathrm{Cs}+C_f}{C_{\mathrm{int}}}\frac{V_{\mathrm{in}}}{\mathrm{\&tau;}}$

如果摆率大于该值(电压摆率就是电压摆动的速率，单位为V/S，一般用V/uS轨到轨是指电压可以达到电源电压的附近)，则系统建立就不受摆率的限制。 

本发明具体应用实施例一，在本发明实施例中，f_other＝2f_s，本发明应用于基于向量的整形方法(Vector Based Mismatch Shaping)，相对于原设计需要量化器中的DAC单元2^N个，DEM算法单元2^N个，如图1所示，目前设计只需要量化器中的DAC单元2^N/2个，DEM算法单元2^N/2个，具体实现如图6所示。 

本发明具体应用实施例二，本发明应用于树型结构整形方法(TreeStructure mismatch shaping)，当量化器为4bit的引用时，具体实现如图7所示，相对于原有的树型结构，如图3所示，本设计增加了比较器和控制器两个部分，同时把原有的树型结构的DEM数量减半。在系统时钟的控制下，DEM单元根据比较器的输出结果，选中全部或部分DEM单元，选中的单元对系统的第一级积分器进行冲放电，完成DA转换。相对于图3，整个结构得到较多简化。 

本发明实施例提供了一种DEM算法的量化器电路实现方法，包括： 

1、比较器判别AD量化器的输出值K与2^N/2的大小关系，并通知控制器。具体包括：接收预设频率时钟及倍频信号，当0≤K<2^N/2，那么在f_s时钟到来时，使用DEM算法选择K个量化器中的单元；当2^N/2≤K<2^N，那么当f_s时钟到来时，量化器中的2^N/2个单元全部被选中，当f_other时钟到来时，使用DEM算法选中K-2^N/2个单元。 

2、控制器根据所述比较器指示，通过所述动态元素匹配部分向对应的DA量化器的反馈电容进行充放电运算。具体包括：动态元素匹配部分为基于向量整形电路时，所述控制器根据所述比较器指示，选择开通对应的动态元素匹配部分，向对应的DA量化器的反馈电容进行充放电运算；动态元素匹配部分为基于树形整形电路时，所述控制器通过第一级动态元素匹配部分逐级控制下级动态元素匹配，向对应的DA量化器的反馈电容进行充放电运算。 

本发明的实施例中，在确保DEM算法可以正确的对量化器的非线性误差 进行整形的基础上，有效降低了以往DEM算法中的大量重复单元的数量，降低结构复杂度，节省电路面积，降低成本。 

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到本发明可以通过硬件实现，也可以借助软件加必要的通用硬件平台的方式来实现基于这样的理解，本发明的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是CD-ROM，U盘，移动硬盘等)中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。 

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (2)

1.一种DEM算法的量化器电路实现方法，其特征在于，包括：

比较器接收预设频率时钟的信号和倍频时钟的信号，判别AD量化器的输出值K与2^N/n的大小关系，并通知控制器，当0≤K＜2^N/n，在预设频率时钟到来时，使用DEM算法选择K个量化器中的单元；当2^N/n≤K＜2^N，在预设频率时钟到来时，量化器中的2^N/n个单元全部被选中，当倍频时钟到来时，使用DEM算法选中K-2^N/n个单元；其中，N为所述AD量化器和DA量化器中的比特数，n为预设频率时钟的工作频率f_s和倍频时钟的工作频率f_other的取整比值，且所述n为大于等于2的整数；

控制器根据所述比较器指示，通过动态元素匹配部分向对应的所述DA量化器的反馈电容进行充放电运算。

2.如权利要求1所述DEM算法的量化器电路实现方法，其特征在于，所述控制器根据所述比较器指示，通过所述动态元素匹配部分向对应的DA量化器的反馈电容进行充放电运算具体包括：

动态元素匹配部分为基于向量整形电路时，所述控制器根据所述比较器指示，选择开通对应的动态元素匹配部分，向对应的DA量化器的反馈电容进行充放电运算；

动态元素匹配部分为基于树形整形电路时，所述控制器通过第一级动态元素匹配部分逐级控制下级动态元素匹配，向对应的DA量化器的反馈电容进行充放电运算。

Images