CN103138763B - 一种动态器件匹配方法及运用该方法的电路 - Google Patents
一种动态器件匹配方法及运用该方法的电路 Download PDFInfo
- Publication number
- CN103138763B CN103138763B CN201310040966.3A CN201310040966A CN103138763B CN 103138763 B CN103138763 B CN 103138763B CN 201310040966 A CN201310040966 A CN 201310040966A CN 103138763 B CN103138763 B CN 103138763B
- Authority
- CN
- China
- Prior art keywords
- algorithm
- difference
- value
- circuit
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种新型动态器件匹配算法及运用该算法的电路,对控制器件阵列工作状态的温度计码字进行编码。算法包括以下步骤:计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的温度计码位中,随机选择n个变为1;如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,随机选取一位值为1的位和一位值为0的位,调换他们的取值。该算法能够随机化实际芯片中的各种非理想特性带来的元件间的梯度失配误差,消除了数据和梯度误差的相关性,改善由失配误差引入的非线性问题。可以保持动态元件切换的频率基本不变,减少了动态元件切换产生的毛刺,降低了引入的噪声和谐波分量,提高应用电路的线性度和动态性能。
Description
技术领域
本发明涉及一种新型动态器件匹配方法,属于半导体集成电路技术领域。
背景技术
由于芯片在实际制造和工作过程中引入的离子注入浓度、温度分布等的梯度误差,这会对需要匹配的元器件的匹配精度产生或多或少的影响,同时会使信号和器件梯度误差产生一定的相关性,从而降低电路的线性度。因此为了克服此问题,动态器件匹配算法和DWA算法已经被成功地应用于减少器件梯度误差和输入信号的相关性,借此提高线性度和减少最大输出误差。然而现有的算法,如DWA算法、随机DEM算法,却有未能完全平均误差、增加了动态器件切换频率等问题的存在。
发明内容
本发明所要解决的技术问题是提供一种新型动态器件匹配方法及运用该方法的电路,能够抵消实际芯片中各种非理想特性引入的元件梯度失配误差,消除数据和梯度误差的相关性,并同时解决了目前采用DWA算法和随机DEM算法会提高动态器件切换频率的弊端。
为解决上述技术问题,本发明提供一种新型动态器件匹配方法,对输入的数据进行编码,其特征在于,对控制器件阵列工作状态的温度计码字进行编码,包括以下步骤:
计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的温度计码位中,随机选择n个变为1;如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,随机选取一位值为1的位和一位值为0的位,调换他们的取值。
本发明的新型动态器件匹配方法,可以应用但并不限于应用在高速全温度计码DAC和温度计码二进制权重码分段式DAC的温度计位编码、delta-sigmaADC、FlashADC的比较器失配等能够运用动态器件匹配算法的电路中。
一种运用动态器件匹配方法的电路,其特征是,电路中包含一算法模块,所述算法模块中包括以下数据处理步骤:
计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的温度计码位中,随机选择n个变为1;如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,随机选取一位值为1的位和一位值为0的位,调换他们的取值。
该电路为高速全温度计码DAC、温度计码二进制权重码分段式DAC的温度计位编码电路、delta-sigmaADC或FlashADC的比较器失配电路。
本发明所达到的有益效果:
本发明采用了新型的随机增减动态元件匹配(DEM)算法,通过对控制器件阵列工作状态的温度计码字进行重新编码,进一步消除了数据和梯度误差的相关性,能够将梯度失配误差完全平均化,改善由误差引入的非线性问题。随机DEM算法保持动态器件切换频率基本不变,减少了器件切换引入的毛刺,降低了引入的噪声和谐波分量,提高电路的线性度和动态性能。
附图说明
图1是DAC整体电路;
图2是DAC版图误差分布图;
图3是加入误差的DAC输出频谱(a)仅加入误差(b)DWA算法(c)随机DEM算法(d)随机增减DEM算法;
图4(a)是不加任何算法的DAC输出频谱;
图4(b)是加入DWA算法的DAC输出频谱;
图4(c)是随机DEM算法的DAC输出频谱;
图4(d)是随机增减DEM算法的DAC输出频谱;
图5是DAC电路简图;
图6(a)是一实施例中不加任何算法的DAC电路仿真图(输入10M频率信号);
图6(c)是一实施例中加入DWA算法的DAC电路仿真图(输入10M频率信号);
图6(e)是一实施例中加入随机DEM算法的DAC电路仿真图(输入10M频率信号);
图6(g)是一实施例中加入随机增减DEM算法的DAC电路仿真图(输入10M频率信号);
图6(b)是另一实施例中不加任何算法的DAC电路仿真图(输入120M频率信号);
图6(d)是另一实施例中加入DWA算法的DAC电路仿真图(输入120M频率信号);
图6(f)是另一实施例中加入随机DEM算法的DAC电路仿真图(输入120M频率信号);
图6(h)是另一实施例中加入随机增减DEM算法的DAC电路仿真图(输入120M频率信号)。
具体实施方式
下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案,而不能以此来限制本发明的保护范围。
本发明提出的动态器件匹配算法(随机增减DEM算法),其编码过程如图4所示,以7位温度计码和输入数据035422为例,其步骤为:计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的位中,随机选择n个变为1,如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,为了避免输入信号为直流或是低频信号时算法的误差平均效果不佳,随机选取一位值为1的和一位值为0的位,调换他们的取值。
本实施例中以12比特分段式DAC为例讨论,将本发明的算法应用在温度计码编码中,检验本发明算法实际效果,并与随机DEM算法和DWA算法结果进行比较,进一步验证本发明算法的实用性。
整个电流舵DAC的电路框架结构如图1所示,仿真图所用DAC采用5+7的分段结构,高5位为温度计码,低7位为二进制权重码。12位数据通过译码器转化为31位温度计码和7位二进制码,其中31位温度计码通过DEM模块重新编码后与7位二进制码统一采样,然后将处理后的数据送入开关驱动模块。此DAC仅为测试算法性能而选用的一种典型DAC,不能以此来限制本发明的保护范围。
下面对DAC版图误差进行分析,并对现有解决算法进行比较:
集成电路生产中,MOS管会存在随机和梯度误差,特别是由于电流源管的版图面积较大,梯度误差的影响就更为严重。这在DAC电流源电路中体现为每路电流存在多阶的电流误差。我们暂且用50%的一次误差和50%的二次误差来近似模拟这种误差情况,即在整个电流源版图面积内产生一种如图2所示的误差分布。需要说明的是图3为用matlab工具对5+7分段的理想DAC的仿真结果,由于理想DAC仿真的谐波不是很明显,所以DAC加入了图2所示误差10倍的梯度误差,而在图6实际电路仿真中加入的是图2所示的梯度误差。
普通的DAC,每位数据对应着固定的一路电流,等同于对应着固定的电流误差。这导致了输出误差总是与输入的信号有一种固定的相关性。这种相关性会在输出频谱上产生谐波分量,从而恶化DAC的线性度。通过在理想的DAC上加入图2的梯度误差,仿真频谱如3(a)所示。
解决此问题的一种方法是添加DEM算法,以此来避免温度计码单纯从低位到高位的排序方式,从而削弱数据和电流误差之间的相关性。
现阶段一种比较流行的算法是DWA算法。此算法原理简单,通过开关轮转使用的方式,使得在一段时间内每路电流的使用次数相等。这样就能在较短的时间能将误差平均化。但是它是有序地选择数据位而不是随机地选择,这种缺陷使得数据和误差的相关性仍然存在。该算法效果如图3(b)所示。
另一种比较常用的算法是随机DEM算法。这种算法在温度计码和最终的编码间产生随机的一一映射,使得每位数据对应随机的一位电流,消除了数据和误差的相关性。这在频域范围内,就是将与误差相关谐波能量平均分布到了整个DAC频率范围,从而减少了谐波分量,算法效果如图3(c)所示。
相较于DWA算法和随机DEM算法,本发明提出了一种更具优势的随机增减DEM算法。这种算法保证了数据与电流之间的随机对应,消除了数据和电流误差之间的相关性,并且加入算法后开关的活动频率相较于普通未加DEM算法的DAC并没有明显变化。虽然这种算法会使得误差平均化所用的周期变长,但对于刷新率较高的DAC而言,还是可以很快将误差平均化,减小DAC的谐波分量。其算法效果如图3(d)所示。
从图3(c)-图3(d)比较中,能够发现,随机DEM和随机增减DEM算法都是基于动态随机选择数据的原理,能将误差完全平均化,将谐波能量打散分布到整个频率范围,在理想DAC仿真中都具有基本相同的优良性能。而DWA算法只是减少了数据和误差的相关性,在仿真图中谐波能量依然存在,算法效果不佳。同时还可以从算法原理上发现,DWA和随机DEM算法都产生了一种现象——增加了开关的活动频率。
在实际电路中,开关的非理想特性也是制约DAC动态性能的主要因素之一。当开关在跳转时,时钟和数据通过开关的寄生电容产生的馈通、沟道电荷的注入与释放、开关的状态转换过程对源极电压的影响、输出端波形通过开关寄生电容对开关其他端的电压影响、各路开关跳转的不同步等原因都会造成毛刺的产生。这些毛刺中包含的大量噪声和谐波能量,会严重影响整个DAC的性能。
而DWA算法和随机DEM算法,均会很大程度上提高开关的跳转频率,这无疑引入了更多的毛刺能量,造成噪声和谐波能量的升高,恶化DAC的动态性能。有时加入以上两个算法反而得不偿失,得到更差的DAC性能。相反,在保持随机性的同时,随机增减DEM算法的开关跳转频率相比未加DEM算法的DAC,并没有明显变化,这一优良特性带来的动态性能的提升可以在后面实际电路的仿真中体现。
本发明提出的随机增减DEM算法应用在图5所示的DAC电路中。DAC通过带隙基准电压接片外电阻产生基准电流。采用PMOS管共源共栅电流镜产生镜像电流,根据5+7的分段方式,将电流阵列分为31路尺寸相同的温度计共源共栅电流源管和7路宽度依次除2的二进制共源共栅电流源管。选择差分开关结构提高DAC的线性度,选取最小长度的PMOS开关管,减小开关寄生电容和沟道电荷影响。从片外输入正弦信号,通过低相位噪声的时钟接收电路放大成方波信号后送入DAC内部。数据通过译码器先编码为温度计和二进制的混合码,然后通过DEM模块重新编码并采样后送入DAC内部。时钟和数据在DAC内部通过开关驱动电路生成低交叉点的开关控制信号,以减少开关跳转时开关源端的抖动幅度。此DAC仅为测试算法性能而选用的一种典型DAC,不能以此来限制本发明的保护范围。
下面对本发明提出的随机增减DEM算法与采用现有几种算法在图5所示的同一DAC中进行仿真比较分析:
在电流源管加入图2所示梯度误差,刷新率1GHz,满幅电流20mA,负载电阻对地25Ω的条件下,对不加任何算法、加入DWA算法、加入随机DEM算法和加入随机增减DEM算法的四种电路进行仿真比较。分别输入10M和120M频率信号,对输出波形作FFT后,频谱如图6(a)-图6(h)所示。
仿真结果正好符合之前的预期。在电流源管存在梯度失配误差时,DWA算法数据和误差间还存在相关性,在频谱上依然存在一些误差相关的谐波分量,虽然SFDR有所提高,但是效果不佳。见图6(a)、图6(b)、图6(c)和图6(d),基于随机的DEM算法能将误差平均化,在频谱中表现为谐波能量的下降,并打散分布到整个频率范围。见图6(a)、图6(b)、图6(e)和图6(f),比较随机DEM算法和随机增减DEM算法,随机增减DEM算法具有更低的谐波分量,这也证实了随机增减DEM算法减少开关活动频率的优势有对DAC线性度提升的作用。而且信号频率越低,采用随机增减DEM算法的DAC的开关活动频率也越低,这相比采用随机DEM算法的DAC,体现的优势也越大。这可以从随机增减DEM比随机DEM在10M时的提升高于12dB到在120M时提升5dB的效果变化中体现。见图6(c)、图6(d)、图6(g)和图6(h),图6(e)中谐波分量低于噪底,SFDR<-92dB)当信号频率很高时,由于二进制码的跳转频率已经很高,即使应用随机增减DEM算法,开关的跳动依然会很频繁,所以算法的优势也就不复存在,随机DEM和随机增减DEM会有相近的算法效果。
在电流源管加入图2所示的梯度失配误差后,应用随机增减DEM算法的DAC依然具有非常良好的线性度和动态特性。经过与常用DEM算法进行仿真比较,结果显示在输入数据频率为10MHz和120MHz时,动态无杂散范围(SFDR)有12dB和5dB的提升,验证了本算法的优势对DAC的性能提升,使DAC具有良好的线性度和动态性能。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (3)
1.一种动态器件匹配方法,其特征在于,对温度计码字进行编码,其中的温度计码字用于对器件阵列的工作状态进行控制,包括以下步骤:
计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的温度计码位中,随机选择n个变为1;如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,随机选取一位值为1的位和一位值为0的位,调换他们的取值。
2.基于权利要求1所述的动态器件匹配方法的电路,其特征是,电路中包含一算法模块,所述算法模块中包括以下数据处理步骤:
计算本周期数据与上周期数据的差值n,如果差值n为正,就从值为0的温度计码位中,随机选择n个变为1;如果差值n为负,就从值为1的位中随机选择n个变为0;如果差值为0,随机选取一位值为1的位和一位值为0的位,调换他们的取值。
3.根据权利要求2所述的电路,其特征是,该电路为高速全温度计码DAC、温度计码二进制权重码分段式DAC的温度计位编码电路、delta-sigmaADC或FlashADC的比较器失配电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310040966.3A CN103138763B (zh) | 2013-02-01 | 2013-02-01 | 一种动态器件匹配方法及运用该方法的电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310040966.3A CN103138763B (zh) | 2013-02-01 | 2013-02-01 | 一种动态器件匹配方法及运用该方法的电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103138763A CN103138763A (zh) | 2013-06-05 |
CN103138763B true CN103138763B (zh) | 2016-03-09 |
Family
ID=48498151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310040966.3A Active CN103138763B (zh) | 2013-02-01 | 2013-02-01 | 一种动态器件匹配方法及运用该方法的电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103138763B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104852733B (zh) * | 2015-05-15 | 2018-04-20 | 清华大学 | 动态元件匹配编码器 |
CN108183711A (zh) * | 2018-01-24 | 2018-06-19 | 厦门理工学院 | 一种动态随机均衡的电流源单元选择方法 |
CN112653461A (zh) * | 2019-10-10 | 2021-04-13 | 意法半导体国际有限公司 | 一阶无存储器动态元件匹配技术 |
CN113126689B (zh) * | 2019-12-31 | 2022-10-14 | 圣邦微电子(北京)股份有限公司 | 直流修调模块及采用直流修调的带隙基准电路 |
CN112422131B (zh) * | 2020-11-26 | 2024-03-01 | 聚辰半导体股份有限公司 | 提高信号动态输入范围的数模转换器的动态误差消除方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350622A (zh) * | 2008-09-10 | 2009-01-21 | 华为技术有限公司 | 一种dem算法的量化器电路及实现方法 |
EP2339754A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | A converter |
CN102324939A (zh) * | 2011-06-30 | 2012-01-18 | 北京大学 | 用于电流舵dac的dem编码方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7675448B1 (en) * | 2008-09-01 | 2010-03-09 | Mediatek Inc. | Continuous-time sigma-delta modulator using dynamic element matching having low latency and dynamic element matching method thereof |
-
2013
- 2013-02-01 CN CN201310040966.3A patent/CN103138763B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101350622A (zh) * | 2008-09-10 | 2009-01-21 | 华为技术有限公司 | 一种dem算法的量化器电路及实现方法 |
EP2339754A1 (en) * | 2009-12-23 | 2011-06-29 | Nxp B.V. | A converter |
CN102324939A (zh) * | 2011-06-30 | 2012-01-18 | 北京大学 | 用于电流舵dac的dem编码方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103138763A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103138763B (zh) | 一种动态器件匹配方法及运用该方法的电路 | |
Fang et al. | Irregular-mapped protograph LDPC-coded modulation: A bandwidth-efficient solution for 6G-enabled mobile networks | |
CN106230489B (zh) | 适用于任意高阶调制的极化码编码调制方法 | |
KR101837515B1 (ko) | 개략적 시그널링 코드들을 이용한 잡음 탄력적, 핀-효율적 및 저전력 통신을 위한 방법들 및 시스템들 | |
US10411808B2 (en) | Probabilistically shaped multi-level pulse modulation with gray code mapping | |
CA3133553C (en) | Receiving apparatus using low-density parity check code and bit deinterleaving and receiving method thereof | |
Goli et al. | Universal bounds on the scaling behavior of polar codes | |
CN104022667A (zh) | 三电平逆变器shepwm调制方法 | |
CN102857324A (zh) | 基于查找表的深空通信中ldpc串行编码器和编码方法 | |
KR20200015779A (ko) | 폴라 코딩 방법 및 장치 | |
CN102820892B (zh) | 一种用于并行bch编码的电路、编码器及方法 | |
CN102386925B (zh) | 基于数字前台校正的快闪型模数转换器及模数转换方法 | |
CN104360976B (zh) | 一种ddr接口的数据编解码方法 | |
CN105634492A (zh) | 一种流水线型模数转换器 | |
CN102394653B (zh) | 数模转换器及数模转换方法 | |
CN104378122A (zh) | 一种可变长度Turbo码的编译方法 | |
CN104242956B (zh) | 基于随机计算的高性能低复杂度ldpc译码器 | |
CN102868495A (zh) | 基于查找表的近地通信中ldpc串行编码器和编码方法 | |
CN103368695A (zh) | 一种基于误比特率分布的能量分配方法 | |
CN101854179B (zh) | 一种应用于ldpc译码的5比特量化方法 | |
CN104199635B (zh) | 集成crc校验电路的伪随机数发生器 | |
CN102932002A (zh) | 截短型高速tpc译码器的fpga设计方法 | |
Lu et al. | Low-complexity decoding for RaptorQ codes using a recursive matrix inversion formula | |
Pfeifer et al. | Iterative error correction with double/triple error detection | |
CN103095310B (zh) | 一种适用于无线信道的lt码的译码电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A dynamic device matching method and a circuit using the method Effective date of registration: 20220120 Granted publication date: 20160309 Pledgee: China Construction Bank Kunshan Branch Pledgor: Suzhou Yunxin Microelectronics Technology Co.,Ltd. Registration number: Y2022320010032 |
|
PE01 | Entry into force of the registration of the contract for pledge of patent right |