CN102404007A - 模数转换器 - Google Patents
模数转换器 Download PDFInfo
- Publication number
- CN102404007A CN102404007A CN201110235645XA CN201110235645A CN102404007A CN 102404007 A CN102404007 A CN 102404007A CN 201110235645X A CN201110235645X A CN 201110235645XA CN 201110235645 A CN201110235645 A CN 201110235645A CN 102404007 A CN102404007 A CN 102404007A
- Authority
- CN
- China
- Prior art keywords
- signal
- analog
- sample
- integral unit
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 93
- 238000005070 sampling Methods 0.000 claims description 38
- 238000004146 energy storage Methods 0.000 claims description 19
- 230000010354 integration Effects 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 238000003491 array Methods 0.000 claims description 12
- 230000014509 gene expression Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 238000012423 maintenance Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000008676 import Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108010022579 ATP dependent 26S protease Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
Images
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
本发明公开了一种模数转换器,其包括:接收模拟信号的输入通道、第一采样-积分单元和第二采样-积分单元。第一采样-积分单元接收模拟信号并对模拟信号进行采样,还对第一反馈信号和模拟信号的采样信号的叠加部分进行积分,以生成第一输出信号。第二采样-积分单元接收第一输出信号,并对第一输出信号进行采样,还对第二反馈信号和第一输出信号的采样信号的叠加部分进行积分,以生成第二输出信号。模数转换器还包括反馈电路以根据第二输出信号生成数字信号,并分别给第一采样-积分单元和第二采样-积分单元提供表征数字信号的第一反馈信号和第二反馈信号。本发明的模数转换器具有更高的信噪比和更高的模数转换精度。
Description
技术领域
本发明涉及数据采集应用领域,尤其涉及一种模数转换器。
背景技术
在数据采集应用领域,有时在给定的时间范围内,多个模拟信号同时或并行被采集并被转换为数字信号。
在一种传统的结构中,采样/保持模块被应用在每个输入通道中。所有来自输入通道中的模拟信号同时被采样,然后进入保持状态。在保持的时间周期内,模数转换器(ADC)被用来按顺序将被采样的模拟值转换为数字信号,直到来自所有的输入通道中的采样信号被转换为数字信号。这种结构存在一些缺点。例如,多个通道需要多个采样/保持模块,并且采样/保持模块对高频噪音很敏感而没有低通滤波能力。
在另一种传统结构中,每个输入通道采用一个单独的模数转换器。因此,对于多输入通道的数据采集系统,就需要多个模数转换器。平均型的模数转换器被应用在这种结构中以实现多个输入通道的同步。但是,使用多个模数转换器会增加数据采集系统的能量消耗、芯片面积以及成本,并且,不同的模数转换器将会在多个输入通道之间产生不匹配。
发明内容
本发明要解决的技术问题在于提供一种模数转换器,其具有更高的信噪比和模数转换精度。
本发明提供了一种用于将模拟信号转换为数字信号的模数转换器,该模数转换器包括接收模拟信号的输入通道、从输入通道接收模拟信号的第一采样-积分单元,和第二采样-积分单元。第一采样-积分单元对模拟信号进行采样,并对第一反馈信号和模拟信号的第一采样信号的叠加部分进行积分,生成第一输出信号。第二采样-积分单元接收第一输出信号,对第一输出信号进行采样,并对第二反馈信号和第一输出信号的采样信号的叠加部分进行积分,生成第二输出信号。第一采样-积分单元和第二采样-积分单元包括第一能量存储单元和控制第一能量存储单元的第一开关阵列。
与现有技术相比,本发明的模数转换器包括第一采样-积分单元和第二采样-积分单元,因此,模数转换器具有更高的阶次,从而提高了模数转换器的信噪比和模数转换精度。
附图说明
图1所示为本发明的一个实施例的多通道模数转换器的结构示意图;
图2A所示为本发明的一个实施例的多通道模数转换器中的信号的时序图;
图2B所示为本发明的一个实施例的多通道模数转换器中的信号的时序图;
图3所示为本发明的一个实施例的多通道模数转换器的工作流程图;
图4所示为本发明的一个实施例的电子系统的结构示意图;
图5所示为本发明的另一个实施例的多通道模数转换器的结构示意图;
图6所示为本发明的一个实施例的不同阶次的模数转换器的过采样率与信噪比的曲线图;
图7所示为本发明的另一个实施例的多通道模数转换器的结构示意图;
图8所示为本发明的另一个实施例的多通道模数转换器的工作流程图。
具体实施方式
以下将对本发明的实施例结合相应的附图给出详细的参考。尽管本发明通过这些实施方式进行阐述和说明,但需要注意的是本发明并不仅仅只局限于这些实施方式。相反,本发明涵盖所附权利要求所定义的发明精神和发明范围内的所有替代物、变体和等同物。另外,为了更好的说明本发明,在下文的具体实施方式中给出了众多的具体细节。本领域技术人员将理解,没有这些具体细节,本发明同样可以实施。在另外一些实例中,对于大家熟知的方法、手续、元件和电路未作详细描述,以便于凸显本发明的主旨。
多通道模数转换器(ADC)能够将来自多个输入通道的多个模拟信号转换为多个数字输出信号。例如,在交错模式下,多个模拟输入电压被转换为多个数字输出电压。多通道模数转换器可以被应用在各种模拟到数字转换的数据处理应用中,例如视频系统、音频系统和信号传感器等。
图1所示为本发明的一个实施例的多通道模数转换器100的结构示意图。在一个实施中,多通道模数转换器100可以是一阶Δ-∑模数转换器。
在一个实施例中,多通道模数转换器100具有多个输入通道,例如,4个输入通道,包括通道1、通道2、通道3和通道4,以将模拟信号,例如模拟电压信号V1,V2,V3和V4,在交错模式下分别转换为数字信号。每个输入通道与一个开关相连,例如开关S1A与通道1相连,开关S2A与通道2相连,开关S3A与通道3相连,开关S4A与通道4相连。在一个实施例中,开关S1A,S2A,S3A和S4A被系统时钟信号SCLK所控制。在一个实施例中,在系统时钟信号的一个时钟周期内,一个相应的输入通道被选择。在一个实施例中,在一个时钟周期内,与选择的输入通道相连的开关被闭合,其它开关被断开。
多通道模数转换器100包括一个调制器110,以将模拟信号,例如模拟电压信号V1,V2,V3或者V4转换为数字信号。调制器110从所选择的输入通道中接收模拟信号,并提供相应的数字信号给与输入通道相对应的滤波器,例如数字滤波器F1、数字滤波器F2、数字滤波器F3或数字滤波器F4。模拟信号可以是各种类型的信号,例如电流或者电压信号。
在调制器110中,模拟信号被输入到采样-积分单元130。在采样-积分单元130中,采样电路在预设的采样频率下对所接收的模拟信号进行采样,例如采样频率等于FsxOSR,其中Fs是奈奎斯特频率,OSR是对奈奎斯特频率的过采样率。例如,当FS为16赫兹,OSR为4096,采样频率是65536赫兹。模拟信号可以在采样频率下被调制器110转换为数字信号。在一个实施例中,数字信号可以是由采样频率,例如FsxOSR,确定的速率产生的包括逻辑1和逻辑0的连续的1位数据流。
在一个实施例中,采样电路包括一个能量存储单元,例如采样电容120。能量存储单元与被选择的输入通道相连以从被选择的输入通道储存电荷。采样电路还包括用于控制能量存储单元的开关阵列。开关阵列包括开关122、开关124、开关126和开关128。开关122和开关124被信号PH2控制。开关126和开关128被信号PH1控制。在一个实施例中,信号PH1和信号PH2是不叠加的时钟信号。例如,当信号PH2是高电平,信号PH1是低电平,开关122和开关124闭合,开关126和开关128被断开。当信号PH1是高电平,信号PH2是低电平,开关122和开关124被断开,开关126和开关128被闭合。
采样-积分单元130还包括与采样电路相连的积分电路,以接收输入模拟信号的采样信号和反馈信号111,并对反馈信号111和输入模拟信号的采样信号的叠加部分进行积分。积分电路根据叠加部分的积分结果生成一个输出信号170。在图1所示的实施例中,积分电路包括一组积分电容,例如积分电容Ci1、积分电容Ci2、积分电容Ci3和积分电容Ci4,以及误差放大器102。
积分电容Ci1、积分电容Ci2、积分电容Ci3和积分电容Ci4并联连接。积分电容Ci1、积分电容Ci2、积分电容Ci3和积分电容Ci4能分别从对应的输入通道中积累电荷。积分电容Ci1、积分电容Ci2、积分电容Ci3和积分电容Ci4分别与一个对应的开关串联,例如积分电容Ci1与开关S1B相连,积分电容Ci2与开关S2B相连,积分电容Ci3与开关S3B相连,积分电容Ci4与开关S4B相连。
在一个实施例中,调制器110可以在转换周期中相继对每个输入通道完成模数转换。在一个实施例中,在转换周期的开始,积分电容被随机分配给输入通道。例如,积分电容Ci1可以存储来自通道2的电荷,积分电容Ci2可以存储来自通道3的电荷,积分电容Ci3可以存储来自通道4的电荷,积分电容Ci4可以存储来自通道1的电荷,等等。这种输入通道和积分电容的灵活配置可以减少由于积分电容的不匹配导致的不同通道之间的不匹配。在一个实施例中,采样-积分单元130的输出信号170代表相应的积分电容在前一个转换周期内所存储的电荷,和反馈信号111与输入模拟信号的采样信号的叠加部分进行积分的结果。
误差放大器102通过反相输入端接收输入信号,通过正向输入端接收第一参考信号,并生成误差信号。例如,输入信号是输入模拟信号的采样信号与反馈信号111的叠加部分。在一个实施例中,正向输入端接地,这样第一参考信号的电压值基本等于零。
调制器110还包括反馈电路,用于根据采样-积分单元130的输出信号170生成一个数字信号,并生成表示该数字信号的反馈信号111给积分电路。在图1所示的实施例中,反馈电路包括比较器104、多路复用器108和数模转换器(DAC)106。也就是说,积分电路、比较器104、多路复用器108和数模转换器106一起组成了一个反馈环。反馈环包括由积分电路、比较器104和多路复用器108组成的前馈路径和数模转换器106组成的反馈路径。
比较器104连接至采样-积分单元130,以将采样-积分单元130的输出信号170与第二参考信号进行比较,并根据比较结果生成一个比较器输出信号。比较器104由信号PH2控制,并且在信号PH2是高电平的时候工作。在一个实施例中,比较器104的正向输入端被接地。因此,第二参考信号的电压值基本等于零。比较器104根据比较结果生成1位数字信号,例如逻辑1或者逻辑0。比较器输出信号,例如1位数字信号,被输送到多路复用器108。
在一个实施例中,多路复用器108可以是由系统时钟信号SCLK控制的桶式移位寄存器。多路复用器108将来自比较器104的数字信号,例如1位数字信号,传送到相应的输出通道,例如与根据系统时钟信号SCLK选择的输入通道相对应的数字滤波器。输出通道可以包括数字滤波器F1,F2,F3和F4,例如,将数字信号,如来自比较器104的1位数字信号,抽取成多位数字输出信号的抽取滤波器。因此,可以从数字滤波器例如F1,F2,F3和F4中分别得到与多个输入通道相对应的多个数字输出信号。
另外,多路复用器108可以锁住来自比较器104的对应每个输入通道的1位数字信号。因此,在当前转换周期中,在前一个转换周期中产生的对应每个输入通道的1位数字信号被锁定在多路复用器108中,直到新的1位数字信号生成。当在当前转换周期中,根据系统时钟信号SCLK选择了一个输入通道,多路复用器108可以将在前一个转换周期中生成的对应该被选择的输入通道的1位数字信号传送给数模转换器106。在一个实施例中,在第一转换周期中,多路复用器108可以将1位数字信号,例如逻辑0,传送给数模转换器106。
在一个实施例中,数模转换器106可以是1位数模转换器。数模转换器106可以接收来自多路复用器108的1位数字信号,并根据参考电压VREF将1位数字信号转换为模拟信号,例如电压信号。数模转换器106生成的模拟信号可以作为传送给积分电路的反馈信号111。在一个实施例中,数模转换器106可以在1位数字信号为逻辑1的时候,将反馈信号111设置为-VREF,在1位数字信号为逻辑0的时候,将反馈信号111设置为VREF。数模转换器106由信号PH1和信号PH2控制。因此,反馈信号111的值可以根据来自多路复用器108的1位数字信号来设置。
更进一步,在当前转换周期中,当通道1在系统时钟信号SCLK的一个时钟周期被选择时,调制器110可以从通道1中接收模拟信号,例如模拟电压信号V1,和来自数模转换器106的反馈信号111,并生成1位数字信号。在一个实施例中,来自数模转换器106的反馈信号111根据通道1在前一个转换周期生成的1位数字信号和参考电压VREF而生成。比较器104提供1位数字信号给多路复用器108。因此,多路复用器108中与通道1相关的先前的1位数字信号被当前转换周期中产生的新的1位数字信号所代替。多路复用器108将当前转换周期中生成的1位数字信号输出给相应的数字滤波器F1。下一个输入通道,例如通道2,可以在系统时钟信号SCLK的下一个时钟周期被选择,相应的1位数字信号被对应的滤波器所接收。例如,通道1、通道2、通道3和通道4相继被选择,通道1、通道2、通道3和通道4的相应的1位数字信号相继被数字滤波器F1、数字滤波器F2、数字滤波器F3和数字滤波器F4所接收。数字滤波器,例如数字滤波器F1、数字滤波器F2、数字滤波器F3和数字滤波器F4可以将相应输入通道中多个转换周期的1位数字信号进行累加,并生成多位数字输出信号。
尽管图1所示为多通道模数转换器100,但本发明并不局限于此。例如,调制器110也可以用于单通道模数转换器。
多通道模数转换器100的工作将参考图2A所示的时序图进行举例描述。图2A显示了在一个实施例中,多通道模数转换器100工作过程中的系统时钟信号SCLK的波形,开关S1A、开关S2A、开关S3A、开关S4A、开关S1B、开关S2B、开关S3B和开关S4B的状态,以及信号PH2和信号PH1的波形。图2A只是起说明作用,本发明将不限于图2A所示的时序。在图2A所示的实施例中,当控制开关的相应信号处于高电平时,开关闭合,当控制开关的相应信号处于低电平时,开关断开。
在图2A所示的实施例中,系统时钟信号SCLK的时钟周期被分成两个阶段,这两个阶段包括系统时钟信号SCLK是低电平的S1阶段和系统时钟信号SCLK是高电平的S2阶段。例如,每个时钟周期,比如T1、T2、T3、T4和T5等等,包括S1阶段和S2阶段。在每个时钟周期的S1阶段,信号PH1被设置为高电平,信号PH2被设置为低电平。类似的,在每个时钟周期的S2阶段,信号PH1被设置为低电平,信号PH2被设置为高电平。在一个实施例中,因为信号PH1和信号PH2是不叠加的时钟信号,因此,信号PH1和信号PH2的脉宽比系统时钟信号SCLK的脉宽小以避免叠加。
在一个实施例中,在时钟周期T1,当多通道模数转换器100被通电后,通道1首先被选择。与通道1相关的开关S1A和开关S1B被闭合。与其它输入通道,例如通道2、通道3和通道4相关的开关被断开。在一个实施例中,开关S1B被延时半个时钟周期后闭合,例如,开关S1A在时钟周期T1闭合,开关S1B在时钟周期T1的S2阶段和时钟周期T2的S1阶段闭合。开关122和开关124根据信号PH2的高电平在时钟周期T1的S2阶段闭合。同时,开关126和开关128根据信号PH1的低电平在时钟周期T1的S2阶段断开。因此,来自通道1的模拟信号,例如模拟电压信号V1,通过闭合的开关S1A、开关124和开关122,被传送到采样电容120,并且被采样。与模拟电压信号V1所对应的来自通道1的电荷被储存在采样电容120中。
在时钟周期T2的S1阶段,开关122和开关124根据信号PH2的低电平被断开,并且开关126和开关128根据信号PH1的高电平被闭合。因此,存储在采样电容120中的电荷通过闭合的开关126、开关128和开关S1B被传送到积分电容Ci1。
另外,数模转换器106根据前一个转换周期中通道1中的1位数字信号生成反馈信号111到积分电路。在时钟周期T2的S2阶段,当信号PH2是高电平,比较器104将采样-积分单元130的输出信号170与第二参考信号进行比较,生成通道1的1位数字信号,并将其锁定在多路复用器108中。数字滤波器F1接收通道1的1位数字信号。
在时钟周期T2,通道2被选择。通道2的操作次序与通道1的操作次序类似。在时钟周期T2的S2阶段,信号PH2是高电平,开关S2A、开关122和开关124闭合,开关126和开关128断开。来自通道2的输入模拟信号,例如模拟电压信号V2,被传送到采样电容120并被采样。在时钟周期T3的S1阶段,信号PH1是高电平,开关122和开关124断开,开关126和开关128闭合。由于在时钟周期T2的S1阶段以后,开关S1B被断开,在时钟周期T2的S2阶段和时钟周期T3的S1阶段,开关S2B被闭合,因此,在时钟周期T3的S1阶段,存储在采样电容120中的电荷被传输到积分电容Ci2。然后,比较器104在时钟周期T3的S2阶段工作,并给多路复用器108生成通道2的1位数字信号。数字滤波器F2接收通道2的1位数字信号。
类似的,在时钟周期T3选择通道3,并在时钟周期T4的S2阶段生成1位数字信号。在时钟周期T4选择通道4,并在时钟周期T5的S2阶段生成1位数字信号。如果有更多的输入通道可用,那么可以在相继的时钟周期里相继选择这些输入通道。于是,来自这些输入通道的模拟信号可以相继地和循环地被转换为数字信号。例如,如果有4个输入通道,那么就会使用至少4个时钟周期,例如时钟周期T1、时钟周期T2、时钟周期T3和时钟周期T4,以完成每个输入通道的一个转换周期。数字滤波器,例如数字滤波器F1、数字滤波器F2、数字滤波器F3或数字滤波器F4可以在每个转换周期接收与输入通道,例如通道1、通道2、通道3或通道4相关的1位数字信号。然后下一个转换周期从时钟周期T5开始。类似地,每个输入通道相继被选择,每个模拟信号相继被采样。因此,每个数字滤波器积累相关输入通道在多个转换周期中的多个1位数字信号,并抽取多个1位数字信号,从而以预设的速度,例如FS,生成多位数字输出信号。
在一个实施例中,假设过采样率为OSR,则一个转换周期所需要的时间为NxOSR个时钟周期,其中N表示通道的总数。有利的是,在一个实施例中,在一个转换周期,来自多个输入通道的模拟信号被采样并被相继转换为1位数字信号。于是,多个输入通道的多位数字输出信号可以以同步的方式在多个转换周期内获得。因此,多通道模数转换器100可以提升效率并减小能量消耗。
图2B为本发明的实施例的多通道模数转换器100中的信号的时序图。例如,波形202表示来自相应输入通道的输入模拟信号。波形204表示来自数模转换器106的反馈信号111和从采样电容120获得的输入模拟信号的采样信号的叠加。波形206表示积分电路的输出信号170。波形208表示比较器104的输出信号。波形210表示从相应的数字滤波器获得的表征输入模拟信号的输出信号,例如多位数字信号。波形212表征输入模拟信号的采样率。
另外,为了加快转换速度,可以通过增加其它的开关阵列,例如类似于开关122、开关124、开关126和开关128,和采样电容,例如类似于采样电容120,并采用互补的控制时钟信号PH1和PH2,来实现双重采样技术。采用这种拓扑结构,模数转换器的转换速度可以加倍,而不会增加静态功耗。其它的采样技术,例如三重采样技术,也可以被采用以实现模数转换器100更高的转换速度。
图3所示为本发明一个实施例的模数转换器,例如多通道模数转换器100,工作的流程图。图3将结合图1进行描述。多通道模数转换器100在系统时钟信号SCLK的一个时钟周期内选择一个输入通道来接收模拟信号,该输入通道例如是通道1、通道2、通道3或者通道4。在步骤302,采样-积分单元130接收模拟信号。在步骤310,采样-积分单元130中的采样电路在开关阵列的控制下在同样的时钟周期里对模拟信号进行采样。在步骤320,输入模拟信号的采样信号在相关开关,例如开关S1B、开关S2B、开关S3B或开关S4B的控制下,被传送到一个积分电容,例如电容Ci1、电容Ci2、电容Ci3或者电容Ci4。采样-积分单元130中的积分电路对输入模拟信号的采样信号和反馈信号111的叠加部分进行积分。积分电容可以在一个转换周期的开始被随机地分配给输入通道。在步骤330,积分电路根据叠加部分的积分结果生成输出信号170。
在步骤340,比较器,例如比较器104,根据输出信号170生成一个1位数字信号。具体而言,比较器104将输出信号170与一个参考信号进行比较以生成一个1位数字信号,并将该1位数字信号传送给多路复用器,例如多路复用器108。在步骤350,多路复用器108将该1位数字信号输出给数模转换器106和相应的数字滤波器,例如数字滤波器F1,数字滤波器F2,数字滤波器F3,或者数字滤波器F4,同时也生成表征该1位数字信号的反馈信号111。在步骤360,相应的数字滤波器可以根据1位数字信号生成多位数字输出信号。更具体地说,相应的数字滤波器将相应输入通道在多个转换周期中的多个1位数字信号进行累积,然后生成多位数字输出信号。
图4所示为本发明的一个实施例的电子系统400的结构示意图。在一个实施例中,电子系统400采用上述的多通道模数转换器100。多通道模数转换器100有多个输入通道,例如通道1、通道2、通道3、……通道N,以从多个装置,例如装置402、装置404、装置406、……装置408接收模拟信号,并将模拟信号分别转换为数字输出信号,例如输出1、输出2、输出3、……输出N。数字输出信号可以被各种接收器接收,例如接收器422、接收器424、接收器426、……接收器428。多个装置可以是各种类型的生成模拟信号的装置。例如,多通道模数转换器100可以用来将表征电池电压的模拟电压监测信号转换为数字信号。电池管理系统接收数字信号并控制电池。
因此,在一个实施例中,用来将模拟信号转换为数字信号的模数转换器,例如多通道模数转换器100,包括:多输入通道,例如通道1、通道2、通道3、通道4等,采样-积分单元130以及与采样-积分单元130连接的反馈电路。当相应开关闭合时,多个输入通道的其中一个被选择。采样-积分单元130包括对所选择的输入通道的模拟信号进行采样的采样电路。采样电路包括用于存储来自所选择的输入通道的电荷的能量存储单元120和用于控制能量存储单元120的开关阵列。采样-积分单元130还包括与采样电路相连的积分电路,以接收输入模拟信号的采样信号和反馈电路的反馈信号111,并对输入模拟信号的采样信号和反馈信号的叠加部分进行积分。积分电路包括多个并联连接的电容,例如积分电容,和一个误差放大器。积分电容分别与多个开关连接。当相应开关闭合时,其中一个积分电容储存来自能量存储单元120的电荷。
反馈电路包括与采样-积分单元130的积分电路连接的比较器104、与比较器104连接的多路复用器108和连接在多路复用器108与采样-积分单元130之间的数模转换器106。比较器104将采样-积分单元130的输出信号170与参考信号进行比较,并根据比较结果生成比较器输出信号。多路复用器108根据比较器输出信号提供数字信号。数模转换器106根据数字信号产生反馈信号111。多通道模数转换器100可以进一步包括输出通道以提供多位数字输出信号。
有利的是,多通道模数转换器100可以在交错模式下执行模拟信号到数字信号的转换。在一个实施例中,不需要多个采样/保持模块或者多个模数转换器来将多个输入通道的模拟信号进行转换。因此,可以减小电路的成本并提高电路的效率。另外,可以减少或者避免多个模数转换器之间的不匹配。
图5所示为本发明的另一个实施例的多通道模数转换器500的结构示意图。多通道模数转换器500可以是多阶∑-Δ模数转换器,例如2阶∑-Δ模数转换器。与图1标号相同的元件具有类似功能。图5将结合图1进行描述。
如图5所示,调制器510将来自相应输入通道,例如包括通道1、通道2、通道3和通道4的4个输入通道,的模拟信号,例如模拟电压信号V1、模拟电压信号V2、模拟电压信号V3或者模拟电压信号V4,转换为相应的数字信号。调制器510可以是多阶∑-Δ调制器,例如2阶∑-Δ调制器。调制器510包括多个串联连接的采样-积分单元,例如串联连接的采样-积分单元530和采样-积分单元550。采样-积分单元530和采样-积分单元550与图1中的采样-积分单元130的功能类似。采样-积分单元530从所选择的输入通道,例如通道1,和相关的开关,例如开关S1A,接收模拟信号。在采样-积分单元530中,第一采样电路在预设的采样频率下对所接收的模拟信号进行采样。在一个实施例中,第一采样电路包括能量存储单元,例如采样电容520,以储存来自所选择的输入通道的电荷。第一采样电路还包括包含有开关522、开关524、开关526和开关528的开关阵列,以控制能量存储单元520。类似的,开关522和开关524被信号PH2控制,开关526和528被信号PH1控制。在一个实施例中,信号PH1和信号PH2是不叠加的时钟信号。
采样-积分单元530还包括与第一采样电路连接的第一积分电路,以接收输入模拟信号的采样信号和反馈信号111。第一积分电路对输入模拟信号的采样信号和反馈信号111的叠加部分进行积分,并根据叠加部分的积分结果生成输出信号570。第一积分电路包括一组积分电容,例如积分电容Ci1A、积分电容Ci2A、积分电容Ci3A和积分电容Ci4A,和误差放大器502。
积分电容Ci1A、积分电容Ci2A、积分电容Ci3A和积分电容Ci4A并联连接。积分电容Ci1A、积分电容Ci2A、积分电容Ci3A和积分电容Ci4A可以分别从对应的输入通道积累电荷。积分电容Ci1A、积分电容Ci2A、积分电容Ci3A和积分电容Ci4A分别与一个开关串联,例如积分电容Ci1A与开关S1B连接,积分电容Ci2A与开关S2B连接,积分电容Ci3A与开关S3B连接,积分电容Ci4A与开关S4B连接。
在一个转换周期中,积分电容在转换周期的开始被随机分配给输入通道。在一个实施例中,采样-积分单元530的输出信号570表征在前一个转换周期中储存在相应积分电容里的电荷,和输入模拟信号的采样信号与反馈信号111的叠加部分的积分结果。
在一个实施例中,误差放大器502根据分别来自反相输入端的和正相输入端的输入信号和第一参考信号生成一个误差信号。输入信号是输入模拟信号的采样信号和反馈信号111的叠加部分。在一个实施例中,反相输入端接地,于是第一参考信号的电压值实质上等于0。
采样-积分单元550从采样积分单元530接收输出信号570。采样-积分单元550与采样积分单元530具有类似的结构和功能。输出信号570由采样-积分单元550中的第二采样电路以预设的采样频率进行采样。第二采样电路包括能量存储单元,例如采样电容540。第二采样电路还包括包含有开关542、开关544、开关546和开关548的开关阵列,以控制能量存储单元540。在一个实施例中,开关542和开关544由信号PH2控制,开关546和开关548由信号PH1控制。在一个实施例中,采样-积分单元530与采样积分单元550使用同样的采样频率分别对输入模拟信号和输出信号570进行采样。
采样-积分单元550还包括与第二采样电路相连的第二积分电路,以接收输出信号570的采样信号和反馈信号,例如反馈信号111。第二积分电路对输出信号570的采样信号和反馈信号111的叠加部分进行积分,并根据对叠加部分进行积分的结果生成输出信号572。
第二积分电路包括一组积分电容,例如积分电容Ci1B、积分电容Ci2B、积分电容Ci3B和积分电容Ci4B,以及误差放大器512。积分电容Ci1B、积分电容Ci2B、积分电容Ci3B和积分电容Ci4B并联连接。积分电容Ci1B、积分电容Ci2B、积分电容Ci3B和积分电容Ci4B可以累积分别与通道1、通道2、通道3和通道4相关的输出信号570的电荷。积分电容Ci1B、积分电容Ci2B、积分电容Ci3B或积分电容Ci4B与一个开关串联。例如,积分电容Ci1B与开关S1C连接,积分电容Ci2B与开关S2C连接,积分电容Ci3B与开关S3C连接,积分电容Ci4B与开关S4C连接。
如上所述,积分电容Ci1A、积分电容Ci2A、积分电容Ci3A和积分电容Ci4A在一个转换周期的开始被随机分配给输入通道,与之类似,积分电容Ci1B、积分电容Ci2B、积分电容Ci3B和积分电容Ci4B也在该转换周期的开始被随机分配给输入通道。在一个实施例中,分配给相应通道的积分电容CinA和CikB,例如n=1、2、3或4;k=1、2、3或4,被同时闭合或者断开。例如,如果积分电容Ci1A和Ci3B被分配给通道1,当通道1被选择时,积分电容Ci1A和Ci3B都被闭合。
类似的,误差放大器512可以根据分别来自反相输入端和正相输入端的输入信号和第二参考信号之间的差值产生误差信号。输入信号是输出信号570的采样信号和反馈信号111的叠加部分。在一个实施例中,正相输入端接地,于是第二参考信号的电压值实质上等于0。
此外,反馈电路包括比较器104、多路复用器108和数模转换器(DAC)106。反馈电路根据采样-积分单元550的输出信号572生成数字信号,并生成表征数字信号的反馈信号111给采样-积分单元530和采样-积分单元550。与采样-积分单元550相连的比较器104将采样-积分单元550的输出信号572与第三参考信号进行比较,并根据比较结果生成比较器输出信号。在一个实施例中,比较器104被信号PH2控制,并且在PH2是高电平时运行。在一个实施例中,比较器104的正相输入端接地,于是第三参考信号的电压值实质上等于0。比较器104根据比较结果生成1位数字信号,例如逻辑1或者逻辑0。比较器输出信号,例如1位数字信号,被输送到多路复用器108。
多路复用器108将来自比较器104的数字信号传递到与系统时钟信号SCLK选择的输入通道相对应的数字滤波器F1、数字滤波器F2、数字滤波器F3和数字滤波器F4的其中一个。于是,与多个输入通道相关的多个数字输出信号可以分别从数字滤波器F1、数字滤波器F2、数字滤波器F3和数字滤波器F4获得。
在一个新的转换周期,当根据系统时钟信号SCLK选定一个输入通道时,多路复用器108将该输入通道的前一个转换周期生成的1位数字信号传送给数模转换器106。数模转换器106将1位数字信号转换为模拟信号,该模拟信号作为反馈信号111被传送到采样-积分单元530和采样-积分单元550。
对不同阶数的模数转换器,例如1阶模数转换器100和2阶模数转换器500,模数转换器的信噪比(signal-to-noise ratio,简称SNR)的最大值会随着过采样率和预设的模数转换器的阶数而改变。预设的阶数为L的模数转换器的SNR的最大值由公式(1)确定:
其中OSR表示模数转换器的过采样率,N表示数字化的分辨率(quantization resolution)。图6表示不同阶数的模数转换器的信噪比相对于过采样率的曲线图。如图6所示,信噪比取决于过采样率和模数转换器的阶次。对于固定阶次的模数转换器,例如阶次为0、1、2、3、4或者5,SNR随着OSR的增加而增加。对于同样的OSR,例如OSR=64,模数转换器的阶次越高,在输入信号的模数转换过程中更多的噪音将被抑制。因此,对于更高阶的模数转换器,输入信号的带宽将会增加,时钟频率会降低,输出信号的精度将被加强。
另外,在一个实施例中,采样-积分单元530的积分电路的输出信号不是直接输入给采样-积分单元550的积分电路,而是被采样-积分单元550的采样电路进行采样。响应于信号PH1,当采样-积分单元550的采样电路将采样信号传送给采样-积分单元550的积分电路时,响应于信号PH2,采样-积分单元550的采样电路将会与采样-积分单元550的积分电路断开连接。于是,在不同采样-积分单元里的积分电路独立运行,增强了系统的稳定性。
图7所示为本发明一个实施例多通道模数转换器700的结构示意图。多通道模数转换器700可以是多阶∑-Δ模数转换器,例如2阶∑-Δ模数转换器。与图1和图5有着同样附图标记的元件有着类似的功能。图7将结合图1和图5进行描述。
如图7所示,调制器710还包括前馈电路730以采集接收自所选择的输入通道的输入模拟信号,并将输入模拟信号的采样信号传送给采样-积分单元550的积分电路。前馈电路730包括能量存储单元,例如采样电容720,以储存来自所选择的输入通道的电荷。前馈电路730还包括包含开关722、开关724、开关726和开关728的开关阵列,以控制能量存储单元720能量存储单元。开关722和开关724由信号PH2控制,开关726和开关728由信号PH1控制。因此,开关722、开关724和开关726、开关728将会交替闭合。
在运行过程中,当输入通道,例如通道1被选择,当开关722和724闭合时,能量存储单元720储存来自通道1的输入模拟信号的电荷。当开关726和728闭合时,储存在能量存储单元720的电荷被传送到采样-积分单元550的积分电路。于是,采样-积分单元550的积分电路可以对输出信号570的采样信号、输入模拟信号的采样信号和反馈信号的叠加部分进行积分以生成输出信号572。
此外,调制器710包括数模转换器(digital to analog converter,简称DAC)706和数模转换器714,以根据来自于多路复用器108的所选择的输入通道在前一个转换周期的1位数字信号生成反馈信号711和反馈信号713。反馈信号711和反馈信号713被分别提供给采样-积分单元530的积分电路和采样-积分单元550的积分电路。
有利的是,通过前馈电路730将输入模拟信号的采样信号提供给采样-积分单元550的积分电路,采样-积分单元550的输出信号572的幅值被控制在一个特定范围内。于是,增强了多阶模数转换器700的稳定性。另外,数模转换器706和数模转换器714可以独立地生成和提供反馈信号711和反馈信号713,这进一步提高了多阶模数转换器700的稳定性。
图8所示为本发明一个实施例多通道模数转换器,例如多通道模数转换器500的工作流程图800。图8将结合图5进行描述。多通道模数转换器500在系统时钟信号SCLK的一个时钟周期选择一个输入通道,例如通道1、通道2、通道3或者通道4,以接收模拟信号。在步骤802,模拟信号被输入到采样-积分单元,例如采样-积分单元530。在步骤804,模拟信号在开关阵列的控制下在同样的时钟周期被采样-积分单元530的采样电路所采样。在步骤806,采样-积分单元530的积分电路对输入模拟信号的采样信号和反馈信号的叠加部分进行积分。在步骤808,积分电路根据对叠加部分的积分结果产生输出信号。
在步骤810,如果当前的采样-积分单元是多通道模数转换器500的最后一个采样-积分单元,那么执行步骤814,否则执行步骤812。在步骤812,当前的采样-积分单元的输出信号被输入到下一个采样-积分单元,例如采样-积分单元550。然后返回到步骤804。
在步骤814,比较器,例如比较器104,根据最后一个采样-积分单元的输出信号,例如采样-积分单元550的输出信号572,生成1位数字信号。更具体地,比较器104将采样-积分单元550的输出信号572与一个参考信号进行比较并生成1位数字信号,并将该1位数字信号传送到多路复用器,例如多路复用器108。在步骤816,多路复用器108将1位数字信号输出到数模转换器106和相应的数字滤波器,例如滤波器F1、滤波器F2、滤波器F3或滤波器F4。同时,表征1位数字信号的反馈信号111也被生成。在步骤818,相应的数字滤波器根据1位数字信号生成多位数字输出信号。更具体的,相应的数字滤波器累积相应输入通道的几个转换周期的1位数字信号,并生成多位数字输出信号。
因此,根据本发明的实施例,多通道模数转换器通过相应的输入通道将多个模拟信号转换为相应的数字信号。在一个实施例中,多通道模数转换器包括多个串联连接的采样-积分单元。通过采用多个采样-积分单元,模数转换器具有更高的阶次,模数转换器的信噪比被提升,模数转换器的精度被提高。
上文具体实施方式和附图仅作为本发明的常用实施例。显然,在不脱离所附权利要求书所界定的本发明原理的精神和发明范围的前提下可以有各种增补、修改和替换。本领域技术人员应该理解,本发明在实际应用中可以根据具体的环境和工作要求在不脱离发明准则的前提下在形式、结构、布局、比例、材料、元素、组件及其他方面有所变化。因此,披露的实施例仅用于说明而非限制,本发明之范围由后附权利要求及其合法等同物界定,而不限于此前之描述。
Claims (9)
1.一种模数转换器,用于将模拟信号转换为数字信号,其特征在于,所述模数转换器包括:
输入通道,用于接收所述模拟信号;
第一采样-积分单元,用于从所述输入通道接收所述模拟信号,并对所述模拟信号进行采样,所述第一采样-积分单元对第一反馈信号和所述模拟信号的第一采样信号的叠加部分进行积分,生成第一输出信号;
第二采样-积分单元,用于接收所述第一输出信号,并对所述第一输出信号进行采样,所述第二采样-积分单元对第二反馈信号和所述第一输出信号的采样信号的叠加部分进行积分,生成第二输出信号;
其中,所述第一采样-积分单元和所述第二采样-积分单元包括第一能量存储单元和与所述第一能量存储单元连接的第一开关阵列,所述第一开关阵列用于控制所述第一能量存储单元;以及
与所述第一采样-积分单元和所述第二采样-积分单元连接的反馈电路,所述反馈电路根据所述第二输出信号生成所述数字信号,并分别给所述第一采样-积分单元和所述第二采样-积分单元提供指示所述数字信号的所述第一反馈信号和所述第二反馈信号。
2.根据权利要求1所述的模数转换器,其特征在于,所述第一采样-积分单元和所述第二采样-积分单元包括串联连接的开关和积分电容,所述积分电容在所述开关闭合时储存来自所述第一能量存储单元的电荷。
3.根据权利要求1所述的模数转换器,其特征在于,所述第一采样-积分单元包括误差放大器,用于将参考信号与所述第一反馈信号和所述模拟信号的所述第一采样信号的叠加部分进行比较,并生成误差信号。
4.根据权利要求1所述的模数转换器,其特征在于,所述第二采样-积分单元包括误差放大器,用于将参考信号与所述第二反馈信号和所述第一输出信号的所述采样信号的叠加部分进行比较,并生成误差信号。
5.根据权利要求1所述的模数转换器,其特征在于,所述反馈电路包括与所述第二采样-积分单元连接的比较器,用于将所述第二输出信号与参考信号进行比较,并生成比较器输出信号。
6.根据权利要求5所述的模数转换器,其特征在于,所述反馈电路还包括与所述比较器连接的多路复用器,所述多路复用器根据所述比较器输出信号提供所述数字信号。
7.根据权利要求1所述的模数转换器,其特征在于,所述反馈电路包括与所述第一采样-积分单元和所述第二采样-积分单元连接的数模转换器,用于产生所述第一反馈信号和所述第二反馈信号。
8.根据权利要求1所述的模数转换器,其特征在于,还包括:
与所述输入通道连接的前馈电路,该前馈电路对所述模拟信号进行采样并给所述第二采样-积分单元提供所述模拟信号的第二采样信号,其中所述第二采样-积分单元通过对所述第一输出信号的所述采样信号、所述模拟信号的所述第二采样信号和所述第二反馈信号的叠加部分进行积分,以生成所述第二输出信号。
9.根据权利要求8所述的模数转换器,其特征在于,所述前馈电路包括第二能量存储单元和与所述第二能量存储单元连接的第二开关阵列,所述第二开关阵列用于控制所述第二能量存储单元。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/880,939 US8193959B2 (en) | 2008-02-06 | 2010-09-13 | Analog to digital converters |
US12/880,939 | 2010-09-13 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102404007A true CN102404007A (zh) | 2012-04-04 |
CN102404007B CN102404007B (zh) | 2014-04-23 |
Family
ID=45885856
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201110235645.XA Active CN102404007B (zh) | 2010-09-13 | 2011-08-17 | 模数转换器及模数转换方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN102404007B (zh) |
TW (1) | TWI496421B (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401556A (zh) * | 2013-08-13 | 2013-11-20 | 哈尔滨工业大学 | 基于比较器的多路并行信号采集系统及其采集方法和信号重构方法 |
CN104300986A (zh) * | 2014-09-19 | 2015-01-21 | 中国科学院上海高等研究院 | 一种高精度反馈控制与测量电路 |
CN104734712A (zh) * | 2013-12-18 | 2015-06-24 | 恩智浦有限公司 | 模数转换器输入级 |
CN107495958A (zh) * | 2017-08-15 | 2017-12-22 | 上海市奉贤区中心医院 | 一种颈部神经信号记录方法 |
CN107907866A (zh) * | 2017-12-15 | 2018-04-13 | 深圳先进技术研究院 | 一种用于阵列雷达信号数字化的电路、方法及装置 |
CN114175623A (zh) * | 2019-07-25 | 2022-03-11 | 思睿逻辑国际半导体有限公司 | 用于处理的不同速率数据流和子流的灵活的延迟最小化交付和管理 |
WO2024082732A1 (zh) * | 2023-06-01 | 2024-04-25 | 杭州万高科技股份有限公司 | 一种集成参考电压产生的模数转换器及校准方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0551690A1 (en) * | 1991-01-03 | 1993-07-21 | Harris Corporation | Multiplexed sigma-delta a/d converter |
US5712874A (en) * | 1993-12-07 | 1998-01-27 | Nec Corpoation | Noise shaper capable of generating a predetermined output pattern in no-signal condition |
US7245247B1 (en) * | 2006-02-16 | 2007-07-17 | Sigmatel, Inc. | Analog to digital signal converter having sampling circuit with divided integrating capacitance |
CN101040441A (zh) * | 2004-10-12 | 2007-09-19 | 索尼株式会社 | 采样保持电路以及使用该电路的流水线模数转换器 |
CN101505152A (zh) * | 2008-02-06 | 2009-08-12 | 凹凸电子(武汉)有限公司 | 模数转换器及模数转换的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6040793A (en) * | 1998-03-18 | 2000-03-21 | Analog Devices, Inc. | Switched-capacitor sigma-delta analog-to-digital converter with input voltage overload protection |
US7436336B2 (en) * | 2006-12-19 | 2008-10-14 | Broadcom Corporation | Analog digital converter (ADC) having improved stability and signal to noise ratio (SNR) |
-
2011
- 2011-08-17 CN CN201110235645.XA patent/CN102404007B/zh active Active
- 2011-09-09 TW TW100132532A patent/TWI496421B/zh active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0551690A1 (en) * | 1991-01-03 | 1993-07-21 | Harris Corporation | Multiplexed sigma-delta a/d converter |
US5712874A (en) * | 1993-12-07 | 1998-01-27 | Nec Corpoation | Noise shaper capable of generating a predetermined output pattern in no-signal condition |
CN101040441A (zh) * | 2004-10-12 | 2007-09-19 | 索尼株式会社 | 采样保持电路以及使用该电路的流水线模数转换器 |
US7245247B1 (en) * | 2006-02-16 | 2007-07-17 | Sigmatel, Inc. | Analog to digital signal converter having sampling circuit with divided integrating capacitance |
CN101505152A (zh) * | 2008-02-06 | 2009-08-12 | 凹凸电子(武汉)有限公司 | 模数转换器及模数转换的方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103401556A (zh) * | 2013-08-13 | 2013-11-20 | 哈尔滨工业大学 | 基于比较器的多路并行信号采集系统及其采集方法和信号重构方法 |
CN103401556B (zh) * | 2013-08-13 | 2016-08-10 | 哈尔滨工业大学 | 基于比较器的多路并行信号采集系统的信号重构方法 |
CN104734712A (zh) * | 2013-12-18 | 2015-06-24 | 恩智浦有限公司 | 模数转换器输入级 |
CN104734712B (zh) * | 2013-12-18 | 2018-06-19 | 恩智浦有限公司 | 模数转换器输入级 |
CN104300986A (zh) * | 2014-09-19 | 2015-01-21 | 中国科学院上海高等研究院 | 一种高精度反馈控制与测量电路 |
CN107495958A (zh) * | 2017-08-15 | 2017-12-22 | 上海市奉贤区中心医院 | 一种颈部神经信号记录方法 |
CN107907866A (zh) * | 2017-12-15 | 2018-04-13 | 深圳先进技术研究院 | 一种用于阵列雷达信号数字化的电路、方法及装置 |
CN107907866B (zh) * | 2017-12-15 | 2020-02-18 | 深圳先进技术研究院 | 一种用于阵列雷达信号数字化的电路、方法及装置 |
CN114175623A (zh) * | 2019-07-25 | 2022-03-11 | 思睿逻辑国际半导体有限公司 | 用于处理的不同速率数据流和子流的灵活的延迟最小化交付和管理 |
CN114175623B (zh) * | 2019-07-25 | 2023-04-04 | 思睿逻辑国际半导体有限公司 | 用于处理的不同速率数据流和子流的灵活的延迟最小化交付和管理 |
WO2024082732A1 (zh) * | 2023-06-01 | 2024-04-25 | 杭州万高科技股份有限公司 | 一种集成参考电压产生的模数转换器及校准方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI496421B (zh) | 2015-08-11 |
TW201218646A (en) | 2012-05-01 |
CN102404007B (zh) | 2014-04-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101505152B (zh) | 模数转换器及模数转换的方法 | |
CN102404007B (zh) | 模数转换器及模数转换方法 | |
CN107395206B (zh) | 带反馈提前置位逐次逼近型数模转换器及相应的Delta-SigmaADC架构 | |
CN100471068C (zh) | 高精度模拟/数字转换器 | |
CN101577549B (zh) | 多输出时间数字转换器 | |
US7049990B2 (en) | Single loop feed-forward modulator with summing flash quantizer and multi-bit feedback | |
US20080074303A1 (en) | Incremental delta-sigma data converters with improved stability over wide input voltage ranges | |
US8193959B2 (en) | Analog to digital converters | |
CN104158545B (zh) | 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器 | |
CN102111156B (zh) | 用于实现最小动态范围的逐次渐近型模数转换电路 | |
US7956780B2 (en) | Filter with capacitive forward coupling | |
CN101849360A (zh) | 对抖动不敏感的∑-△调制器 | |
US9219494B2 (en) | Dual mode analog to digital converter | |
CN107769784B (zh) | 一种过采样式Pipeline SAR-ADC系统 | |
US7158063B2 (en) | High-resolution sigma-delta converter | |
CN102638268B (zh) | 基于逐次比较量化器的三阶前馈Sigma-Delta调制器 | |
KR20120005962A (ko) | 가변 분해능을 갖는 단일 스테이지 순환 아날로그-디지털 컨버터에서의 전류 감소 | |
US20080024347A1 (en) | High-resolution broadband ADC | |
CN101924557B (zh) | 一种基于单运放混沌电路的a/d转换器及其a/d转换方法 | |
CN104682958A (zh) | 一种带噪声整形的并行逐次逼近模数转换器 | |
CN103688469B (zh) | 使用非均匀量化执行数据转换的方法及装置 | |
CN101090270A (zh) | 一种实现高速模/数转换的装置及其方法 | |
JP2014090308A (ja) | 逐次比較型a/d変換器及びそれを用いたマルチビットデルタシグマ変調器 | |
CN107579738A (zh) | 模拟至数字转换装置 | |
CN101350622A (zh) | 一种dem算法的量化器电路及实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |