JP4771311B2 - フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム - Google Patents

フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム Download PDF

Info

Publication number
JP4771311B2
JP4771311B2 JP2006032540A JP2006032540A JP4771311B2 JP 4771311 B2 JP4771311 B2 JP 4771311B2 JP 2006032540 A JP2006032540 A JP 2006032540A JP 2006032540 A JP2006032540 A JP 2006032540A JP 4771311 B2 JP4771311 B2 JP 4771311B2
Authority
JP
Japan
Prior art keywords
signal
analog
response
filter
analog signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006032540A
Other languages
English (en)
Other versions
JP2007214895A (ja
Inventor
健生 井上
秀紀 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
On Semiconductor Trading Ltd
Original Assignee
On Semiconductor Trading Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by On Semiconductor Trading Ltd filed Critical On Semiconductor Trading Ltd
Priority to JP2006032540A priority Critical patent/JP4771311B2/ja
Priority to CNB2007100039586A priority patent/CN100508536C/zh
Priority to EP07101433A priority patent/EP1819138B1/en
Priority to TW096104509A priority patent/TWI339958B/zh
Priority to US11/672,648 priority patent/US7420488B2/en
Priority to KR1020070013219A priority patent/KR100875345B1/ko
Publication of JP2007214895A publication Critical patent/JP2007214895A/ja
Application granted granted Critical
Publication of JP4771311B2 publication Critical patent/JP4771311B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M9/00—Arrangements for interconnection not involving centralised switching
    • H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
    • H04M9/082—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic using echo cancellers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Circuit For Audible Band Transducer (AREA)
  • Telephone Function (AREA)

Description

本発明は、フィルタ係数設定装置、フィルタ係数設定方法、及びプログラムに関する。
近年、例えばイヤホンマイクが接続される携帯電話機やハンズフリー電話機などの通信機器においては、スピーカからマイクに回り込む音響結合や回路上の電気的反射等によって生じるエコーを防止するためのエコー防止回路が組み込まれているものがある。例えば、特許文献１では、入力信号と逆位相で振幅レベルが等しい信号を用いて入力信号を打ち消すことによってエコーを防止する回路が開示されている。しかし、特許文献１に開示された構成では、エコーを高精度にキャンセルするためには各回路素子の回路定数を高精度に設定する必要であるが、このような設定は容易ではなく、高精度にエコーをキャンセルすることができなかった。
そこで、デジタル処理を用いてエコーを高精度にキャンセルする方法が検討されている。図８は、ＤＳＰ１００を用いたエコー防止回路の一例を示す図である。図に示すように、携帯電話等で相手側から送信されてきた音声を示すアナログ信号は、ＡＤコンバータ１０１に入力される。そして、ＡＤコンバータ１０１によってデジタル変換された信号は、ＤＳＰ１００内のＦＩＲフィルタ１０２，１０３で、夫々のフィルタ係数に基づいて畳み込み処理が施されて出力される。ＦＩＲフィルタ１０２から出力される信号は、ＤＡコンバータ１０４に入力される。そして、ＤＡコンバータ１０４によってアナログ変換された信号は、入出力端子１０５を介してイヤホンマイクに出力されるとともに、差動増幅回路１０６の一方の端子に入力される。また、ＦＩＲフィルタ１０３から出力される信号は、ＤＡコンバータ１０７に入力される。そして、ＤＡコンバータ１０７から出力される信号は、差動増幅回路１０６の他方の端子に入力される。
そして、差動増幅回路１０６から出力される信号は、ＡＤコンバータ１０８でデジタル信号に変換されてＤＳＰ１００に入力される。そして、このデジタル信号は、ＤＳＰ１００から出力された後に、ＤＡコンバータ１０９でアナログ信号に変換されて、エコー防止回路の出力信号として出力される。
ここで、ＤＳＰ１００は、ＤＡコンバータ１０４にインパルスを出力した際のＡＤコンバータ１０８の出力により、ＤＡコンバータ１０４からＡＤコンバータ１０８までのインパルス応答を取得する。また、ＤＳＰ１００は、ＤＡコンバータ１０７にインパルスを出力した際のＡＤコンバータ１０８の出力により、ＤＡコンバータ１０７からＡＤコンバータ１０８までのインパルス応答を取得する。そして、これらのインパルス応答に基づいてＦＩＲフィルタ１０２，１０３のフィルタ係数を適切に設定することにより、エコーを高精度にキャンセルすることができる。
特許第３２９３０２９号公報
ところで、インパルス応答を取得する場合、インパルスの大きさが適切でないと、精度の良いインパルス応答を得ることができず、効果的にエコーをキャンセルすることができないこととなる。図９は、インパルスの大きさに応じたインパルス応答の例を示す図である。インパルスの大きさが適切な場合、図９（ａ）に示すように適切な大きさのインパルス応答を取得することができる。一方、インパルスが小さすぎると、図９（ｂ）に示すようにインパルス応答の信号レベルも小さく、背景ノイズや回路ノイズ等によってインパルス応答の精度が低下してしまう。また、インパルスが大きすぎると、図９（ｃ）に示すようにインパルス応答がＡＤコンバータ１０８でオーバフローしてしまい、正しいインパルス応答を取得することができない。
そのため、適切な大きさのインパルスを発生させることにより、図９（ａ）に示すような適切な大きさのインパルス応答を取得する必要がある。ところが、使用するイヤホンマイクの内部インピーダンスやスピーカ感度、マイク感度、あるいは差動増幅回路１０６等に用いられる抵抗の製造ばらつき等によってインパルス応答の大きさが変化するため、適切なインパルスの大きさを予め定めておくことは困難である。したがって、予め定められた大きさのインパルスによって得られるインパルス応答に基づいてＦＩＲフィルタ１０２，１０３のフィルタ係数に設定したとしても、効果的にエコーをキャンセルすることができるとは限らない。
そこで、本発明は、エコーを防止するために適切なフィルタ係数を設定可能なフィルタ係数設定装置、フィルタ係数設定方法、及びプログラムを提供することを目的とする。
前記課題を解決するための本発明のフィルタ係数設定装置は、第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、前記第４アナログ信号をデジタル信号に変換して出力するＡＤコンバータと、を備えるエコー防止回路のフィルタ係数を設定するフィルタ係数設定装置であって、前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータまでの第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する応答信号取得部と、再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定するフィルタ係数設定部と、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整する信号レベル調整部と、を備え、前記応答信号取得部は、前記第１信号の大きさを、当該第２応答信号を取得した際の前記第２信号の大きさとして前記第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得することとする。
また、本発明のフィルタ係数設定方法は、第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、前記第４アナログ信号をデジタル信号に変換して出力するＡＤコンバータと、を備えるエコー防止回路のフィルタ係数設定方法であって、前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第１応答信号を取得する前に、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得し、当該第２応答信号を再度取得した際の前記第２信号の大きさの前記第１信号を発生させることにより前記第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定し、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整することとする。
また、本発明のプログラムは、プロセッサと、第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、前記第４アナログ信号をデジタル信号に変換して出力するＡＤコンバータと、を備えるエコー防止回路のフィルタ係数を設定するためのプログラムであって、前記プロセッサに、前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第１応答信号を取得する前に、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得する機能と、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する機能と、当該第２応答信号を再度取得した際の前記第２信号の大きさの前記第１信号を発生させることにより前記第１応答信号を取得する機能と、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得する機能と、再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定する機能と、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整する機能と、を実現させるためのものとする。
エコーを防止するために適切なフィルタ係数を設定可能なフィルタ係数設定装置、フィルタ係数設定方法、及びプログラムを提供することができる。
＝＝全体構成＝＝
図１は、本発明が適用されるエコー防止回路の一例を示すブロック図である。エコー防止回路１は、ＣＰＵ（Central Processing Unit）２、デジタル信号処理回路（ＤＳＰ：Digital Signal Processor）３、ＡＤコンバータ４，５、ＤＡコンバータ６〜８、増幅回路９〜１１、差動増幅回路１２、入出力端子１３を備えている。なお、ＤＡコンバータ６が本発明の第１ＤＡコンバータに相当し、ＤＡコンバータ７が本発明の第２ＤＡコンバータに相当する。また、差動増幅回路１２が本発明の減算回路に相当する。また、本実施形態においてはＣＰＵ２をエコー防止回路１の構成要件としているが、ＣＰＵ２を構成要件としないことも可能である。
そして、ＤＳＰ３は、入力端子３０，３１、出力端子３２〜３４、ＤＳＰコア４０、ＲＡＭ（Random Access Memory）４１、ＲＯＭ（Read Only Memory）４２を含んで構成されている。また、ＤＳＰ３は、ＦＩＲフィルタ５０，５１を備えている。これらのＦＩＲフィルタ５０，５１は、ＤＳＰコア４０がＲＡＭ４１又はＲＯＭ４２に格納されたプログラムを実行することにより実現される。ここで、ＦＩＲフィルタ５０が本発明の第１ＦＩＲフィルタに相当し、ＦＩＲフィルタ５１が本発明の第２ＦＩＲフィルタに相当する。なお、ＦＩＲフィルタ５０，５１をハードウェアにより実現することも可能である。
ＡＤコンバータ４には、例えば音声信号が入力される。そして、ＡＤコンバータ４は、音声信号に対してアナログ・デジタル変換処理したデジタル信号（第１デジタル信号）を、入力端子３０を介してＤＳＰ３に入力する。
ＤＳＰ３に入力されたデジタル信号は、ＦＩＲフィルタ５０，５１にそれぞれ入力される。ＦＩＲフィルタ５０は、入力されるデジタル信号に対して当該ＦＩＲフィルタ５０のフィルタ係数に基づいて畳み込み演算処理を施したデジタル信号（第２デジタル信号）を出力端子３２に出力する。また同時に、ＦＩＲフィルタ５１は、入力されるデジタル信号に対して当該ＦＩＲフィルタ５１のフィルタ係数に基づいて畳み込み演算処理を施したデジタル信号（第３デジタル信号）を出力端子３３に出力する。
ＤＡコンバータ６には、出力端子３２を介して、ＦＩＲフィルタ５０からの出力信号が入力される。そして、ＤＡコンバータ６は、ＦＩＲフィルタ５０からの出力信号に対してデジタル・アナログ変換処理したアナログ信号（第１アナログ信号）を増幅回路９に出力する。増幅回路９は、所定の増幅率にてアナログ信号を増幅して出力する。
入出力端子１３には、イヤホンマイク２０が接続される。イヤホンマイク２０は、入出力端子１３から入力される音声信号に基づいて、振動板（不図示）を振動させることにより音声を発生するスピーカ機能を有する。また、イヤホンマイク２０は、当該イヤホンマイク２０を装着している者が音声を発したときの鼓膜の振動を振動板の振動に換えることにより音声信号を生成するマイク機能も有するものである。なお、このイヤホンマイク２０は周知の技術であり、例えば特開２００３−９２７２等に記載されている。そして、イヤホンマイク２０により生成された音声信号（第３アナログ信号）が、入出力端子１３を介して差動増幅回路１２の＋入力端子に入力される。また、入出力端子１３を介してイヤホンマイク２０に出力された信号は反射されて入出力端子１３から入力され、差動増幅回路１２の＋入力端子に入力される。ここで、反射されてくる信号とは、例えば、イヤホンマイク２０を通じて戻ってくる信号や、イヤホンマイク２０から出力された音が耳の中で反射し、その反射音がイヤホンマイク２０によって音声信号に変換された信号等である。なお、入出力端子１３は、出力信号と入力信号が排他的に入出力されるものではない。例えば、入出力端子１３は、出力信号と入力信号とが同時に入出力される場合もある。
ＤＡコンバータ７には、出力端子３３を介して、ＦＩＲフィルタ５１からの出力信号が入力される。そして、ＤＡコンバータ７は、ＦＩＲフィルタ５１からの出力信号に対してデジタル・アナログ変換処理したアナログ信号（第２アナログ信号）を増幅回路１１に出力する。増幅回路１１は、所定の増幅率にてアナログ信号を増幅して差動増幅回路１２の−入力端子に出力する。
差動増幅回路１２は、入出力端子１３からの音声信号を増幅回路１０に出力する。増幅回路１０は、音声信号を所定の増幅率にて増幅してＡＤコンバータ５に出力する。また、差動増幅回路１２の＋入力端子には、増幅回路９からのアナログ信号が入力される。そして、差動増幅回路１２は、＋入力端子に入力されたアナログ信号と、−入力端子に入力されたアナログ信号との差分を増幅した信号（第４アナログ信号）を出力する。
ＡＤコンバータ５は、増幅回路１０からの音声信号に対してアナログ・デジタル変換処理したデジタル信号を、入力端子３１を介してＤＳＰ３に入力する。入力端子３１に入力されたデジタル信号は、出力端子３４から出力される。ＤＡコンバータ８には、出力端子３４を介してＤＳＰ３から出力されるデジタル信号が入力される。そして、ＤＡコンバータ８は、デジタル信号に対してデジタル・アナログ変換処理したアナログ信号を出力する。
ＣＰＵ２は、エコー防止回路１を統括制御する。ＣＰＵ２は、例えばエコー防止回路１をリセットするためのリセット信号が入力されると、後述するインパルス応答取得処理を実行させるための指示信号をＤＳＰ３に出力する。また、例えば、エコー防止回路１を動作させるための電源投入をＣＰＵ２が検出したときに、前述の指示信号をＤＳＰ３に出力するようにしてもよい。また、ＣＰＵ２は、アナログ回路の電気的変化（例えば増幅回路１０の出力の振幅変化）を検出したときに、前述の指示信号をＤＳＰ３に出力するようにしてもよい。
ＤＳＰコア４０（プロセッサ）は、ＲＡＭ４１又はＲＯＭ４２に格納されたプログラムを実行することにより、ＤＳＰ３における各種処理を実行することができる。図２は、ＤＳＰコア４０がプログラムを実行することにより実現される機能ブロックの構成を示す図である。ＤＳＰ３は、インパルス応答取得部６０、フィルタ係数設定部６１、及び信号レベル調整部６２を備えている。なお、インパルス応答取得部６０、フィルタ係数設定部６１、及び信号レベル調整部６２により構成される処理装置が、本発明のフィルタ係数設定装置に相当する。
インパルス応答取得部６０は、出力端子３２からインパルス（第１信号）を出力することにより、図１の実線で示す経路Ａのインパルス応答ＩＲ１’（Ｚ）（第１応答信号）を入力端子３１から取得する。また、インパルス応答取得部６０は、出力端子３３からインパルス（第２信号）を出力することにより、図１の実線で示す経路Ｂのインパルス応答ＩＲ２’（Ｚ）（第２応答信号）を入力端子３１から取得する。なお、インパルス応答取得部６０は、インパルス応答ＩＲ１’（Ｚ）及びＩＲ２’（Ｚ）が適切な大きさとなるように、出力端子３２，３３から出力するインパルスの大きさを調整することができる。
フィルタ係数設定部６１は、取得されたインパルス応答ＩＲ１’（Ｚ）に基づいてＦＩＲフィルタ５１のフィルタ係数を設定する。また、フィルタ係数設定部６１は、取得されたインパルス応答ＩＲ２’（Ｚ）に基づいてＦＩＲフィルタ５０のフィルタ係数を設定する。
信号レベル調整部６２は、インパルス応答取得部６０によるインパルスの大きさの調整量に基づいて、出力端子３２，３３から出力される信号の信号レベルを調整する。
＝＝エコーキャンセルの原理＝＝
次に、エコー防止回路１におけるエコーキャンセルの原理について説明する。ここで、図１の破線で示す出力端子３２から差動増幅回路１２の＋入力端子までのインパルス応答（伝達関数）をＩＲ１(Ｚ)とする。また、図１の破線で示す出力端子３３から差動増幅回路１２の−入力端子までのインパルス応答（伝達関数）をＩＲ２(Ｚ)とする。また、図１の破線で示す差動増幅回路１２における±入力端子の後段から入力端子３１までのインパルス応答（伝達関数）をＷ(Ｚ)とする。
この時、図１の実線で示す経路Ａのインパルス応答（伝達関数）ＩＲ１'(Ｚ)は、ＩＲ１'(Ｚ)＝ＩＲ１(Ｚ)・Ｗ(Ｚ)となる。また、図１の実線で示す経路Ｂのインパルス応答（伝達関数）ＩＲ２'(Ｚ)は、ＩＲ２'(Ｚ)＝−ＩＲ２(Ｚ)・Ｗ(Ｚ)となる。なお、ＩＲ２(Ｚ)が位相反転しているのは、差動増幅回路１２の−入力端子に入力されているためである。
今、ＦＩＲフィルタ５０のフィルタ係数を、ＩＲ２'(Ｚ)を位相反転した−ＩＲ２'(Ｚ)とすると、ＦＩＲフィルタ５０の入力から入力端子３１までの特性ＩRall_１(Ｚ)は、
ＩRall_１(Ｚ)＝−ＩＲ２'(Ｚ)・ＩＲ１'(Ｚ)
＝（−（−ＩＲ２(Ｚ)・Ｗ(Ｚ)）・（ＩＲ１(Ｚ)・Ｗ(Ｚ)）
＝ＩＲ２(Ｚ)・Ｗ(Ｚ)・ＩＲ１(Ｚ)・Ｗ(Ｚ)
となる。また、ＦＩＲフィルタ５１のフィルタ係数をＩＲ１'(Ｚ)とすると、ＦＩＲフィルタ５１の入力から入力端子３１までの特性ＩRall_２(Ｚ)は、
ＩRall_２(Ｚ)＝ＩＲ１'(Ｚ)・ＩＲ２'(Ｚ)
＝ＩＲ１(Ｚ)・Ｗ(Ｚ)・（−ＩＲ２(Ｚ)・Ｗ(Ｚ)）
＝ＩＲ１(Ｚ)・Ｗ(Ｚ)・（−ＩＲ２(Ｚ)）・Ｗ(Ｚ)
＝−ＩRall_１(Ｚ)
となる。
つまり、ＦＩＲフィルタ５０の入力から入力端子３１までの特性ＩRall_１(Ｚ)と、ＦＩＲフィルタ５１の入力から入力端子３１までの特性ＩRall_２(Ｚ)とは互いに打ち消しあう特性となることがわかる。この結果、ＦＩＲフィルタ５０のフィルタ係数を、ＩＲ２'(Ｚ)を位相反転した−ＩＲ２'(Ｚ)とし、ＦＩＲフィルタ５１のフィルタ係数をＩＲ１'(Ｚ)と設定すればよいことがわかる。
あるいは、ＦＩＲフィルタ５０のフィルタ係数を、ＩＲ２'(Ｚ)とすると、ＦＩＲフィルタ５０の入力から入力端子３１までの特性ＩRall_１(Ｚ)は、
ＩRall_１(Ｚ)＝ＩＲ２'(Ｚ)・ＩＲ１'(Ｚ)
＝（−ＩＲ２(Ｚ)・Ｗ(Ｚ)）・（ＩＲ１(Ｚ)・Ｗ(Ｚ)）
＝−ＩＲ２(Ｚ)・Ｗ(Ｚ)・ＩＲ１(Ｚ)・Ｗ(Ｚ)
となる。また、ＦＩＲフィルタ５１のフィルタ係数を，ＩＲ１'(Ｚ)を位相反転した−ＩＲ１'(Ｚ)とすると、ＦＩＲフィルタ５１の入力から入力端子３１までの特性ＩRall_２(Ｚ)は、
ＩRall_２(Ｚ)＝−ＩＲ１'(Ｚ)・ＩＲ２'(Ｚ)
＝（−（ＩＲ１(Ｚ)・Ｗ(Ｚ)））・（−ＩＲ２(Ｚ)・Ｗ(Ｚ)）
＝ＩＲ１(Ｚ)・Ｗ(Ｚ)・ＩＲ２(Ｚ)・Ｗ(Ｚ)
＝−ＩRall_１(Ｚ)
となる。
つまり、ＦＩＲフィルタ５０の入力から入力端子３１までの特性ＩRall_１(Ｚ)と、ＦＩＲフィルタ５１の入力から入力端子３１までの特性ＩRall_２(Ｚ)とは互いに打ち消しあう特性となることがわかる。この結果、ＦＩＲフィルタ５０のフィルタ係数を、ＩＲ２'(Ｚ)とし、ＦＩＲフィルタ５１のフィルタ係数を、ＩＲ１'(Ｚ)を位相反転した−ＩＲ１'(Ｚ)と設定すればよいことがわかる。
そして、このようにＦＩＲフィルタ５０，５１のフィルタ係数を設定することによって、差動増幅回路１２において経路Ａを伝達する信号を、経路Ｂを伝達する信号で打ち消すことが可能となる。この結果、入力端子３０にデジタル信号が入力されたときのエコーを防止することが可能となる。
なお、図１に示すように、イヤホンマイク２０が接続された状態でインパルス応答ＩＲ１'(Ｚ)を取得し、このＩＲ１'(Ｚ)をＦＩＲフィルタ５１のフィルタ係数に設定することにより、イヤホンマイク２０の伝達特性に応じた効果的なエコー防止が可能となる。さらに、接続されたイヤホンマイク２０を、耳孔に挿入したり、耳介を覆ったりすることにより耳に装着した状態でインパルス応答ＩＲ１'(Ｚ)を取得し、このＩＲ１'(Ｚ)をＦＩＲフィルタ５１のフィルタ係数に設定することにより、イヤホンマイク２０の伝達特性及び使用者の耳の中の伝達特性に応じた効果的なエコー防止が可能となる。
＝＝フィルタ係数設定処理＝＝
ところで、出力端子３２，３３から出力されるインパルスが小さすぎると、背景ノイズや回路ノイズ等によってインパルス応答ＩＲ１’（Ｚ）及びＩＲ２’（Ｚ）の精度が低下してしまう。また、インパルスが大きすぎると、ＡＤコンバータ５でオーバフローしてしまい、インパルス応答ＩＲ１’（Ｚ）及びＩＲ２’（Ｚ）を正しく取得することができない。そこで、ＤＳＰ３では、インパルスの大きさを調整することにより適切な大きさのインパルス応答ＩＲ１’（Ｚ）及びＩＲ２’（Ｚ）を取得し、適切な大きさのインパルス応答ＩＲ１’（Ｚ）及びＩＲ２’（Ｚ）に基づいてＦＩＲフィルタ５０，５１のフィルタ係数を設定する処理を行っている。
図３は、ＦＩＲフィルタ５０のフィルタ係数を設定する処理の一例を示すフローチャートである。まず、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）（ｎ＝０〜Ｎ）の初期値を設定する（Ｓ３０１）。ｉｍｐ（ｎ）の初期値は、例えば、ｉｍｐ（０）＝０ｘ１８００、ｉｍｐ（１）〜ｉｍｐ（Ｎ）＝０、Ｎ＝１２８とすることができる。なお、０ｘは１６進表現であることを示している。そして、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を出力端子３３から出力することにより、インパルス応答ｉｒ２’（ｎ）を取得する（Ｓ３０２）。そして、インパルス応答取得部６０は、取得したインパルス応答ｉｒ２’（ｎ）の最大値Ｉｍａｘを検出する（Ｓ３０３）。なお、最大値Ｉｍａｘは、図４に示すようにインパルス応答ｉｒ２’（ｎ）を構成する各信号の絶対値のうち最大のものである。
次に、インパルス応答取得部６０は、Ｉｍａｘが何ビットであるかを判定する（Ｓ３０４）。つまり、ＡＤコンバータ５が例えば１６ビット精度であることとすると、インパルス応答取得部６０は、Ｉｍａｘが８１９２以上１６３８３以下（１５ビット）であるか、Ｉｍａｘが８１９２未満（１５ビット未満）であるか、１６３８３より大きい（１５ビットより大きい）かを判定する。
Ｉｍａｘが８１９２以上１６３８３以下である場合、インパルス応答ｉｒ２’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。この場合、フィルタ係数設定部６１は、取得したインパルス応答ｉｒ２’（ｎ）を位相反転させた−ｉｒ２’（ｎ）をＦＩＲフィルタ５０のフィルタ係数に設定する（Ｓ３０５）。
また、Ｉｍａｘが８１９２未満である場合、インパルス応答ｉｒ２’（ｎ）は、図４（ｂ）に示すように小さすぎるものとなっている。そこで、インパルス応答取得部６０は、どの程度インパルスを大きくすれば良いかを示す値（ｋ）を、例えばｋ＝８１９１／Ｉｍａｘにより求める（Ｓ３０６）。なお、ｋを求める際には小数点以下を切り捨てることとする。続いて、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を左へｋビットシフトさせ（Ｓ３０７）、インパルスｉｍｐ（ｎ）を発生させる（Ｓ３０８）。そして、インパルス応答取得部６０は、大きさが調整されたインパルスｉｍｐ（ｎ）により、インパルス応答ｉｒ２’（ｎ）を再取得する（Ｓ３０９）。つまり、インパルスｉｍｐ（ｎ）がｋビット左シフトされて２ｋ倍されたことにより、再取得されたインパルス応答ｉｒ２’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。そこで、フィルタ係数設定部６１は、再取得されたインパルス応答ｉｒ２’（ｎ）を位相反転させた−ｉｒ２’（ｎ）をＦＩＲフィルタ５０のフィルタ係数に設定する（Ｓ３０５）。
また、Ｉｍａｘが１６３８３より大きい場合、インパルス応答ｉｒ２’（ｎ）は、図４（ｃ）に示すようにオーバフローした状態となっている。この場合、インパルス応答取得部６０は、どの程度オーバフローしているかわからないため、インパルスｉｍｐ（ｎ）の大きさを段階的に小さくしながらインパルス応答ｉｒ２’（ｎ）の取得を繰り返し行う。具体的には、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を右へ例えば１ビットシフトさせ（Ｓ３１０）、インパルスｉｍｐ（ｎ）を発生させる（Ｓ３１１）。そして、インパルス応答取得部６０は、１ビット右シフトされて１／２の大きさとなったインパルスｉｍｐ（ｎ）により、インパルス応答ｉｒ２’（ｎ）を再取得する（Ｓ３１２）。また、インパルス応答取得部６０は、再取得したインパルス応答ｉｒ２’（ｎ）のＩｍａｘが１６３８３より大きいか判定し（Ｓ３１３）、インパルス応答ｉｒ２’（ｎ）が１６３８３より大きい間（Ｓ３１３：ＹＥＳ）、インパルスｉｍｐ（ｎ）の右シフト及びインパルス応答ｉｒ２’（ｎ）の再取得処理（Ｓ３１０〜Ｓ３１２）を繰り返し実行する。そして、Ｉｍａｘが１６３８３以下になると（Ｓ３１３：ＮＯ）、再取得されたインパルス応答ｉｒ２’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。そこで、フィルタ係数設定部６１は、再取得されたインパルス応答ｉｒ２’（ｎ）を位相反転させた−ｉｒ２’（ｎ）をＦＩＲフィルタ５０のフィルタ係数に設定する。
次に、ＦＩＲフィルタ５１のフィルタ係数の設定処理が行われる。図５は、ＦＩＲフィルタ５１のフィルタ係数を設定する処理の一例を示すフローチャートである。まず、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を、最後にインパルス応答ｉｒ２’（ｎ）を取得した際の大きさに設定する（Ｓ５０１）。そして、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を出力端子３２から出力することにより、インパルス応答ｉｒ１’（ｎ）を取得する（Ｓ５０２）。そして、インパルス応答取得部６０は、取得したインパルス応答ｉｒ１’（ｎ）の最大値Ｉｍａｘを検出する（Ｓ５０３）。また、インパルスの調整量を示す変数ｍに初期値ゼロを設定する（Ｓ５０４）。
次に、インパルス応答取得部６０は、Ｉｍａｘが何ビットであるかを判定する（Ｓ５０５）。つまり、ＡＤコンバータ５が例えば１６ビット精度であることとすると、インパルス応答取得部６０は、Ｉｍａｘが８１９２以上１６３８３以下（１５ビット）であるか、Ｉｍａｘが８１９２未満（１５ビット未満）であるか、１６３８３より大きい（１５ビットより大きい）かを判定する。
Ｉｍａｘが８１９２以上１６３８３以下である場合、インパルス応答ｉｒ１’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。この場合、フィルタ係数設定部６１は、取得したインパルス応答ｉｒ１’（ｎ）をＦＩＲフィルタ５１のフィルタ係数に設定する（Ｓ５０６）。
また、Ｉｍａｘが８１９２未満である場合、インパルス応答ｉｒ１’（ｎ）は、図４（ｂ）に示すように小さすぎるものとなっている。そこで、インパルス応答取得部６０は、どの程度インパルスを大きくすれば良いかを示す値（ｋ）を、例えばｋ＝８１９１／Ｉｍａｘにより求める（Ｓ５０７）。なお、ｋを求める際には小数点以下を切り捨てることとする。続いて、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を左へｋビットシフトさせ（Ｓ５０８）、インパルスｉｍｐ（ｎ）を発生させる（Ｓ５０９）。そして、インパルス応答取得部６０は、大きさが調整されたインパルスｉｍｐ（ｎ）により、インパルス応答ｉｒ１’（ｎ）を再取得する（Ｓ５１０）。つまり、インパルスｉｍｐ（ｎ）がｋビット左シフトされて２ｋ倍されたことにより、再取得されたインパルス応答ｉｒ１’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。そこで、フィルタ係数設定部６１は、再取得されたインパルス応答ｉｒ１’（ｎ）をＦＩＲフィルタ５１のフィルタ係数に設定する（Ｓ５０６）。
また、Ｉｍａｘが１６３８３より大きい場合、インパルス応答ｉｒ１’（ｎ）は、図４（ｃ）に示すようにオーバフローした状態となっている。この場合、インパルス応答取得部６０は、どの程度オーバフローしているかわからないため、インパルスｉｍｐ（ｎ）の大きさを段階的に小さくしながらインパルス応答ｉｒ１’（ｎ）の取得を繰り返し行う。具体的には、インパルス応答取得部６０は、インパルスｉｍｐ（ｎ）を右へ例えば１ビットシフトさせ（Ｓ５１１）、変数ｍをカウントアップし（Ｓ５１２）、インパルスｉｍｐ（ｎ）を発生させる（Ｓ５１３）。そして、インパルス応答取得部６０は、１ビット右シフトされて１／２の大きさとなったインパルスｉｍｐ（ｎ）により、インパルス応答ｉｒ１’（ｎ）を再取得する（Ｓ５１４）。また、インパルス応答取得部６０は、再取得したインパルス応答ｉｒ１’（ｎ）のＩｍａｘが１６３８３より大きいか判定し（Ｓ５１５）、インパルス応答ｉｒ１’（ｎ）が１６３８３より大きい間（Ｓ５１５：ＹＥＳ）、インパルスｉｍｐ（ｎ）の右シフト及びインパルス応答ｉｒ１’（ｎ）の再取得処理（Ｓ５１１〜Ｓ５１４）を繰り返し実行する。そして、Ｉｍａｘが１６３８３以下になると（Ｓ５１５：ＮＯ）、再取得されたインパルス応答ｉｒ１’（ｎ）は、図４（ａ）に示すような適切な大きさとなっている。そこで、フィルタ係数設定部６１は、再取得されたインパルス応答ｉｒ１’（ｎ）をＦＩＲフィルタ５１のフィルタ係数に設定する。
ところで、インパルス応答ｉｒ１’（ｎ）及びインパルス応答ｉｒ２’（ｎ）を取得した際のインパルスｉｍｐ（ｎ）の大きさが異なる場合、前述したようにＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)とするためには差動増幅回路１２に入力される信号の信号レベルを調整する必要がある。例えば、インパルス応答ｉｒ１’（ｎ）を取得する際にインパルスｉｍｐ（ｎ）がｋビット左シフトされた場合、信号レベル調整部６２は、ＦＩＲフィルタ５１から出力される信号をｋビット右シフトして出力端子３３から出力するか、ＦＩＲフィルタ５０から出力される信号をｋビット左シフトして出力端子３２から出力する。
また、例えば、インパルス応答ｉｒ１’（ｎ）を取得する際にインパルスｉｍｐ（ｎ）がｍビット右シフトされた場合、信号レベル調整部６２は、ＦＩＲフィルタ５１から出力される信号をｍビット左シフトして出力端子３３から出力するか、ＦＩＲフィルタ５０から出力される信号をｍビット右シフトして出力端子３２から出力する。
また、ＦＩＲフィルタ５０，５１に設定するフィルタ係数を調整することにより、出力端子３２，３３から出力される信号の信号レベルを調整することもできる。例えば、インパルス応答ｉｒ１’（ｎ）を取得する際にインパルスｉｍｐ（ｎ）がｋビット左シフトされた場合、取得したインパルス応答ｉｒ１’（ｎ）を信号レベル調整部６２がｋビット右シフトし、ｋビット右シフトされたインパルス応答ｉｒ１’（ｎ）をフィルタ係数設定部６１がＦＩＲフィルタ５１のフィルタ係数に設定することにより、出力端子３３から出力される信号の信号レベルを調整することができる。もしくは、この場合、取得したインパルス応答ｉｒ２’（ｎ）を信号レベル調整部６２がｋビット左シフトし、ｋビット左シフトされたインパルス応答ｉｒ２’（ｎ）をフィルタ係数設定部６１がＦＩＲフィルタ５０のフィルタ係数に設定することにより、出力端子３２から出力される信号の信号レベルを調整することができる。
また、例えば、インパルス応答ｉｒ１’（ｎ）を取得する際にインパルスｉｍｐ（ｎ）がｍビット右シフトされた場合、取得したインパルス応答ｉｒ１’（ｎ）を信号レベル調整部６２がｍビット左シフトし、ｍビット左シフトされたインパルス応答ｉｒ１’（ｎ）をフィルタ係数設定部６１がＦＩＲフィルタ５１のフィルタ係数に設定することにより、出力端子３３から出力される信号の信号レベルを調整することができる。もしくは、この場合、取得したインパルス応答ｉｒ２’（ｎ）を信号レベル調整部６２がｍビット右シフトし、ｍビット右シフトされたインパルス応答ｉｒ２’（ｎ）をフィルタ係数設定部６１がＦＩＲフィルタ５０のフィルタ係数に設定することにより、出力端子３２から出力される信号の信号レベルを調整することができる。
このようにインパルス応答ｉｒ１’（ｎ）を取得した際のインパルスｉｍｐ（ｎ）の調整量に基づいて出力端子３２，３３から出力される信号の信号レベルを調整することにより、前述したＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させ、入力端子３０にデジタル信号が入力されたときのエコーを防止することが可能となる。
なお、本実施形態では、出力端子３２，３３から出力される信号の信号レベルを調整することによりＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることとしたが、ＤＡコンバータ６，７や増幅回路９，１１から出力される信号の信号レベルを調整することによりＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることとしてもよい。
また、本実施形態では、インパルス応答ｉｒ２’（ｎ）を位相反転させてＦＩＲフィルタ５０のフィルタ係数に設定し、インパルス応答ｉｒ１’（ｎ）をＦＩＲフィルタ５１のフィルタ係数に設定することとしたが、インパルス応答ｉｒ２’（ｎ）をＦＩＲフィルタ５０のフィルタ係数に設定し、インパルス応答ｉｒ１’（ｎ）を位相反転させてＦＩＲフィルタ５１のフィルタ係数に設定することとしてもよい。
また、本実施形態では、最初に、インパルスｉｍｐ（ｎ）の大きさを調整して取得したインパルス応答ｉｒ２’（ｎ）に基づいてＦＩＲフィルタ５０のフィルタ係数を設定し、次に、インパルスｉｍｐ（ｎ）の大きさを調整して取得したインパルス応答ｉｒ１’（ｎ）に基づいてＦＩＲフィルタ５１のフィルタ係数を設定することとしたが、この順序は逆であってもよい。つまり、最初に、インパルスｉｍｐ（ｎ）の大きさを調整して取得したインパルス応答ｉｒ１’（ｎ）に基づいてＦＩＲフィルタ５１のフィルタ係数を設定し、次に、インパルスｉｍｐ（ｎ）の大きさを調整して取得したインパルス応答ｉｒ２’（ｎ）に基づいてＦＩＲフィルタ５０のフィルタ係数を設定することとしてもよい。この場合、信号レベル調整部６２は、インパルス応答ｉｒ２’（ｎ）を取得した際のインパルスｉｍｐ（ｎ）の調整量に基づいて、出力端子３２，３３から出力される信号の信号レベルを調整すればよい。
＝＝エコー防止回路の適用例＝＝
次に、エコー防止回路１の適用例について説明する。図６は、エコー防止回路１が適用される携帯電話機７０の模式図である。図７は、図６に示す携帯電話機７０の構成の一例を示すブロック図である。なお、携帯電話機７０には、図６及び図７に示すようにイヤホンマイク２０が接続されている。なお、イヤホンマイク２０と携帯電話機７０は有線接続されているが、無線接続されることとしてもよい。
携帯電話機７０は、エコー防止回路１、アンテナ７１、ＲＦ（Radio Frequency）部７２、ベースバンド処理部７３、表示部７４、ＣＰＵ７５、入力部７６、ＡＤコンバータ７７、ＤＡコンバータ７８、マイク７９、スピーカ８０を有する。なお、図７に示す携帯電話機７０の構成は一例であり、エコー防止回路１が適用される携帯電話機は、これらの構成からなる携帯電話機に限るものではない。
アンテナ７１は携帯電話機７０に対して送信される音声信号を受信する。また、アンテナ７１は、ＲＦ部７２からの音声信号を送信する。
ＲＦ部７２は、アンテナ７１が受信した音声信号のうち、所定周波数帯域の音声信号に対する復調処理などのデコード処理を行う。また、ＲＦ部７２は、ベースバンド処理部７３からの音声信号に対する変調処理、例えばＴＤＭＡ方式（Time Division Multiplex Access）によるエンコード処理などを行う。
ベースバンド処理部７３は、ＲＦ部７２にてベースバンド信号まで復調された音声信号について所定の信号処理を施して、ＣＰＵ７５に出力する。また、ベースバンド処理部７３は、ＣＰＵ７５からの音声信号に対して所定の信号処理を施してＲＦ部７２に出力する。
ＣＰＵ７５は、携帯電話機７０を統括制御する。ＣＰＵ７５は、ベースバンド処理部７３からの音声信号に応じた音声をスピーカ８０或いはイヤホンマイク２０にて再生させるために、当該音声信号をＤＡコンバータ７８に出力する。また、ＣＰＵ７５は、ＡＤコンバータ７７から出力される、マイク７９或いはイヤホンマイク２０からの音声信号をベースバンド処理部７３に出力する。また、ＣＰＵ７５は、例えば携帯電話機７０がパケット通信を行っている場合、受信したパケットデータに基づく画像を表示すべく表示部７４に信号を出力する。また、ＣＰＵ７５は、入力部７６にて入力された入力データを表示部７４に表示させたり、パケット通信にて当該入力データを送信すべく所定の処理を施して、ベースバンド処理部７３に出力したりする。
ＡＤコンバータ７７は、マイク７９或いはイヤホンマイク２０からの音声信号対しアナログ・デジタル変換処理したデジタル信号をＣＰＵ７５に出力する。ＤＡコンバータ７８は、ＣＰＵ７５からの音声信号に対しデジタル・アナログ変換処理したアナログ信号をスピーカ８０或いはエコー防止回路１に出力する。なお、本実施形態においては、イヤホンマイク２０が携帯電話機７０に接続されている場合、ＤＡコンバータ７８からのアナログ信号はエコー防止回路１に入力されるものとして以下説明する。
次に、エコー防止回路１の動作について説明する。なお、本適用例においては、前述した処理に従ってＦＩＲフィルタ５０，５１のフィルタ係数の設定が既に施されているものとして以下説明する。
アンテナ２０が受信した音声信号は、携帯電話機７０の各構成による前述した処理が行われてＤＡコンバータ７８からエコー防止回路１のＡＤコンバータ４に出力される。
ＡＤコンバータ４に入力された音声信号は、当該ＡＤコンバータ４にてアナログ・デジタル信号処理が施されてデジタル信号となり、入力端子３０を介して、ＦＩＲフィルタ５０，５１に入力される。ＦＩＲフィルタ５０から出力される出力信号は、出力端子３２を介してＤＡコンバータ６に入力される。そして、出力信号は、ＤＡコンバータ６にてデジタル・アナログ変換処理が施されてアナログ信号となり増幅回路９に入力される。増幅回路９に入力されたアナログ信号は、所定の増幅率にて増幅されて出力される。増幅回路９からのアナログ信号は、入出力端子１３を介してイヤホンマイク２０に出力される。この結果、イヤホンマイク２０のスピーカ機能により、振動板が振動して音声が発生する。なお、増幅回路９からのアナログ信号は、差動増幅回路１２の＋入力端子にも入力される。
また、ＦＩＲフィルタ５１から出力される出力信号は、出力端子３３を介してＤＡコンバータ７に入力される。そして、出力信号は、ＤＡコンバータ７にてデジタル・アナログ変換処理が行われてアナログ信号となり増幅回路１１に入力される。増幅回路１１に入力されたアナログ信号は、所定の増幅率にて増幅されて、差動増幅回路１２の−入力端子に入力される。
そして、ＦＩＲフィルタ５０，５１のフィルタ係数は、前述した処理に従って設定されている。そのため、差動増幅回路１２において、＋入力端子に入力される増幅回路９から出力されるアナログ信号及び当該アナログ信号のイヤホンマイク２０等による反射信号を合わせた信号（第１アナログ信号）を、−入力端子に入力される増幅回路１１からのアナログ信号（第２アナログ信号）により打ち消すことができる。この結果、入力端子３０にデジタル信号が入力されたときのエコーを防止することが可能となる。また、イヤホンマイク２０のマイク機能による音声信号（第３アナログ信号）と、増幅回路９からのアナログ信号及び当該アナログ信号のイヤホンマイク２０による反射信号を合わせた信号（第１アナログ信号）とが重畳して差動増幅回路１２の＋入力端子に入力された場合であっても、−入力端子にＦＩＲフィルタ５１からの信号（第２アナログ信号）が入力されることによって、重畳された信号からエコーの原因となる信号分（つまり、増幅回路９からのアナログ信号及び当該アナログ信号の反射信号）のみを差し引くことが可能となる。
なお、本適用例においては、エコー防止回路１を携帯電話機７０に適用した場合について説明したがこれに限るものではない。前述したエコーが発生する可能性のあるものであれば、エコー防止回路１を適用可能である。例えば、ＩＴ（Information Technology）通信機器（例えばＰＣ（Personal Computer）など）、通話機器（電話機、トランシーバー、車載機など）に適用することが可能である。
以上、本発明の一実施形態について説明した。前述したように、ＤＳＰ３は、インパルスｉｍｐ（ｎ）の大きさを調整して適切な大きさのインパルス応答ｉｒ１’（ｎ）を取得し、このインパルス応答ｉｒ１’（ｎ）に基づいてＦＩＲフィルタ５１のフィルタ係数を設定する。つまり、イヤホンマイク２０の内部インピーダンスやスピーカ感度、マイク感度、あるいは増幅回路９や差動増幅回路１２等に用いられる抵抗の製造ばらつき等によらず、適切な大きさのインパルス応答ｉｒ１’（ｎ）を取得することができる。したがって、エコー防止回路１において効果的にエコーをキャンセルすることが可能となる。
また、ＤＳＰ３は、インパルスｉｍｐ（ｎ）の大きさを調整して適切な大きさのインパルス応答ｉｒ２’（ｎ）を取得し、このインパルス応答ｉｒ２’（ｎ）に基づいてＦＩＲフィルタ５０のフィルタ係数を設定する。つまり、増幅回路１１や差動増幅回路１２等に用いられる抵抗の製造ばらつき等によらず、適切な大きさのインパルス応答ｉｒ２’（ｎ）を取得することができる。したがって、エコー防止回路１において効果的にエコーをキャンセルすることが可能となる。
また、インパルス応答ｉｒ１’（ｎ）取得時にインパルスｉｍｐ（ｎ）の大きさを調整した場合、インパルスｉｍｐ（ｎ）の調整量に基づいてＦＩＲフィルタ５０又はＦＩＲフィルタ５１から出力される信号の信号レベルを調整することにより、ＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることが可能である。
また、インパルス応答ｉｒ２’（ｎ）取得時にインパルスｉｍｐ（ｎ）の大きさを調整した場合、インパルスｉｍｐ（ｎ）の調整量に基づいてＦＩＲフィルタ５０又はＦＩＲフィルタ５１から出力される信号の信号レベルを調整することにより、ＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることが可能である。
また、インパルス応答ｉｒ１’（ｎ）取得時にインパルスｉｍｐ（ｎ）の大きさを調整した場合、インパルス応答ｉｒ１’（ｎ）をインパルスｉｍｐ（ｎ）の調整量に基づいて変更してＦＩＲフィルタ５１のフィルタ係数に設定することにより、ＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることが可能である。
また、インパルス応答ｉｒ２’（ｎ）取得時にインパルスｉｍｐ（ｎ）の大きさを調整した場合、インパルス応答ｉｒ２’（ｎ）をインパルスｉｍｐ（ｎ）の調整量に基づいて変更してＦＩＲフィルタ５０のフィルタ係数に設定することにより、ＩRall_２(Ｚ)＝−ＩRall_１(Ｚ)の関係を成立させることが可能である。
また、ＤＳＰ３は、インパルス応答ｉｒ１’（ｎ）又はインパルス応答ｉｒ２’（ｎ）の最大値Ｉｍａｘが所定のレベル（例えば８１９２）より小さい場合は、Ｉｍａｘが所定のレベル以上となるようにインパルスｉｍｐ（ｎ）の大きさを一度に変更する。つまり、インパルスｉｍｐ（ｎ）の調整が一度で行われるため、フィルタ係数の設定処理を高速に行うことができる。
また、ＤＳＰ３は、インパルス応答ｉｒ１’（ｎ）又はインパルス応答ｉｒ２’（ｎ）の最大値Ｉｍａｘが所定のレベル（例えば１６３８３）より大きい場合は、例えばインパルスｉｍｐ（ｎ）を１ビットずつ右シフトすることにより、Ｉｍａｘが所定のレベル以下となるようにインパルスｉｍｐ（ｎ）の大きさを段階的に小さくする。つまり、Ｉｍａｘが所定のレベルより大きい場合は、どの程度オーバフローしているかわからないため、インパルスｉｍｐ（ｎ）の大きさを段階的に小さくしていくことにより、適切な大きさのインパルス応答ｉｒ１’（ｎ）又はインパルス応答ｉｒ２’（ｎ）を得ることができる。
なお、前述した実施形態及び適用例は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。
例えば、本実施形態では、インパルスを発生させることにより得られるインパルス応答をＦＩＲフィルタのフィルタ係数に設定することとしたが、フィルタ係数を設定するために用いる信号はインパルスに限られない。例えば、ステップ信号を発生させた際に得られる応答信号に基づいてＦＩＲフィルタのフィルタ係数を設定することとしてもよい。
本発明が適用されるエコー防止回路の一例を示すブロック図である。 ＤＳＰコアがプログラムを実行することにより実現される機能ブロックの構成を示す図である。 ＦＩＲフィルタ５０のフィルタ係数を設定する処理の一例を示すフローチャートである。 取得したインパルス応答の一例を示す図である。 ＦＩＲフィルタ５１のフィルタ係数を設定する処理の一例を示すフローチャートである。 エコー防止回路を適用する携帯電話機７０の模式図である。 携帯電話機の構成の一例を示すブロック図である。 従来のエコー防止回路を示す図である。 大きさの異なるインパルス応答の例を示す図である。
符号の説明
１ エコー防止回路 ２ ＣＰＵ
３ ＤＳＰ ４，５ ＡＤコンバータ
６〜８ ＤＡコンバータ ９〜１１ 増幅回路
１２ 差動増幅回路 １３ 入出力端子
２０ イヤホンマイク ３０，３１ 入力端子
３２〜３４ 出力端子 ４０ ＤＳＰコア
４１ ＲＡＭ ４２ ＲＯＭ
５０，５１ ＦＩＲフィルタ ６０ インパルス応答取得部
６１ フィルタ係数設定部 ６２ 信号レベル調整部
７０ 携帯電話機 ７１ アンテナ
７２ ＲＦ部 ７３ ベースバンド処理部
７４ 表示部 ７５ ＣＰＵ
７６ 入力部 ７７ ＡＤコンバータ
７８ ＤＡコンバータ ７９ マイク
８０ スピーカ

Claims (16)

  1. 第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数を設定するフィルタ係数設定装置であって、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータまでの第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する応答信号取得部と、
    再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定するフィルタ係数設定部と、
    前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整する信号レベル調整部と、
    を備え、
    前記応答信号取得部は、
    前記第１信号の大きさを、当該第２応答信号を取得した際の前記第２信号の大きさとして前記第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得することを特徴とするフィルタ係数設定装置。
  2. 請求項１に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した当該第２応答信号を位相反転したものを前記第１ＦＩＲフィルタのフィルタ係数に設定し、再度取得した当該第１応答信号を前記第２ＦＩＲフィルタのフィルタ係数に設定し、
    前記信号レベル調整部は、前記第１信号の調整量に基づいて前記第２又は第３デジタル信号の信号レベルを調整することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とすること、
    を特徴とするフィルタ係数設定装置。
  3. 請求項１に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した当該第２応答信号を前記第１ＦＩＲフィルタのフィルタ係数に設定し、再度取得した当該第１応答信号を位相反転したものを前記第２ＦＩＲフィルタのフィルタ係数に設定し、
    前記信号レベル調整部は、前記第１信号の調整量に基づいて前記第２又は第３デジタル信号の信号レベルを調整することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とすること、
    を特徴とするフィルタ係数設定装置。
  4. 第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数を設定するフィルタ係数設定装置であって、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータまでの第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する応答信号取得部と、
    再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定するフィルタ係数設定部と、
    前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第２信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整する信号レベル調整部と、
    を備え、
    前記応答信号取得部は、
    前記第２信号の大きさを、当該第１応答信号を取得した際の前記第１信号の大きさとして前記第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得すること、
    を特徴とするフィルタ係数設定装置。
  5. 請求項４に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した当該第１応答信号を位相反転したものを前記第２ＦＩＲフィルタのフィルタ係数に設定し、再度取得した当該第２応答信号を前記第１ＦＩＲフィルタのフィルタ係数に設定し、
    前記信号レベル調整部は、前記第２信号の調整量に基づいて前記第２又は第３デジタル信号の信号レベルを調整することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とすること、
    を特徴とするフィルタ係数設定装置。
  6. 請求項４に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した当該第１応答信号を前記第２ＦＩＲフィルタのフィルタ係数に設定し、再度取得した当該第２応答信号を位相反転したものを前記第１ＦＩＲフィルタのフィルタ係数に設定し、
    前記信号レベル調整部は、前記第２信号の調整量に基づいて前記第２又は第３デジタル信号の信号レベルを調整することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とすること、
    を特徴とするフィルタ係数設定装置。
  7. 第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数を設定するフィルタ係数設定装置であって、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータまでの第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する応答信号取得部と、
    再度取得された前記第１応答信号を前記第１信号の調整量に基づいて変更する信号レベル調整部と、
    再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定し、当該変更された前記第１応答信号を前記第２ＦＩＲフィルタのフィルタ係数に設定することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするフィルタ係数設定部と、
    を備え、
    前記応答信号取得部は、
    前記第１信号の大きさを、当該第２応答信号を取得した際の前記第２信号の大きさとして前記第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得すること、
    を特徴とするフィルタ係数設定装置。
  8. 請求項７に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した前記第２応答信号を位相反転したものを前記第１ＦＩＲフィルタのフィルタ係数に設定し、当該変更された前記第１応答信号を前記第２ＦＩＲフィルタのフィルタ係数に設定すること、
    を特徴とするフィルタ係数設定装置。
  9. 請求項７に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した前記第２応答信号を前記第１ＦＩＲフィルタのフィルタ係数に設定し、当該変更された前記第１応答信号を位相反転したものを前記第２ＦＩＲフィルタのフィルタ係数に設定すること、
    を特徴とするフィルタ係数設定装置。
  10. 第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数を設定するフィルタ係数設定装置であって、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータまでの第１応答信号を取得し、当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する応答信号取得部と、
    再度取得された前記第２応答信号を前記第２信号の調整量に基づいて変更する信号レベル調整部と、
    再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定し、当該変更された前記第２応答信号を前記第１ＦＩＲフィルタのフィルタ係数に設定することにより、前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするフィルタ係数設定部と、
    を備え、
    前記応答信号取得部は、
    前記第２信号の大きさを、当該第１応答信号を取得した際の前記第１信号の大きさとして前記第２応答信号を取得し、当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得すること、
    を特徴とするフィルタ係数設定装置。
  11. 請求項１０に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した前記第１応答信号を位相反転したものを前記第２ＦＩＲフィルタのフィルタ係数に設定し、当該変更された前記第２応答信号を前記第１ＦＩＲフィルタのフィルタ係数に設定すること、
    を特徴とするフィルタ係数設定装置。
  12. 請求項１０に記載のフィルタ係数設定装置であって、
    前記フィルタ係数設定部は、再度取得した前記第１応答信号を前記第２ＦＩＲフィルタのフィルタ係数に設定し、当該変更された前記第２応答信号を位相反転したものを前記第１ＦＩＲフィルタのフィルタ係数に設定すること、
    を特徴とするフィルタ係数設定装置。
  13. 請求項２〜１２の何れか一項に記載のフィルタ係数設定装置であって、
    前記応答信号取得部は、前記第１又は第２応答信号の大きさが所定のレベルより小さい場合は、前記第１又は第２応答信号が前記所定のレベル以上となるように前記第１又は第２信号の大きさを一度に変更すること、
    を特徴とするフィルタ係数設定装置。
  14. 請求項２〜１３の何れか一項に記載のフィルタ係数設定装置であって、
    前記応答信号取得部は、前記第１又は第２応答信号の大きさが所定のレベルより大きい場合は、前記第１又は第２応答信号が前記所定のレベル以下となるまで前記第１又は第２信号を段階的に小さくすること、
    を特徴とするフィルタ係数設定装置。
  15. 第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数設定方法であって、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第１応答信号を取得する前に、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得し、
    当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得し、
    当該第２応答信号を再度取得した際の前記第２信号の大きさの前記第１信号を発生させることにより前記第１応答信号を取得し、
    当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得し、
    再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定し、
    前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整すること、
    を特徴とするフィルタ係数設定方法。
  16. プロセッサと、
    第１デジタル信号が入力され、第２デジタル信号を出力する第１ＦＩＲフィルタと、
    前記第１デジタル信号が前記第１ＦＩＲフィルタとともに入力され、第３デジタル信号を出力する第２ＦＩＲフィルタと、
    前記第２デジタル信号を第１アナログ信号に変換して出力する第１ＤＡコンバータと、
    前記第３デジタル信号を第２アナログ信号に変換して出力する第２ＤＡコンバータと、
    前記第１アナログ信号が出力されるか、当該出力された第１アナログ信号が反射されて入力されるか、第３アナログ信号が入力される入出力端子と、
    前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から、前記第２アナログ信号を減算した第４アナログ信号を出力する減算回路と、
    前記減算回路から出力されるアナログ信号をデジタル信号に変換して出力するＡＤコンバータと、
    を備えるエコー防止回路のフィルタ係数を設定するためのプログラムであって、
    前記プロセッサに、
    前記第１ＤＡコンバータに入力される第１信号を発生させることにより前記第１ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第１応答信号を取得する前に、前記第２ＤＡコンバータに入力される第２信号を発生させることにより前記第２ＦＩＲフィルタの出力から前記ＡＤコンバータの出力までの第２応答信号を取得する機能と、
    当該第２応答信号の大きさに応じて前記第２信号の大きさを調整して前記第２応答信号を再度取得する機能と、
    当該第２応答信号を再度取得した際の前記第２信号の大きさの前記第１信号を発生させることにより前記第１応答信号を取得する機能と、
    当該第１応答信号の大きさに応じて前記第１信号の大きさを調整して前記第１応答信号を再度取得する機能と、
    再度取得した当該第１応答信号に基づいて前記第２ＦＩＲフィルタのフィルタ係数を設定するとともに、再度取得した当該第２応答信号に基づいて前記第１ＦＩＲフィルタのフィルタ係数を設定する機能と、
    前記第４アナログ信号を前記第１アナログ信号と前記第３アナログ信号とを合わせた信号から前記第１アナログ信号のみを除去または減衰した信号とするために、前記第１信号の調整量に基づいて前記第１及び第２アナログ信号の信号レベルを調整する機能と、
    を実現させるためのプログラム。
JP2006032540A 2006-02-09 2006-02-09 フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム Expired - Fee Related JP4771311B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2006032540A JP4771311B2 (ja) 2006-02-09 2006-02-09 フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム
CNB2007100039586A CN100508536C (zh) 2006-02-09 2007-01-19 滤波器系数设定装置、滤波器系数设定方法
EP07101433A EP1819138B1 (en) 2006-02-09 2007-01-30 Apparatus and method for setting filter coefficient and recording medium having a program recorded thereon
TW096104509A TWI339958B (en) 2006-02-09 2007-02-07 Filter coefficient setting device, filter coefficient setting method and program
US11/672,648 US7420488B2 (en) 2006-02-09 2007-02-08 Apparatus and method for setting filter coefficient, and recording medium having a program recorded thereon
KR1020070013219A KR100875345B1 (ko) 2006-02-09 2007-02-08 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006032540A JP4771311B2 (ja) 2006-02-09 2006-02-09 フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2007214895A JP2007214895A (ja) 2007-08-23
JP4771311B2 true JP4771311B2 (ja) 2011-09-14

Family

ID=38057285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006032540A Expired - Fee Related JP4771311B2 (ja) 2006-02-09 2006-02-09 フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム

Country Status (6)

Country Link
US (1) US7420488B2 (ja)
EP (1) EP1819138B1 (ja)
JP (1) JP4771311B2 (ja)
KR (1) KR100875345B1 (ja)
CN (1) CN100508536C (ja)
TW (1) TWI339958B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765117B2 (ja) * 2006-03-02 2011-09-07 オンセミコンダクター・トレーディング・リミテッド エコー防止回路、フィルタ係数設定方法、及びプログラム
GB2493327B (en) 2011-07-05 2018-06-06 Skype Processing audio signals
GB2495131A (en) 2011-09-30 2013-04-03 Skype A mobile device includes a received-signal beamformer that adapts to motion of the mobile device
GB2495129B (en) 2011-09-30 2017-07-19 Skype Processing signals
GB2495128B (en) 2011-09-30 2018-04-04 Skype Processing signals
GB2495472B (en) 2011-09-30 2019-07-03 Skype Processing audio signals
GB2496660B (en) 2011-11-18 2014-06-04 Skype Processing audio signals
GB201120392D0 (en) 2011-11-25 2012-01-11 Skype Ltd Processing signals
GB2497343B (en) 2011-12-08 2014-11-26 Skype Processing audio signals
CN102984323A (zh) * 2011-12-08 2013-03-20 斯凯普公司 处理音频信号
CN104348446B (zh) * 2013-07-26 2018-05-11 中国移动通信集团广东有限公司 一种实现fir滤波的方法和滤波装置
US9992573B1 (en) 2013-10-29 2018-06-05 Meyer Sound Laboratories, Incorporated Phase inversion filter for correcting low frequency phase distortion in a loudspeaker system
US9591498B1 (en) * 2014-06-25 2017-03-07 Sprint Communications Company L.P. Detection of base station synchronization failure
US9565646B1 (en) 2014-06-25 2017-02-07 Sprint Communications Company L.P. Detection of base station synchronization failure
JP6197930B2 (ja) * 2016-09-14 2017-09-20 ソニー株式会社 耳孔装着型収音装置、信号処理装置、収音方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130134A (ja) 1984-07-20 1986-02-12 Nippon Telegr & Teleph Corp <Ntt> エコ−消去方式
DE3783605T2 (de) * 1987-04-22 1993-07-15 Ibm Echokompensationseinrichtung fuer datenuebertragung ueber eine zweidrahtleitung.
US5075687A (en) * 1990-09-27 1991-12-24 Advanced Micro Devices, Inc. Echo suppression with both digital and analog variable attenuators
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
DE4202206C2 (de) * 1992-01-28 1998-06-10 Bosch Gmbh Robert Analog/digitaler Kompensator mit Pegelregelung für eine Gabelschaltung
US5307405A (en) 1992-09-25 1994-04-26 Qualcomm Incorporated Network echo canceller
EP0691756A1 (de) * 1994-07-07 1996-01-10 Siemens-Albis Aktiengesellschaft Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator
JPH08237175A (ja) * 1995-02-24 1996-09-13 Casio Comput Co Ltd エコーキャンセラ装置、該エコーキャンセラ装置のフィルタ係数設定方法および該エコーキャンセラ装置を備える音声通信装置
JP3631459B2 (ja) 1996-04-25 2005-03-23 三菱電機株式会社 エコーキャンセラ
US6215429B1 (en) * 1998-02-10 2001-04-10 Lucent Technologies, Inc. Distributed gain for audio codec
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
US6597732B1 (en) * 1999-01-14 2003-07-22 Eric Morgan Dowling High-speed modem with uplink remote-echo canceller
US6674810B1 (en) * 1999-05-27 2004-01-06 3Com Corporation Method and apparatus for reducing peak-to-average power ratio in a discrete multi-tone signal
GB2352029A (en) * 1999-07-08 2001-01-17 Ford Motor Co Removable electronic security bezel for an electronic device
US6658055B1 (en) * 1999-07-16 2003-12-02 Arris International, Inc. Method for accelerating the training of adaptive echo cancelers in the presence of interfering sinusoidal signals
JP3293029B2 (ja) * 1999-08-20 2002-06-17 株式会社マイクロエムズ 通信装置用２線４線変換回路
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
JP3566158B2 (ja) * 1999-12-07 2004-09-15 三菱電機株式会社 エコーキャンセラ装置
GB0018490D0 (en) * 2000-07-27 2000-09-13 Element 14 Inc Digital/analogue communication system
US7183954B1 (en) * 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
KR100851286B1 (ko) * 2003-11-11 2008-08-08 마테크, 인코포레이티드 단일 트랜스듀서를 갖는 쌍방향 통신 장치
US7480377B2 (en) 2003-12-31 2009-01-20 Intel Corporation Dual adaptive filter apparatus and method
US7307565B1 (en) * 2005-12-22 2007-12-11 Cirrus Logic, Inc. Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise

Also Published As

Publication number Publication date
US7420488B2 (en) 2008-09-02
CN101018245A (zh) 2007-08-15
CN100508536C (zh) 2009-07-01
EP1819138B1 (en) 2011-06-15
KR100875345B1 (ko) 2008-12-22
TWI339958B (en) 2011-04-01
EP1819138A1 (en) 2007-08-15
US20070182614A1 (en) 2007-08-09
JP2007214895A (ja) 2007-08-23
KR20070081101A (ko) 2007-08-14
TW200740136A (en) 2007-10-16

Similar Documents

Publication Publication Date Title
JP4771311B2 (ja) フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム
JP5063528B2 (ja) ノイズキャンセルシステム
JP4765117B2 (ja) エコー防止回路、フィルタ係数設定方法、及びプログラム
JP5151762B2 (ja) 音声強調装置、携帯端末、音声強調方法および音声強調プログラム
CN103718239A (zh) 在具有适应性噪音消除（anc）的个人语音设备中带限抗噪音
KR101898911B1 (ko) 인이어 마이크와 아웃이어 마이크 수음특성을 이용한 소음 제거 이어셋 및 소음 제거 방법
KR101253708B1 (ko) 보청장치의 외부 소음을 차폐하는 방법
JP2007174313A (ja) エコーキャンセル回路
CN111083250A (zh) 移动终端及其降噪方法
US8036376B2 (en) Echo prevention circuit having adaptive digital filter
JP4666464B2 (ja) 差動入力回路、受信回路、送受信装置
JP2017157880A (ja) エコーキャンセル装置及びエコーキャンセル方法
JP2008172612A (ja) フィルタ係数設定装置及びプログラム
JP5470729B2 (ja) 信号処理装置、信号処理方法
JP2004304536A (ja) 半導体装置及びその半導体装置を使用した携帯電話装置
JP7379988B2 (ja) 基音周波数決定装置、疑似低音処理装置、基音周波数決定方法および音響処理方法
JP7005848B2 (ja) 音声処理条件設定装置、無線通信装置、および音声処理条件設定方法
JP4771532B2 (ja) エコー防止回路及びデジタル信号処理回路
JP2007184820A (ja) 受信装置及び受信音声信号の補正方法
US20080183464A1 (en) Received voice playback apparatus
JP2008160870A (ja) 半導体装置
CN113411718A (zh) 一种耳机降噪方法、装置和耳机系统
JP2020120154A (ja) 信号処理装置、ヘッドセット、プログラム、及びコンピュータ読み取り可能な媒体
JP2008178039A (ja) 通信装置、雑音低減方法及び雑音低減プログラム
JP2011097159A (ja) 電子機器、電子機器による音響処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110302

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110308

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110422

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110517

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees