KR100875345B1 - 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 - Google Patents

필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 Download PDF

Info

Publication number
KR100875345B1
KR100875345B1 KR1020070013219A KR20070013219A KR100875345B1 KR 100875345 B1 KR100875345 B1 KR 100875345B1 KR 1020070013219 A KR1020070013219 A KR 1020070013219A KR 20070013219 A KR20070013219 A KR 20070013219A KR 100875345 B1 KR100875345 B1 KR 100875345B1
Authority
KR
South Korea
Prior art keywords
signal
response signal
response
filter coefficient
magnitude
Prior art date
Application number
KR1020070013219A
Other languages
English (en)
Other versions
KR20070081101A (ko
Inventor
다께오 이노우에
히데끼 오하시
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070081101A publication Critical patent/KR20070081101A/ko
Application granted granted Critical
Publication of KR100875345B1 publication Critical patent/KR100875345B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M9/00—Arrangements for interconnection not involving centralised switching
    • H04M9/08—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic
    • H04M9/082—Two-way loud-speaking telephone systems with means for conditioning the signal, e.g. for suppressing echoes for one or both directions of traffic using echo cancellers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Telephone Function (AREA)
  • Circuit For Audible Band Transducer (AREA)

Abstract

에코를 방지하기 위해서 적절한 필터 계수를 설정한다. 제1 신호를 발생시킴으로써 제1 FIR 필터의 출력으로부터 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 제1 신호의 크기를 조정해서 제1 응답 신호를 재차 취득하고, 재차 취득한 그 제1 응답 신호에 기초해서 제2 FIR 필터의 필터 계수를 설정한다. 제2 FIR 필터의 출력으로부터 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 제1 FIR 필터의 필터 계수를 설정한다. 차동 증폭 회로로부터 출력되는 아날로그 신호를 제1 DA 컨버터로부터 출력되는 아날로그 신호와 이어폰 마이크로부터 입력되는 아날로그 신호를 합한 신호로부터 제1 DA 컨버터로부터 출력되는 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 제1 신호의 조정량에 기초해서 제1 및 제2 DA 컨버터로부터 출력되는 아날로그 신호의 신호 레벨을 조정한다.
Figure R1020070013219
필터 계수 설정 장치, 필터 계수 설정 방법, 응답 신호, 차동 증폭 회로, AD 컨버터, DA 컨버터, 신호 레벨, 아날로그 신호, 에코 방지 회로

Description

필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체{FILTER COEFFICIENT SETTING DEVICE, FILTER COEFFICIENT SETTING METHOD, AND PROGRAM}
도 1은 본 발명이 적용되는 에코 방지 회로의 일례를 도시하는 블록도.
도 2는 DSP 코어가 프로그램을 실행함으로써 실현되는 기능 블록의 구성을 도시하는 도면.
도 3은　FIR 필터(50)의 필터 계수를 설정하는 처리의 일례를 도시하는 플로우차트.
도 4는 취득한 임펄스 응답의 일례를 도시하는 도면.
도 5는 FIR 필터(51)의 필터 계수를 설정하는 처리의 일례를 도시하는 플로우차트.
도 6은 에코 방지 회로를 적용하는 휴대 전화기(70)의 모식도.
도 7은 휴대 전화기의 구성의 일례를 도시하는 블록도.
도 8은 종래의 에코 방지 회로를 도시하는 도면.
도 9는 크기가 서로 다른 임펄스 응답의 예를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
1:에코 방지 회로
2:CPU
3:DSP
4, 5:AD 컨버터
6~8:DA 컨버터
9~11:증폭 회로
12:차동 증폭 회로
13:입출력 단자
20:이어폰 마이크
30, 31:입력 단자
32~34:출력 단자
40:DSP 코아
41:RAM
42:ROM
50, 51:FIR 필터
60:임펄스 응답 취득부
61:필터 계수 설정부
62:신호 레벨 조정부
70:휴대 전화기
71:안테나
72:RF부
73:베이스 밴드 처리부
74:표시부
75:CPU
76:입력부
77:AD 컨버터
78:DA 컨버터
79:마이크
80:스피커
[특허 문헌 1] 일본 특허 제3293029호 공보
[특허 문헌 2] 일본 특허 공개 2003-9272
본 발명은, 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램에 관한 것이다.
최근, 예를 들면 이어폰 마이크가 접속되는 휴대 전화기나 핸즈프리 전화기 등의 통신 기기에서는, 스피커로부터 마이크에 감도는 음향 결합이나 회로 상의 전기적 반사 등에 의해 발생하는 에코를 방지하기 위한 에코 방지 회로가 내장되어 있는 것이 있다. 예를 들면, 특허 문헌 1에서는, 입력 신호와 역위상이고 진폭 레벨이 동일한 신호를 이용해서 입력 신호를 상쇄함으로써 에코를 방지하는 회로가 개시되어 있다. 그러나, 특허 문헌 1에 개시된 구성에서는, 에코를 고정밀도로 캔슬하기 위해서는 각 회로 소자의 회로 상수를 고정밀도로 설정할 필요가 있는데, 이러한 설정은 용이하지 않아, 고정밀도로 에코를 캔슬할 수 없었다.
따라서, 디지털 처리를 이용해서 에코를 고정밀도로 캔슬하는 방법이 검토되고 있다. 도 8은, DSP(100)를 이용한 에코 방지 회로의 일례를 도시하는 도면이다. 도면에 도시한 바와 같이, 휴대 전화 등에서 상대측로부터 송신되어 온 음성을 나타내는 아날로그 신호는, AD 컨버터(101)에 입력된다. 그리고, AD 컨버터(101)에 의해 디지털 변환된 신호는, DSP(100) 내의 FIR 필터(102, 103)에서, 각각의 필터 계수에 기초해서 컨볼루션 처리가 실시되어 출력된다. FIR 필터(102)로부터 출력되는 신호는, DA 컨버터(104)에 입력된다. 그리고, DA 컨버터(104)에 의해 아날로그 변환된 신호는, 입출력 단자(105)를 통하여 이어폰 마이크에 출력됨과 함께, 차동 증폭 회로(106)의 한쪽 단자에 입력된다. 또한，FIR 필터(103)로부터 출력되는 신호는, DA 컨버터(107)에 입력된다. 그리고, DA 컨버터(107)로부터 출력되는 신호는, 차동 증폭 회로(106)의 다른 쪽 단자에 입력된다.
그리고, 차동 증폭 회로(106)로부터 출력되는 신호는, AD 컨버터(108)에서 디지털 신호로 변환되어 DSP(100)에 입력된다. 그리고, 이 디지털 신호는, DSP(100)로부터 출력된 후에, DA 컨버터(109)에서 아날로그 신호로 변환되어, 에코 방지 회로의 출력 신호로서 출력된다.
여기서, DSP(100)는, DA 컨버터(104)에 임펄스를 출력한 때의 AD 컨버터(108)의 출력에 의해, DA 컨버터(104)로부터 AD 컨버터(108)까지의 임펄스 응답 을 취득한다. 또한，DSP(100)는, DA 컨버터(107)에 임펄스를 출력한 때의 AD 컨버터(108)의 출력에 의해, DA 컨버터(107)로부터 AD 컨버터(108)까지의 임펄스 응답을 취득한다. 그리고, 이들 임펄스 응답에 기초해서 FIR 필터(102, 103)의 필터 계수를 적절하게 설정함으로써, 에코를 고정밀도로 캔슬할 수 있다.
그런데, 임펄스 응답을 취득하는 경우, 임펄스의 크기가 적절하지 않으면, 정밀도 높은 임펄스 응답을 얻을 수 없어서, 효과적으로 에코를 캔슬할 수 없게 된다. 도 9는, 임펄스의 크기에 따른 임펄스 응답의 예를 도시하는 도면이다. 임펄스의 크기가 적절한 경우, 도 9의 (a)에 도시한 바와 같이 적절한 크기의 임펄스 응답을 취득할 수 있다. 한편, 임펄스가 지나치게 작으면, 도 9의 (b)에 도시한 바와 같이 임펄스 응답의 신호 레벨도 작아서, 배경 노이즈나 회로 노이즈 등에 의해 임펄스 응답의 정밀도가 저하하게 된다. 또한, 임펄스가 지나치게 크면, 도 9의 (c)에 도시한 바와 같이 임펄스 응답이 AD 컨버터(108)에서 오버플로하여, 정확한 임펄스 응답을 취득할 수 없다.
그 때문에, 적절한 크기의 임펄스를 발생시킴으로써, 도 9의 (a)에 도시하는 바와 같은 적절한 크기의 임펄스 응답을 취득할 필요가 있다. 그런데, 사용하는 이어폰 마이크의 내부 임피던스나 스피커 감도, 마이크 감도, 혹은 차동 증폭 회로(106) 등에 이용되는 저항의 제조 편차 등에 의해 임펄스 응답의 크기가 변화되기 때문에, 적절한 임펄스의 크기를 미리 정해 두는 것은 곤란하다. 따라서, 미리 정해진 크기의 임펄스에 의해 얻어지는 임펄스 응답에 기초하여 FIR 필터(102, 103)의 필터 계수로 설정했다고 해도, 효과적으로 에코를 캔슬할 수 있다고는 할 수 없다.
따라서, 본 발명은, 에코를 방지하기 위해서 적절한 필터 계수를 설정 가능한 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위한 본 발명의 필터 계수 설정 장치는, 제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와, 상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 제4 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터를 구비하는 에코 방지 회로의 필터 계수를 설정하는 필터 계수 설정 장치로서, 제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터까지의 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하는 응답 신호 취득부와, 재차 취득한 그 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 필터 계수 설정부와, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 신호 레벨 조정부를 구비하는 것으로 한다.
또한, 본 발명의 필터 계수 설정 방법은, 제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와, 상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 제4 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터를 구비하는 에코 방지 회로의 필터 계수 설정 방법으로서, 제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터까지의 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고, 재차 취득한 그 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하고, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 것으로 한다.
또한, 본 발명의 프로그램은, 프로세서와, 제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와, 상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 제4 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터를 구비하는 에코 방지 회로의 필터 계수를 설정하기 위한 프로그램으로서, 상기 프로세서에, 제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터까지의 제1 응답 신호를 취득하는 기능과, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하는 기능과, 재차 취득한 그 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 기능과, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 기능을 실현시키기 위한 것으로 한다.
==전체 구성==
도 1은, 본 발명이 적용되는 에코 방지 회로의 일례를 도시하는 블록도이다. 에코 방지 회로(1)는, CPU(Central　Processing　Unit)(2), 디지털 신호 처리 회로(DSP:Digital　Signal　Processor)(3), AD 컨버터(4, 5), DA 컨버터(6~8), 증폭 회로(9~11), 차동 증폭 회로(12), 입출력 단자(13)를 구비하고 있다. 또한，DA 컨버터(6)가 본 발명의 제1 DA 컨버터에 상당하고, DA 컨버터(7)가 본 발명의 제2 DA 컨버터에 상당한다. 또한, 차동 증폭 회로(12)가 본 발명의 감산 회로에 상당한다. 또한, 본 실시 형태에서는 CPU(2)를 에코 방지 회로(1)의 구성 요건으로 하고 있지만, CPU(2)를 구성 요건으로 하지 않는 것도 가능하다.
그리고, DSP(3)는, 입력 단자(30, 31), 출력 단자(32~34), DSP 코어(40), RAM(Random　Access　Memory)(41), ROM(Read　Only　Memory)(42)을 포함해서 구성되어 있다. 또한，DSP(3)는, FIR 필터(50, 51)를 구비하고 있다. 이들 FIR 필터(50, 51)는, DSP 코어(40)가 RAM(41) 또는 ROM(42)에 저장된 프로그램을 실행함으로써 실현된다. 여기서, FIR 필터(50)가 본 발명의 제1 FIR 필터에 상당하고, FIR 필터(51)가 본 발명의 제2 FIR 필터에 상당한다. 또한，FIR 필터(50, 51)를 하드웨어에 의해 실현하는 것도 가능하다.
AD 컨버터(4)에는, 예를 들면 음성 신호가 입력된다. 그리고, AD 컨버터(4)는, 음성 신호에 대해서 아날로그 디지털 변환 처리한 디지털 신호(제1 디지털 신호)를, 입력 단자(30)를 통하여 DSP(3)에 입력한다.
DSP(3)에 입력된 디지털 신호는, FIR 필터(50, 51)에 각각 입력된다. FIR 필터(50)는, 입력되는 디지털 신호에 대해서 그 FIR 필터(50)의 필터 계수에 기초해서 컨볼루션 연산 처리를 실시한 디지털 신호(제2 디지털 신호)를 출력 단자(32)에 출력한다. 또한 동시에, FIR 필터(51)는, 입력되는 디지털 신호에 대해서 그 FIR 필터(51)의 필터 계수에 기초해서 컨볼루션 연산 처리를 실시한 디지털 신호(제3 디지털 신호)를 출력 단자(33)에 출력한다.
DA 컨버터(6)에는, 출력 단자(32)를 통하여, FIR 필터(50)로부터의 출력 신호가 입력된다. 그리고, DA 컨버터(6)는, FIR 필터(50)로부터의 출력 신호에 대해서 디지털·아날로그 변환 처리한 아날로그 신호(제1 아날로그 신호)를 증폭 회로(9)에 출력한다. 증폭 회로(9)는, 소정의 증폭률로 아날로그 신호를 증폭해서 출력한다.
입출력 단자(13)에는, 이어폰 마이크(20)가 접속된다. 이어폰 마이크(20)는, 입출력 단자(13)로부터 입력되는 음성 신호에 기초해서, 진동판(도시되지 않음)을 진동시킴으로써 음성을 발생하는 스피커 기능을 가진다. 또한, 이어폰 마이크(20)는, 그 이어폰 마이크(20)를 장착하고 있는 자가 음성을 발한 때의 고막의 진동을 진동판의 진동으로 바꿈으로써 음성 신호를 생성하는 마이크 기능도 갖는 것이다. 또한, 이 이어폰 마이크(20)는 주지의 기술이며, 예를 들면 특허 문헌 2 등에 기재되어 있다. 그리고, 이어폰 마이크(20)에 의해 생성된 음성 신호(제3 아날로그 신호)가, 입출력 단자(13)를 통하여 차동 증폭 회로(12)의 +입력 단자에 입력된다. 또한, 입출력 단자(13)를 통하여 이어폰 마이크(20)에 출력된 신호는 반사되어 입출력 단자(13)로부터 입력되고, 차동 증폭 회로(12)의 +입력 단자에 입력된다. 여기에서, 반사되어 오는 신호란, 예를 들면, 이어폰 마이크(20)를 통해서 되돌아오는 신호나, 이어폰 마이크(20)로부터 출력된 음이 귀 안에서 반사되고, 그 반사 음이 이어폰 마이크(20)에 의해 음성 신호로 변환된 신호 등이다. 또한, 입출력 단자(13)는, 출력 신호와 입력 신호가 배타적으로 입출력되는 것은 아니다. 예를 들면, 입출력 단자(13)는, 출력 신호와 입력 신호가 동시에 입출력될 경우도 있다.
DA 컨버터(7)에는, 출력 단자(33)를 통하여, FIR 필터(51)로부터의 출력 신호가 입력된다. 그리고, DA 컨버터(7)는, FIR 필터(51)로부터의 출력 신호에 대해서 디지털·아날로그 변환 처리한 아날로그 신호(제2 아날로그 신호)를 증폭 회로(11)에 출력한다. 증폭 회로(11)는, 소정의 증폭률로 아날로그 신호를 증폭해서 차동 증폭 회로(12)의 -입력 단자에 출력한다.
차동 증폭 회로(12)는, 입출력 단자(13)로부터의 음성 신호를 증폭 회로(10)에 출력한다. 증폭 회로(10)는, 음성 신호를 소정의 증폭률로 증폭해서 AD 컨버터(5)에 출력한다. 또한, 차동 증폭 회로(12)의 +입력 단자에는, 증폭 회로(9)로 부터의 아날로그 신호가 입력된다. 그리고, 차동 증폭 회로(12)는, +입력 단자에 입력된 아날로그 신호와, -입력 단자에 입력된 아날로그 신호의 차분을 증폭한 신호(제4 아날로그 신호)를 출력한다.
AD 컨버터(5)는, 증폭 회로(10)로부터의 음성 신호에 대해서 아날로그 디지털 변환 처리한 디지털 신호를, 입력 단자(31)를 통하여 DSP(3)에 입력한다. 입력 단자(31)에 입력된 디지털 신호는, 출력 단자(34)로부터 출력된다. DA 컨버터(8)에는, 출력 단자(34)를 통하여 DSP(3)로부터 출력되는 디지털 신호가 입력된다. 그리고, DA 컨버터(8)는, 디지털 신호에 대해서 디지털·아날로그 변환 처리한 아날로그 신호를 출력한다
CPU(2)는, 에코 방지 회로(1)를 통괄 제어한다. CPU(2)는, 예를 들면 에코 방지 회로(1)를 리셋하기 위한 리셋 신호가 입력되면, 후술하는 임펄스 응답 취득 처리를 실행시키기 위한 지시 신호를 DSP(3)에 출력한다. 또한, 예를 들면, 에코 방지 회로(1)를 동작시키기 위한 전원 투입을 CPU(2)가 검출한 때에, 전술한 지시 신호를 DSP(3)에 출력하도록 해도 된다. 또한，CPU(2)는, 아날로그 회로의 전기적 변화(예를 들면 증폭 회로(10)의 출력의 진폭 변화)를 검출한 때에, 전술한 지시 신호를 DSP(3)에 출력하도록 해도 된다.
DSP 코어(40)(프로세서)는, RAM(41) 또는 ROM(42)에 저장된 프로그램을 실행함으로써, DSP(3)에 있어서의 각종 처리를 실행할 수 있다. 도 2는, DSP 코어(40)가 프로그램을 실행함으로써 실현되는 기능 블록의 구성을 도시하는 도면이다. DSP(3)는, 임펄스 응답 취득부(60), 필터 계수 설정부(61), 및 신호 레벨 조정 부(62)를 구비하고 있다. 또한，임펄스 응답 취득부(60), 필터 계수 설정부(61), 및 신호 레벨 조정부(62)에 의해 구성되는 처리 장치가, 본 발명의 필터 계수 설정 장치에 상당한다.
임펄스 응답 취득부(60)는, 출력 단자(32)로부터 임펄스(제1 신호)를 출력함으로써, 도 1의 실선으로 나타내는 경로 A의 임펄스 응답(IR1'(Z))(제1 응답 신호)를 입력 단자(31)로부터 취득한다. 또한, 임펄스 응답 취득부(60)는, 출력 단자(33)로부터 임펄스(제2 신호)를 출력함으로써, 도 1의 실선으로 나타내는 경로 B의 임펄스 응답(IR2'(Z))(제2 응답 신호)를 입력 단자(31)로부터 취득한다. 또한, 임펄스 응답 취득부(60)는, 임펄스 응답(IR1'(Z) 및 IR2'(Z))이 적절한 크기로 되도록, 출력 단자(32, 33)로부터 출력하는 임펄스의 크기를 조정할 수 있다.
필터 계수 설정부(61)는, 취득된 임펄스 응답(IR1'(Z))에 기초해서 FIR 필터(51)의 필터 계수를 설정한다. 또한, 필터 계수 설정부(61)는, 취득된 임펄스 응답(IR2'(Z))에 기초해서 FIR 필터(50)의 필터 계수를 설정한다.
신호 레벨 조정부(62)는, 임펄스 응답 취득부(60)에 의한 임펄스의 크기의 조정량에 기초해서, 출력 단자(32, 33)로부터 출력되는 신호의 신호 레벨을 조정한다.
==에코 캔슬의 원리==
다음으로, 에코 방지 회로(1)에 있어서의 에코 캔슬의 원리에 대해서 설명한다. 여기에서, 도 1의 파선으로 나타내는 출력 단자(32)로부터 차동 증폭 회로(12)의 +입력 단자까지의 임펄스 응답(전달 함수)을 IR1(Z)로 한다. 또한, 도 1 의 파선으로 나타내는 출력 단자(33)로부터 차동 증폭 회로(12)의 -입력 단자까지의 임펄스 응답(전달 함수)을 IR2(2)로 한다. 또한, 도 1의 파선으로 나타내는 차동 증폭 회로(12)에 있어서의 ±입력 단자의 후단으로부터 입력 단자(31)까지의 임펄스 응답(전달 함수)을 W(Z)로 한다.
이 때, 도 1의 실선으로 나타내는 경로 A의 임펄스 응답(전달 함수)(IR1'(Z))은, IR1'(Z)=IR1(Z)·W(Z)로 된다. 또한, 도 1의 실선으로 나타내는 경로 B의 임펄스 응답(전달 함수)(IR2'(Z))은, IR2'(Z)=-IR2(Z)·W(Z)로 된다. 또한，IR2(Z)가 위상 반전되어 있는 것은, 차동 증폭 회로(12)의 -입력 단자에 입력되어 있기 때문이다.
지금, FIR 필터(50)의 필터 계수를, IR2'(Z)를 위상 반전한 -IR2'(Z)로 하면，FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성(IRall_1(Z))은,
IRall_1(Z)=-IR2'(Z)·IR1'(Z)
=(-(-IR2(Z)·W(Z))·(IR1(Z)·W(Z))
=IR2(Z)·W(Z)·IR1(Z)·W(Z)
로 된다. 또한，FIR 필터(51)의 필터 계수를 IR1'(Z)로 하면，FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성(IRall_2(Z))은,
IRall_2(Z)=IR1'(Z)·IR2'(Z)
=IR1(Z)·W(Z)·(-IR2(Z)·W(Z))
=IR1(Z)·W(Z)·(-IR2(Z))·W(Z)
=-IRall_1(Z)
로 된다.
즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성(IRall_1(Z))과, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성(IRall_2(Z))은 상호 상쇄하는 특성으로 되는 것을 알 수 있다. 이 결과, FIR 필터(50)의 필터 계수를, IR2'(Z)를 위상 반전한 -IR2'(Z)로 하고, FIR 필터(51)의 필터 계수를 IR1'(Z)로 설정하면 되는 것을 알 수 있다.
혹은, FIR 필터(50)의 필터 계수를, IR2'(Z)로 하면，FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성(IRall_1(Z))은,
IRall_1(Z)=IR2'(Z)·IR1'(Z)
=(-IR2(Z)·W(Z))·(IR1(Z)·W(Z))
=-IR2(Z)·W(Z)·IR1(Z)·W(Z)
로 된다. 또한，FIR 필터(51)의 필터 계수를,　IR1'(Z)를 위상 반전한 -IR1'(Z)로 하면，FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성(IRall_2(Z))은,
IRall_2(Z)=-IR1'(Z)·IR2'(Z)
=(-(IR1(Z)·W(Z)))·(-IR2(Z)·W(Z))
=IR1(Z)·W(Z)·IR2(Z)·W(Z)
=-IRall_1(Z)
로 된다.
즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성(IRall_1(Z))과, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성(IRall_2(Z))은 상호 상쇄하는 특성으로 되는 것을 알 수 있다. 이 결과, FIR 필터(50)의 필터 계수를, IR2'(Z)로 하고, FIR 필터(51)의 필터 계수를, IR1'(Z)를 위상 반전한 -IR1'(Z)로 설정하면 되는 것을 알 수 있다.
그리고, 이렇게 FIR 필터(50, 51)의 필터 계수를 설정함으로써, 차동 증폭 회로(12)에 있어서 경로 A를 따라 전달하는 신호를, 경로 B를 따라 전달하는 신호로 상쇄하는 것이 가능하게 된다. 이 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다.
또한, 도 1에 도시한 바와 같이, 이어폰 마이크(20)가 접속된 상태에서 임펄스 응답(IR1'(Z))을 취득하고, 이 IR1'(Z)를 FIR 필터(51)의 필터 계수로 설정함으로써, 이어폰 마이크(20)의 전달 특성에 따른 효과적인 에코 방지가 가능하게 된다. 또한, 접속된 이어폰 마이크(20)를, 귓구멍에 삽입하거나, 귓바퀴에 씌우거나 함으로써 귀에 장착한 상태에서 임펄스 응답(IR1'(Z))을 취득하고, 이 IR1'(Z)를 FIR 필터(51)의 필터 계수로 설정함으로써, 이어폰 마이크(20)의 전달 특성 및 사용자의 귀 속의 전달 특성에 따른 효과적인 에코 방지가 가능하게 된다.
==필터 계수 설정 처리==
그런데, 출력 단자(32, 33)로부터 출력되는 임펄스가 지나치게 작으면, 배경 노이즈나 회로 노이즈 등에 의해 임펄스 응답(IR1'(Z) 및 IR2'(Z))의 정밀도가 저하하게 된다. 또한, 임펄스가 지나치게 크면, AD 컨버터(5)에서 오버플로하여, 임펄스 응답(IR1'(Z) 및 IR2'(Z))을 정확하게 취득할 수 없다. 따라서，DSP(3)에서는, 임펄스의 크기를 조정함으로써 적절한 크기의 임펄스 응답(IR1'(Z) 및 IR2'(Z))을 취득하여, 적절한 크기의 임펄스 응답(IR1'(Z) 및 IR2'(Z))에 기초해서 FIR 필터(50, 51)의 필터 계수를 설정하는 처리를 행하고 있다.
도 3은, FIR 필터(50)의 필터 계수를 설정하는 처리의 일례를 도시하는 플로우차트이다. 우선, 임펄스 응답 취득부(60)는, 임펄스(imp(n)(n=0~N))의 초기값을 설정한다(S301).　 imp(n)의 초기값은, 예를 들면, imp(0)=0x1800, imp(1)~imp(N)=0, N=128로 할 수 있다. 또, Ox는 16진 표현인 것을 나타내고 있다. 그리고, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 출력 단자(33)로부터 출력함으로써, 임펄스 응답(ir2'(n))을 취득한다(S302). 그리고, 임펄스 응답 취득부(60)는, 취득한 임펄스 응답(ir2'(n))의 최대값(Imax)을 검출한다(S303). 또한, 최대값(Imax)은, 도 4에 도시한 바와 같이 임펄스 응답(ir2'(n))을 구성하는 각 신호의 절대값 중 최대의 것이다.
다음으로, 임펄스 응답 취득부(60)는, Imax가 몇 비트인지를 판정한다(S304). 즉, AD 컨버터(5)가 예를 들면 16비트 정밀도인 것으로 하면, 임펄스 응답 취득부(60)는, Imax가 8192 이상 16383 이하(15비트)인지, Imax가 8192 미만(15비트 미만)인지, 16383보다 큰지(15비트보다 큰지)를 판정한다.
Imax가 8192 이상 16383 이하인 경우, 임펄스 응답(ir2'(n))은, 도 4의 (a)에 도시하는 바와 같은 적절한 크기로 되어 있다. 이 경우, 필터 계수 설정부(61)는, 취득한 임펄스 응답(ir2'(n))을 위상 반전시킨 -ir2'(n)을 FIR 필터(50)의 필터 계수로 설정한다(S305).
또한，Imax가 8192 미만인 경우, 임펄스 응답(ir2'(n))은, 도 4의 (b)에 도 시한 바와 같이 지나치게 작은 것으로 되어 있다. 따라서, 임펄스 응답 취득부(60)는, 어느 정도 임펄스를 크게 하면 좋을지를 나타내는 값(k)을, 예를 들면 k=8191/Imax에 의해 구한다(S306). 또한，k를 구할 때에는 소수점 이하를 버리는 것으로 한다. 계속해서, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 좌측으로 k비트 시프트시키고(S307), 임펄스(imp(n))를 발생시킨다(S308). 그리고, 임펄스 응답 취득부(60)는, 크기가 조정된 임펄스(imp(n))에 의해, 임펄스 응답(ir2'(n))을 재취득한다(S309). 즉, 임펄스(imp(n))가 k비트 좌 시프트되어 2k배로 된 것에 의해, 재취득된 임펄스 응답(ir2'(n))은, 도 4의 (a)에 도시하는 바와 같은 적절한 크기로 되어 있다. 따라서, 필터 계수 설정부(61)는, 재취득된 임펄스 응답(ir2'(n))을 위상 반전시킨 -ir2'(n)을 FIR 필터(50)의 필터 계수로 설정한다(S305).
또한，Imax가 16383보다 큰 경우, 임펄스 응답(ir2'(n))은, 도 4의 (c)에 도시한 바와 같이 오버플로한 상태로 되어 있다. 이 경우, 임펄스 응답 취득부(60)는, 어느 정도 오버플로하고 있는지 알 수 없기 때문에, 임펄스(imp(n))의 크기를 단계적으로 작게 하면서 임펄스 응답(ir2'(n))의 취득을 반복해서 행한다. 구체적으로는, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 우측으로 예를 들면 1bit 시프트시키고(S310), 임펄스(imp(n))를 발생시킨다(S311). 그리고, 임펄스 응답 취득부(60)는, 1비트 우 시프트되어 1/2의 크기로 된 임펄스(imp(n))에 의해, 임펄스 응답(ir2'(n))을 재취득한다(S312). 또한, 임펄스 응답 취득부(60)는, 재취득한 임펄스 응답(ir2'(n))의 Imax가 16383보다 큰지 판정하여(S313), 임펄스 응답(ir2'(n))이 16383보다 큰 동안(S313:예), 임펄스(imp(n))의 우 시프트 및 임펄스 응답(ir2'(n))의 재취득 처리(S310~S312)를 반복 실행한다. 그리고, Imax가 16383 이하로 되면(S313:아니오), 재취득된 임펄스 응답(ir2'(n))은, 도 4의 (a)에 도시하는 바와 같은 적절한 크기로 되어 있다. 따라서, 필터 계수 설정부(61)는, 재취득된 임펄스 응답(ir2'(n))을 위상 반전시킨 ir2'(n)을 FIR 필터(50)의 필터 계수로 설정한다.
다음으로，FIR 필터(51)의 필터 계수의 설정 처리가 행해진다. 도 5는, FIR 필터(51)의 필터 계수를 설정하는 처리의 일례를 도시하는 플로우차트이다. 우선, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를, 마지막으로 임펄스 응답(ir2'(n))을 취득한 때의 크기로 설정한다(S501). 그리고, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 출력 단자(32)로부터 출력함으로써, 임펄스 응답(ir1'(n))을 취득한다(S502). 그리고, 임펄스 응답 취득부(60)는, 취득한 임펄스 응답(ir1'(n))의 최대값(Imax)를 검출한다(S503). 또한, 임펄스의 조정량을 나타내는 변수(m)로 초기값 제로를 설정한다(S504).
다음으로, 임펄스 응답 취득부(60)는, Imax가 몇 비트인지를 판정한다(S505). 즉, AD 컨버터(5)가 예를 들면 16비트 정밀도인 것으로 하면, 임펄스 응답 취득부(60)는, Imax가 8192 이상 16383 이하(15비트)인지, Imax가 8192 미만(15비트 미만)인지, 16383보다 큰지(15비트보다 큰지)를 판정한다.
Imax가 8192 이상 16383 이하인 경우, 임펄스 응답(ir1'(n))은, 도 4의 (a) 에 도시하는 바와 같은 적절한 크기로 되어 있다. 이 경우, 필터 계수 설정부(61)는, 취득한 임펄스 응답(ir1'(n))을 FIR 필터(51)의 필터 계수로 설정한다(S506).
또한，Imax가 8192 미만인 경우, 임펄스 응답(ir1'(n))은, 도 4의 (b)에 도시한 바와 같이 지나치게 작은 것으로 되어 있다. 따라서, 임펄스 응답 취득부(60)는, 어느 정도 임펄스를 크게 하면 좋은지를 나타내는 값(k)을, 예를 들면 k=8191/Imax에 의해 구한다(S507). 또한，k를 구할 때에는 소수점 이하를 버리는 것으로 한다. 계속해서, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 좌측으로 k비트 시프트시키고(S508), 임펄스(imp(n))를 발생시킨다(S509). 그리고, 임펄스 응답 취득부(60)는, 크기가 조정된 임펄스(imp(n))에 의해, 임펄스 응답(ir1'(n))을 재취득한다(S510). 즉, 임펄스(imp(n))가 k비트 좌 시프트되어 2k배로 된 것에 의해, 재취득된 임펄스 응답(ir1'(n))은, 도 4의 (a)에 도시하는 바와 같은 적절한 크기로 되어 있다. 따라서, 필터 계수 설정부(61)는, 재취득된 임펄스 응답(ir1'(n))을 FIR 필터(51)의 필터 계수로 설정한다(S506).
또한，Imax가 16383보다 큰 경우, 임펄스 응답(ir1'(n))은, 도 4의 (c)에 도시한 바와 같이 오버플로한 상태로 되어 있다. 이 경우, 임펄스 응답 취득부(60)는, 어느 정도 오버플로하고 있는지 알 수 없기 때문에, 임펄스(imp(n))의 크기를 단계적으로 작게 하면서 임펄스 응답(ir1'(n))의 취득을 반복해서 행한다. 구체적으로는, 임펄스 응답 취득부(60)는, 임펄스(imp(n))를 우측으로 예를 들면 1비트 시프트시키고(S511), 변수(m)를 카운트 업하고(S512), 임펄스(imp(n))를 발생시킨다(S513). 그리고, 임펄스 응답 취득부(60)는, 1비트 우 시프트되어 1/2의 크기로 된 임펄스(imp(n))에 의해, 임펄스 응답(ir1'(n))을 재취득한다(S514). 또한, 임펄스 응답 취득부(60)는, 재취득한 임펄스 응답(ir1'(n))의 Imax가 16383보다 큰지 판정하여(S515), 임펄스 응답(ir1'(n))이 16383보다 큰 동안(S515:예), 임펄스(imp(n))의 우 시프트 및 임펄스 응답(ir1'(n))의 재취득 처리(S511~S514)를 반복 실행한다. 그리고, Imax가 16383 이하로 되면(S515:아니오), 재취득된 임펄스 응답(ir1'(n))은, 도 4의 (a)에 도시하는 바와 같은 적절한 크기로 되어 있다. 따라서，필터 계수 설정부(61)는, 재취득된 임펄스 응답(ir1'(n))을 FIR 필터(51)의 필터 계수로 설정한다.
그런데, 임펄스 응답(ir1'(n)) 및 임펄스 응답(ir2'(n))을 취득한 때의 임펄스(imp(n))의 크기가 서로 다른 경우, 전술한 바와 같이 IRall_2(Z)=-IRall_1(Z)로 하기 위해서는 차동 증폭 회로(12)에 입력되는 신호의 신호 레벨을 조정할 필요가 있다. 예를 들면, 임펄스 응답(ir1'(n))을 취득할 때에 임펄스(imp(n))가 k비트 좌 시프트된 경우, 신호 레벨 조정부(62)는, FIR 필터(51)로부터 출력되는 신호를 k비트 우 시프트해서 출력 단자(33)로부터 출력하거나，FIR 필터(50)로부터 출력되는 신호를 k비트 좌 시프트해서 출력 단자(32)로부터 출력한다.
또한, 예를 들면, 임펄스 응답(ir1'(n))을 취득할 때에 임펄스(imp(n))가 m비트 우 시프트된 경우, 신호 레벨 조정부(62)는, FIR 필터(51)로부터 출력되는 신호를 m비트 좌 시프트해서 출력 단자(33)로부터 출력하거나，FIR 필터(50)로부터 출력되는 신호를 m비트 우 시프트해서 출력 단자(32)로부터 출력한다.
또한，FIR 필터(50, 51)에 설정하는 필터 계수를 조정함으로써, 출력 단자(32, 33)로부터 출력되는 신호의 신호 레벨을 조정할 수도 있다. 예를 들면, 임펄스 응답(ir1'(n))을 취득할 때에 임펄스(imp(n))가 k비트 좌 시프트된 경우, 취득한 임펄스 응답(ir1'(n))을 신호 레벨 조정부(62)가 k비트 우 시프트하고, k비트 우 시프트된 임펄스 응답(ir1'(n))을 필터 계수 설정부(61)가 FIR 필터(51)의 필터 계수로 설정함으로써, 출력 단자(33)로부터 출력되는 신호의 신호 레벨을 조정할 수 있다. 혹은, 이 경우, 취득한 임펄스 응답(ir2'(n))을 신호 레벨 조정부(62)가 k비트 좌 시프트하고, k비트 좌 시프트된 임펄스 응답(ir2'(n))을 필터 계수 설정부(61)가 FIR 필터(50)의 필터 계수로 설정함으로써, 출력 단자(32)로부터 출력되는 신호의 신호 레벨을 조정할 수 있다.
또한, 예를 들면, 임펄스 응답(ir1'(n))을 취득할 때에 임펄스(imp(n))가 m비트 우 시프트된 경우, 취득한 임펄스 응답(ir1'(n))을 신호 레벨 조정부(62)가 m비트 좌 시프트하고, m비트 좌 시프트된 임펄스 응답(ir1'(n))을 필터 계수 설정부(61)가 FIR 필터(51)의 필터 계수로 설정함으로써, 출력 단자(33)로부터 출력되는 신호의 신호 레벨을 조정할 수 있다. 혹은, 이 경우, 취득한 임펄스 응답(ir2'(n))을 신호 레벨 조정부(62)가 m비트 우 시프트하고, m비트 우 시프트된 임펄스 응답(ir2'(n))을 필터 계수 설정부(61)가 FIR 필터(50)의 필터 계수로 설정함으로써, 출력 단자(32)로부터 출력되는 신호의 신호 레벨을 조정할 수 있다.
이와 같이 임펄스 응답(ir1'(n))을 취득한 때의 임펄스(imp(n))의 조정량에 기초해서 출력 단자(32, 33)로부터 출력되는 신호의 신호 레벨을 조정함으로써, 전술한 IRall_2(Z)=-IRall_1(Z)의 관계를 성립시켜, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다.
또한, 본 실시 형태에서는, 출력 단자(32, 33)로부터 출력되는 신호의 신호 레벨을 조정함으로써 IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것으로 했지만, DA 컨버터(6, 7)나 증폭 회로(9, 11)로부터 출력되는 신호의 신호 레벨을 조정함으로써 IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것으로 해도 된다.
또한, 본 실시 형태에서는, 임펄스 응답(ir2'(n))을 위상 반전시켜서 FIR 필터(50)의 필터 계수로 설정하고, 임펄스 응답(ir1'(n))을 FIR 필터(51)의 필터 계수로 설정하는 것으로 했지만, 임펄스 응답(ir2'(n))을 FIR 필터(50)의 필터 계수로 설정하고, 임펄스 응답(ir1'(n))을 위상 반전시켜서 FIR 필터(51)의 필터 계수로 설정하는 것으로 해도 된다.
또한, 본 실시 형태에서는, 처음에, 임펄스(imp(n))의 크기를 조정해서 취득한 임펄스 응답(ir2'(n))에 기초해서 FIR 필터(50)의 필터 계수를 설정하고, 다음으로, 임펄스(imp(n))의 크기를 조정해서 취득한 임펄스 응답(ir1'(n))에 기초해서 FIR 필터(51)의 필터 계수를 설정하는 것으로 했지만, 이 순서는 반대여도 된다. 즉, 처음에, 임펄스(imp(n))의 크기를 조정해서 취득한 임펄스 응답(ir1'(n))에 기초해서 FIR 필터(51)의 필터 계수를 설정하고, 다음으로, 임펄스(imp(n))의 크기를 조정해서 취득한 임펄스 응답(ir2'(n))에 기초해서 FIR 필터(50)의 필터 계수를 설정하는 것으로 해도 된다. 이 경우, 신호 레벨 조정부(62)는, 임펄스 응 답(ir2'(n))을 취득한 때의 임펄스(imp(n))의 조정량에 기초해서, 출력 단자(32, 33)로부터 출력되는 신호의 신호 레벨을 조정하면 된다.
==에코 방지 회로의 적용예==
다음으로, 에코 방지 회로(1)의 적용예에 대해서 설명한다. 도 6은, 에코 방지 회로(1)가 적용되는 휴대 전화기(70)의 모식도이다. 도 7은, 도 6에 나타내는 휴대 전화기(70)의 구성의 일례를 도시하는 블록도이다. 또한, 휴대 전화기(70)에는, 도 6 및 도 7에 도시한 바와 같이, 이어폰 마이크(20)가 접속되어 있다. 또한, 이어폰 마이크(20)와 휴대 전화기(70)는 유선 접속되어 있지만, 무선 접속되는 것으로 해도 된다.
휴대 전화기(70)는, 에코 방지 회로(1), 안테나(71), RF(Radio　Frequency)부(72), 베이스 밴드 처리부(73), 표시부(74), CPU(75), 입력부(76), AD 컨버터(77), DA 컨버터(78), 마이크(79), 스피커(80)를 가진다. 또한, 도 7에 나타내는 휴대 전화기(70)의 구성은 일례이며, 에코 방지 회로(1)가 적용되는 휴대 전화기는, 이들 구성으로 이루어지는 휴대 전화기에 한하는 것은 아니다.
안테나(71)는 휴대 전화기(70)에 대해서 송신되는 음성 신호를 수신한다. 또한, 안테나(71)는, RF부(72)로부터의 음성 신호를 송신한다.
RF부(72)는, 안테나(71)가 수신한 음성 신호 중, 소정 주파수 대역의 음성 신호에 대한 복조 처리 등의 디코드 처리를 행한다. 또한，RF부(72)는, 베이스 밴드 처리부(73)로부터의 음성 신호에 대한 변조 처리, 예를 들면 TDMA 방식(Time Division Multiplex　Access)에 의한 인코드 처리 등을 행한다.
베이스 밴드 처리부(73)는, RF부(72)에서 베이스 밴드 신호까지 복조된 음성 신호에 대해서 소정의 신호 처리를 실시하여, CPU(75)에 출력한다. 또한, 베이스 밴드 처리부(73)는, CPU(75)로부터의 음성 신호에 대해서 소정의 신호 처리를 실시해서 RF부(72)에 출력한다.
CPU(75)는, 휴대 전화기(70)를 통괄 제어한다. CPU(75)는, 베이스 밴드 처리부(73)로부터의 음성 신호에 따른 음성을 스피커(80) 혹은 이어폰 마이크(20)로 재생시키기 위해서, 그 음성 신호를 DA 컨버터(78)에 출력한다. 또한，CPU(75)는, AD 컨버터(77)로부터 출력되는, 마이크(79) 혹은 이어폰 마이크(20)로부터의 음성 신호를 베이스 밴드 처리부(73)에 출력한다. 또한，CPU(75)는, 예를 들면 휴대 전화기(70)가 패킷 통신을 행하고 있는 경우, 수신한 패킷 데이터에 기초하는 화상을 표시하기 위해 표시부(74)에 신호를 출력한다. 또한，CPU(75)는, 입력부(76)에서 입력된 입력 데이터를 표시부(74)에 표시시키거나, 패킷 통신으로 그 입력 데이터를 송신하기 위해 소정의 처리를 실시하여, 베이스 밴드 처리부(73)에 출력하거나 한다.
AD 컨버터(77)는, 마이크(79) 혹은 이어폰 마이크(20)로부터의 음성 신호에 대해서 아날로그 디지털 변환 처리한 디지털 신호를 CPU(75)에 출력한다. DA 컨버터(78)는, CPU(75)로부터의 음성 신호에 대해서 디지털·아날로그 변환 처리한 아날로그 신호를 스피커(80) 혹은 에코 방지 회로(1)에 출력한다. 또한, 본 실시 형태에서는, 이어폰 마이크(20)가 휴대 전화기(70)에 접속되어 있는 경우, DA 컨버터(78)로부터의 아날로그 신호는 에코 방지 회로(1)에 입력되는 것으로 하여 이하 설명한다.
다음으로, 에코 방지 회로(1)의 동작에 대해서 설명한다. 또한, 본 적용예에서는, 전술한 처리에 따라서 FIR 필터(50, 51)의 필터 계수의 설정이 이미 실시되어 있는 것으로 하여 이하 설명한다.
안테나(20)가 수신한 음성 신호는, 휴대 전화기(70)의 각 구성에 의한 전술한 처리가 행해져서 DA 컨버터(78)로부터 에코 방지 회로(1)의 AD 컨버터(4)에 출력된다.
AD 컨버터(4)에 입력된 음성 신호는, 그 AD 컨버터(4)에서 아날로그 디지털 신호 처리가 실시되어 디지털 신호로 되고, 입력 단자(30)를 통하여, FIR 필터(50, 51)에 입력된다. FIR 필터(50)로부터 출력되는 출력 신호는, 출력 단자(32)를 통하여 DA 컨버터(6)에 입력된다. 그리고, 출력 신호는, DA 컨버터(6)에서 디지털·아날로그 변환 처리가 실시되어 아날로그 신호로 되어 증폭 회로(9)에 입력된다. 증폭 회로(9)에 입력된 아날로그 신호는, 소정의 증폭률로 증폭되어 출력된다. 증폭 회로(9)로부터의 아날로그 신호는, 입출력 단자(13)를 통하여 이어폰 마이크(20)에 출력된다. 이 결과, 이어폰 마이크(20)의 스피커 기능에 의해, 진동판이 진동해서 음성이 발생한다. 또한, 증폭 회로(9)로부터의 아날로그 신호는, 차동 증폭 회로(12)의 +입력 단자에도 입력된다.
또한，FIR 필터(51)로부터 출력되는 출력 신호는, 출력 단자(33)를 통해서 DA 컨버터(7)에 입력된다. 그리고, 출력 신호는, DA 컨버터(7)에서 디지털·아날로그 변환 처리가 행해져서 아날로그 신호로 되어 증폭 회로(11)에 입력된다. 증 폭 회로(11)에 입력된 아날로그 신호는, 소정의 증폭률로 증폭되어, 차동 증폭 회로(12)의 -입력 단자에 입력된다.
그리고, FIR 필터(50, 51)의 필터 계수는, 전술한 처리에 따라서 설정되어 있다. 그 때문에, 차동 증폭 회로(12)에 있어서，+입력 단자에 입력되는 증폭 회로(9)로부터 출력되는 아날로그 신호 및 그 아날로그 신호의 이어폰 마이크(20) 등에 의한 반사 신호를 합한 신호(제1 아날로그 신호)를, -입력 단자에 입력되는 증폭 회로(11)로부터의 아날로그 신호(제2 아날로그 신호)에 의해 상쇄할 수 있다. 그 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다. 또한, 이어폰 마이크(20)의 마이크 기능에 의한 음성 신호(제3 아날로그 신호)와, 증폭 회로(9)로부터의 아날로그 신호 및 그 아날로그 신호의 이어폰 마이크(20)에 의한 반사 신호를 합한 신호(제1 아날로그 신호)가 중첩해서 차동 증폭 회로(12)의 +입력 단자에 입력된 경우에도, -입력 단자에 FIR 필터(51)로부터의 신호(제2 아날로그 신호)가 입력됨으로써, 중첩된 신호로부터 에코의 원인으로 되는 신호분(즉, 증폭 회로(9)로부터의 아날로그 신호 및 그 아날로그 신호의 반사 신호)만을 빼는 것이 가능하게 된다.
또한, 본 적용예에 있어서는, 에코 방지 회로(1)를 휴대 전화기(70)에 적용한 경우에 대해 설명했지만 이것에 한하는 것은 아니다. 전술한 에코가 발생할 가능성이 있는 것이면, 에코 방지 회로(1)를 적용 가능하다. 예를 들면, IT(Information Technology) 통신 기기(예를 들면 PC(Personal　Computer) 등), 통화 기기(전화기, 트랜시버, 차량 적재기 등)에 적용하는 것이 가능하다.
이상, 본 발명의 일 실시 형태에 대해서 설명했다. 전술한 바와 같이, DSP(3)는, 임펄스(imp(n))의 크기를 조정해서 적절한 크기의 임펄스 응답(ir1'(n))을 취득하고, 이 임펄스 응답(ir1'(n))에 기초해서 FIR 필터(51)의 필터 계수를 설정한다. 즉, 이어폰 마이크(20)의 내부 임피던스나 스피커 감도, 마이크 감도, 혹은 증폭 회로(9)나 차동 증폭 회로(12) 등에 이용되는 저항의 제조 편차 등에 상관없이, 적절한 크기의 임펄스 응답(ir1'(n))을 취득할 수 있다. 따라서, 에코 방지 회로(1)에 있어서 효과적으로 에코를 캔슬하는 것이 가능하게 된다.
또한，DSP(3)는, 임펄스(imp(n))의 크기를 조정해서 적절한 크기의 임펄스 응답(ir2'(n))을 취득하고, 이 임펄스 응답(ir2'(n))에 기초해서 FIR 필터(50)의 필터 계수를 설정한다. 즉, 증폭 회로(11)나 차동 증폭 회로(12) 등에 이용되는 저항의 제조 편차 등에 상관없이, 적절한 크기의 임펄스 응답(ir2'(n))을 취득할 수 있다. 따라서, 에코 방지 회로(1)에 있어서 효과적으로 에코를 캔슬하는 것이 가능하게 된다.
또한, 임펄스 응답(ir1'(n)) 취득 시에 임펄스(imp(n))의 크기를 조정한 경우, 임펄스(imp(n))의 조정량에 기초해서 FIR 필터(50) 또는 FIR 필터(51)로부터 출력되는 신호의 신호 레벨을 조정함으로써, IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것이 가능하다.
또한, 임펄스 응답(ir2'(n)) 취득 시에 임펄스(imp(n))의 크기를 조정한 경우, 임펄스(imp(n))의 조정량에 기초해서 FIR 필터(50) 또는 FIR 필터(51)로부터 출력되는 신호의 신호 레벨을 조정함으로써, IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것이 가능하다.
또한, 임펄스 응답(ir1'(n)) 취득 시에 임펄스(imp(n))의 크기를 조정한 경우, 임펄스 응답(ir1'(n))을 임펄스(imp(n))의 조정량에 기초해서 변경해서 FIR 필터(51)의 필터 계수로 설정함으로써, IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것이 가능하다.
또한, 임펄스 응답(ir2'(n)) 취득 시에 임펄스(imp(n))의 크기를 조정한 경우, 임펄스 응답(ir2'(n))을 임펄스(imp(n))의 조정량에 기초해서 변경해서 FIR 필터(50)의 필터 계수로 설정함으로써, IRall_2(Z)=-IRall_1(Z)의 관계를 성립시키는 것이 가능하다.
또한，DSP(3)는, 임펄스 응답(ir1'(n)) 또는 임펄스 응답(ir2'(n))의 최대값(Imax)이 소정의 레벨(예를 들면 8192)보다 작은 경우에는, Imax가 소정 레벨 이상으로 되도록 임펄스(imp(n))의 크기를 한번에 변경한다. 즉, 임펄스(imp(n))의 조정이 한번으로 행해지기 때문에, 필터 계수의 설정 처리를 고속으로 행할 수 있다.
또한，DSP(3)는, 임펄스 응답(ir1'(n)) 또는 임펄스 응답(ir2'(n))의 최대값(Imax)이 소정의 레벨(예를 들면 16383)보다 큰 경우에는, 예를 들면 임펄스(imp(n))를 1비트씩 우 시프트함으로써, Imax가 소정의 레벨 이하로 되도록 임펄스(imp(n))의 크기를 단계적으로 작게 한다. 즉, Imax가 소정 레벨보다 큰 경우에는, 어느 정도 오버플로하고 있는지 알 수 없기 때문에, 임펄스(imp(n))의 크기를 단계적으로 작게 해 감에 따라, 적절한 크기의 임펄스 응답(ir1'(n)) 또는 임펄스 응답(ir2'(n))을 얻을 수 있다.
또한, 전술한 실시 형태 및 적용예는 본 발명의 이해를 쉽게 하기 위한 것이고, 본 발명을 한정해서 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈 하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.
예를 들면, 본 실시 형태에서는, 임펄스를 발생시킴으로써 얻어지는 임펄스 응답을 FIR 필터의 필터 계수로 설정하는 것으로 했지만, 필터 계수를 설정하기 위해서 이용하는 신호는 임펄스에 한하지 않는다. 예를 들면, 스텝 신호를 발생시켰을 때에 얻어지는 응답 신호에 기초해서 FIR 필터의 필터 계수를 설정하는 것으로 해도 된다
에코를 방지하기 위해서 적절한 필터 계수를 설정 가능한 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램을 제공할 수 있다.

Claims (20)

  1. 제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와,
    상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와,
    상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와,
    상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와,
    상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,
    상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,
    상기 감산 회로로부터 출력되는 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터
    를 구비하는 에코 방지 회로의 필터 계수를 설정하는 필터 계수 설정 장치로서,
    제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터까지의 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하는 응답 신호 취득부와,
    재차 취득한 상기 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 필터 계수 설정부와,
    상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 신호 레벨 조정부
    를 구비하는 것을 특징으로 하는 필터 계수 설정 장치.
  2. 제1항에 있어서,
    상기 응답 신호 취득부는, 제2 신호를 발생시킴으로써 상기 제2 응답 신호를 취득하고, 그 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    상기 필터 계수 설정부는, 재차 취득한 상기 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 것을 특징으로 하는 필터 계수 설정 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 신호 레벨 조정부는, 상기 제1 신호의 조정량에 기초해서 상기 제2 또는 제3 디지털 신호의 신호 레벨을 조정함으로써, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하는 것을 특징으로 하는 필터 계수 설정 장치.
  4. 제3항에 있어서,
    상기 필터 계수 설정부는, 상기 제2 응답 신호를 위상 반전한 것을 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제1 신호의 크기를, 상기 제2 응답 신호를 취득한 때의 상기 제2 신호의 크기로 하여 상기 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고,
    상기 필터 계수 설정부는, 재차 취득한 그 제1 응답 신호를 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 신호 레벨 조정부는, 상기 제1 신호의 조정량에 기초해서 상기 제2 또는 제3 디지털 신호의 신호 레벨을 조정하는 것을 특징으로 하는 필터 계수 설정 장치.
  5. 제3항에 있어서,
    상기 필터 계수 설정부는, 상기 제2 응답 신호를 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제1 신호의 크기를, 상기 제2 응답 신호를 취득한 때의 상기 제2 신호의 크기로 하여 상기 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고,
    상기 필터 계수 설정부는, 재차 취득한 그 제1 응답 신호를 위상 반전한 것을 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 신호 레벨 조정부는, 상기 제1 신호의 조정량에 기초해서 상기 제2 또는 제3 디지털 신호의 신호 레벨을 조정하는 것을 특징으로 하는 필터 계수 설정 장치.
  6. 제2항에 있어서,
    상기 신호 레벨 조정부는, 상기 제2 신호의 조정량에 기초해서 상기 제2 또는 제3 디지털 신호의 신호 레벨을 조정함으로써, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하는 것을 특징으로 하는 필터 계수 설정 장치.
  7. 제6항에 있어서,
    상기 필터 계수 설정부는, 상기 제1 응답 신호를 위상 반전한 것을 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제2 신호의 크기를, 상기 제1 응답 신호를 취득한 때의 상기 제1 신호의 크기로 하여 상기 제2 응답 신호를 취득하고, 그 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    상기 필터 계수 설정부는, 재차 취득한 상기 제2 응답 신호를 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 신호 레벨 조정부는, 상기 제2 신호의 조정량에 기초해서 상기 제2 또는 제3 디지털 신호의 신호 레벨을 조정하는 것을 특징으로 하는 필터 계수 설정 장치.
  8. 제6항에 있어서,
    상기 필터 계수 설정부는, 상기 제1 응답 신호를 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제2 신호의 크기를, 상기 제1 응답 신호를 취득한 때의 상기 제1 신호의 크기로 하여 상기 제2 응답 신호를 취득하고, 그 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    상기 필터 계수 설정부는, 재차 취득한 상기 제2 응답 신호를 위상 반전한 것을 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 신호 레벨 조정부는, 상기 제2 신호의 조정량에 기초해서 상기 제2 또 는 제3 디지털 신호의 신호 레벨을 조정하는 것을 특징으로 하는 필터 계수 설정 장치.
  9. 제1항 또는 제2항에 있어서,
    상기 신호 레벨 조정부는, 재차 취득된 상기 제1 응답 신호를 상기 제1 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 제1 응답 신호를 상기 제2 FIR 필터의 필터 계수로 설정함으로써, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하는 것을 특징으로 하는 필터 계수 설정 장치.
  10. 제9항에 있어서,
    상기 필터 계수 설정부는, 상기 제2 응답 신호를 위상 반전한 것을 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제1 신호의 크기를, 상기 제2 응답 신호를 취득한 때의 상기 제2 신호의 크기로 하여 상기 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고,
    상기 신호 레벨 조정부는, 재차 취득된 그 제1 응답 신호를 상기 제1 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 제1 응답 신호를 상기 제2 FIR 필터의 필터 계수로 설정하는 것을 특징으로 하는 필터 계수 설정 장치.
  11. 제9항에 있어서,
    상기 필터 계수 설정부는, 상기 제2 응답 신호를 상기 제1 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제1 신호의 크기를, 상기 제2 응답 신호를 취득한 때의 상기 제2 신호의 크기로 하여 상기 제1 응답 신호를 취득하고, 그 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고,
    상기 신호 레벨 조정부는, 재차 취득된 그 제1 응답 신호를 상기 제1 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 응답 신호를 위상 반전한 것을 상기 제2 FIR 필터의 필터 계수로 설정하는 것을 특징으로 하는 필터 계수 설정 장치.
  12. 제2항에 있어서,
    상기 신호 레벨 조정부는, 재차 취득된 상기 제2 응답 신호를 상기 제2 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 제2 응답 신호를 상기 제1 FIR 필 터의 필터 계수로 설정함으로써, 상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하는 것을 특징으로 하는 필터 계수 설정 장치.
  13. 제12항에 있어서,
    상기 필터 계수 설정부는, 상기 제1 응답 신호를 위상 반전한 것을 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제2 신호의 크기를, 상기 제1 응답 신호를 취득한 때의 상기 제1 신호의 크기로 하여 상기 제2 응답 신호를 취득하고, 그 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    상기 신호 레벨 조정부는, 재차 취득된 그 제2 응답 신호를 상기 제2 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 제2 응답 신호를 상기 제1 FIR 필터의 필터 계수로 설정하는 것을 특징으로 하는 필터 계수 설정 장치.
  14. 제12항에 있어서,
    상기 필터 계수 설정부는, 상기 제1 응답 신호를 상기 제2 FIR 필터의 필터 계수로 설정하고,
    상기 응답 신호 취득부는, 상기 제2 신호의 크기를, 상기 제1 응답 신호를 취득한 때의 상기 제1 신호의 크기로 하여 상기 제2 응답 신호를 취득하고, 그 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    상기 신호 레벨 조정부는, 재차 취득된 그 제2 응답 신호를 상기 제2 신호의 조정량에 기초해서 변경하고,
    상기 필터 계수 설정부는, 그 변경된 상기 제2 응답 신호를 위상 반전한 것을 상기 제1 FIR 필터의 필터 계수로 설정하는 것을 특징으로 하는 필터 계수 설정 장치.
  15. 제2항, 제6항, 제7항, 제8항, 제12항, 제13항 또는 제14항 중 어느 한 항에 있어서,
    상기 응답 신호 취득부는, 상기 제1 또는 제2 응답 신호의 크기가 소정 레벨보다 작은 경우에는, 상기 제1 또는 제2 응답 신호가 상기 소정 레벨 이상으로 되도록 상기 제1 또는 제2 신호의 크기를 한번에 변경하는 것을 특징으로 하는 필터 계수 설정 장치.
  16. 제2항, 제6항, 제7항, 제8항, 제12항, 제13항 또는 제14항 중 어느 한 항에 있어서,
    상기 응답 신호 취득부는, 상기 제1 또는 제2 응답 신호의 크기가 소정 레벨보다 큰 경우에는, 상기 제1 또는 제2 응답 신호가 상기 소정의 레벨 이하로 될 때 까지 상기 제1 또는 제2 신호를 단계적으로 작게 하는 것을 특징으로 하는 필터 계수 설정 장치.
  17. 제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와,
    상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와,
    상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와,
    상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와,
    상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,
    상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,
    상기 감산 회로로부터 출력되는 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터
    를 구비하는 에코 방지 회로의 필터 계수 설정 방법으로서,
    제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고,
    상기 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하고,
    재차 취득한 상기 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하고,
    상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 것을 특징으로 하는 필터 계수 설정 방법.
  18. 제17항에 있어서,
    제2 신호를 발생시킴으로써 상기 제2 응답 신호를 취득하고,
    상기 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하고,
    재차 취득한 상기 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 것을 특징으로 하는 필터 계수 설정 방법.
  19. 프로세서와,
    제1 디지털 신호가 입력되고, 제2 디지털 신호를 출력하는 제1 FIR 필터와,
    상기 제1 디지털 신호가 상기 제1 FIR 필터와 함께 입력되고, 제3 디지털 신호를 출력하는 제2 FIR 필터와,
    상기 제2 디지털 신호를 제1 아날로그 신호로 변환해서 출력하는 제1 DA 컨버터와,
    상기 제3 디지털 신호를 제2 아날로그 신호로 변환해서 출력하는 제2 DA 컨버터와,
    상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,
    상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,
    상기 감산 회로로부터 출력되는 아날로그 신호를 디지털 신호로 변환해서 출력하는 AD 컨버터
    를 구비하는 에코 방지 회로의 필터 계수를 설정하기 위한 프로그램으로서,
    상기 프로세서에,
    제1 신호를 발생시킴으로써 상기 제1 FIR 필터의 출력으로부터 상기 AD 컨버터까지의 제1 응답 신호를 취득하는 기능과,
    상기 제1 응답 신호의 크기에 따라서 상기 제1 신호의 크기를 조정해서 상기 제1 응답 신호를 재차 취득하는 기능과,
    재차 취득한 상기 제1 응답 신호에 기초해서 상기 제2 FIR 필터의 필터 계수를 설정함과 함께, 상기 제2 FIR 필터의 출력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호에 기초해서 상기 제1 FIR 필터의 필터 계수를 설정하는 기능과,
    상기 제4 아날로그 신호를 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 하기 위해, 상기 제1 신호의 조정량에 기초해서 상기 제1 및 제2 아날로그 신호의 신호 레벨을 조정하는 기능을 실현시키기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체.
  20. 제19항에 있어서,
    상기 프로세서에,
    제2 신호를 발생시킴으로써 상기 제2 응답 신호를 취득하는 기능과,
    상기 제2 응답 신호의 크기에 따라서 상기 제2 신호의 크기를 조정해서 상기 제2 응답 신호를 재차 취득하는 기능과,
    재차 취득한 상기 제2 응답 신호를 상기 제1 FIR 필터의 필터 계수로 설정하는 기능을 더욱 실현시키기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체.
KR1020070013219A 2006-02-09 2007-02-08 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체 KR100875345B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00032540 2006-02-09
JP2006032540A JP4771311B2 (ja) 2006-02-09 2006-02-09 フィルタ係数設定装置、フィルタ係数設定方法、及びプログラム

Publications (2)

Publication Number Publication Date
KR20070081101A KR20070081101A (ko) 2007-08-14
KR100875345B1 true KR100875345B1 (ko) 2008-12-22

Family

ID=38057285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070013219A KR100875345B1 (ko) 2006-02-09 2007-02-08 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체

Country Status (6)

Country Link
US (1) US7420488B2 (ko)
EP (1) EP1819138B1 (ko)
JP (1) JP4771311B2 (ko)
KR (1) KR100875345B1 (ko)
CN (1) CN100508536C (ko)
TW (1) TWI339958B (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4765117B2 (ja) * 2006-03-02 2011-09-07 オンセミコンダクター・トレーディング・リミテッド エコー防止回路、フィルタ係数設定方法、及びプログラム
GB2493327B (en) 2011-07-05 2018-06-06 Skype Processing audio signals
GB2495128B (en) 2011-09-30 2018-04-04 Skype Processing signals
GB2495131A (en) 2011-09-30 2013-04-03 Skype A mobile device includes a received-signal beamformer that adapts to motion of the mobile device
GB2495472B (en) 2011-09-30 2019-07-03 Skype Processing audio signals
GB2495129B (en) 2011-09-30 2017-07-19 Skype Processing signals
GB2496660B (en) 2011-11-18 2014-06-04 Skype Processing audio signals
GB201120392D0 (en) 2011-11-25 2012-01-11 Skype Ltd Processing signals
CN102984323A (zh) * 2011-12-08 2013-03-20 斯凯普公司 处理音频信号
GB2497343B (en) 2011-12-08 2014-11-26 Skype Processing audio signals
CN104348446B (zh) * 2013-07-26 2018-05-11 中国移动通信集团广东有限公司 一种实现fir滤波的方法和滤波装置
US9992573B1 (en) 2013-10-29 2018-06-05 Meyer Sound Laboratories, Incorporated Phase inversion filter for correcting low frequency phase distortion in a loudspeaker system
US9591498B1 (en) * 2014-06-25 2017-03-07 Sprint Communications Company L.P. Detection of base station synchronization failure
US9565646B1 (en) 2014-06-25 2017-02-07 Sprint Communications Company L.P. Detection of base station synchronization failure
JP6197930B2 (ja) * 2016-09-14 2017-09-20 ソニー株式会社 耳孔装着型収音装置、信号処理装置、収音方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1152547A2 (en) 1992-09-25 2001-11-07 QUALCOMM Incorporated Network echo canceller
JP2002198871A (ja) 1996-04-25 2002-07-12 Mitsubishi Electric Corp エコーキャンセラ

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6130134A (ja) 1984-07-20 1986-02-12 Nippon Telegr & Teleph Corp <Ntt> エコ−消去方式
DE3783605T2 (de) * 1987-04-22 1993-07-15 Ibm Echokompensationseinrichtung fuer datenuebertragung ueber eine zweidrahtleitung.
US5075687A (en) * 1990-09-27 1991-12-24 Advanced Micro Devices, Inc. Echo suppression with both digital and analog variable attenuators
US5248970A (en) * 1991-11-08 1993-09-28 Crystal Semiconductor Corp. Offset calibration of a dac using a calibrated adc
DE4202206C2 (de) * 1992-01-28 1998-06-10 Bosch Gmbh Robert Analog/digitaler Kompensator mit Pegelregelung für eine Gabelschaltung
EP0691756A1 (de) * 1994-07-07 1996-01-10 Siemens-Albis Aktiengesellschaft Echokompensator mit analogen Grobkompensator und digitalem Feinkompensator
JPH08237175A (ja) * 1995-02-24 1996-09-13 Casio Comput Co Ltd エコーキャンセラ装置、該エコーキャンセラ装置のフィルタ係数設定方法および該エコーキャンセラ装置を備える音声通信装置
US6215429B1 (en) * 1998-02-10 2001-04-10 Lucent Technologies, Inc. Distributed gain for audio codec
US6208279B1 (en) * 1998-08-17 2001-03-27 Linear Technology Dorporation Single-cycle oversampling analog-to-digital converter
US6597732B1 (en) * 1999-01-14 2003-07-22 Eric Morgan Dowling High-speed modem with uplink remote-echo canceller
US6674810B1 (en) * 1999-05-27 2004-01-06 3Com Corporation Method and apparatus for reducing peak-to-average power ratio in a discrete multi-tone signal
GB2352029A (en) * 1999-07-08 2001-01-17 Ford Motor Co Removable electronic security bezel for an electronic device
US6658055B1 (en) * 1999-07-16 2003-12-02 Arris International, Inc. Method for accelerating the training of adaptive echo cancelers in the presence of interfering sinusoidal signals
JP3293029B2 (ja) * 1999-08-20 2002-06-17 株式会社マイクロエムズ 通信装置用２線４線変換回路
FI107664B (fi) * 1999-09-03 2001-09-14 Nokia Mobile Phones Ltd Delta-sigma-modulaattori, jossa on kaksivaiheinen kvantisointi, sekä menetelmä kaksivaiheisen kvantisoinnin käyttämiseksi delta-sigma-modulaatiossa
JP3566158B2 (ja) * 1999-12-07 2004-09-15 三菱電機株式会社 エコーキャンセラ装置
GB0018490D0 (en) * 2000-07-27 2000-09-13 Element 14 Inc Digital/analogue communication system
US7183954B1 (en) * 2001-07-13 2007-02-27 Cirrus Logic, Inc. Circuits, systems and methods for volume control in low noise 1-bit digital audio systems
RU2370890C2 (ru) * 2003-11-11 2009-10-20 Матек, Инк. Устройство двухсторонней связи, содержащее один трансдюсер
US7480377B2 (en) 2003-12-31 2009-01-20 Intel Corporation Dual adaptive filter apparatus and method
US7307565B1 (en) * 2005-12-22 2007-12-11 Cirrus Logic, Inc. Signal processing system with delta-sigma modulation and FIR filter post processing to reduce near out of band noise

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1152547A2 (en) 1992-09-25 2001-11-07 QUALCOMM Incorporated Network echo canceller
JP2002198871A (ja) 1996-04-25 2002-07-12 Mitsubishi Electric Corp エコーキャンセラ

Also Published As

Publication number Publication date
EP1819138B1 (en) 2011-06-15
JP2007214895A (ja) 2007-08-23
EP1819138A1 (en) 2007-08-15
JP4771311B2 (ja) 2011-09-14
US20070182614A1 (en) 2007-08-09
CN100508536C (zh) 2009-07-01
TW200740136A (en) 2007-10-16
CN101018245A (zh) 2007-08-15
US7420488B2 (en) 2008-09-02
TWI339958B (en) 2011-04-01
KR20070081101A (ko) 2007-08-14

Similar Documents

Publication Publication Date Title
KR100875345B1 (ko) 필터 계수 설정 장치, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체
KR102126171B1 (ko) 잡음 방지 레벨의 바이어싱에 의한 적응적 잡음 소거를 위한 방법들 및 시스템들
KR100864571B1 (ko) 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체
EP2157568A2 (en) Noise-canceling system
US20180343514A1 (en) System and method of wind and noise reduction for a headphone
KR100872282B1 (ko) 에코 캔슬 회로
US20080075293A1 (en) Electronic device, echo canceling method thereof, echo canceling program thereof, recording medium, circuit substrate, and portable telephone terminal device
JP3293029B2 (ja) 通信装置用２線４線変換回路
JPH08204619A (ja) エコーサプレッサ
CN111083250A (zh) 移动终端及其降噪方法
US8036376B2 (en) Echo prevention circuit having adaptive digital filter
US8934621B2 (en) Echo prevention circuit having signal subtracter feature
JP4396053B2 (ja) エコー抑圧装置
JP2008172612A (ja) フィルタ係数設定装置及びプログラム
JP4771532B2 (ja) エコー防止回路及びデジタル信号処理回路
CN216162841U (zh) 一种耳机降噪装置和耳机系统
JP2003273782A (ja) 音声処理装置、コンピュータプログラム、及び記録媒体
JP3067319U (ja) 通信装置用２線４線変換回路
JP2008160870A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee