KR100864571B1

KR100864571B1 - 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체

Info

Publication number: KR100864571B1
Application number: KR1020070020434A
Authority: KR
Inventors: 다께오 이노우에; 히데끼 오하시; 요시따까 오나야
Original assignee: 산요덴키가부시키가이샤
Priority date: 2006-03-02
Filing date: 2007-02-28
Publication date: 2008-10-20
Also published as: JP4765117B2; CN101030990A; EP1830550A2; TW200737775A; CN101030990B; JP2007235724A; KR20070090783A; EP1830550B1; EP1830550A3; US7400278B2; TWI343720B; US20070205932A1

Abstract

고정밀도의 임펄스 응답을 취득함으로써 효과적으로 에코를 방지한다. 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 제1 게인으로 설정하고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)를 취득한다. 그리고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)에 기초하여, 에코를 캔슬할 수 있도록 FIR 필터의 필터 계수를 설정한다. 그 후, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 제1 게인보다 큰 제2 게인으로 설정한다.

에코, 게인, 필터, 증폭 회로, 임펄스 응답, FIR 필터

Description

에코 방지 회로, 필터 계수 설정 방법, 및 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체{ECHO PROTECTION CIRCUIT, METHOD FOR SETTING FILTER COEFFICIENTS, AND PROGRAM}

도 1은 본 발명이 적용되는 에코 방지 회로를 포함하여 구성되는 시스템의 일례를 도시하는 블록도.

도 2는 DSP 코어가 프로그램을 실행함으로써 실현되는 기능 블록의 구성을 도시하는 도면.

도 3은 차동 증폭 회로(19)의 구성예를 도시하는 도면.

도 4는 증폭 회로(17)를 반전 증폭 회로로 하는 경우의 구성예를 도시하는 도면.

도 5는 증폭 회로(17)를 비반전 증폭 회로로 하는 경우의 구성예를 도시하는 도면.

도 6은 필터 계수 설정 처리의 제1 예를 나타내는 플로우차트.

도 7은 필터 계수 설정 처리의 제2 예를 나타내는 플로우차트.

도 8은 가산 회로를 이용한 에코 방지 회로의 구성예를 도시하는 도면.

도 9는 디지털 필터(ARMA)를 이용한 에코 방지 회로의 구성예를 도시하는 도면.

도 10은 에코 방지 회로가 외부에 접속된 휴대 전화기의 모식도.

도 11은 에코 방지 회로가 내장된 휴대 전화기의 모식도.

도 12는 에코 방지 회로가 내장된 휴대 전화기의 구성예를 도시하는 도면.

도 13은 에코 방지 회로가 적용된 PC의 예를 도시하는 도면.

도 14는 에코 방지 회로가 적용된 PC의 다른 예를 도시하는 도면.

도 15는 에코 방지 회로의 일반적인 예를 도시하는 도면.

도 16은 작은 임펄스를 발생시킨 경우에 취득되는 임펄스 응답의 예를 도시하는 도면.

도 17은 큰 임펄스를 발생시킨 경우에 취득되는 임펄스 응답의 예를 도시하는 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 에코 방지 회로

2 : CPU

3, 41 : 메모리

4 : 학습 버튼

5 : 이어폰 마이크

10 : DSP

11, 12, 125 : AD 컨버터

13~15, 126 : DA 컨버터

16~18 : 증폭 회로

19 : 차동 증폭 회로

20 : 입출력 단자

30, 31 : 입력 단자

32~34 : 출력 단자

40 : DSP 코어

50, 51 : FIR 필터

60 : 응답 신호 취득부

61 : 필터 계수 설정부

70, 80, 90 : 오피 앰프

71~76, 81~83, 91~94 : 저항

77, 78, 85, 95 : 스위치

101 : 반전 증폭 회로

102 : 이득 위상 조정 회로

103 : 가산 회로

105 : 디지털 필터

110, 115 : 휴대 전화기

120 : 안테나

121 : RF부

122 : 베이스밴드 처리부

123 : 표시부

124 : 입력부

127 : 마이크

128 : 스피커

130 : PC

[특허 문헌 1] 일본 특허 제3293029호 공보

[특허 문헌 2] 일본 특개 2003-9272호

본 발명은, 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램에 관한 것이다.

최근, 예를 들면 이어폰 마이크가 접속되는 휴대 전화기나 핸즈 프리 전화기 등의 통신 기기에서는, 스피커로부터 마이크에 돌아들어가는 음향 결합이나 회로 상의 전기적 반사 등에 의해 발생하는 에코를 방지하기 위한 에코 방지 회로가 조립되어 있는 것이 있다. 예를 들면, 특허 문헌 1에서는, 입력 신호와 역위상으로 진폭 레벨이 동등한 신호를 이용하여 입력 신호를 부정함으로써 에코를 방지하는 회로가 개시되어 있다. 그러나, 특허 문헌 1에 개시된 구성에서는, 에코를 고정밀도로 캔슬하기 위해서는 각 회로 소자의 회로 상수를 고정밀도로 설정하는 것이 필요하지만, 이러한 설정은 용이하지 않고, 고정밀도로 에코를 캔슬할 수 없었다.

따라서, 디지털 처리를 이용하여 에코를 고정밀도로 캔슬하는 방법이 검토되 고 있다. 도 15는, DSP(200)를 이용한 에코 방지 회로의 일례를 도시하는 도면이다. 도면에 도시한 바와 같이, 휴대 전화 등에서 상대측으로부터 송신되어 온 음성을 나타내는 아날로그 신호는, AD 컨버터(201)에 입력된다. 그리고, AD 컨버터(201)에 의해 디지털 변환된 신호는, DSP(200) 내의 FIR 필터(202, 203)에 의해, 각각의 필터 계수에 기초하여 컨볼루션 처리가 실시되어 출력된다. FIR 필터(202)로부터 출력되는 신호는, DA 컨버터(204)에 입력된다. 그리고, DA 컨버터(204)에 의해 아날로그 변환된 신호는, 증폭 회로(205)에서 증폭된 후에 입출력 단자(206)를 통하여 이어폰 마이크에 출력됨과 함께, 차동 증폭 회로(207)의 오피쪽의 단자에 입력된다. 또한, FIR 필터(203)로부터 출력되는 신호는, DA 컨버터(208)에 입력된다. 그리고, DA 컨버터(208)로부터 출력되는 신호는, 증폭 회로(209)에서 증폭된 후에 차동 증폭 회로(207)의 다른 쪽의 단자에 입력된다.

그리고, 차동 증폭 회로(207)로부터 출력되는 신호는, 증폭 회로(210)에서 증폭된 후에 AD 컨버터(211)에서 디지털 신호로 변환되어 DSP(200)에 입력된다. 그리고, 이 디지털 신호는, DSP(200)로부터 출력된 후에, DA 컨버터(212)에서 아날로그 신호로 변환되어, 에코 방지 회로의 출력 신호로서 출력된다.

여기서, DSP(200)는, DA 컨버터(204)에 임펄스를 출력했을 때의 AD 컨버터(211)의 출력에 의해, DA 컨버터(204)로부터 AD 컨버터(211)까지의 임펄스 응답을 취득한다. 또한, DSP(200)는, DA 컨버터(208)에 임펄스를 출력했을 때의 AD 컨버터(211)의 출력에 의해, DA 컨버터(208)로부터 AD 컨버터(211)까지의 임펄스 응답을 취득한다. 그리고, 이들 임펄스 응답에 기초하여 FIR 필터(202, 203)의 필터 계수를 적절하게 설정함으로써, 에코를 캔슬할 수 있다.

그런데, 이어폰 마이크는 발성에 의해 귀 안에 발생하는 음을 아날로그 신호로 변환하여 출력할 수 있지만, 이 신호는 매우 미약한 것이다. 따라서, 도 15에 도시한 에코 방지 회로에서는, 이어폰 마이크로부터 입력되는 미약한 신호는, 차동 증폭 회로(207) 및 증폭 회로(210)에 의해 예를 들면 50㏈ 정도 증폭되어 있다.

이러한 에코 방지 회로에서는, FIR 필터(202, 203)의 필터 계수를 설정하기 위해서 이용되는 임펄스 응답을 취득할 때에 발생시키는 임펄스도, 차동 증폭 회로(207) 및 증폭 회로(210)에서 증폭되게 된다. 따라서, 도 16의 (a)에 도시한 바와 같이 작은 임펄스를 발생시킴으로써, 도 16의 (b)에 도시한 바와 같이 적절한 크기의 임펄스 응답을 얻을 수 있다. 그러나, 도 16의 (a)에 도시한 바와 같은 작은 임펄스는, 회로 노이즈나 이어폰 마이크로부터 입력되는 배경 노이즈 등의 영향을 받기 쉬워, 정밀도가 양호한 임펄스 응답을 취득할 수 없다. 한편, 도 17의 (a)에 도시한 바와 같이, 회로 노이즈나 배경 노이즈의 영향을 받기 어렵게 하기 때문에 임펄스를 크게 하면, 임펄스 응답은 도 17의 (b)에 도시한 바와 같이 AD 컨버터(211)에서 오버플로우하게 된다.

그 때문에, 도 15에 도시한 에코 방지 회로에서는, 취득 가능한 임펄스 응답의 정밀도가 낮고, FIR 필터(202, 203)에 적절한 필터 계수를 설정할 수 없어, 효과적으로 에코를 캔슬하는 것이 곤란하였다.

따라서, 본 발명은, 고정밀도의 임펄스 응답을 취득함으로써 효과적인 에코 방지를 가능하게 하는 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램을 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위한 본 발명의 에코 방지 회로는, 제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 감산 회로로부터 출력되는 신호를 증폭하여 출력하는 증폭 회로와, 상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터와, 제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하는 응답 신호 취득부와, 상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하는 필터 계수 설정부를 구비하고, 상기 증폭 회로는, 상기 제1 및 제2 응답 신호가 취득되기 전에 입력 되는 제1 제어 신호에 따라 게인을 제1 게인으로 설정하고, 상기 제1 및 제2 응답 신호가 취득된 후에 입력되는 제2 제어 신호에 따라 게인을 상기 제1 게인보다 큰 제2 게인으로 설정하는 것으로 한다.

또한, 본 발명의 필터 계수 설정 방법은, 제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 감산 회로로부터 출력되는 신호를 증폭하여 출력하는 증폭 회로와, 상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터를 구비하는 에코 방지 회로의 필터 계수 설정 방법으로서, 입력되는 제1 제어 신호에 따라 상기 증폭 회로의 게인을 제1 게인으로 설정하고, 제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하고, 상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하 고, 상기 제1 및 제2 응답 신호가 취득된 후에 입력되는 제2 제어 신호에 따라 게인을 상기 제1 게인보다 큰 제2 게인으로 설정하는 것으로 한다.

또한, 본 발명의 프로그램은, 프로세서와, 제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와, 상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와, 상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨버터와, 상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와, 상기 감산 회로로부터 출력되는 신호를 제1 게인 또는 상기 제1 게인보다 큰 제2 게인에서 증폭하여 출력하는 증폭 회로와, 상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터와, 제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하는 응답 신호 취득부와, 상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하는 필터 계수 설정부를 구비하는 에코 방지 회로의 상기 프로세서에, 상기 증폭 회로의 게인을 상기 제1 게인으로 설정하기 위한 제1 제어 신호를 상기 증폭 회로에 출력하는 기능과, 상기 증폭 회로의 게인에 상기 제1 게인이 설정된 후에, 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시키고, 상기 필터 계수 설정부에 그 제1 및 제2 응답 신호에 기초하여 상기 필터의 필터 계수를 설정시키는 기능과, 상기 제1 및 제2 응답 신호가 취득된 후에, 상기 증폭 회로의 게인을 상기 제2 게인으로 설정하기 위한 제2 제어 신호를 상기 증폭 회로에 출력하는 기능을 실현 시키기 위한 것으로 한다.

<실시예>

--전체 구성--

도 1은, 본 발명이 적용되는 에코 방지 회로를 포함하여 구성되는 시스템의 일례를 도시하는 블록도이다. 시스템은, 에코 방지 회로(1), CPU(Central Processing　Unit)(2), 메모리(3), 학습 버튼(4), 및 이어폰 마이크(5)를 포함하여 구성되어 있다.

에코 방지 회로(1)는, 상대측으로부터 송신되어 온 음성 신호가 상대측에 되돌려 보내지는 것 등에 의해 발생하는 에코를 방지하기 위한 회로이다.

CPU(2)는 본 시스템의 전체를 제어하는 것으로, 에코 방지 회로(1)에 대하여 각종 제어 신호를 출력한다. 예를 들면, CPU(2)는, 에코 방지 회로(1)를 리세트하기 위한 리세트 신호가 입력되면, 후술하는 필터 계수 설정 처리를 실행시키기 위한 지시 신호를 에코 방지 회로(1)에 출력한다. 또한, 예를 들면, 에코 방지 회로(1)를 동작시키기 위한 전원 투입을 CPU(2)가 검출했을 때에, 전술한 지시 신호를 에코 방지 회로(1)에 출력하도록 해도 된다. 또한, CPU(2)는, 아날로그 회로의 전기적 변화를 검출했을 때에, 전술한 지시 신호를 에코 방지 회로(1)에 출력하도록 해도 된다.

메모리(3)는, RAM(Random　Access　Memory)이나 플래시 메모리 등의 기억 회로로서, CPU(2)가 실행 가능한 프로그램이나 CPU(2)에 의해 생성되는 데이터 등이 저장된다.

학습 버튼(4)은, 에코 방지 회로(1)에 후술하는 임펄스 학습을 실행시키기 위한 지시를 CPU(2)에 전하기 위한 것이다.

이어폰 마이크(5)는, 입력되는 음성 신호에 기초하여 진동판(도시 생략)을 진동시킴으로써 음성을 발생하는 스피커 기능을 갖는다. 또한, 이어폰 마이크(5)는, 그 이어폰 마이크(5)를 장착하고 있는 자가 음성을 발했을 때의 고막의 진동을 진동판의 진동으로 바꿈으로써 음성 신호를 생성하는 마이크 기능도 갖는 것이다. 또한, 이 이어폰 마이크(5)는 주지의 기술로, 예를 들면 특허 문헌 2 등에 기재되어 있다.

에코 방지 회로(1)는, 디지털 신호 처리 회로(DSP:Digital　Signal　Processor)(10), AD 컨버터(11, 12), DA 컨버터(13~15), 증폭 회로(16~18), 차동 증폭 회로(19), 입출력 단자(20)를 구비하고 있다. 또한, DA 컨버터(13)가 본 발명의 제1 DA 컨버터에 상당하고, DA 컨버터(14)가 본 발명의 제2 DA 컨버터에 상당한다. 또한, 차동 증폭 회로(19)가 본 발명의 감산 회로에 상당하고, 차동 증폭 회로(19) 및 증폭 회로(17)의 한쪽 또는 양방이 본 발명의 증폭 회로에 상당한다.

그리고, DSP(10)는, 입력 단자(30, 31), 출력 단자(32~34), DSP 코어(40), 메모리(41)를 포함하여 구성되어 있다. 또한, DSP(10)는, FIR 필터(50, 51)를 구비하고 있다. 이들 FIR 필터(50, 51)는, DSP 코어(40)가 메모리(41)에 저장된 프로그램을 실행함으로써 실현된다. 여기에서, FIR 필터(50)(제1 FIR 필터) 및 FIR 필터(51)(제2 FIR 필터)에 의해 구성되는 필터가 본 발명의 필터에 상당한다. 또한, FIR 필터(50, 51)를 하드웨어에 의해 실현하는 것도 가능하다.

AD 컨버터(11)에는, 예를 들면 음성 신호가 입력된다. 그리고, AD 컨버터(11)는, 음성 신호에 대하여 아날로그·디지털 변환 처리한 디지털 신호(제1 디지털 신호)를, 입력 단자(30)를 통하여 DSP(10)에 입력한다.

DSP(10)에 입력된 디지털 신호는, FIR 필터(50, 51)에 각각 입력된다. FIR 필터(50)는, 입력되는 디지털 신호에 대하여 그 FIR 필터(50)의 필터 계수에 기초하여 컨볼루션 연산 처리를 실시한 디지털 신호(제2 디지털 신호)를 출력 단자(32)에 출력한다. 또한 동시에, FIR 필터(51)는, 입력되는 디지털 신호에 대하여 그 FIR 필터(51)의 필터 계수에 기초하여 컨볼루션 연산 처리를 실시한 디지털 신호(제3 디지털 신호)를 출력 단자(33)에 출력한다.

DA 컨버터(13)에는 출력 단자(32)를 통하여, FIR 필터(50)로부터의 출력 신호가 입력된다. 그리고, DA 컨버터(13)는, FIR 필터(50)로부터의 출력 신호에 대하여 디지털·아날로그 변환 처리한 아날로그 신호(제1 아날로그 신호)를 증폭 회로(16)에 출력한다. 증폭 회로(16)는, 소정의 증폭율로 아날로그 신호를 증폭하여 출력한다.

입출력 단자(20)에는, 이어폰 마이크(5)가 접속된다. 따라서, 이어폰 마이 크(5)는, 입출력 단자(20)로부터 입력되는 음성 신호에 기초하여, 진동판(도시 생략)을 진동시킴으로써 음성을 발생한다. 또한, 이어폰 마이크(5)는, 그 이어폰 마이크(5)를 장착하고 있는 자가 음성을 발했을 때의 고막의 진동을 진동판의 진동으로 바꿈으로써 음성 신호(제3 아날로그 신호)를 생성한다. 그리고, 이어폰 마이크(5)에 의해 생성된 음성 신호(제3 아날로그 신호)는, 입출력 단자(20)를 통하여 차동 증폭 회로(19)의 +입력 단자에 입력된다. 또한, 입출력 단자(20)를 통하여 이어폰 마이크(5)에 출력된 신호는 반사되어 입출력 단자(20)로부터 입력되고, 차동 증폭 회로(19)의 +입력 단자에 입력된다. 여기에서, 반사되어 오는 신호는, 예를 들면, 이어폰 마이크(5)를 통하여 되돌아오는 신호나, 이어폰 마이크(5)로부터 출력된 음이 귀 안에서 반사하고, 그 반사음이 이어폰 마이크(5)에 의해 음성 신호로 변환된 신호 등이다. 또한, 입출력 단자(20)는, 출력 신호와 입력 신호가 배타적으로 입출력되는 것은 아니다. 예를 들면, 입출력 단자(20)는, 출력 신호와 입력 신호가 동시에 입출력되는 경우도 있다.

DA 컨버터(14)에는, 출력 단자(33)를 통하여, FIR 필터(51)로부터의 출력 신호가 입력된다. 그리고, DA 컨버터(14)는, FIR 필터(51)로부터의 출력 신호에 대하여 디지털·아날로그 변환 처리한 아날로그 신호(제2 아날로그 신호)를 증폭 회로(18)에 출력한다. 증폭 회로(18)는, 소정의 증폭율로 아날로그 신호를 증폭하여 차동 증폭 회로(19)의 -입력 단자에 출력한다.

차동 증폭 회로(19)는, +입력 단자에 입력된 아날로그 신호와, -입력 단자에 입력된 아날로그 신호와의 차분을 증폭한 신호(제4 아날로그 신호)를 출력한다. 증폭 회로(17)는, 차동 증폭 회로(19)로부터 출력되는 신호를 소정의 증폭율로 증폭하여 AD 컨버터(12)에 출력한다.

AD 컨버터(12)는, 증폭 회로(17)로부터의 음성 신호에 대하여 아날로그·디지털 변환 처리한 디지털 신호를, 입력 단자(31)를 통하여 DSP(10)에 입력한다. 입력 단자(31)에 입력된 디지털 신호는, 출력 단자(34)로부터 출력된다. DA 컨버터(15)에는, 출력 단자(34)를 통하여 DSP(10)로부터 출력되는 디지털 신호가 입력된다. 그리고, DA 컨버터(15)는, 디지털 신호에 대하여 디지털·아날로그 변환 처리한 아날로그 신호를 출력한다.

DSP 코어(40)(프로세서)는, 메모리(41)에 저장된 프로그램을 실행함으로써, DSP(10)에서의 각종 처리를 실행할 수 있다. 도 2는, DSP 코어(40)가 프로그램을 실행함으로써 실현되는 기능 블록의 구성을 도시하는 도면이다. DSP(10)는, 응답 신호 취득부(60) 및 필터 계수 설정부(61)를 구비하고 있다.

응답 신호 취득부(60)는, 출력 단자(32)로부터 임펄스(제1 신호)를 출력했을 때에 입력 단자(31)로부터 입력되는 신호에 의해, 도 1의 실선으로 나타내는 경로 A의 임펄스 응답 IR1'(Z)(제1 응답 신호)를 취득한다. 또한, 응답 신호 취득부(60)는, 출력 단자(33)로부터 임펄스(제2 신호)를 출력했을 때에 입력 단자(31)로부터 입력되는 신호에 의해, 도 1의 실선으로 나타내는 경로 B의 임펄스 응답 IR2'(Z)(제2 응답 신호)를 취득한다.

필터 계수 설정부(61)는, 취득된 임펄스 응답 IR1'(Z)에 기초하여 FIR 필터(51)의 필터 계수를 설정한다. 또한, 필터 계수 설정부(61)는, 취득된 임펄스 응답 IR2'(Z)에 기초하여 FIR 필터(50)의 필터 계수를 설정한다.

또한, 본 실시예에서는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)를 취득하고, 취득한 임펄스 응답 IR1'(Z) 및 IR2'(Z)에 기초하여 FIR 필터(50, 51)의 필터 계수를 설정하는 일련의 처리를 「임펄스 학습」이라고 나타내기로 한다.

또한, 차동 증폭 회로(19) 및 증폭 회로(17)는, CPU(2)로부터 입력되는 게인 절환 신호에 기초하여, 게인을 절환할 수 있다. 예를 들면, 차동 증폭 회로(19) 및 증폭 회로(17)는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 CPU(2)로부터 출력되는 제어 신호(제1 제어 신호)에 따라 게인을 제1 게인으로 설정하고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 CPU(2)로부터 출력되는 제어 신호(제2 제어 신호)에 따라 게인을 제2 게인으로 설정한다. 여기에서, 제1 게인은, 회로 노이즈나 배경 노이즈의 영향을 받기 어려운 큰 임펄스가 입력된 경우라도, AD 컨버터(12)에서 오버플로우가 발생하지 않을 정도로 작은 게인이다. 또한, 제2 게인은, 이어폰 마이크(5)로부터 입력되는 미소한 신호를 충분히 증폭 가능한 게인이다.

또한, 본 실시예에서는 게인을 절환하기 위한 제어 신호가 CPU(2)로부터 출력되는 것으로 했지만, DSP(10)로부터 그 제어 신호가 출력되는 것으로 해도 된다. 이 경우, DSP(10)는, DSP 코어(40)가 메모리(41)에 저장된 프로그램을 실행함으로써 실현되는 제어부를 구비하게 된다. 그리고, 제어부는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 차동 증폭 회로(19) 및 증폭 회로(17)의 게인을 제1 게인으로 하기 위한 제어 신호(제1 제어 신호)를 출력하고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 차동 증폭 회로(19) 및 증폭 회로(17)의 게인을 제2 게인으로 하기 위한 제어 신호(제2 제어 신호)를 출력한다.

--에코 캔슬의 원리--

다음으로, 에코 방지 회로(1)에서의 에코 캔슬의 원리에 대하여 설명한다. 여기서, 도 1의 파선으로 나타내는 출력 단자(32)로부터 차동 증폭 회로(19)의 +입력 단자까지의 임펄스 응답(전달 함수)을 IR1(Z)라고 한다. 또한, 도 1의 파선으로 나타내는 출력 단자(33)로부터 차동 증폭 회로(19)의 -입력 단자까지의 임펄스 응답(전달 함수)을 IR2(Z)라고 한다. 또한, 도 1의 파선으로 나타내는 차동 증폭 회로(19)에서의 ±입력 단자의 후단으로부터 입력 단자(31)까지의 임펄스 응답(전달 함수)을 W(Z)라고 한다.

이 때, 도 1의 실선으로 나타내는 경로 A의 임펄스 응답(전달 함수)　IR1'(Z)는, IR1'(Z)=IR1(Z)·W(Z)로 된다. 또한, 도 1의 실선으로 나타내는 경로 B의 임펄스 응답(전달 함수) IR2'(Z)는, IR2'(Z)=-IR2(Z)·W(Z)로 된다. 또한, IR2(Z)가 위상 반전하고 있는 것은, 차동 증폭 회로(19)의 -입력 단자에 입력되어 있기 때문이다.

지금, FIR 필터(50)의 필터 계수를, IR2'(Z)를 위상 반전한 -IR2'(Z)로 하면, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_1(Z)는,

로 된다. 또한, FIR 필터(51)의 필터 계수를 IR1'(Z)로 하면, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_2(Z)는,

로 된다.

즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_1(Z)와, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_2(Z)는 서로 부정하는 특성으로 되는 것을 알 수 있다. 그 결과, FIR 필터(50)의 필터 계수를, IR2'(Z)를 위상 반전한 -IR2'(Z)로 하고, FIR 필터(51)의 필터 계수를 IR1'(Z)로 설정하면 되는 것을 알 수 있다.

혹은, FIR 필터(50)의 필터 계수를, IR2'(Z)라고 하면, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_1(Z)는,

로 된다. 또한, FIR 필터(51)의 필터 계수를, IR1'(Z)를 위상 반전한 -IR1'(Z)로 하면, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_2(Z)는,

로 된다.

즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_1(Z)와, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_2(Z)는 서로 부정하는 특성으로 되는 것을 알 수 있다. 그 결과, FIR 필터(50)의 필터 계수를, IR2'(Z)로 하고, FIR 필터(51)의 필터 계수를, IR1'(Z)를 위상 반전한 -IR1'(Z)라고 설정하면 되는 것을 알 수 있다.

그리고, 이와 같이 FIR 필터(50, 51)의 필터 계수를 설정함으로써, 차동 증폭 회로(19)에서 경로 A를 전달하는 신호를, 경로 B를 전달하는 신호로 부정하는 것이 가능하게 된다. 그 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다.

또한, 도 1에 도시한 바와 같이, 이어폰 마이크(5)가 접속된 상태에서 임펄스 응답 IR1'(Z)를 취득하고, 이 IR1'(Z)를 FIR 필터(51)의 필터 계수로 설정함으로써, 이어폰 마이크(5)의 전달 특성에 따른 효과적인 에코 방지가 가능하게 된다. 또한, 접속된 이어폰 마이크(5)를, 귓구멍에 삽입하거나, 귓바퀴를 덮거나 함으로써 귀에 장착한 상태에서 임펄스 응답 IR1'(Z)를 취득하고, 이 IR1'(Z)를 FIR 필터(51)의 필터 계수로 설정함으로써, 이어폰 마이크(5)의 전달 특성 및 사용자의 귀 안의 전달 특성에 따른 효과적인 에코 방지가 가능하게 된다.

--증폭 회로의 구성--

다음으로, 차동 증폭 회로(19) 및 증폭 회로(17)의 구성에 대하여 설명한다. 도 3은, 차동 증폭 회로(19)의 구성예를 도시하는 도면이다. 차동 증폭 회로(19)는, 오피 앰프(70), 저항(71~76), 및 스위치(77, 78)에 의해 구성되어 있다. 본 예에서는, 차동 증폭 회로(19)의 -입력 단자에 입력되는 신호가 Vs1, 차동 증폭 회로(19)의 +입력 단자에 입력되는 신호가 Vs2, 차동 증폭 회로(19)로부터 출력되는 신호가 Vo로 표시되어 있다.

오피 앰프(70)의 -입력 단자에는, 신호 Vs1이 저항(71)을 통하여 입력되고, 오피 앰프(70)의 +입력 단자에는, 신호 Vs2가 저항(72)을 통하여 입력되어 있다.

그리고, 오피 앰프(70)의 -입력 단자와 출력 단자 사이에는, 저항(73, 74)이 스위치(77)를 통하여 병렬로 접속되어 있다. 이 스위치(77)는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 CPU(2)로부터 출력되는 제어 신호(제1 제어 신호)에 따라, 저항(73)을 오피 앰프(70)의 출력 단자와 전기적으로 접속하고(A측 으로 절환되고), 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 CPU(2)로부터 출력되는 제어 신호(제2 제어 신호)에 따라, 저항(74)을 오피 앰프(70)의 출력 단자와 전기적으로 접속한다(B측으로 절환된다).

또한, 오피 앰프(70)의 +입력 단자에는, 일단이 접지된 저항(75, 76)이 스위치(78)를 통하여 접속되어 있다. 이 스위치(78)는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 CPU(2)로부터 출력되는 제어 신호(제1 제어 신호)에 따라, 저항(75)을 오피 앰프(70)의 +입력 단자와 전기적으로 접속하고(A측으로 절환되고), 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 CPU(2)로부터 출력되는 제어 신호(제2 제어 신호)에 따라, 저항(76)을 오피 앰프(70)의 +입력 단자와 전기적으로 접속한다(B측으로 절환된다).

여기서, 예를 들면, 저항(71, 72)의 저항값을 Rs, 저항(74, 76)의 저항값을 Rf1, 저항(73, 75)의 저항값을 Rf2(<Rf1)라고 한다. 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전의 제어 신호(제1 제어 신호)가 차동 증폭 회로(19)에 입력되면, 스위치(77, 78)가 A측으로 절환되고, Vo=(Rf2/Rs)×(Vs2-Vs1)로 된다. 또한, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후의 제어 신호(제2 제어 신호)가 차동 증폭 회로(19)에 입력되면, 스위치(77, 78)가 B측으로 절환되고, Vo=(Rf1/Rs)×(Vs2-Vs1)로 된다. 즉, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 시는 작은 게인 Rf2/Rs(제1 게인)로 되고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 후는 큰 게인 Rf1/Rs(제2 게인)로 된다.

도 4는, 증폭 회로(17)를 반전 증폭 회로로 하는 경우의 구성예를 도시하는 도면이다. 증폭 회로(17)는, 오피 앰프(80), 저항(81~84), 및 스위치(85)에 의해 구성되어 있다. 본 예에서는, 증폭 회로(17)에 입력되는 신호가 Vs, 증폭 회로(17)로부터 출력되는 신호가 Vo로 표시되어 있다.

오피 앰프(80)의 +입력 단자는, 저항(81)을 통하여 접지되어 있다. 또한, 오피 앰프(80)의 -입력 단자에는, 신호 Vs가 저항(82)을 통하여 입력되어 있다.

그리고, 오피 앰프(80)의 -입력 단자와 출력 단자 사이에는, 저항(83, 84)이 스위치(85)를 통하여 병렬로 접속되어 있다. 이 스위치(85)는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 CPU(2)로부터 출력되는 제어 신호(제1 제어 신호)에 따라, 저항(83)을 오피 앰프(80)의 출력 단자와 전기적으로 접속하고(A측으로 절환되고), 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 CPU(2)로부터 출력되는 제어 신호(제2 제어 신호)에 따라, 저항(84)을 오피 앰프(80)의 출력 단자와 전기적으로 접속한다(B측으로 절환된다).

여기서, 예를 들면, 저항(81)의 저항값을 Rc, 저항(82)의 저항값을 Rs, 저항(84)의 저항값을 Rf1, 저항(83)의 저항값을 Rf2(<Rf1)라고 한다. 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전의 제어 신호(제1 제어 신호)가 증폭 회로(17)에 입력되면, 스위치(85)가 A측으로 절환되고, Vo=-(Rf2/Rs)×Vs로 된다. 또한, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후의 제어 신호(제2 제어 신호)가 증폭 회로(17)에 입력되면, 스위치(85)가 B측으로 절환되고, Vo=-(Rf1/Rs)×Vs로 된다. 즉, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 시는 작은 게인 Rf2/Rs(제1 게인)로 되고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 후는 큰 게인 Rf1/Rs(제2 게인)로 된다.

도 5는, 증폭 회로(17)를 비반전 증폭 회로로 하는 경우의 구성예를 도시하는 도면이다. 증폭 회로(17)는, 오피 앰프(90), 저항(91~94), 및 스위치 회로(95)에 의해 구성되어 있다. 본 예에서는, 증폭 회로(17)에 입력되는 신호가 Vs, 증폭 회로(17)로부터 출력되는 신호가 Vo로 표시되어 있다.

오피 앰프(90)의 +입력 단자에는, 신호 Vs가 저항(91)을 통하여 입력되어 있다. 또한, 오피 앰프(90)의 -입력 단자는, 저항(92)을 통하여 접지되어 있다. 그리고, 오피 앰프(90)의 -입력 단자와 출력 단자 사이에는, 저항(93, 94)이 스위치(95)를 통하여 병렬로 접속되어 있다. 이 스위치(95)는, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 CPU(2)로부터 출력되는 제어 신호(제1 제어 신호)에 따라, 저항(93)을 오피 앰프(90)의 출력 단자와 전기적으로 접속하고(A측으로 절환되고), 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 CPU(2)로부터 출력되는 제어 신호(제2 제어 신호)에 따라, 저항(94)을 오피 앰프(90)의 출력 단자와 전기적으로 접속한다(B측으로 절환된다).

여기서, 예를 들면, 저항(91)의 저항값을 Rc, 저항(92)의 저항값을 Rs, 저항(94)의 저항값을 Rf1, 저항(93)의 저항값을 Rf2(<Rf1)라고 한다. 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전의 제어 신호(제1 제어 신호)가 증폭 회로(17)에 입력되면, 스위치(95)가 A측으로 절환되고, Vo=(1+Rf2/Rs)×Vs로 된다. 또한, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후의 제어 신호(제2 제어 신호)가 증폭 회로(17)에 입력되면, 스위치(95)가 B측으로 절환되고, Vo=(1+Rf1/Rs)×Vs로 된다. 즉, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 시는 작은 게인 1+Rf2/Rs(제1 게인)로 되고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)의 취득 후는 큰 게인 1+Rf1/Rs(제2 게인)로 된다.

또한, 도 3 내지 도 5에 도시한 구성은 일례로서, 게인을 조정 가능한 증폭 회로의 구성은 이에 한정되는 것은 아니다. 또한, 본 실시예에서는, 차동 증폭 회로(19) 및 증폭 회로(17)의 양방에 대해서, 게인의 절환이 가능한 구성의 예를 나타냈지만, 차동 증폭 회로(19) 또는 증폭 회로(17)의 어느 한쪽만이 게인의 절환이 가능한 것으로 해도 된다.

--필터 계수 설정 처리--

다음으로, 에코 방지 회로(1)에서의 필터 계수 설정 처리에 대하여 설명한다. 도 6은, 필터 계수 설정 처리의 제1 예를 나타내는 플로우차트이다. 우선, 예를 들면 전원이 투입된 타이밍에서, CPU(2)는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 A로 하기 위한 제어 신호(제1 제어 신호)를 차동 증폭 회로(19) 및 증폭 회로(17)에 출력한다. 그리고, 이 제어 신호에 따라, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 A로 설정된다(S601). 그 후, CPU(2)의 제어에 의해, DSP(10)의 응답 신호 취득부(60)는, 회로 노이즈나 배경 노이즈 등의 영향을 받기 어려울 정도로 큰 임펄스를 발생시키고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)를 취득한다(S602). 그리고, DSP(10)의 필터 계수 설정부(61)는, 취득된 임펄스 응답 IR1'(Z) 및 IR2'(Z)에 기초하여 FIR 필터(50, 51)의 필터 계수를 설정한다(S603).

그 후, CPU(2)는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 A보다 큰 B로 하기 위한 제어 신호(제2 제어 신호)를 차동 증폭 회로(19) 및 증폭 회로(17)에 출력한다. 그리고, 이 제어 신호에 따라, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 B로 설정된다(S604). 그리고, 게인이 B로 설정된 후에, 에코 방지 회로(1)에서는, 이어폰 마이크(5)에의 음성 신호의 출력, 이어폰 마이크(5)로부터의 음성 신호의 입력, 및 에코 방지 처리 등의 통상 동작이 행해진다(S605).

여기서, 게인 A는, 회로 노이즈나 배경 노이즈 등의 영향을 받기 어려울 정도로 큰 임펄스를 발생시킨 경우에, AD 컨버터(12)로부터 출력되는 신호가 오버플로우하지 않는 작은 게인(예를 들면 20㏈ 정도)이다. 또한, 게인 B는, 이어폰 마이크(5)로부터 입력되는 미소한 음성 신호를 충분히 증폭 가능한 큰 게인(예를 들면 50㏈ 정도)이다.

이와 같이, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 차동 증폭 회로(19) 및 증폭 회로(17)의 게인이 작게 설정됨으로써, 회로 노이즈나 배경 노이즈에 강한 큰 임펄스가 입력되어도 AD 컨버터(12)에서 오버플로우가 발생하지 않기 때문에, 정밀도가 높은 임펄스 응답을 취득할 수 있다. 그리고, 정밀도가 높은 임펄스 응답에 기초하여 FIR 필터(50, 51)의 필터 계수가 설정됨으로써, 효과적으로 에코를 캔슬하는 것이 가능하게 된다. 또한, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 차동 증폭 회로(19) 및 증폭 회로(17)의 게인이 크게 설정됨으로써, 이어폰 마이크(5)로부터 입력되는 미소한 음성 신호를 적절한 레벨로 증폭하여 출 력할 수 있다.

또한, 본 예에서는, CPU(2)의 제어에 의해 게인의 변경이 행해지는 것으로 했지만, DSP 코어(40)(제어부)의 제어에 의해 게인의 변경이 행해지는 것으로 해도 된다.

도 7은, 필터 계수 설정 처리의 제2 예를 나타내는 플로우차트이다. 본 예에서는, 우선, 예를 들면 전원이 투입된 타이밍에서, CPU(2)는, 임펄스 학습을 행할지의 여부를 판정한다(S701). 임펄스 학습을 행할지의 여부의 판정은, 예를 들면, 메모리(3)에 기억되어 있는 정보에 기초하여 행할 수 있다. 이 정보는, 예를 들면, 시스템의 설정 정보로서 메모리(3)에 기억된 것으로 할 수도 있고, 전원 투입 시 등에 유저 인터페이스에 의해 이용자가 선택한 정보로 할 수도 있다.

임펄스 학습을 행하는 경우(S701:예), CPU(2)는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 A로 하기 위한 제어 신호(제1 제어 신호)를 차동 증폭 회로(19) 및 증폭 회로(17)에 출력한다. 그리고, 이 제어 신호에 따라, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 A로 설정된다(S702). 그 후, CPU(2)의 제어에 의해, DSP(10)의 응답 신호 취득부(60)는, 회로 노이즈나 배경 노이즈 등의 영향을 받기 어려울 정도로 큰 임펄스를 발생시키고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)를 취득한다(S703). 그리고, DSP(10)의 필터 계수 설정부(61)는, 취득된 임펄스 응답 IR1'(Z) 및 IR2'(Z)에 기초하여 FIR 필터(50, 51)의 필터 계수를 설정한다(S704).

그 후, CPU(2)는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증 폭 회로의 게인을 A보다 큰 B로 하기 위한 제어 신호(제2 제어 신호)를 차동 증폭 회로(19) 및 증폭 회로(17)에 출력한다. 그리고, 이 제어 신호에 따라, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 B로 설정된다(S705). 그리고, 게인이 B로 설정된 후에, 에코 방지 회로(1)에서는, 이어폰 마이크(5)에의 음성 신호의 출력, 이어폰 마이크(5)로부터의 음성 신호의 입력, 및 에코 방지 처리 등의 통상 동작이 행해진다(S706).

한편, 임펄스 학습을 행하지 않는 경우(S701:아니오), CPU(2)로부터의 지시에 의해, DSP(10)의 필터 계수 설정부(61)는, 디폴트값(소정의 값)을 FIR 필터(50, 51)의 필터 계수로 설정한다. 또한, 디폴트 값은, 예를 들면, 공장 출하 시에 설정된 값이나, 전회 취득된 임펄스 응답 등으로서, 예를 들면 플래시 메모리 등의 불휘발성의 메모리(3)에 기억시켜 둘 수 있다. 그 후, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 B로 설정되고(S705), 에코 방지 회로(1)에 있어서 통상 동작이 행해진다(S706).

이와 같이, 메모리(3)에 기억된 정보 등에 기초하여 필요에 따라 임펄스 학습을 행하도록 할 수 있다. 따라서, 임펄스 학습을 행할 필요가 없는 경우에는, 임펄스 학습이 행해지지 않기 때문에, 통상 동작이 가능하게 될 때까지의 시간을 짧게 할 수 있다.

또한, 예를 들면, 통상 동작 중에 학습 버튼(4)이 눌러지면, CPU(2)는, 게인의 변경 및 임펄스 학습(S702~S705)을 재차 행하도록 제어할 수도 있다. 이와 같이, 통상 동작 중에 다시 임펄스 학습을 가능하게 함으로써, 이어폰 마이크(5)를 변경한 경우나, 이어폰 마이크(5)의 사용자가 변경된 경우 등에, 전원의 재투입 등을 행하지 않고, 효과적으로 에코의 캔슬이 가능하도록 FIR 필터(50, 51)의 필터 계수를 변경할 수 있다.

또한, 본 예에서는, CPU(2)의 제어에 의해 게인의 변경 및 필터 계수의 설정이 행해지는 것으로 했지만, DSP 코어(40)(제어부)의 제어에 의해 게인의 변경 및 필터 계수의 설정이 행해지는 것으로 해도 된다. DSP 코어(40)의 제어에 의해 게인의 변경이 행해지는 경우, 임펄스 학습의 필요 여부를 나타내는 신호(응답 신호 취득 필요 여부 신호)가 메모리(41)(응답 신호 취득 필요 여부 신호 기억부)에 기억되고, DSP 코어(40)(제어부)가 해당 정보에 기초하여 임펄스 학습의 필요 여부를 판정하는 것으로 해도 된다. 또한, 학습 버튼(4)이 눌러짐으로써, CPU(2)로부터 DSP 코어(40)에 FIR 필터(50, 51)의 필터 계수의 재설정을 지시하는 신호가 송신되고, 이 신호에 따라, DSP 코어(40)(제어부)가 게인의 변경 및 임펄스 학습(S702~S705)의 제어를 행하는 것으로 해도 된다.

--에코 방지 회로의 다른 형태--

다음으로, 에코 방지 회로(1)의 다른 형태에 대하여 설명한다. 도 8은, 가산 회로를 이용한 에코 방지 회로의 구성예를 도시하는 도면이다. 도 8에 도시한 바와 같이, 에코 방지 회로(1)는, 도 1에 도시한 증폭 회로(18) 및 차동 증폭 회로(19) 대신에, 반전 증폭 회로(101), 이득 위상 조정 회로(102), 및 가산 회로(103)를 구비하고 있다.

반전 증폭 회로(101)는, DA 컨버터(14)로부터의 아날로그 신호를, 소정의 증 폭율로 반전 증폭하여 이득 위상 조정 회로(102)에 출력한다.

이득 위상 조정 회로(102)는, 반전 증폭 회로(101)로부터의 아날로그 신호에 대하여, 이득 및 위상의 조정을 실시하여 가산 회로(103)에 출력한다. 또한, 이 이득 위상 조정 회로(102)에 의한 아날로그 신호의 이득 및 위상의 조정은, 입력 단자(30)에 디지털 신호가 입력되었을 때에 증폭 회로(16)로부터 출력되는 신호를 후술하는 가산 회로(103)에서 부정하기 위해서, 증폭 회로(16)로부터의 아날로그 신호와는 위상 반전한 아날로그 신호를 생성하기 위해서 행해진다.

가산 회로(103)에는, 증폭 회로(16)로부터의 아날로그 신호(이어폰 마이크(5)에 의한 반사 신호를 포함함)와, 이득 위상 조정 회로(102)로부터의 아날로그 신호가 입력된다. 그리고, 가산 회로(103)는, 증폭 회로(16)로부터의 아날로그 신호와, 이득 위상 조정 회로(102)로부터의 아날로그 신호를 가산한 가산 결과를 증폭 회로(17)에 출력한다. 또한, 가산 회로(103)는, 입출력 단자(20)로부터의 음성 신호를 증폭 회로(17)에 출력한다.

여기서, 도 8의 파선으로 나타내는 출력 단자(32)로부터 가산 회로(103)의 입력 단자까지의 임펄스 응답(전달 함수)을 IR3(Z)라고 한다. 또한, 도 8의 일점쇄선으로 나타내는 출력 단자(33)로부터 반전 증폭 회로(101)의 입력까지의 임펄스 응답(전달 함수)을 IR4_1(Z)라고 한다. 또한, 도 8의 이점쇄선으로 나타내는 반전 증폭 회로(101)의 입력으로부터 가산 회로(103)의 입력 단자까지의 임펄스 응답(전달 함수)을 IR4_2(Z)라고 한다. 또한, 도 8의 파선으로 나타내는 가산 회로(103)에서의 각 입력 단자의 후단으로부터 입력 단자(31)까지의 임펄스 응답(전달 함수) 을 W2(Z)라고 한다.

이 때, 도 8의 실선으로 나타내는 경로 C의 임펄스 응답(전달 함수)　IR3'(Z)는, IR3'(Z)=IR3(Z)·W2(Z)로 된다. 또한, 도 8의 실선으로 나타내는 경로 D의 임펄스 응답(전달 함수)　IR4'(Z)는, IR4'(Z)=-IR4_1(Z)·IR4_2(Z)·W2(Z)로 된다. 또한, IR4_1(Z)이 위상 반전하고 있는 것은, 반전 증폭 회로(101)에서 반전되기 때문이다.

지금, FIR 필터(50)의 필터 계수를, IR4'(Z)를 위상 반전한 -IR4'(Z)라고 하면, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_3(Z)는,

로 된다. 또한, FIR 필터(51)의 필터 계수를 IR3'(Z)라고 하면, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_4(Z)는,

로 된다.

즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_3(Z)와, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_4(Z)는 서로 부정하는 특성으로 되는 것을 알 수 있다. 그 결과, FIR 필터(50)의 필터 계수를 IR4'(Z)를 위상 반전한 -IR4'(Z)라고 하고, FIR 필터(51)의 필터 계수를 IR3'(Z)라고 설정하면 되는 것을 알 수 있다.

혹은, FIR 필터(50)의 필터 계수를, IR4'(Z)라고 하면, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_3(Z)는,

로 된다. 또한, FIR 필터(51)의 필터 계수를, IR3'(Z)를 위상 반전한 -IR3'(Z)라고 하면, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_4(Z)는,

로 된다.

즉, FIR 필터(50)의 입력으로부터 입력 단자(31)까지의 특성 IRall_3(Z)와, FIR 필터(51)의 입력으로부터 입력 단자(31)까지의 특성 IRall_4(Z)는 서로 부정하는 특성으로 되는 것을 알 수 있다. 그 결과, FIR 필터(50)의 필터 계수를 IR4'(Z)라고 하고, FIR 필터(51)의 필터 계수를, IR3'(Z)를 위상 반전한 -IR3'(Z)라고 설정하면 되는 것을 알 수 있다.

그리고, 이와 같이 FIR 필터(50, 51)의 필터 계수를 설정함으로써, 가산 회로(103)에서 경로 C를 전달하는 신호를, 경로 D를 전달하는 신호로 부정하는 것이 가능하게 된다. 그 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다.

또한, 도 8에 도시한 구성에서는, 반전 증폭 회로(101), 이득 위상 조정 회로(102), 및 가산 회로(103)에 의해 본 발명의 감산 회로가 구성된다. 또한, 증폭 회로(17)가 본 발명의 증폭 회로에 상당한다.

도 9는, 디지털 필터(ARMA:Auto-Regressive　Moving　Average)를 이용한 에코 방지 회로의 구성예를 도시하는 도면이다. 도 9에 도시한 바와 같이, 에코 방지 회로(1)는, 도 1에 도시한 FIR 필터(50, 51) 대신에, 디지털 필터(ARMA)(105)를 구비하고 있다.

입력 단자(30)로부터 입력된 디지털 신호는, 출력 단자(32)를 통하여 출력됨과 함께, 디지털 필터(105)에 입력된다. 디지털 필터(105)는 디지털 신호에 대하여, 그 디지털 필터(105)의 필터 계수에 기초하여 필터 처리를 실시하여 출력 단자(33)에 출력한다. 또한, 디지털 필터(105)는, DSP 코어(40)가 메모리(41)에 저장된 프로그램을 실행함으로써 실현할 수 있다. 그리고, DSP 코어(40)에 의해 실현되는, 입력 단자(30)에 디지털 신호(제1 디지털 신호)가 입력되면 출력 단자(32)로부터 디지털 신호(제2 디지털 신호)를 출력함과 함께 출력 단자(33)로부터 디지 털 신호(제3 디지털 신호)를 출력하는 기능이 본 발명의 필터에 상당한다.

여기서, 도 9의 파선으로 나타내는 출력 단자(32)로부터 차동 증폭 회로(19)의 +입력 단자까지의 임펄스 응답(전달 함수)을 IR5(Z)라고 한다. 또한, 도 9의 파선으로 나타내는 출력 단자(33)로부터 차동 증폭 회로(19)의 -입력 단자까지의 임펄스 응답(전달 함수)을 IR6(Z)라고 한다. 또한, 도 9의 파선으로 나타내는 차동 증폭 회로(19)에서의 ±입력 단자의 후단으로부터 입력 단자(31)까지의 임펄스 응답(전달 함수)을 W3(Z)라고 한다.

지금, 디지털 필터(105)의 필터 계수를 Q(Z)라고 한 경우, 차동 증폭 회로(19)의 +입력 단자에 입력되는 신호를 -입력 단자에 입력되는 신호로 부정하기 위해서는,

의 식이 성립하도록 Q(Z)를 형성하게 된다. 즉, Q(Z)는,

로 되도록 설정하면 된다. 그러나, DSP(10)의 응답 신호 취득부(60)가 취득 가능한 임펄스 응답은, 도 9의 실선으로 나타내는 경로 E의 임펄스 응답(전달 함수)　IR5'(Z)(=IR5(Z)·W3(Z))와, 경로 F의 임펄스 응답(전달 함수)　IR6'(Z)(=-IR6(Z)·W3(Z))이다. 또한, IR6(Z)이 위상 반전되어 있는 것은, 차동 증폭 회로(19)의 -입력 단자에 입력되어 있기 때문이다.

이 경우, 경로 E를 전달하는 신호와 경로 F를 전달하는 신호가 서로 부정하 는 것을 가능하게 하는 식은,

로 된다. 즉, Q(Z)를,

로 설정하면 되는 것을 알 수 있다. 즉, 디지털 필터(105)의 특성은, 전달 특성 IR5'(Z)를 위상 반전한 것에, IR6'(Z)의 역 필터의 특성을 가한 특성으로 함으로써 실현 가능하게 된다. 그리고, DSP(10)의 필터 계수 설정부(61)가, 이와 같이 디지털 필터(105)의 필터 계수를 설정함으로써, 차동 증폭 회로(19)에서 경로 E를 전달하는 신호를, 경로 F를 전달하는 신호로 부정하는 것이 가능하게 된다. 그 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다.

--에코 방지 회로의 적용예--

다음으로, 에코 방지 회로(1)의 적용예에 대하여 설명한다. 도 10 및 도 11은, 에코 방지 회로(1)가 적용되는 휴대 전화기의 모식도이다. 도 10에 도시한 구성에서는, 에코 방지 회로(1)는 휴대 전화기(110)의 외부에 설치되어 있다. 또한, 도 11에 도시한 구성에서는, 에코 방지 회로(1)는 휴대 전화기(115)에 내장되어 있다. 에코 방지 회로(1)를 휴대 전화기(115)에 내장하는 경우, 학습 버튼(4)도 휴대 전화기(4)에 설치된다. 이 경우, 학습 버튼(4)을 전용 버튼으로서 설치하는 것도 할 수 있고, 다른 기능을 갖는 버튼으로 겸용으로 할 수도 있다.

도 12는, 에코 방지 회로(1)가 내장된 휴대 전화기(115)의 구성예를 도시하는 도면이다. 휴대 전화기(115)는, 에코 방지 회로(1), CPU(2), 메모리(3), 학습 버튼(4), 안테나(120), RF부(121), 베이스밴드 처리부(122), 표시부(123), 입력부(124), AD 컨버터(125), DA 컨버터(126), 마이크(127), 및 스피커(128)를 포함하여 구성되어 있다.

안테나(120)는 휴대 전화기(115)에 대하여 송신되는 음성 신호를 수신한다. 또한, 안테나(120)는, RF부(121)로부터의 음성 신호를 송신한다.

RF부(121)는, 안테나(120)가 수신한 음성 신호 중, 소정 주파수 대역의 음성 신호에 대한 복조 처리 등의 디코드 처리를 행한다. 또한, RF부(121)는, 베이스밴드 처리부(122)로부터의 음성 신호에 대한 변조 처리, 예를 들면 TDMA 방식(Time　Division　Multiplex　Access)에 의한 인코드 처리 등을 행한다.

베이스밴드 처리부(122)는, RF부(121)에서 베이스밴드 신호까지 복조된 음성 신호에 대하여 소정의 신호 처리를 실시하여, CPU(2)에 출력한다. 또한, 베이스밴드 처리부(122)는, CPU(2)로부터의 음성 신호에 대하여 소정의 신호 처리를 실시하여 RF부(121)에 출력한다.

CPU(2)는, 휴대 전화기(115)를 통괄 제어한다. CPU(2)는, 베이스밴드 처리부(122)로부터의 음성 신호에 따른 음성을 스피커(128) 혹은 이어폰 마이크(5)에서 재생시키기 위해서, 그 음성 신호를 DA 컨버터(126)에 출력한다. 또한, CPU(2)는, AD 컨버터(125)로부터 출력되는, 마이크(127) 혹은 이어폰 마이크(5)로부터의 음성 신호를 베이스밴드 처리부(122)에 출력한다. 또한, CPU(2)는, 예를 들면 휴대 전 화기(115)가 패킷 통신을 행하고 있는 경우, 수신한 패킷 데이터에 기초한 화상을 표시하기 위해서 표시부(123)에 신호를 출력한다. 또한, CPU(2)는, 입력부(124)에서 입력된 입력 데이터를 표시부(123)에 표시시키거나, 패킷 통신에서 그 입력 데이터를 송신하기 위해서 소정의 처리를 실시하여, 베이스밴드 처리부(122)에 출력하거나 한다.

또한, CPU(2)는, 휴대 전화기(115)의 전원 투입 시나 학습 버튼(4)이 눌러졌을 때에, 에코 방지 회로(1)에 필터 계수 설정 처리를 행하게 한다. 이 때, 도 6 및 도 7에 도시한 바와 같이, 작은 게인(A:예를 들면 20㏈)이 설정된 뒤에 임펄스 응답이 취득되고, 그 후, 큰 게인(B:예를 들면 50㏈)이 설정된다.

AD 컨버터(125)는, 마이크(127) 혹은 이어폰 마이크(5)로부터의 음성 신호에 대하여 아날로그·디지털 변환 처리한 디지털 신호를 CPU(2)에 출력한다. DA 컨버터(126)는, CPU(2)로부터의 음성 신호에 대하여 디지털·아날로그 변환 처리한 아날로그 신호를 스피커(128) 혹은 에코 방지 회로(1)에 출력한다. 또한, 본 실시예에서는, 이어폰 마이크(5)가 휴대 전화기(115)에 접속되어 있는 경우, DA 컨버터(126)로부터의 아날로그 신호는 에코 방지 회로(1)에 입력되는 것으로 하여 이하 설명한다.

이러한 휴대 전화기(115)의 동작에 대하여 설명한다. 또한, 에코 방지 회로(1)는 도 1에 도시한 구성인 것으로 한다. 우선, 휴대 전화기(115)의 전원이 투입되면, 전술한 도 7의 처리를 개시한다. 즉, 전원이 투입됨으로써, 에코 방지 회로(1)의 FIR 필터(50, 51)에 필터 계수가 설정되고, 통상 동작이 상태로 된다.

통상 동작의 상태로 되면, 안테나(120)가 수신한 음성 신호는, 휴대 전화기(115)의 각 구성에 의한 전술한 처리가 행해져 DA 컨버터(126)로부터 에코 방지 회로(1)의 AD 컨버터(11)에 출력된다.

AD 컨버터(11)에 입력된 음성 신호는, 그 AD 컨버터(11)에서 아날로그·디지털 신호 처리가 실시되어 디지털 신호로 되고, 입력 단자(30)를 통하여, FIR 필터(50, 51)에 입력된다. FIR 필터(50)로부터 출력되는 출력 신호는, 출력 단자(32)를 통하여 DA 컨버터(13)에 입력된다. 그리고, 출력 신호는, DA 컨버터(13)에서 디지털·아날로그 변환 처리가 실시되어 아날로그 신호가 되어 증폭 회로(16)에 입력된다. 증폭 회로(16)에 입력된 아날로그 신호는, 소정의 증폭율로 증폭되어 출력된다. 증폭 회로(16)로부터의 아날로그 신호는, 입출력 단자(20)를 통하여 이어폰 마이크(5)에 출력된다. 그 결과, 이어폰 마이크(5)의 스피커 기능에 의해, 진동판이 진동하여 음성이 발생한다. 또한, 증폭 회로(16)로부터의 아날로그 신호는, 차동 증폭 회로(19)의 +입력 단자에도 입력된다.

또한, FIR 필터(51)로부터 출력되는 출력 신호는, 출력 단자(33)를 통하여 DA 컨버터(14)에 입력된다. 그리고, 출력 신호는, DA 컨버터(14)에서 디지털·아날로그 변환 처리가 행해져서 아날로그 신호가 되어 증폭 회로(18)에 입력된다. 증폭 회로(18)에 입력된 아날로그 신호는, 소정의 증폭율로 증폭되어, 차동 증폭 회로(19)의 -입력 단자에 입력된다.

그리고, FIR 필터(50, 51)의 필터 계수는, 전술한 처리에 따라 설정되어 있다. 그 때문에, 차동 증폭 회로(19)에 의해, +입력 단자에 입력되는 증폭 회 로(16)로부터 출력되는 아날로그 신호 및 그 아날로그 신호의 이어폰 마이크(5) 등에 의한 반사 신호를 합한 신호(제1 아날로그 신호)를, -입력 단자에 입력되는 증폭 회로(18)로부터의 아날로그 신호(제2 아날로그 신호)에 의해 부정할 수 있다. 그 결과, 입력 단자(30)에 디지털 신호가 입력되었을 때의 에코를 방지하는 것이 가능하게 된다. 또한, 이어폰 마이크(5)의 마이크 기능에 의한 음성 신호(제3 아날로그 신호)와, 증폭 회로(16)로부터의 아날로그 신호 및 그 아날로그 신호의 이어폰 마이크(20)에 의한 반사 신호를 합한 신호(제1 아날로그 신호)가 중첩하여 차동 증폭 회로(19)의 +입력 단자에 입력된 경우라도 -입력 단자에 FIR 필터(51)로부터의 신호(제2 아날로그 신호)가 입력됨으로써, 중첩된 신호로부터 에코가 원인으로 되는 신호분(즉, 증폭 회로(16)로부터의 아날로그 신호 및 그 아날로그 신호의 반사 신호)만을 빼는 것이 가능하게 된다.

또한, 에코 방지 회로(1)가 내장된 휴대 전화기(115)의 구성 및 동작에 대하여 설명했지만, 에코 방지 회로(1)가 외장되는 휴대 전화기(110)에 대해서도 마찬가지이다.

또한, 에코 방지 회로(1)는, 휴대 전화기(110, 115)에 한정되지 않고, 전술한 에코가 발생할 가능성이 있는 통신 기기이면 적용 가능하다. 예를 들면, 도 13 및 도 14에 도시한 바와 같이, 에코 방지 회로(1)를 PC에 적용할 수도 있다. 도 13에 도시한 구성에서는, 에코 방지 회로(1), CPU(2), 및 학습 버튼(4)을 포함하여 구성되는 기기가 PC(130)와 USB 접속이나 PC 카드 접속 등에 의해 접속되어 있다.

또한, 도 14에 도시한 구성에서는, 에코 방지 회로(1)만이 PC(130)와 USB 접 속이나 PC 카드 접속 등에 의해 접속되어 있다. 이 구성의 경우, PC(130)가 구비하는 CPU가, 도 13에 도시한 CPU(2)의 역할을 담당하게 된다. 또한, PC(130)가 구비하는 키보드나 마우스 등의 입력 장치에 의해, 학습 버튼(4)의 기능이 실현된다.

또한, PC(130) 이외에도, 트랜시버나 PDA(Personal Digital Assistants) 등, 다양한 통신 기기에 에코 방지 회로(1)를 적용할 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였다. 전술한 바와 같이, 본 실시예의 에코 방지 회로(1)에서는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인은, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득되기 전에 A(예를 들면 20㏈)에 설정되고, 임펄스 응답 IR1'(Z) 및 IR2'(Z)가 취득된 후에 B(예를 들면 50㏈)에 설정된다. 즉, 임펄스 응답 IR1'(Z) 및 IR2'(Z)를 취득할 때는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 작기 때문에, 회로 노이즈나 배경 노이즈에 강한 큰 임펄스에 의한 고정밀도의 임펄스 응답을 취득할 수 있다. 그리고, 고정밀도의 임펄스 응답에 기초하여 필터의 필터 계수가 설정되므로, 에코를 효과적으로 캔슬하는 것이 가능하게 된다. 또한, 임펄스 응답의 취득 후에는, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인이 크게 되므로, 이어폰 마이크(5)로부터 입력되는 미소한 음성 신호를 적절한 레벨로 증폭하는 것이 가능하게 된다.

또한, DSP 코어(40)가 메모리(41)에 저장된 프로그램을 실행함으로써, 차동 증폭 회로(19) 및 증폭 회로(17)에 의해 구성되는 증폭 회로의 게인을 조정하는 제어부를 실현하는 것도 가능하다.

또한, 메모리(41)에, 임펄스 학습의 필요 여부를 나타내는 정보(응답 신호 취득 필요 여부 정보)가 기억되고, DSP 코어(40)에 의해 실현되는 제어부가, 그 정보에 기초하여, 임펄스 학습의 필요 여부를 판정하는 것으로 해도 된다. 이와 같이, 전원 투입 시 등에 무조건 임펄스 학습을 행하는 것은 아니고, 필요에 따라 임펄스 학습을 행하도록 함으로써, 임펄스 학습이 불필요한 경우에 통상 동작이 가능하게 될 때까지의 시간을 짧게 할 수 있다.

또한, DSP 코어(40)에 의해 실현되는 제어부가, 학습 버튼(4)이 눌러진 것 등을 계기로 하여, 임펄스 학습을 다시 실행하는 것으로 해도 된다. 이와 같이, 통상 동작 중에 다시 임펄스 학습을 가능하게 함으로써, 이어폰 마이크(5)를 변경한 경우나, 이어폰 마이크(5)의 사용자가 변경된 경우 등에, 전원의 재투입 등을 행하지 않고, 효과적으로 에코의 캔슬이 가능하도록 필터의 필터 계수를 변경할 수 있다.

또한, 전술한 실시예 및 적용예는 본 발명의 이해를 쉽게 하기 위한 것으로, 본 발명을 한정하여 해석하기 위한 것은 아니다. 본 발명은, 그 취지를 일탈하지 않고, 변경, 개량될 수 있음과 함께, 본 발명에는 그 등가물도 포함된다.

예를 들면, 본 실시예에서는, 임펄스를 발생시킴으로써 얻어지는 임펄스 응답에 기초하여 필터의 필터 계수를 설정하는 것이라고 하였지만, 필터 계수를 설정하기 위해서 이용하는 신호는 임펄스에 한정되지 않는다. 예를 들면, 스텝 신호를 발생시켰을 때에 얻어지는 응답 신호에 기초하여 필터의 필터 계수를 설정하는 것으로 하여도 된다.

본 발명에 따르면, 고정밀도의 임펄스 응답을 취득함으로써 효과적인 에코 방지를 가능하게 하는 에코 방지 회로, 필터 계수 설정 방법, 및 프로그램을 제공할 수 있다.

Claims

제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와,

상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와,

상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨버터와,

상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,

상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,

상기 감산 회로로부터 출력되는 신호를 증폭하여 출력하는 증폭 회로와,

상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터와,

제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하는 응답 신호 취득부와,

상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신 호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하는 필터 계수 설정부

를 구비하고,

상기 증폭 회로는, 상기 제1 및 제2 응답 신호가 취득되기 전에 입력되는 제1 제어 신호에 따라 게인을 제1 게인으로 설정하고, 상기 제1 및 제2 응답 신호가 취득된 후에 입력되는 제2 제어 신호에 따라 게인을 상기 제1 게인보다 큰 제2 게인으로 설정하는 것

을 특징으로 하는 에코 방지 회로.
제1항에 있어서,

상기 감산 회로 및 상기 증폭 회로는, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호와, 상기 제2 아날로그 신호가 입력되는 차동 증폭 회로인 것을 특징으로 하는 에코 방지 회로.
제1항에 있어서,

상기 감산 회로는, 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호와, 상기 제2 아날로그 신호가 입력되는 차동 증폭 회로이며,

상기 증폭 회로는, 상기 차동 증폭 회로로부터 출력되는 신호를 증폭하여 출력하는 회로인 것을 특징으로 하는 에코 방지 회로.
제1항 내지 제3항 중 어느 한 항에 있어서,

상기 제1 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제1 게인으로 설정하고, 상기 증폭 회로의 게인에 상기 제1 게인이 설정된 후에 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시키고, 상기 필터 계수 설정부에 상기 제1 및 제2 응답 신호에 기초하여 상기 필터의 필터 계수를 설정시키고, 상기 응답 신호 취득부에 상기 제l 및 제2 응답 신호를 취득시킨 후에 상기 제2 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제2 게인으로 설정하는 제어부를 더 구비하는 것을 특징으로 하는 에코 방지 회로.
제4항에 있어서,

상기 제1 및 제2 응답 신호의 취득의 필요 여부를 나타내는 응답 신호 취득 필요 여부 정보를 기억하는 응답 신호 취득 필요 여부 정보 기억부를 더 구비하고,

상기 제어부는,

상기 응답 신호 취득 필요 여부 정보가 상기 제1 및 제2 응답 신호의 취득이 필요한 것을 나타내는 정보인 경우, 상기 제1 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제1 게인으로 설정하고, 상기 증폭 회로의 게인에 상기 제1 게인이 설정된 후에 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시키고, 상기 필터 계수 설정부에 그 제1 및 제2 응답 신호에 기초하여 상기 필터의 필터 계수를 설정시키고, 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시킨 후에 상기 제2 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제 2 게인으로 설정하고,

상기 응답 신호 취득 필요 여부 정보가 상기 제1 및 제2 응답 신호의 취득이 불필요한 것을 나타내는 정보인 경우, 상기 필터 계수 설정부에 소정의 필터 계수를 상기 필터에 설정시키고, 상기 제2 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제2 게인으로 설정하는 것을 특징으로 하는 에코 방지 회로.
제4항에 있어서,

상기 제어부는, 상기 필터의 필터 계수의 재설정을 지시하는 신호에 따라, 상기 제1 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제1 게인으로 설정하고, 상기 증폭 회로의 게인에 상기 제1 게인이 설정된 후에 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시키고, 상기 필터 계수 설정부에 그 제1 및 제2 응답 신호에 기초하여 상기 필터의 필터 계수를 설정시키고, 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시킨 후에 상기 제2 제어 신호를 출력함으로써 상기 증폭 회로의 게인을 상기 제2 게인으로 설정하는 것을 특징으로 하는 에코 방지 회로.
제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와,

상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와,

상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨 버터와,

상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,

상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,

상기 감산 회로로부터 출력되는 신호를 증폭하여 출력하는 증폭 회로와,

상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터

를 구비하는 에코 방지 회로의 필터 계수 설정 방법으로서,

입력되는 제1 제어 신호에 따라 상기 증폭 회로의 게인을 제1 게인으로 설정하고,

제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하고,

상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하고,

상기 제1 및 제2 응답 신호가 취득된 후에 입력되는 제2 제어 신호에 따라 게인을 상기 제1 게인보다 큰 제2 게인으로 설정하는 것

을 특징으로 하는 필터 계수 설정 방법.
프로세서와,

제1 디지털 신호가 입력되고, 제2 및 제3 디지털 신호를 출력하는 필터와,

상기 제2 디지털 신호를 제1 아날로그 신호로 변환하여 출력하는 제1 DA 컨버터와,

상기 제3 디지털 신호를 제2 아날로그 신호로 변환하여 출력하는 제2 DA 컨버터와,

상기 제1 아날로그 신호가 출력되거나, 그 출력된 제1 아날로그 신호가 반사되어 입력되거나, 제3 아날로그 신호가 입력되는 입출력 단자와,

상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터, 상기 제2 아날로그 신호를 감산한 제4 아날로그 신호를 출력하는 감산 회로와,

상기 감산 회로로부터 출력되는 신호를 제1 게인 또는 상기 제1 게인보다 큰 제2 게인으로 증폭하여 출력하는 증폭 회로와,

상기 증폭 회로로부터 출력되는 신호를 디지털 신호로 변환하여 출력하는 AD 컨버터와,

제1 신호를 상기 제1 DA 컨버터에 입력함으로써 상기 제1 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제1 응답 신호를 취득하고, 제2 신호를 상기 제2 DA 컨버터에 입력함으로써 상기 제2 DA 컨버터의 입력으로부터 상기 AD 컨버터의 출력까지의 제2 응답 신호를 취득하는 응답 신호 취득부와,

상기 제1 및 제2 응답 신호에 기초하여, 상기 제4 아날로그 신호가 상기 제1 아날로그 신호와 상기 제3 아날로그 신호를 합한 신호로부터 상기 제1 아날로그 신호만을 제거 또는 감쇠한 신호로 되는 필터 계수를 상기 필터에 설정하는 필터 계수 설정부

를 구비하는 에코 방지 회로의 상기 프로세서에,

상기 증폭 회로의 게인을 상기 제1 게인으로 설정하기 위한 제1 제어 신호를 상기 증폭 회로에 출력하는 기능과,

상기 증폭 회로의 게인에 상기 제1 게인이 설정된 후에, 상기 응답 신호 취득부에 상기 제1 및 제2 응답 신호를 취득시키고, 상기 필터 계수 설정부에 그 제1 및 제2 응답 신호에 기초하여 상기 필터의 필터 계수를 설정시키는 기능과,

상기 제1 및 제2 응답 신호가 취득된 후에, 상기 증폭 회로의 게인을 상기 제2 게인으로 설정하기 위한 제2 제어 신호를 상기 증폭 회로에 출력하는 기능

을 실현시키기 위한 프로그램이 기록되어 있는 컴퓨터 판독가능 기록 매체.