JP4157098B2 - 出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム - Google Patents

出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム Download PDF

Info

Publication number
JP4157098B2
JP4157098B2 JP2004565333A JP2004565333A JP4157098B2 JP 4157098 B2 JP4157098 B2 JP 4157098B2 JP 2004565333 A JP2004565333 A JP 2004565333A JP 2004565333 A JP2004565333 A JP 2004565333A JP 4157098 B2 JP4157098 B2 JP 4157098B2
Authority
JP
Japan
Prior art keywords
voltage
digital
difference
noise
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004565333A
Other languages
English (en)
Other versions
JP2006512851A (ja
Inventor
ジャック アンダーソン,
ジョン ローレンス メランソン,
Original Assignee
シラス ロジック、インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シラス ロジック、インコーポレイテッド filed Critical シラス ロジック、インコーポレイテッド
Publication of JP2006512851A publication Critical patent/JP2006512851A/ja
Application granted granted Critical
Publication of JP4157098B2 publication Critical patent/JP4157098B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217Class D power amplifiers; Switching amplifiers
    • H03F3/2175Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2200/00Indexing scheme relating to amplifiers
    • H03F2200/331Sigma delta modulation being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

本発明は、概してデジタル増幅器に関し、特に、供給電圧変動補償を有するデルタ−シグマ増幅器および供給電圧変動補償を使用する方法およびデジタル増幅器システムに関する。
デルタ−シグマ変調器(ノイズシェイパー)は、デジタル−アナログ変換器(DAC)およびアナログ−デジタル変換器(ADC)において特に有効である。オーバーサンプリングを使用して、デルタ−シグマ変調器は、オーバーサンプリング周波数帯域を超えて、量子化ノイズパワーを広げ、この帯域は典型的には入力信号の帯域幅よりずっと広い。さらに、デルタ−シグマ変調器は、入力信号に対してはローパスフィルターとして、ノイズに対してはハイパスフィルターとして機能することによってノイズシェイピングを達成する;これにより、量子化ノイズパワーのほとんどが信号帯域外に変換される。
データ変換のアプリケーションに加えて、デルタ−シグマノイズシェイパーは、デジタル増幅器の設計において次第に利用されている。ある特定の技術においては、デジタル−シグマノイズシェイパーは、ノイズシェイプト(量子化)デジタルデータストリームをパルス幅(デューティーサイクル)変調器PWMに提供し、これはさらに線形増幅器出力段および関連する負荷を駆動する。この技術は概して、Cravenによる米国特許番号5,784,017号「Analogue and Digital Convertors Using Pulse Edge Modulators with Non−linearity Error Correction」(1998年7月21日登録)、Cravenによる米国特許番号5,548,286号「Analogue and Digital Convertor Using Pulse Edge Modulators with Non−linearity Error Correction」(1996年8月20日登録)、本発明者による米国特許番号5,815,102号「Delta Sigma PWM DAC to Reduce Switching」(1998年9月29日登録)(参照文献として当該明細書に組み込まれている)、本発明者による米国特許出願番号09/163,235号(参照文献として当該明細書に組み込まれている)、およびRisboによる国際特許出願番号PCT/DK97/00133号において記載される。
これらのデジタル増幅器を実施する困難の1つは、電源ノイズおよび変動によるノイズおよびひずみを最小化することである。この問題は、Smedlyによる米国特許番号5,559,467号(以降、特許467と呼ぶ)中で正しく確認されている。具体的には、特許467は変調中の電源電圧の時間変化値を考慮にいれることの必要性を認識している。しかしながら、特許467中で提案された解決法は、そのシステム中へそれ自身のひずみを導入してしまう。
従って、電源ノイズおよび時間変動の観点から、デジタル増幅器中のノイズおよびひずみを最小化する改善された回路および方法が必要とされる。
(発明の要旨)
本発明の原理は、増幅器の出力段を供給する電源電圧相互間の和および差の測定を考慮に入れる。計測された和および差は、次に、電源電圧変動を補償するために、その出力段への入力を駆動するノイズシェイパーにより利用される。これらの原理がADC回路およびシステムに適用される場合、この原理は電源ノイズおよび変動に影響を受けることが少ない出力信号を有利に提供する。
ある特定の実施形態によれば、デルタ−シグマ変調器は、ループフィルター、量子化器、および量子化器の出力およびループフィルターの入力を接続するフィードバックループを有する第1および第2の電圧間で操作する出力段の駆動として公開される。フィードバックループは、第1および第2の電圧の測定平均値および第1および第2の電圧間の測定差に応答して、第1のおよび第2の電圧における変動を補償するための補償回路を有する。測定回路は第1および第2の電圧の平均および差を計算する。
本発明の原理は、増幅器の出力信号へ他のノイズおよびひずみを導入せずに、ノイズシェイパー段において増幅器の供給電源変動を補正することを考慮している。これらの原理は、例えばデジタルオーディオ増幅器のようなデジタル増幅器で特に有用であり、半ブリッジおよびフルブリッジの構成を有する多くの差動増幅器の出力段に適用され得る。この出力段は、ノイズシェイパーの出力によって、またはPWM変換器のような中間段を通して、直接駆動し得る。
本発明およびその利点をより完全に理解するために、添付図面と組み合わせてなされる次に示す説明へ言及する。
(発明の詳細な説明)
本発明の原理およびその利点は、添付図面中の図1から図3に示される例示の実施形態を参照することによってよく理解され、その添付図面中において、同じ番号は同じ部分を示している。
図1は本発明の原理を具体化する例示のオーディオ増幅器100のブロックダイアグラムである。オーディオ増幅器は次に示す文献にさらに詳細に記載される:Melansonによる共通に譲渡された米国特許番号6,344,811号「Power Supply Compensation For Noise Shaped Digital Amplifiers」(2002年2月5日発行);これは本明細書中に援用されている。
オーディオ増幅器100は、デルタ−シグマ変調器(ノイズシェイパー)101を有し、これはオーバーサンプリングおよび量子化を用いて、入力信号(DEGITAL IN)のオーディオベースバンド中のノイズを高周波数へ変換する。デルタ−シグマ変調器101は、以下に説明される次のパルス幅(デューティーサイクル)変調信号における可変モーメントをアドレスする非線形フィードバックを利用するのが好ましい。このような非線形フィードバックを有するデルタ−シグマ変調器の例は以下に記載されている:Melansonによる共通に譲渡された米国特許番号6,150,969号「Correction of Nonlinear Output Distortion In a delta Sigma DAC」、およびMelansonによる米国特許番号5,815,102号「Delta Sigma PWM DAC to Reduce Switching」;どちら文献も本明細書中に援用されている。デルタ−シグマ変調器のトポロジーは次の出版物中にある:Norsworthy著「Delta−Sigma Data Converters,Theory,Design and Simulation」(1996年発行,IEEE出版)。
パルス幅変調器(PWM)段102は、デルタ−シグマ変調器(ノイズシェイパー)101からの量子化サンプルのそれぞれを、パルス幅(デューティーサイクル)変調されたパターン中のタイムスロットの全数に対する割合で論理1および論理0のパターンに変換する。さらに、パルス幅変調段102からのPWMストリーム出力は、例えばパワートランジスタのような一対の補完スイッチ104および105を制御し、これらは例示の実施形態において、電圧供給レール109および110間にフルブリッジを形成する。特に、スイッチ104は、それぞれのPWMパターンのロジックハイスロット中で電圧V+に対するフィルターがかかっていないアナログ出力Voutを駆動し、スイッチ105は、そのパターンのロジックロースロット中でV−に対する出力Voutを駆動する。代替的な実施形態では、フル−ブリッジ出力またはコンデンサー連結出力は、出力が単一電圧供給またはレールから操作する場合に使用され得る。単一ビットノイズシェイパー101が利用されるさらなる他の実施形態では、デルタ−シグマ変調器101からの出力ストリームはスイッチ104または105を直接に制御し得る。
スイッチ104または105により発生するフィルターがかかっていないアナログオーディオ信号Voutは、インダクター106およびコンデンサー107を有するL−Cフィルターを通され、これは高周波数(帯域外)エネルギー成分を取り除く。この最終的なフィルターのかかったオーディオ出力信号(AUDIO OUT)は、例えばオーディオスピーカーまたはヘッドセットのような負荷108を駆動する。
スイッチ104および105は、それぞれ公称供給電圧V+およびV−において対応する電圧レール109および110からの出力Voutを駆動することによって、フィルターのかかってないオーディオ信号Voutを発生する。一般的に、電圧レール109および110は、未調整電源(図示されてない)から電源を得、結果的に、電圧V+およびV−は時間と共に変化するのが典型的である。
ADC111およびADC112は、それぞれ電圧レール109および110をモニターし、電圧V+およびV−のスケールされた対応するデジタル表示VおよびVをデルタ−シグマ変調器102に提供する。デルタ−シグマ変調器102は、以下に示すように、電圧V+およびV−における変動およびノイズを補正するために、ADC111およびADC112の出力を利用する。電圧レール109および110上の高周波エネルギーはコンデンサー113およびコンデンサー114を通してアースされる。
説明のために、例えばオーディオアプリケーションは、コンパクトディスク(CD)プレーヤー、デジタルバーサチルディスク(DVD)プレーヤーのようなソース(例えば、DigitalIN信号115)からデジタルオーディオ上に達成される操作として記載される。しかしながら、本明細書中に記載されるコンセプトは、増幅器およびデータ変換アプリケーションの広範囲で利用され、このアプリケーションはデジタルモーター制御およびクラスD電源を有する。
図2Aは、デルタ−シグマ変調器102の例示的な実施形態をさらに詳細に示すブロックダイアグラムである。デジタルオーディオ入力信号(DIGITAL IN信号115)は、入力加算器201によってデルタ−シグマループからのネガティブフィードバックと足され、その加算結果は従来のデジタルループフィルター202を通される。ループフィルター202からの出力はフィードフォーワード補償ブロックf1(203)を駆動し、このブロックは、図1のADC111およびADC112からのデジタル供給レール電圧変動補償データVおよびVを受け取り、さらにデジタル量子化器204に補償入力を提供する。同様に、量子化器204の出力および入力加算器201のインバート入力間のデルタ−シグマフィードバックループは、ADC111および112からデジタル供給レール電圧変動補償データVおよびVを受け取る補償ブロックf2(205)を有する。
量子化器204からの量子化サンプルQoutのそれぞれは、タイムスロット数Wのアクティブな(ロジックハイ)パルス幅を有する全タイムスロット数Nの対応するPWMパターンを示す。ここで、Nは2より大きい整数であり、Wは0からNまでの整数である。ここで、量子化器204から与えられる量子化サンプルとして、図1のPWM段103から生じるPWMパターンは、タイムスロット数W/Nのための電圧V+におけるスイッチ113およびスイッチ114を通して、タイムスロット数W/Nとして電圧V+において、およびタイムスロット数(N−W)/Nとして電圧V−のにおいて次のような出力電圧Voutを発生する。
(1) Vout=(V+)*W/N(V−)*(N−W)/N=((V+)−(V−))*W/N+(V−)
DIGITAL IN信号115のデジタルの入力サンプル値が電圧の単位でスケールされる場合、電圧V+およびV−それぞれ対応する、ADC111およびADC112によって生じる数値VおよびVは、DIGITALIN信号115の数値に対して、自動的かつ正確にスケールされる。しかしながら、概してこの自動的および適切なスケールは必ずしもなされるとは限らない。例えば、図示の実施形態では、−1から+1の範囲のDIGITALIN信号115の符号付きの数値入力は、0%から100%の範囲のアクティブなパルスデューティーサイクルを有する出力PWMパターンとなる。言い換えると、−1のDIGITAL IN信号115における符号付き数値入力は0%のデューティーサイクル(すなわち、W=0)に対応し、+1の符号付き数値入力は100%のデューティーサイクル(すなわち、W=N)に対応し、0の数値入力は50%のデューティーサイクル(すなわち、W=N/2)に対応する。それゆえ、ADC111およびADC112はアナログ電圧V+およびV−を変換し、スケールされた対応する出力電圧VおよびVはDIGITALIN信号115のスケーリングと整合性をとる。図示の実施形態では、デルタ−シグマ変調器102からの量子化サンプルのそれぞれに応答して、PWM段103からのPWMパターン出力のそれぞれに対するアクティブなハイスロットの生じるパルス幅は、それゆえ、以下の通りである。
(2) W=N*(1+Qout)/2
図2Aのフィードバック補償ブロックf2(205)は変調入力加算器201にフィードバックを提供する。具体的には、ブロックf2は、出力Voutにおいてオブザーブされる現実の平均電圧を計算する。ここで、スケールされたデジタル電源電圧VおよびV、および入力DIGITAL INは与えられている。
(3) f2out=(V−V)*W/N+V2=Qout*(V−V)/2+(V+V)/2
ここで、Qoutは、この場合も先と同様に、量子化器204からの量子化(切捨て)デジタル出力である。
フィードフォーワード補償ブロックf1はフィードバック補償ブロックf2の逆数を生成する。言い換えると、出力Voutにおける出力電圧xに対応するデルタ−シグマ変調器102からの与えられたサンプル出力Qoutとして、下記で示される。
(4) f1out=(x−(V+V)/2)*2/(V−V
図2Bは、V=(V+V)/2およびV=(V−V)/2とする例示の実施形態に対するf1ブロック203およびf2ブロック205の操作を視覚的に示す。図2Bおよび方程式(3)および(4)は、スケールされた電源電圧差ノイズV=(V−V)/2が入力加算器201を通して、量子化器の出力Qoutに適用されたゲイン誤差として入力DIGITAL IN信号115に接続することを説明する。結果として、差ノイズVの変動は、ひずみに対する類似の方法で信号依存における入力信号(DIGITAL IN信号115)を変調またはスケールする。この「ひずみ」は、差ノイズVの変動がベースバンドに折り込むQoutにおける広帯域量子化ノイズを変調することに伴い、広信号帯域上に生じる。差ノイズVの計測におけるオフセットは、オフセットがVoutにおいて減少したノイズ除去率に導くために臨界であるが、Vにおけるゲイン誤差が出力信号Vout上にゲイン誤差が生じるだけなので、ゲイン誤差の臨界は低い。
一方、平均電圧ノイズV=(v1+v2)/2は、入力DIGITAL IN信号115において存在する信号がなくとも出力Voutに接続し、これによりVoutのノイズフロアに直接付加する。平均ノイズVの場合、平均ノイズVにおけるオフセットは単に出力Voutにおけるオフセットとなるだけであるため、オフセット計測は臨界ではない。しかしながら、V中のゲイン誤差が減少したノイズ除去率となるので、ノイズVの計測中のゲイン誤差は臨界である。
本発明の原理は、分離したADC111およびADC112おいて計測され、フィルターをかけられるために、スケールされた電源差ノイズVおよびスケールされた平均ノイズVを提供する。有利なことには、より低いローパスフィルターは平均ノイズVによって必要とされ、これはより広周波数範囲において、より少ない待ち時間およびよりよいリジェクションを示す。ゲイン補正は、平均ノイズVに適用され、オフセット訂正は差ノイズVに適用される。
図3Aは、本発明の原理の1つの実施形態による、ゲインおよびオフセット補償回路300を示す。補償回路300では、ADC111およびADC112からのスケールされたデジタル出力VおよびV間の差がデジタル減算器301によってとられ、それらの和はデジタル加算器302によってとられる。減算器301および加算器302のそれぞれの出力は、ゲインおよびオフセット補正なしで差ノイズVおよび平均ノイズVのデジタル値を得るために、それぞれのデジタル分割器303aおよび303bにおいて、一定値2で割られる。
差ノイズVに関しては、デジタル加算器304において、Vdtrimmedを発生するために、未訂正のノイズVと加算されるスケールファクター(OFFSET COMPENSATION)によって、オフセット補償(トリムすること)がデジタルパスにおいて提供される。その後、Vdtrimmed値は、図2Aおよび図2Bの補償ブロックf1およびf2に対するVおよびV入力に提供される。デジタル乗算器305において、ゲイン補償ファクター(GAIN COMPENSATION)と未訂正の平均ノイズ値Vの積をデジタルでとることによって、平均ノイズVのゲインはゲイン誤差補償に対しトリムされる。同様にして、Vatrimmed値は補償ブロックf1およびf2に提供される。OFFSET COMPENSATIONおよびGAIN COMPENSATIONの値を決定する好ましい技術は以下に記述する。
本発明の原理の第2の実施形態によれば、ゲインおよびオフセット補償回路306が図3Bに示される。この場合、アナログ電圧レールV+およびV−間の電圧差はアナログ減算器307によって得られ、その和はアナログ加算器308によって得られる。減算器307および加算器308からの出力は、それぞれの商算器309aおよび309bによって一定値2によって商がとられ、その後、ADC111およびADC112によって、未補償スケールデジタル値VおよびVを発生するためにフィルターがかけられ、変換される。その後上述のように、オフセットおよびゲイン補償ファクター(OFFSET COMPENSATIONおよびGAIN COMPENSATION)が加算器304および積算器305によって適用される。
ゲイン補償スケールファクターの値(GAIN COMPENSATION)は、たとえば外部電源およびフィルター素子のような関連する外部回路との整合に依存するので、オーディオ増幅器100の製造後に決定される。本発明の原理の1つの実施形態によれば、図1の増幅器の出力電圧Voutは、与えられた入力DIGITAL_IN信号115として計測される。具体的には、電源リジェクションが補正スケールファクター(GAIN COMPENSATION)とともにベストであるので、出力信号AUDIO OUT(たとえば、予期される出力スペクトルからの差)上のノイズを計測することによって、およびゲインスケールファクター(GAIN COMPENSATION)をこのノイズが最小化するまで調節することによって、該ファクター(GAIN COMPENSATION)が設定される。DIGITAL IN信号115にゼロ値(静音)が利用される場合、Vは出力上に存在する任意のノイズに対して比例する。和の場合、GAIN COMPENSATIONを設定することによって、VoutにおけるACノイズはトリムされる。
さらに、オフセット補正ファクター(OFFSET COMPENSATION)の値は、その値が関連する外部の回路との整合に依存もするので、増幅器100の製造後に設定される。1つの実施形態では、増幅器100の出力信号(AUDIO OUT)における出力電圧が計測され、出力上のノイズ(予測される出力スペクトルとの差)が観察される。OFFSET COMPENSATION値は、この差が最小化するまで、オフセットをトリムするように調節される。この場合、AUDIO OUT中の出力ノイズが、単に入力サイン波の周波数以外の周波数の出力上に存在する任意のノイズであるように、DIGITAL INに対する入力は純粋なサイン波である。
出力AUDIO OUTに存在するノイズは、電源に存在するノイズに依存する。それゆえ、トリムは、電源調節器を制御することにより電源レールV+およびV−のノイズを直ちに増加させることによって、電源ポンプ回路を無効にすることによって、または電源レールに信号を付加する何かほかの方法によって改善される。さらに、差ノイズVおよび平均ノイズVにおけるゲインおよびオフセットの上述のような調節は、組立工程における製造テストおよびユーザーの初期化キャリブレーション順序工程の一部であり得、増幅器100の起動時または増幅器の作動中に実行され得る。さらに、フル−ブリッジの出力に対して、平均ノイズは2つのスピーカー端子双方に接続され、したがって自動的にキャンセルし、それゆえ差電源ノイズVに対しては、計測および訂正される必要があるだけである。
本発明は、特定の実施形態を参照して記述されているが、これらの記述が限定的な意味に捉えることを意図しない。開示される実施形態の様々な修正物は、本発明の代替実施形態と同様、本発明の記載に関する当業者とって明らかである。当業者は、このコンセプトおよび開示された特定の実施形態が、本発明と同じ目的を達成するために他の構造を修正または設計するための根拠として、直ちに有効でありえることを認識すべきである。さらに、当業者が理解すべきは、このような均等の構成が、添付の請求項に開示された本発明の精神および範囲から逸脱することがないということである。
それゆえ考慮すべきは、請求項が本発明の真の範囲内にあるいずれの修正物または実施形態を包含するということである。
本発明の原理を具体化する例示的なオーディオのブロックダイアグラムを示す。 図1の例示的なノイズシェイパーをさらに詳細に示すブロックダイアグラムを示す。 図2Aの例示的なノイズシェイパーのf1およびf2の電圧補償ブロックの動作を視覚的に示す。 本発明の原理のうちの1つの実施形態による供給電源変動を補償するための代表的なゲインおよび適切なオフセット回路を示す。 本発明の原理の第2の実施形態による供給電源変動を補償するための代表的なゲインおよび適切なオフセット回路を示す。

Claims (20)

  1. ループフィルター、量子化器、該量子化器の出力および該ループフィルターの入力を接続するフィードバックループであって、該フィードバックループが、該第1の電圧および該第2の電圧の計測平均値、および該第1の電圧および該第2の電圧間の計測差に応答して、該第1の電圧および該第2の電圧の変動を補正するための補償回路を有するフィードバックループ;および、
    該第1の電圧および該第2の電圧の平均値および差を計測するための計測回路、
    を有する第1の電圧および第2の電圧間で作動する出力段を駆動するためのデルタ−シグマ変調器。
  2. 前記計測回路が、
    前記第1の電圧および前記第2の電圧を第1および第2のデジタル電圧に変換するための第1および第2のアナログ−デジタル変換器;
    前記補償回路によって、利用のための前記第1の電圧および前記第2の電圧間のデジタル差を発生するために該第1のデジタル電圧および該第2のデジタル電圧の差をとるためのデジタル減算器;および
    補償回路によって、利用のための前記第1の電圧および前記第2の電圧間のデジタル平均を発生するために該第1のデジタル電圧および該第2のデジタル電圧の平均をとるためのデジタル平均回路;
    を有する、請求項1に記載のデルタ−シグマ変調器。
  3. 前記計測回路が、
    前記第1の電圧および前記第2の電圧間のアナログの差をとるためのアナログ回路;
    前記第1の電圧および前記第2の電圧のアナログの平均をとるためのアナログ回路;
    前記補償回路によって、利用のための前記第1の電圧および前記第2の電圧間のデジタルの差にアナログの差を変換するための第1のアナログ−デジタル変換器;および
    前記補償回路によって、利用のための前記第1の電圧および前記第2の電圧のデジタルの平均値にアナログの平均値を変換するための第2のアナログ−デジタル変換器、
    を有する、請求項1に記載のデルタ−シグマ変調器。
  4. ゲイン補償ファクターを前記第1の電圧および前記第2の電圧の計測された平均値に適用するためのゲイン補償回路をさらに有する、請求項1に記載のデルタ−シグマ変調器。
  5. 前記第1の電圧および前記第2の電圧間の計測差にオフセット補償ファクターを適用するためのオフセット補償回路をさらに有する、請求項1に記載のデルタ−シグマ変調器。
  6. ループフィルターおよび量子化器および第1の電圧および第2の電圧間で作動する出力段を有するノイズシェイパーを有する増幅器における電源電圧補償の方法であって、該方法が、以下の工程:
    第1の電圧および第2の電圧の差を計測する工程;
    該第1の電圧および該第2の電圧の和を計測する工程;および
    該第1の電圧および該第2の電圧の計測された和および差を該第1の電圧および該第2の電圧における変動を補正するためのノイズシェイパーに提供する工程、
    を包含する方法。
  7. 前記ノイズシェイパーのループフィルターの出力と前記計測平均値の差をとる工程;
    該差の結果と前記計測差の商をとる工程;
    該商の結果を前記量子化器の入力に提供する工程、
    をさらに包含する、請求項6に記載の方法。
  8. 前記量子化器の出力と前記計測差の積をとる工程;
    前記積の結果と前記計測平均値の和をとる工程;および
    該和の結果を前記ノイズシェイパーの入力にフィードバックする工程、
    をさらに包含する、請求項6に記載の方法。
  9. 前記第1の電圧および前記第2の電圧の前記和および前記差を計測する工程が、以下の工程:
    前記第1の電圧および前記第2の電圧を第1のデジタル電圧および第2のデジタル電圧に変換する工程;
    該第1のデジタル電圧および該第2のデジタル電圧の差をとる工程;および
    該第1のデジタル電圧および該第2のデジタル電圧の和をとる工程、
    を包含する、請求項6に記載の方法。
  10. 前記第1の電圧および前記第2の電圧の和および差を計測する工程が、以下の工程:
    前記第1の電圧および前記第2の電圧間でアナログ差をとる工程;
    前記第1の電圧および前記第2の電圧のアナログ和をとる工程;
    該アナログ差をデジタル差に変換する工程;および
    該アナログ和をデジタル和に変換する工程、
    を包含する、請求項6に記載の方法。
  11. オフセット補償ファクターを前記差に加える工程をさらに包含する請求項6に記載の方法。
  12. 前記オフセット補償ファクターをトリムする工程をさらに包含し、該トリムする工程が、以下の工程:
    選択値を前記増幅器の入力に適用する工程;
    前記増幅器の出力においてノイズを計測する工程;および
    該計測ノイズを最小化するために前記オフセット補償ファクターをトリムする工程、
    を包含する請求項11に記載の方法。
  13. 選択値を前記増幅器の入力に適用する工程がゼロ値を適用する工程を包含する、請求項12に記載の方法。
  14. 前記計測和とゲイン補償ファクターの積をとる工程をさらに包含する、請求項6に記載の方法。
  15. 前記ゲイン補償ファクターをトリムする工程をさらに包含し、該トリムする工程が、以下の工程:
    前記増幅器の入力に選択値を適用する工程;
    前記増幅器の出力においてノイズを計測する工程;および
    前記計測ノイズを最小化するために前記ゲイン補償ファクターをトリムする工程、
    を包含する、請求項14に記載の方法。
  16. 選択値を前記増幅器の入力に適用する工程がサイン波を適用する工程を包含する、請求項15に記載の方法。
  17. 前記和および前記差を計測する工程の前に、ノイズの選択量を前記第1の電圧および前記第2の電圧のうち選択された1つに加える工程をさらに包含する請求項6に記載の方法。
  18. 第1の電圧および第2の電圧間の負荷を駆動するための出力段;
    該第1の電圧および該第2の電圧の計測平均値および該第1の電圧および該第2の電圧間の計測差に応答して、該出力段の入力を駆動するための、および該第1の電圧および該第2の電圧の変動を補正するための補償回路を有するためのノイズシェイパー;および
    該第1の電圧および該第2の電圧の平均値および差を計測する計測回路、
    を有するデジタル増幅器。
  19. 前記出力段が前記ノイズシェイパーの出力により入力を駆動させるパルス幅変調段を有する、請求項18に記載のデジタル増幅器。
  20. 前記出力段が、前記第1の電圧および前記第2の電圧を供給する第1および第2の電圧レール間で作動する半ブリッジ出力ドライバを有する、請求項18に記載のデジタル増幅器。
JP2004565333A 2002-12-26 2003-12-10 出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム Expired - Fee Related JP4157098B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/329,852 US6741123B1 (en) 2002-12-26 2002-12-26 Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
PCT/US2003/039267 WO2004062089A2 (en) 2002-12-26 2003-12-10 Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same

Publications (2)

Publication Number Publication Date
JP2006512851A JP2006512851A (ja) 2006-04-13
JP4157098B2 true JP4157098B2 (ja) 2008-09-24

Family

ID=32312330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004565333A Expired - Fee Related JP4157098B2 (ja) 2002-12-26 2003-12-10 出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム

Country Status (8)

Country Link
US (2) US6741123B1 (ja)
EP (1) EP1579570B1 (ja)
JP (1) JP4157098B2 (ja)
AT (1) ATE332588T1 (ja)
AU (1) AU2003296449A1 (ja)
DE (1) DE60306685T2 (ja)
DK (1) DK1579570T3 (ja)
WO (1) WO2004062089A2 (ja)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7142597B2 (en) * 2002-09-26 2006-11-28 Freescale Semiconductor, Inc. Full bridge integral noise shaping for quantization of pulse width modulation signals
EP1437827A1 (fr) * 2003-01-10 2004-07-14 STMicroelectronics N.V. Dispositif d'amplification de puissance, en particulier pour un téléphone mobile cellulaire
DE10308946B4 (de) * 2003-02-28 2006-02-16 Infineon Technologies Ag Leitungstreiber
WO2005036734A1 (en) * 2003-10-10 2005-04-21 Tc Electronic A/S Power supply compensation
GB2408858B (en) * 2003-12-05 2006-11-29 Wolfson Ltd Word length reduction circuit
US7170434B2 (en) * 2004-01-16 2007-01-30 Cirrus Logic, Inc. Look-ahead delta sigma modulator with quantization using natural and pattern loop filter responses
CN1930774A (zh) * 2004-03-12 2007-03-14 皇家飞利浦电子股份有限公司 具有输出电压均衡器的开关模式电源
JP2007531415A (ja) * 2004-03-25 2007-11-01 オプティクロン・インコーポレーテッド アナログデジタルコンバータ線形化用の複雑度を低減した非線形フィルタ
US7276963B2 (en) * 2004-10-28 2007-10-02 Cameo Produktions-Und Vertriebs Gmbh Fuer Beschallungs Und Beleuchtungsanlagen Switching power amplifier and method for amplifying a digital input signal
US7116168B2 (en) * 2004-12-01 2006-10-03 Creative Technology Ltd Power multiplier system and method
TWI282211B (en) * 2005-01-17 2007-06-01 Realtek Semiconductor Corp Power amplifier and method for correcting error of output signals thereof
EP1900102A2 (en) * 2005-06-27 2008-03-19 Qualcomm Flarion Technologies, Inc. Methods and apparatus for implementing and/or using amplifiers and/or for performing various amplification related operations
US7289050B1 (en) * 2005-06-27 2007-10-30 Qualcomm Incorporated Amplification method and apparatus
US7262658B2 (en) * 2005-07-29 2007-08-28 Texas Instruments Incorporated Class-D amplifier system
US7298204B2 (en) * 2005-11-30 2007-11-20 Pulsus Technologies Method and apparatus for outputting audio signal
US7425910B1 (en) * 2006-02-27 2008-09-16 Marvell International Ltd. Transmitter digital-to-analog converter with noise shaping
US20080000431A1 (en) * 2006-06-29 2008-01-03 Stephen Longo Dog leash assembly
US7605653B2 (en) * 2006-08-16 2009-10-20 Intrinsix Corporation Sigma-delta based class D audio power amplifier with high power efficiency
US7612608B2 (en) * 2006-08-16 2009-11-03 Intrinsix Corporation Sigma-delta based Class D audio or servo amplifier with load noise shaping
US8362838B2 (en) * 2007-01-19 2013-01-29 Cirrus Logic, Inc. Multi-stage amplifier with multiple sets of fixed and variable voltage rails
US8018171B1 (en) 2007-03-12 2011-09-13 Cirrus Logic, Inc. Multi-function duty cycle modifier
US7804256B2 (en) 2007-03-12 2010-09-28 Cirrus Logic, Inc. Power control system for current regulated light sources
US7667408B2 (en) * 2007-03-12 2010-02-23 Cirrus Logic, Inc. Lighting system with lighting dimmer output mapping
US8076920B1 (en) 2007-03-12 2011-12-13 Cirrus Logic, Inc. Switching power converter and control system
US7554473B2 (en) * 2007-05-02 2009-06-30 Cirrus Logic, Inc. Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US7696913B2 (en) * 2007-05-02 2010-04-13 Cirrus Logic, Inc. Signal processing system using delta-sigma modulation having an internal stabilizer path with direct output-to-integrator connection
US8102127B2 (en) 2007-06-24 2012-01-24 Cirrus Logic, Inc. Hybrid gas discharge lamp-LED lighting system
KR100949880B1 (ko) * 2007-10-31 2010-03-26 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
US7804697B2 (en) * 2007-12-11 2010-09-28 Cirrus Logic, Inc. History-independent noise-immune modulated transformer-coupled gate control signaling method and apparatus
US7755525B2 (en) * 2008-01-30 2010-07-13 Cirrus Logic, Inc. Delta sigma modulator with unavailable output values
US8008898B2 (en) * 2008-01-30 2011-08-30 Cirrus Logic, Inc. Switching regulator with boosted auxiliary winding supply
US8576589B2 (en) * 2008-01-30 2013-11-05 Cirrus Logic, Inc. Switch state controller with a sense current generated operating voltage
US8022683B2 (en) * 2008-01-30 2011-09-20 Cirrus Logic, Inc. Powering a power supply integrated circuit with sense current
US7759881B1 (en) 2008-03-31 2010-07-20 Cirrus Logic, Inc. LED lighting system with a multiple mode current control dimming strategy
US8008902B2 (en) * 2008-06-25 2011-08-30 Cirrus Logic, Inc. Hysteretic buck converter having dynamic thresholds
US8344707B2 (en) * 2008-07-25 2013-01-01 Cirrus Logic, Inc. Current sensing in a switching power converter
US8212491B2 (en) * 2008-07-25 2012-07-03 Cirrus Logic, Inc. Switching power converter control with triac-based leading edge dimmer compatibility
US8847719B2 (en) * 2008-07-25 2014-09-30 Cirrus Logic, Inc. Transformer with split primary winding
US8487546B2 (en) * 2008-08-29 2013-07-16 Cirrus Logic, Inc. LED lighting system with accurate current control
US8222872B1 (en) 2008-09-30 2012-07-17 Cirrus Logic, Inc. Switching power converter with selectable mode auxiliary power supply
US8179110B2 (en) * 2008-09-30 2012-05-15 Cirrus Logic Inc. Adjustable constant current source with continuous conduction mode (“CCM”) and discontinuous conduction mode (“DCM”) operation
US8288954B2 (en) * 2008-12-07 2012-10-16 Cirrus Logic, Inc. Primary-side based control of secondary-side current for a transformer
US8299722B2 (en) 2008-12-12 2012-10-30 Cirrus Logic, Inc. Time division light output sensing and brightness adjustment for different spectra of light emitting diodes
US8362707B2 (en) * 2008-12-12 2013-01-29 Cirrus Logic, Inc. Light emitting diode based lighting system with time division ambient light feedback response
US7994863B2 (en) * 2008-12-31 2011-08-09 Cirrus Logic, Inc. Electronic system having common mode voltage range enhancement
US8482223B2 (en) 2009-04-30 2013-07-09 Cirrus Logic, Inc. Calibration of lamps
US8248145B2 (en) * 2009-06-30 2012-08-21 Cirrus Logic, Inc. Cascode configured switching using at least one low breakdown voltage internal, integrated circuit switch to control at least one high breakdown voltage external switch
US8963535B1 (en) 2009-06-30 2015-02-24 Cirrus Logic, Inc. Switch controlled current sensing using a hall effect sensor
US8198874B2 (en) * 2009-06-30 2012-06-12 Cirrus Logic, Inc. Switching power converter with current sensing transformer auxiliary power supply
US8212493B2 (en) 2009-06-30 2012-07-03 Cirrus Logic, Inc. Low energy transfer mode for auxiliary power supply operation in a cascaded switching power converter
US9155174B2 (en) 2009-09-30 2015-10-06 Cirrus Logic, Inc. Phase control dimming compatible lighting systems
US8654483B2 (en) * 2009-11-09 2014-02-18 Cirrus Logic, Inc. Power system having voltage-based monitoring for over current protection
ITRM20110609A1 (it) * 2011-11-17 2013-05-18 St Ericsson Sa Digital class-d amplifier and digital signal processing method
DE102012104488A1 (de) 2012-05-24 2013-11-28 Hochschule für angewandte Wissenschaften München Geschalteter Verstärker für variable Versorgungsspannung
US9391563B2 (en) 2013-12-30 2016-07-12 Qualcomm Technologies International, Ltd. Current controlled transconducting inverting amplifiers
US9442141B2 (en) * 2014-01-08 2016-09-13 Qualcomm Technologies International, Ltd. Analogue-to-digital converter
US9240754B2 (en) 2013-12-30 2016-01-19 Qualcomm Technologies International, Ltd. Frequency fine tuning
US10530372B1 (en) 2016-03-25 2020-01-07 MY Tech, LLC Systems and methods for digital synthesis of output signals using resonators
US10020818B1 (en) 2016-03-25 2018-07-10 MY Tech, LLC Systems and methods for fast delta sigma modulation using parallel path feedback loops
US9918172B1 (en) 2016-08-19 2018-03-13 Semiconductor Components Industries, Llc Active output driver supply compensation for noise reduction
EP3316480A1 (en) 2016-10-31 2018-05-02 Oticon A/s A hearing device comprising an amplifier system for minimizing variation in an acoustical signal caused by variation in gain of an amplifier
EP3542461A4 (en) 2016-11-21 2020-07-01 My Tech, LLC HIGHLY EFFICIENT AMPLIFIER ARCHITECTURE FOR HF APPLICATIONS
US10164576B2 (en) * 2017-04-28 2018-12-25 Cirrus Logic, Inc. Amplifier offset cancellation using amplifier supply voltage
US20180337636A1 (en) * 2017-05-18 2018-11-22 Avnera Corporation Digitally calibrated amplifier having an alternative output signal path
US10763811B2 (en) 2018-07-25 2020-09-01 Cirrus Logic, Inc. Gain control in a class-D open-loop amplifier
US11933919B2 (en) 2022-02-24 2024-03-19 Mixed-Signal Devices Inc. Systems and methods for synthesis of modulated RF signals

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0767306B2 (ja) * 1990-06-05 1995-07-19 日本ビクター株式会社 位置検知器を有しないブラシレス直流モータの駆動方法
GB9103777D0 (en) * 1991-02-22 1991-04-10 B & W Loudspeakers Analogue and digital convertors
US5559467A (en) * 1995-01-27 1996-09-24 The Regents Of The University Of California Digital, pulse width modulation audio power amplifier with noise and ripple shaping
EP0750405B1 (en) * 1995-06-21 2003-01-15 Nec Corporation Cable loss equalization system used in wireless communication equipment
US6131015A (en) 1995-06-21 2000-10-10 Motorola, Inc. Two-way communication system for performing dynamic channel control
US5815102A (en) * 1996-06-12 1998-09-29 Audiologic, Incorporated Delta sigma pwm dac to reduce switching
US6150969A (en) * 1996-06-12 2000-11-21 Audiologic, Incorporated Correction of nonlinear output distortion in a Delta Sigma DAC
GB9623175D0 (en) * 1996-11-06 1997-01-08 Harman Int Ind Improvements in or relating to amplifiers
US6414614B1 (en) * 1999-02-23 2002-07-02 Cirrus Logic, Inc. Power output stage compensation for digital output amplifiers
AU3933700A (en) * 1999-03-16 2000-10-04 Audiologic, Incorporated Power supply compensation for noise shaped, digital amplifiers

Also Published As

Publication number Publication date
DK1579570T3 (da) 2006-10-30
US6943620B2 (en) 2005-09-13
EP1579570A2 (en) 2005-09-28
US6741123B1 (en) 2004-05-25
EP1579570B1 (en) 2006-07-05
EP1579570A4 (en) 2006-01-11
US20040228416A1 (en) 2004-11-18
AU2003296449A1 (en) 2004-07-29
DE60306685T2 (de) 2007-06-28
AU2003296449A8 (en) 2004-07-29
ATE332588T1 (de) 2006-07-15
JP2006512851A (ja) 2006-04-13
WO2004062089A3 (en) 2004-09-23
WO2004062089A2 (en) 2004-07-22
DE60306685D1 (de) 2006-08-17

Similar Documents

Publication Publication Date Title
JP4157098B2 (ja) 出力段供給電圧変動補償を有するデルタ−シグマ増幅器および同補償を使用する方法およびデジタル増幅器システム
US6344811B1 (en) Power supply compensation for noise shaped, digital amplifiers
US7286008B2 (en) Digital amplifier
EP1227579B1 (en) Method and apparatus for providing digital error correction for a class D power stage
US7554473B2 (en) Control system using a nonlinear delta-sigma modulator with nonlinear process modeling
US6414614B1 (en) Power output stage compensation for digital output amplifiers
US7276963B2 (en) Switching power amplifier and method for amplifying a digital input signal
EP2887543B1 (en) Digital class-D amplifier with analog feedback
JP2004274712A (ja) ディジタル・フィードバック付きd級増幅器
US10367460B2 (en) Amplifier circuit
US20060072657A1 (en) Pulse width-modulated noise shaper
US20080048628A1 (en) Voltage converter and a method of using the same
US6771121B2 (en) Linearization of a PDM Class-D amplifier
US7327188B2 (en) Power amplifier and method for error correcting of output signals thereof
WO2003021769A1 (fr) Appareil d'amplification de commutation
WO2000070752A1 (en) Digital amplifier
JP4169124B2 (ja) D級増幅器
JP4815624B2 (ja) D/aコンバータ
GB2357915A (en) Correcting distortion in an all-digital power amplifier using transfer function data in a look-up table

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4157098

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees