ITRM20110609A1 - Digital class-d amplifier and digital signal processing method - Google Patents

Digital class-d amplifier and digital signal processing method Download PDF

Info

Publication number
ITRM20110609A1
ITRM20110609A1 IT000609A ITRM20110609A ITRM20110609A1 IT RM20110609 A1 ITRM20110609 A1 IT RM20110609A1 IT 000609 A IT000609 A IT 000609A IT RM20110609 A ITRM20110609 A IT RM20110609A IT RM20110609 A1 ITRM20110609 A1 IT RM20110609A1
Authority
IT
Italy
Prior art keywords
signal
digital
pwm
output
class
Prior art date
Application number
IT000609A
Other languages
English (en)
Inventor
Rossella Bassoli
Carlo Crippa
Original Assignee
St Ericsson Sa
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by St Ericsson Sa filed Critical St Ericsson Sa
Priority to IT000609A priority Critical patent/ITRM20110609A1/it
Priority to PCT/EP2012/071484 priority patent/WO2013072186A1/en
Priority to US14/358,182 priority patent/US9438182B2/en
Priority to EP12780732.9A priority patent/EP2781020B1/en
Priority to EP18211791.1A priority patent/EP3474446A1/en
Publication of ITRM20110609A1 publication Critical patent/ITRM20110609A1/it

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K7/00—Modulating pulses with a continuously-variable modulating signal
    • H03K7/08—Duration or width modulation ; Duty cycle modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/165—A filter circuit coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21112—A filter circuit being added at the input of a power amplifier stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H03F2203/21196—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers the supply voltage of a power amplifier being switchable controlled

Description

"Amplificatore digitale in classe D e metodo di elaborazione di un segnale digitale"
DESCRIZIONE
Campo tecnico
[0001] La presente descrizione si riferisce al settore dell’elaborazione dei segnali e più in particolare riguarda un amplificatore digitale in classe D e un metodo di elaborazione di un segnale digitale.
Stato dell’arte
[0002] Un amplificatore in classe D, o amplificatore “switching†, à ̈ un circuito basato su una tecnica di modulazione a larghezza di impulso (PWM), in cui la larghezza di un segnale di ingresso da amplificare viene convertita nel ciclo di lavoro (duty cycle) di un segnale ad alta frequenza di riferimento. Gli amplificatori in classe D sono ben noti per avere una refficienza energetica molto maggiore degli amplificatori in classe A e B convenzionali.
[0003] Le prestazioni degli amplificatori in classe D in termini di rumore di fondo e distorsione armonica totale in rapporto al livello del segnale di ingresso sono strettamente dipendenti dall’accuratezza nella determinazione del ciclo di lavoro attraverso il modulatore a larghezza di impulso.
[0004] Quasi tutti gli amplificatori in classe D noti fanno uso di un anello Delta-Sigma al fine di minimizzare gli errori fatti nelle determinazioni del ciclo di lavoro di uscita. In generale, un modo noto per migliorare le prestazioni del modulatore a larghezza di impulso consiste nel dotare tale modulatore di un anello di retroazione e un filtro ad anello. Per via della presenza dell’anello di retroazione e del filtro ad anello, uno degli aspetti principali in un amplificatore in classe D con anello di retroazione e filtro ad anello à ̈ preservare la stabilità dell’anello. A tal fine, un’importante variabile di progettazione à ̈ il range dinamico in ingresso dell’amplificatore.
[0005] Un amplificatore digitale in classe D à ̈ divulgato nell’articolo “A 120 dB Dynamic Range 400mW Class-D Speaker Driver With Fourth-Order PWM Modulator†, W. Wang, X. Jiang, J. Song e T.L. Brooks, IEEE Journal of Solid-State Circuits, vol. 45, n. 8, agosto 2010. In particolare l’articolo di cui sopra, in riferimento alla figura 5 dello stesso, divulga un amplificatore in classe D con un modulatore a larghezza di impulso, basato su un’architettura ad anello delta-sigma, comprendente un filtro digitale ad anello e un anello di retroazione atto ad accoppiare retroattivamente il segnale sottoposto a modulazione a larghezza di impulso di uscita all’ingresso del filtro digitale ad anello. Secondo l’articolo, l’amplificatore in classe D di cui sopra raggiunge elevate prestazioni, per via della retroazione dell’uscita del modulatore a larghezza di impulso e per via della correzione effettuata tramite l’anello delta sigma. Tuttavia, nelle implementazioni pratiche, a causa di alcuni vincoli sulla frequenza di campionamento del segnale di ingresso e sulla frequenza del segnale di riferimento, i segnali di uscita possono mostrare picchi indesiderati. Il problema di cui sopra dipende anche dal livello del segnale di ingresso ed à ̈ più accentuato per campioni di ingresso aventi valori relativamente elevati. Il livello del segnale di ingresso à ̈ inoltre vincolato dalla necessità di preservare la stabilità dell’anello.
Sommario dell’invenzione
[0006] Un obiettivo della presente invenzione à ̈ quello di mettere a disposizione un amplificatore digitale in classe D che, rispetto all’amplificatore in classe D divulgato nel articolo di cui sopra, à ̈ atto a garantire prestazioni migliorate in termini di uscite prive di picchi e stabilità di anello.
[0007] L’obiettivo di cui sopra viene raggiunto tramite un amplificatore digitale in classe D comprendente un modulatore a larghezza di impulso. Il modulatore a larghezza di impulso comprende un filtro digitale ad anello avente un primo ingresso atto a ricevere un segnale di ingresso e un secondo ingresso atto a ricevere un segnale di retroazione. Il filtro digitale ad anello à ̈ atto a elaborare detti segnali di ingresso e di retroazione per fornire come uscita un segnale digitale filtrato. Il modulatore a larghezza di impulso comprende un modulo di conversione PWM avente un ingresso per ricevere il segnale digitale filtrato e avente una prima uscita collegata al secondo ingresso del filtro digitale ad anello. Il modulo di conversione PWM à ̈ atto a elaborare il segnale digitale filtrato per fornire in corrispondenza di detta prima uscita il segnale di retroazione. Il modulo di conversione PWM comprende un primo ed un secondo comparatore atti a confrontare il segnale digitale filtrato con una prima e una seconda forma d’onda triangolare di riferimento per fornire come uscita un primo segnale PWM e un secondo segnale PWM. La seconda forma d’onda triangolare di riferimento à ̈ l’inverso della prima forma d’onda triangolare. Il modulatore a larghezza di impulso comprende un addizionatore algebrico atto a ricevere come ingressi detto primo e secondo segnale PWM per fornire come uscita detto segnale di retroazione.
[0008] L’obiettivo di cui sopra viene raggiunto anche tramite il metodo di elaborazione di un segnale digitale per elaborare un segnale digitale di ingresso e ottenere un segnale a modulazione di larghezza di impulso comprendente le fasi di:
- filtrare con il filtro digitale ad anello il segnale di ingresso ed un segnale di retroazione per fornire come uscita un segnale digitale filtrato;
- elaborare il segnale digitale filtrato per fornire come uscita il segnale di retroazione.
La fase di elaborazione comprende:
- confrontare il segnale digitale filtrato con una prima forma d’onda triangolare di riferimento per fornire come uscita un primo segnale PWM;
- confrontare il segnale digitale filtrato con una seconda forma d’onda triangolare di riferimento per fornire come uscita un secondo segnale PWM, la seconda forma d’onda triangolare di riferimento essendo l’inverso della prima forma d’onda triangolare;
- addizionare algebricamente il primo segnale PWM al secondo segnale PWM per ottenere il segnale di retroazione.
Il segnale di uscita a modulazione di larghezza di impulso à ̈ un segnale differenziale comprendente detti primo e secondo segnale PWM.
Breve descrizione dei disegni
[0009] Ulteriori caratteristiche e vantaggi della presente invenzione diverranno più evidenti dalla seguente descrizione dettagliata di sue forme di realizzazione esemplificative ma non limitative, come illustrate nelle figure allegate, in cui:
- figura 1 mostra una vista molto schematica di un amplificatore digitale in classe D comprendente un modulatore a larghezza di impulso e un circuito di pilotaggio switching;
- figura 2 mostra un diagramma a blocchi schematico di una forma di realizzazione del modulatore a larghezza di impulso di figura 1, detto modulatore di impulsi comprendendo un filtro digitale ad anello ed un convertitore PWM;
- figura 3 mostra un diagramma a blocchi schematico di una forma di realizzazione del filtro digitale ad anello di figura 2; e
- figura 4 mostra un diagramma di flusso schematico di un metodo di elaborazione di un segnale digitale che può essere effettuato nell’amplificatore in classe D di figura 1.
Descrizione dettagliata
[0010] Nelle figure allegate elementi simili o identici sono indicati usando gli stessi numeri di riferimento.
[0011] La figura 1 mostra una vista molto schematica di una forma di realizzazione di un amplificatore digitale in classe D 10 comprendente il modulatore a larghezza di impulso PW_Mod e un circuito di pilotaggio switching SW_Drv. Secondo una forma di realizzazione, senza per questo motivo introdurre alcuna limitazione, l’amplificatore digitale in classe D à ̈ un amplificatore audio. In questo caso, senza introdurre alcuna limitazione, l’amplificatore digitale in classe D può essere integrato in una piattaforma di telefonia mobile.
[0012] Secondo una forma di realizzazione alternativa il circuito di pilotaggio switching SW_drv può essere sostituito da un buffer differenziale atto a pilotare un carico, ad esempio un altoparlante.
[0013] L’amplificatore digitale in classe D 10 ha un ingresso per ricevere un segnale digitale di ingresso x[n] ad una frequenza di clock fs. In altre parole, ad ogni ciclo di clock del segnale fs un campione di ingresso del segnale digitale di ingresso x[n] à ̈ ricevuto in corrispondenza dell’ingresso 22 dell’amplificatore digitale in classe D 10. L’amplificatore digitale in classe D 10 à ̈ atto a elaborare il segnale digitale di ingresso x[n] ad una frequenza di clock fs, cioà ̈ ad ogni ciclo di clock un campione di ingresso del segnale digitale di ingresso viene elaborato, de a fornire in corrispondenza della sua uscita 29 un segnale di uscita Out_sig. Il segnale di uscita Out_sig à ̈ atto a pilotare un carico, ad esempio un altoparlante.
[0014] In riferimento alle figure 1 e 2, l’amplificatore digitale in classe D 10 comprende un modulatore a larghezza di impulso PW_Mod.
[0015] Il modulatore a larghezza di impulso PW_Mod comprende un filtro digitale ad anello Loop_F avente un primo ingresso 21, che in questo esempio rappresenta anche l’ingresso dell’amplificatore digitale in classe D 10, atto a ricevere un segnale di ingresso x[n] e un secondo ingresso 22 atto a ricevere un segnale di retroazione fb[n]. Il filtro digitale ad anello Loop_F à ̈ atto ad elaborare, alla frequenza di clock f_s, i segnali di ingresso x[n] e di retroazione fb[n] per fornire come uscita un segnale digitale filtrato w[n]. Nell’esempio mostrato nella figura 2, il segnale digitale filtrato w[n] à ̈ fornito in corrispondenza dell’uscita 23 del filtro digitale ad anello Loop_F.
[0016] Il modulatore a larghezza di impulso PW_Mod comprende un modulo di conversione PWM PW_CM avente un ingresso 24, collegato all’uscita 23 del filtro digitale ad anello Loop_F, per ricevere il segnale digitale filtrato w[n]. Il modulo di conversione PWM PW_CM comprende una prima uscita 25 collegata al secondo ingresso 22 del filtro digitale ad anello Loop_F ed à ̈ atto a elaborare il segnale digitale filtrato w[n] al fine di fornire in corrispondenza di detta prima uscita 25 il segnale di retroazione fb[n]. In altre parole, l’uscita 25 del convertitore PWM PW_CM à ̈ collegata al secondo ingresso 22 del filtro digitale ad anello Loop_F.
[0017] Il modulo di conversione PWM PW_CM comprende un primo comparatore CMP_N, in particolare un comparatore digitale, atto a confrontare il segnale digitale filtrato w[n] con una prima forma d’onda triangolare di riferimento VTn[n] per fornire come uscita un primo segnale PWM yn[n]. Il confronto di cui sopra à ̈ temporizzato tramite la frequenza di clock f_s, mentre la frequenza f_osc della prima forma d’onda triangolare di riferimento VTn[n] à ̈ molto inferiore alla frequenza di clock f_s. Ad esempio, senza per questo motivo introdurre alcuna limitazione, f_osc = f_s/36.
[0018] Il modulo di conversione PWM PW_CM comprende un secondo comparatore CMP_P, in particolare un comparatore digitale, atto a confrontare il segnale digitale filtrato w[n] con una seconda forma d’onda triangolare di riferimento VTp[n] per fornire come uscita un secondo segnale PWM yp[n]. La seconda forma d’onda triangolare di riferimento VTp[n] à ̈ l’inverso della prima forma d’onda triangolare VTn[n].
[0019] Il primo e il secondo segnale di uscita PWN nella loro combinazione rappresentano un segnale sottoposto a modulazione di larghezza di impulso di uscita differenziale yp[n], yn[n]. Sia il primo sia il secondo segnale di uscita PWN sono segnali digitali che, a seconda dei risultati dei confronti effettuati dai comparatori, possono avere livelli logici “1†e “0†. Nell’esempio mostrato, anche in riferimento alla figura 1, il segnale sottoposto a modulazione di larghezza di impulso di uscita yp[n], yn[n] summenzionato viene inviato al circuito di pilotaggio switching SW_Drv. È chiaro che in questo caso, il circuito di pilotaggio switching SW_Drv à ̈ un circuito differenziale di pilotaggio switching SW_Drv e ha un primo ingresso per ricevere il primo segnale PWM yn[n] e un secondo ingresso per ricevere il secondo segnale PWM yp[n].
[0020] Il modulo di conversione PWM PW_CM comprende un addizionatore algebrico 30 atto a ricevere come ingressi il primo yn[n] e il secondo yp[n] segnale PWM per fornire come uscita, nell’esempio di figura 2 in corrispondenza dell’ingresso 25 del modulo di conversione PWM PW_CM, il segnale di retroazione fb[n].
[0021] Secondo una forma di realizzazione, l’addizionatore algebrico 30 à ̈ atto a fornire il segnale di retroazione fb[n] da inviare al filtro digitale ad anello Loop_F come differenza digitale tra il primo yn[n] e il secondo yp[n] segnale PWM di uscita. In questo caso, il segnale di retroazione fb[n] può avere selettivamente i valori/livelli seguenti: “1†, “0†e “-1†. Occorre osservare che, in questo caso, il primo yn[n] e il secondo yp[n] segnale PWM rappresentano una modulazione PWM quaternaria del segnale digitale filtrato w[n].
[0022] In riferimento alla figura 3, secondo una forma di realizzazione, il filtro digitale ad anello Loop_F à ̈ un filtro retroattivo a cascata di integratori – CIFB –. Il particolare filtro digitale ad anello Loop_F mostrato nella figura 3 à ̈ un filtro CIFB del quarto ordine. Poiché la struttura ed il funzionamento di un filtro CIFB sono ben noti ad un tecnico del ramo, ad esempio noti dall’articolo di cui sopra indicato nel precedente paragrafo “stato dell’arte†, la descrizione di tale filtro non sarà spiegata ulteriormente. Ad esempio, in riferimento alla figura 3, à ̈ chiaro che nel caso in cui l’amplificatore digitale in classe D 10 à ̈ un amplificatore audio, i parametri a1-a4, b1-b5, c1-c4 e g1-g2 sono parametri di progettazione che possono essere determinati da un tecnico del ramo al fine di sagomare il rumore fuori dalla banda audio 0-20 KHz.
[0023] Inoltre, deve essere chiaro che secondo forme di realizzazione differenti, si possono impiegare tipi alternativi di filtri digitali ad anello Loop_F. Ad esempio, secondo una forma di realizzazione variante il filtro digitale ad anello Loop_F à ̈ un filtro predittivo a cascata di integratori – CIFF –.
[0024] La figura 4 mostra un diagramma di flusso semplificato di un metodo 100 per elaborare un segnale digitale di ingresso x[n] per ottenere il segnale di uscita a modulazione di larghezza di impulso yp[n], yn[n]. Il metodo di elaborazione 100 comprende le fasi di:
- filtrare con il filtro digitale ad anello LFILT 101 il segnale di ingresso x[n] e un segnale di retroazione fb[n] per fornire come uscita un segnale digitale filtrato w[n]; ed
- elaborare 102, 103, 104, 105 il segnale digitale filtrato w[n] per fornire come uscita il segnale di retroazione fb[n].
[0025] La fase di elaborazione 102, 103, 104, 105 comprende:
- confrontare 102 il segnale digitale filtrato w[n] con una prima forma d’onda triangolare di riferimento per fornire come uscita un primo segnale PWM yn[n];
- confrontare 103 il segnale digitale filtrato w[n] con una seconda forma d’onda triangolare di riferimento per fornire come uscita un secondo segnale PWM yp[n], la seconda forma d’onda triangolare di riferimento essendo l’inverso della prima forma d’onda triangolare;
- addizionare algebricamente 104 detto primo segnale PWM yn[n] a detto secondo segnale PWM yp[n] per ottenere detto segnale di retroazione fb[n].
[0026] Il segnale di uscita a modulazione di larghezza di impulso yp[n], yn[n] Ã ̈ un segnale differenziale comprendente detto primo yn[n] e secondo yp[n] segnale PWM.
[0027] Secondo una forma di realizzazione, il metodo di elaborazione 100 comprende una fase D_AMP 104 di pilotare, direttamente o indirettamente, un carico con detto segnale differenziale comprendente detti primo yn[n] e secondo yp[n] segnale PWM. Ad esempio, la fase di pilotaggio D_AMP può includere la fase di pilotare un carico, ad esempio un altoparlante, attraverso un circuito di pilotaggio switching SW_Drv o attraverso un buffer differenziale.
[0028] Ulteriori caratteristiche e forme di realizzazione del metodo di cui sopra possono essere derivate direttamente attraverso caratteristiche e forme di realizzazione già illustrate per il modulatore a larghezza di impulso descritto in riferimento alla figura 2 e per l’amplificatore digitale in classe D descritto in riferimento alla figura 1.
[0029] I risultati di simulazioni hanno dimostrato che l’amplificatore in classe D e il metodo di elaborazione sopra descritti raggiungono appieno gli obiettivi proposti.
[0030] Ad esempio, à ̈ stata effettuata una simulazione con un segnale di ingresso ottenuto campionando un’onda sinusoidale di 200 ms, avente una frequenza di 1 kHz con una frequenza di campionamento f_s di 24 MHz. I campioni sono stati alimentati sia all’amplificatore in classe D dell’arte antecedente divulgato nell’articolo menzionato nel paragrafo Stato dell’arte (amplificatore in classe D single-ended) sia ad un amplificatore in classe D come descritto nella presente domanda (amplificatore in classe D differenziale). La prima e la seconda forma d’onda triangolare VTn[n] e VTp[n] sono state impostate per avere una frequenza f_osc= F_s/36 = 667 kHz. Il filtro digitale ad anello in entrambi i casi era un CFIB di quarto ordine del tipo mostrato in figura 3 i cui parametri di progettazione sono stati impostati per sagomare il rumore al di fuori della banda audio 0-20 kHz. Le prestazioni sono state valutate in termini delle seguenti misurazioni:
- Thd = distorsione armonica totale;
- N = rumore di fondo;
- Lssf = livello massimo per un anello stabile e un’uscita esente da picchi;
- Ls = livello massimo per un anello stabile.
[0031] La seguente tabella riporta i risultati ottenuti per la simulazione d cui sopra:
Amplificatore Ls lssf Thd N in classe D
Asimmetrico -3,4 dBfs -6,5 dBfs -119,7 dB -117,8dB Differenziale -0,5 dBfs -0,5 dBfs -121,9 dB -123,4 dB
[0032] La tabella sopra mostra chiaramente i vantaggi impressionanti dell’amplificatore in classe D e del metodo di elaborazione divulgato nella presente domanda, principalmente in termini di rumore di fondo e massimo livello di ingresso raggiungibile con stabilità di anello e uscite esenti da picchi. Dal punto di vista della complessità/occupazione di area, i costi aggiuntivi al fine di ottenere i vantaggi impressionanti di cui sopra sono trascurabili e principalmente dovuti al comparatore e addizionatore algebrico aggiunti.
[0033] Inoltre, l’amplificatore digitale in classe D della presente descrizione può essere usato facilmente per gestire più canali, ovvero più percorsi di segnale. Ad esempio, in una piattaforma per telefonia mobile con un clock di base i 38,4 MHz, à ̈ possibile usare lo stesso hardware per implementare 3 canali a f_s = 38,4 MHz/3 = 12,8 MHz; ancora in questo esempio la frequenza del segnale di riferimento triangolare sarebbe impostata a f_osc = f_s/34 = 376,5 KHz. Per ogni periodo di 12,8 MHz tre canali sono poi calcolati in serie usando la stessa struttura hardware, uno per ogni ciclo di clock di 38,4 MHz.
[0034] Naturalmente, al fine di soddisfare requisiti contingenti e specifici, un tecnico del ramo può applicare all’amplificatore digitale in classe D e al metodo di elaborazione digitale descritti sopra, molte modificazioni e variazioni, che tuttavia, sono tutte incluse entro la portata di protezione dell’invenzione come definita dalle seguenti rivendicazioni.

Claims (11)

  1. RIVENDICAZIONI 1. Amplificatore digitale in classe D (10) comprendente un modulatore a larghezza di impulso (PW_Mod) comprendente: - un filtro digitale ad anello (Loop_F) avente un primo ingresso (21) atto a ricevere un segnale di ingresso (x[n]) e un secondo ingresso (22) atto a ricevere un segnale di retroazione (fb[n]), il filtro digitale ad anello (Loop_F) essendo atto ad elaborare segnali di ingresso e di retroazione per fornire come uscita un segnale digitale filtrato (w[n]); - un modulo di conversione PWM (PW_CM) avente un ingresso (24) per ricevere il segnale digitale filtrato (w[n]) e avente una prima uscita (25) collegata al secondo ingresso (22) del filtro digitale ad anello (Loop_F), il modulo di conversione PWM essendo atto ad elaborare il segnale digitale filtrato (w[n]) e per fornire in corrispondenza di detta prima uscita (25) il segnale di retroazione (fb[n]); caratterizzato dal fatto che il modulo di conversione PWM (PW_CM) comprende: - un primo comparatore (CMP_N) atto a confrontare il segnale digitale filtrato (w[n]) con una prima forma d’onda triangolare di riferimento (VTn[n]) per fornire come uscita un primo segnale PWM (yn[n]); - un secondo comparatore (CMP_P) atto a confrontare il segnale digitale filtrato (w[n]) con una seconda forma d’onda triangolare di riferimento (VTp[n]) per fornire come uscita un secondo segnale PWM (yp[n]), la seconda forma d’onda triangolare di riferimento (VTp[n]) essendo l’inverso della prima forma d’onda triangolare (VTn[n]); - un addizionatore algebrico (30) atto a ricevere come ingressi detto primo e secondo segnale PWM per fornire come uscita detto segnale di retroazione (fb[n]).
  2. 2. Amplificatore digitale in classe D (10) secondo la rivendicazione 1, comprendente un circuito di pilotaggio switching (SW_Drv), o un buffer digitale, avente un primo ingresso per ricevere il primo segnale PWM (yn[n]) e un secondo ingresso per ricevere il secondo segnale PWM (yp[n]).
  3. 3. Amplificatore digitale in classe D (10) secondo le rivendicazioni 1 o 2, in cui il filtro digitale ad anello (Loop_F) à ̈ filtro retroattivo a cascata di integratori– CIFB.
  4. 4. Amplificatore digitale in classe D (10) secondo la rivendicazione 3, in cui detto filtro CIFB (Loop_F) Ã ̈ un filtro del quarto ordine.
  5. 5. Amplificatore digitale in classe D (10) secondo le rivendicazioni 1 o 2, in cui il filtro digitale ad anello (Loop_F) à ̈ un filtro predittivo a cascata di integratori – CIFF –.
  6. 6. Amplificatore digitale in classe D (10) secondo una qualsiasi delle rivendicazioni precedenti, in cui detto addizionatore algebrico (30) Ã ̈ atto a fornire detto segnale di retroazione (fb[n]) come differenza digitale tra detto primo e secondo segnale PWM.
  7. 7. Amplificatore digitale in classe D (10) secondo le rivendicazione 6, in cui detto segnale di retroazione (fb[n]) può avere selettivamente i seguenti valori: “1†, “0†e “-1†.
  8. 8. Amplificatore digitale in classe D (10) secondo le rivendicazione 7, in cui il primo (yn[n]) e il secondo (yp[n]) segnale PWM rappresentano una modulazione quaternaria PWM del segnale digitale filtrato (w[n]).
  9. 9. Piattaforma per telefonia mobile comprendente un amplificatore digitale in classe D (10) secondo qualsiasi delle rivendicazioni precedenti.
  10. 10. Metodo di elaborazione di un segnale digitale (100) per elaborare un segnale digitale di ingresso (x[n]) e ottenere un segnale di uscita a modulazione di larghezza di impulso (yp[n], yn[n]), comprendente le fasi di: - filtrare con un filtro digitale ad anello (101) detto segnale di ingresso (x[n]) ed un segnale di retroazione (fb[n]) per fornire come uscita un segnale digitale filtrato (w[n]); - elaborare (102, 103, 104) il segnale digitale filtrato (w[n]) per fornire come uscita il segnale di retroazione (fb[n]); caratterizzato dal fatto che la fase di elaborazione (102, 103, 104) comprende le fasi di: - confrontare (102) il segnale digitale filtrato (w[n]) con una prima forma d’onda triangolare di riferimento per fornire come uscita un primo segnale PWM (yn[n]); - confrontare (103) il segnale digitale filtrato (w[n]) con una seconda forma d’onda triangolare di riferimento per fornire come uscita un secondo segnale PWM (yp[n]), la seconda forma d’onda triangolare di riferimento essendo l’inverso della prima forma d’onda triangolare; - addizionare algebricamente (104) detto primo segnale PWM (yn[n]) a detto secondo segnale PWM (yp[n]) per ottenere detto segnale di retroazione (fb[n]); in cui detto segnale di uscita a modulazione di larghezza impulso (yp[n], yn[n]) à ̈ un segnale differenziale comprendente detto primo (yn[n]) e secondo (yp[n]) segnale PWM.
  11. 11. Metodo di elaborazione di un segnale digitale (100) secondo le rivendicazione 10, comprendente una fase (D_AMP) di pilotare un carico con detto segnale differenziale comprendente detti primo (yn[n]) e secondo (yp[n]) segnale PWM.
IT000609A 2011-11-17 2011-11-17 Digital class-d amplifier and digital signal processing method ITRM20110609A1 (it)

Priority Applications (5)

Application Number Priority Date Filing Date Title
IT000609A ITRM20110609A1 (it) 2011-11-17 2011-11-17 Digital class-d amplifier and digital signal processing method
PCT/EP2012/071484 WO2013072186A1 (en) 2011-11-17 2012-10-30 Digital class-d amplifier and digital signal processing method
US14/358,182 US9438182B2 (en) 2011-11-17 2012-10-30 Digital class-D amplifier and digital signal processing method
EP12780732.9A EP2781020B1 (en) 2011-11-17 2012-10-30 Digital class-d amplifier and digital signal processing method
EP18211791.1A EP3474446A1 (en) 2011-11-17 2012-10-30 Digital class-d amplifier and digital signal processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT000609A ITRM20110609A1 (it) 2011-11-17 2011-11-17 Digital class-d amplifier and digital signal processing method

Publications (1)

Publication Number Publication Date
ITRM20110609A1 true ITRM20110609A1 (it) 2013-05-18

Family

ID=45420827

Family Applications (1)

Application Number Title Priority Date Filing Date
IT000609A ITRM20110609A1 (it) 2011-11-17 2011-11-17 Digital class-d amplifier and digital signal processing method

Country Status (4)

Country Link
US (1) US9438182B2 (it)
EP (2) EP2781020B1 (it)
IT (1) ITRM20110609A1 (it)
WO (1) WO2013072186A1 (it)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9048791B2 (en) * 2012-04-13 2015-06-02 Taiwan Semiconductor Manufacturing Co., Ltd. Multi-stage amplifier with pulse width modulation (PWM) noise shaping
US10164650B2 (en) 2017-02-16 2018-12-25 Qualcomm Incorporated Delay-free poly-phase quantizer and quantization method for PWM mismatch shaping
CN108736161B (zh) * 2017-04-14 2021-10-01 京东方科技集团股份有限公司 移动设备以及移动设备定向天线调节方法
CN110233602B (zh) * 2019-06-18 2022-10-14 福州大学 D类数字音频放大器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498531B1 (en) * 2000-08-14 2002-12-24 Spectron Digital class-D audio amplifier

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741123B1 (en) * 2002-12-26 2004-05-25 Cirrus Logic, Inc. Delta-sigma amplifiers with output stage supply voltage variation compensation and methods and digital amplifier systems using the same
US7355473B2 (en) * 2005-11-03 2008-04-08 Amazion Electronics, Inc. Filterless class D power amplifier
DE102006006083B4 (de) * 2006-02-09 2014-09-04 Infineon Technologies Ag Vorrichtung und Verfahren zur Pulsweitenmodulation
KR100765792B1 (ko) * 2006-07-28 2007-10-12 삼성전자주식회사 스위칭 파워 앰프에서 에러 보정 방법 및 장치
TWI343173B (en) * 2007-08-09 2011-06-01 Ind Tech Res Inst Power amplifier and method for reducing common noise of power amplifier
US7852156B1 (en) * 2009-08-21 2010-12-14 Amazing Microelectronic Corp. Class-D power amplifier having distortion-suppressing function

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6498531B1 (en) * 2000-08-14 2002-12-24 Spectron Digital class-D audio amplifier

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
CELLIER REMY ET AL: "A Fully Differential Digital Input Class D with EMI Spreading Method For Mobile Application", CONFERENCE: 37TH INTERNATIONAL CONFERENCE: CLASS D AUDIO AMPLIFICATION; AUGUST 2009, AES, 60 EAST 42ND STREET, ROOM 2520 NEW YORK 10165-2520, USA, 1 August 2009 (2009-08-01), XP040509312 *
IHS HASSAN ET AL: "Digital-Input Class-D Audio Amplifier", AES CONVENTION 128; MAY 2010, AES, 60 EAST 42ND STREET, ROOM 2520 NEW YORK 10165-2520, USA, 1 May 2010 (2010-05-01), XP040509511 *
MARCO BERKHOUT ET AL: "Class-D Audio Amplifiers in Mobile Applications", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS I: REGULAR PAPERS, IEEE, US, vol. 57, no. 5, 1 May 2010 (2010-05-01), pages 992 - 1002, XP011333671, ISSN: 1549-8328, DOI: 10.1109/TCSI.2010.2046200 *
MINSHENG WANG ET AL: "A 120 dB Dynamic Range 400 mW Class-D Speaker Driver With Fourth-Order PWM Modulator", IEEE JOURNAL OF SOLID-STATE CIRCUITS, IEEE SERVICE CENTER, PISCATAWAY, NJ, USA, vol. 45, no. 8, 1 August 2010 (2010-08-01), pages 1427 - 1435, XP011314247, ISSN: 0018-9200, DOI: 10.1109/JSSC.2010.2047426 *

Also Published As

Publication number Publication date
EP3474446A1 (en) 2019-04-24
US20140347128A1 (en) 2014-11-27
WO2013072186A1 (en) 2013-05-23
EP2781020A1 (en) 2014-09-24
US9438182B2 (en) 2016-09-06
EP2781020B1 (en) 2018-12-12

Similar Documents

Publication Publication Date Title
Berkhout et al. Class-D audio amplifiers in mobile applications
US7612608B2 (en) Sigma-delta based Class D audio or servo amplifier with load noise shaping
US9048861B2 (en) Analogue to digital converter
US7605653B2 (en) Sigma-delta based class D audio power amplifier with high power efficiency
EP2843841A1 (en) Method and device for driving digital speaker based on code conversion
Guanziroli et al. A 1 W 104 dB SNR filter-less fully-digital open-loop class D audio amplifier with EMI reduction
ITRM20110609A1 (it) Digital class-d amplifier and digital signal processing method
JP2012519415A5 (it)
TWI605722B (zh) 揚聲器的直流阻抗檢測方法及電路
JP2010028809A5 (it)
CN104170405A (zh) 用于播放音频信号的低噪声低功耗装置
CN113016138A (zh) 被斩断三角波pwm量化器和具有可控的模拟增益和可校准影响特性的多个非理想的增益的量化器的pwm调制器
JP2006520159A (ja) ３状態ｄ級増幅器
KR101479151B1 (ko) 잡음 제거를 이용한 mimo 델타-시그마 델타 아날로그-디지털 변환기
CN102957384A (zh) 集成电路
KR101960180B1 (ko) 연산 증폭기 이득 보상 기능을 가지는 이산-시간 적분기 회로
CN103856170B (zh) 用于h桥式数字d类功放的功率级电源噪声误差消除方法
ATE507602T1 (de) Schutzschaltung für einen umrichter
JP2014075750A5 (it)
JP2004088431A (ja) Ｄ級増幅器
US7026970B2 (en) Method and system for a multi-rate analog finite impulse response filter
JP4934814B2 (ja) デッドタイム補償デジタルアンプ
KR20150077420A (ko) 변환기
CN111726179B (zh) 接收信号强度检测电路及方法
TW201336224A (zh) 切換放大器系統與其信號失真的抑制方法