JP2017147726A - 電荷再バランス化積分器を有するアナログ/デジタル変換器 - Google Patents
電荷再バランス化積分器を有するアナログ/デジタル変換器 Download PDFInfo
- Publication number
- JP2017147726A JP2017147726A JP2017024985A JP2017024985A JP2017147726A JP 2017147726 A JP2017147726 A JP 2017147726A JP 2017024985 A JP2017024985 A JP 2017024985A JP 2017024985 A JP2017024985 A JP 2017024985A JP 2017147726 A JP2017147726 A JP 2017147726A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integration
- charge
- integrating
- charge transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/20—Increasing resolution using an n bit system to obtain n + m bits
- H03M1/201—Increasing resolution using an n bit system to obtain n + m bits by dithering
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
- G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
- G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
- G01N23/046—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material using tomography, e.g. computed tomography [CT]
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/005—Time-to-digital converters [TDC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/52—Input signal integrated with linear return to datum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/54—Input signal sampled and held with linear return to datum
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2223/00—Investigating materials by wave or particle radiation
- G01N2223/30—Accessories, mechanical or electrical features
- G01N2223/304—Accessories, mechanical or electrical features electric circuits, signal processing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2223/00—Investigating materials by wave or particle radiation
- G01N2223/30—Accessories, mechanical or electrical features
- G01N2223/305—Accessories, mechanical or electrical features computer simulations
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J7/00—Circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J7/34—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering
- H02J7/345—Parallel operation in networks using both storage and other dc sources, e.g. providing buffering using capacitors as storage or buffering devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Radiology & Medical Imaging (AREA)
- Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Pulmonology (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Analogue/Digital Conversion (AREA)
- Power Engineering (AREA)
- Apparatus For Radiation Diagnosis (AREA)
- Measurement Of Radiation (AREA)
Abstract
Description
非特許文献2(G.C.Bonazzola他)は、ハドロン療法ガン治療においてビーム強度を測定するための機器における電荷移送技法に言及する。
図4〜6は、第1相φ1の最中、及び(条件付きで)第2相φ2の最中のスイッチ状態の汎用表現を提供する。ここから、そのような切り換えの例に関する詳細が説明される。
図4〜6は、電荷が、特定のチャネルのために、積分キャパシタCint108へと加算的に移送されている例を図解する。ある例では、単一の電荷移送回路306A及び単一の電荷移送キャパシタCref310Aは、また、積分回路104の増幅器109の出力ノード110における電圧を下限と比較し得る、第2比較器308Bからの出力信号に基づいて信号によって向けられる場合等、積分キャパシタCint108から電荷を減算的に移送する(例えば、除去する)ために使用され得る。これは、積分キャパシタCint108上で電荷を加えるよりはむしろ、積分キャパシタCint108から電荷を減算することが所望される場合、第1相φ1と第2相φ2との両方の最中にスイッチ312A及び314Aの動作を交換することによって達成され得る。追加の論理回路網は、比較器308A〜Bからの情報を使用して、電荷移送が積分キャパシタCint108上で加算または減算であるべきかを判定し、単一の電荷移送回路306Aと関連付けられたスイッチ312A、314A、316A、及び318Aを動作するための制御信号を発生して、加算と減算との電荷移送の両方を許容するために含まれ得る。
図8は、図4に単一の電荷移送回路306Aの場合に関して同様に図解されるように、第1相φ1の最中の2つの平行した電荷移送回路306A〜Bの例を示す。図8に示されるように、別々の電荷移送キャパシタCref in310A及びCref out310Bは、それぞれのスイッチと共に、対応する別々の電荷移送回路306A〜Bによってそれぞれ提供され得る。ノード311における基準電圧Vref+及びノード313における基準電圧Vref−への相互接続は、電荷移送回路306Aにおける相互接続と比較して、電荷移送回路306Bにおいて逆にされている。したがって、電荷移送回路306B内で、スイッチ312Bは、電荷移送回路306Aの場合のようにノード311においてVref+に接続する代わりに、ノード313においてVref−に接続し、スイッチ314Bは、電荷移送回路306Aの場合のようにノード313においてVref−に接続する代わりに、ノード111においてVref+に接続する。また、電荷移送回路306Bを動かしている論理回路網は、比較器308Bから導出され得、該比較器308Bは、比較器308Aと平行にノード110における増幅器出力電圧を監視するが、その代わりにノード110における所望の信号範囲の反対端における基準電圧と比較し得る。したがって、電荷移送回路306A〜Bは、一緒に使用されて、ノード110における増幅器出力電圧を所望の電圧範囲内に保つため等、積分器回路104の同じノード105を介して同じ積分キャパシタ108から、加算的にまたは減算的に電荷を移送し得る。
図9は、改善された直線性を提供するため等、入力信号をそのソース(例えば、X線受信機回路102)から任意に切断することのため、かつ電荷移送事象及びサンプリング事象の最中に該ソースから積分回路104を選択的に絶縁するためのスイッチ103を含むならびに使用することの例を示す。スイッチ103なしでは、直線性性能に影響を及ぼし得る1つの考えられる問題は、いつ電荷移送事象が異なる入力信号レベルにおいて起こるかということである。これは、ノード105と、増幅器109の他の入力に結合された基準ノードとの間で、誤差電圧αを別の方法で生成し得る。X線受信機回路102または他のソースが切り換え前の様式で積分器回路104のノード105に結合される場合、誤差電圧αは、様々な信号レベルのために存在し得る。異なる入力信号レベルにおいて起こる電荷移送事象は、アナログ−デジタル変換器の入力範囲にわたって、直線性性能に影響を及ぼし得る。入力信号電圧の変化につれて、誤差電圧αも変化することになる。したがって、ノード105における電圧は、チャネルへの入力信号に依存して、異なる電圧にあり得る。これは、1つ以上の電荷移送回路306A〜Bによって積分キャパシタ108へと移送された指定された量の電荷の振幅に影響し、入力信号の値へのいくらかの依存度を導入し得る。
図10Aは、図3〜9に上に示され記載されたような差動実装延伸部分の例を示す。この例では、条件付電荷移送回路306Aは、電荷移送事象の最中に平行に動作し得る2つの電荷移送キャパシタCref310A〜Bを含み得る。ノード110Aにおける出力電圧が指定された第1閾値を交差したという比較器308Aからの指示に応答して、Cref310Aは、スイッチ1018Aを介して結合されて、ノード105Aを介して積分キャパシタ108Aへと指定された量の電荷を加算的に移送し得、Cref310Bは、スイッチ1018Bを介して結合されて、ノードの105Bを介して積分キャパシタ108Bへと指定された量の電荷を減算的に移送し(例えば、除去し)得る。これは、ノード110Aにおける電圧が、指定された第1閾値を他方の方向に再交差することに対して誘起されて、範囲内に戻されるように、実施され得る。ノード110Aにおいて電圧を監視することが、ノード110Aにおける電圧が指定された第2閾値を交差した(例えば、ノード110Aの電圧が中に留まることが所望される電圧範囲の他の制限を定義する)かどうか指示するように、別の比較器308Bは含まれ得る。そうであるならば、Cref310Aは、スイッチ1018Aを介して結合されて、ノード105Aを介して積分キャパシタ108Aへと指定された量の電荷を減算的に移送し(例えば、除去し)得、Cref310Bは、スイッチ1018Bを介して結合されて、ノードの105Bを介して積分キャパシタ108Bへと指定された量の電荷を加算的に移送し得る。別の選択肢は、スイッチが適切な論理によって制御された状態で、Cref310Aが常に電荷を加えるように、接続を切り換えて、所望されるように、ノード105Aまたはノードの105BのどちらかにCref310Aを選択的に接続することであり得る。
この文書における議論は、積分キャパシタのリセットを要求することなく、加算または減算の電荷移送事象(または両方)を実施することによって、指定された範囲内で出力ノードを保つため等、とりわけ、積分回路内で積分キャパシタの電荷再バランス化を実施して、記載された。しかしながら、これが、積分キャパシタをリセットすることが除外されることを意味しないことを理解されたい。
性能レベルは、とりわけ、電荷移送キャパシタCref310と積分キャパシタCint108との間の整合の正確さによって、影響され得る。性能レベルは、また、ADC回路114によって使用される基準電圧源と、電荷移送キャパシタCref310上で電荷をリセットするために使用され得る等、Vref+またはVref−を提供するために使用される基準電圧源との間の整合によって影響され得る。ADC出力コードに関して積分キャパシタを再バランス化するために提供された電荷移送事象の指定された量の電荷を表すことと、電荷移送キャパシタCref310をリセットするために、及びADC回路114によるADC変換のために同じ基準電圧を帯びることは、以下の関係を生じ得る。
1.ゼロの入力電流条件下で、特定の積分期間の最中に電荷を注入することによって、チャネルにその積分キャパシタを再バランス化させることを強制させ、いずれの再バランス化電荷移送事象もなくこれを積分期間と比較して、再バランス化電荷移送事象に付与するための適切な較正計量を判定する。この較正は、加算及び減算の電荷移送事象のために別々に実施され得る。
上の技法のいくつかの考えられる利点は、留意する価値がある。固定されリセットされた電圧から、積分器を再バランス化するために指定された固定電荷を利用する技法への、積分キャパシタにわたる変化は、積分器出力をサンプリングすることよりはるかに高い速度で、積分器の再バランス化を許容し得る。この技法は、いくつかの利点を提示し、それらのいくつかの例は以下に一覧に示される。
3.システムユーザは、単一の定義された範囲内で動作しなければならず、CTシステムの性能を最適化するために範囲を切り換えることを要求されない。
他の利点は、高いダイナミックレンジを有し、広いフルスケールレンジから独立しているノイズレベルを有することを含み得る。しかしながら、この説明がコンピュータ断層撮影(CT)における対象用途を強調する一方で、この手法は、例えば、入力センサとして光ダイオードを利用するもの、または電流または電荷の形態である入力を有する信号チェーン等の他の適用領域に適用され得、それらは、より高いダイナミックレンジソリューションから恩恵を受け得る。
積分期間が指定されるならば、出力データは、以下の方程式を使用する等、チャネルに平均電流の推定を提供するために容易に適合され得る。
チャネルは、電流に電圧を変換するために入力を用いて直列に抵抗器を挿入することによって、入力に関する平均電圧を測定するために変換され得、それは、以下の方程式に従って等、積分期間にわたって積分され得る。
コンピュータ断層撮影(CT)用途に関する1つの問題は、アナログフロントエンド(AFE)及びアナログ−デジタル変換器(ADC)に対する信号処理ならびに変換要求が固定周波数にはないことである。より具体的には、CTは、電荷再バランス化積分器を有する本アナログ/デジタル変換器の特定の使用事例として、本明細書に記載された。本技法は、具体的には、データ速度が固定されない場合があるが、その代わりに変動する場合があるCT及び他の用途のために適切である。例えば、CTシステムは、部分的に機械的なシステムであり得、その中で、スキャナは、いくらかの可変性を有し得る速度で、人の周りで機械的に循環し得る。したがって、CTシステムによって提供されている連続したデータ点の「視聴時間」の間隔は、1%、2%、5%、またはさらに10%ほども等、著しく変動し得る。これは、シグマ−デルタ変換器を使用して適応することが難しくなるであろうし、それは、次に、固定されよく定義された積分期間を要求し、それは、次に、固定されよく定義されたデータ速度を要求する。
実施例1は、主題(装置、システム、方法、行為を実施するための手段、もしくはデバイスによって実施されるときにデバイスに行為を実施させる命令を含むデバイス可読媒体等)を含みまたは使用し得、例えば、フロントエンドインターフェース回路を含みまたは使用し得る。フロントエンドインターフェース回路は積分回路を含み得る。積分回路は積分増幅器回路を含み得る。積分キャパシタは、積分増幅器回路出力ノードから増幅器回路第1入力ノードまでのフィードバックパス内にあり得る。 積分回路は、積分時間期間につき1回サンプリングされるための指定された積分時間期間にわたって、受信された入力信号からの電荷を積分キャパシタへ積分し得る。条件付電荷移送回路は、増幅器回路第1入力ノードに結合され得る。条件付電荷移送回路は、積分増幅器回路出力ノードにおける信号が指定された第1閾値レベルを交差するかどうかを、積分時間期間につき1回よりも頻繁に等、判定するため等の第1比較器回路を含みまたはそれに結合され得る。条件付電荷移送回路は、電荷移送回路であって、第1比較器回路によって、積分増幅器出力ノードにおける信号が指定された第1閾値レベルを交差すると判定される場合等、電荷移送事象において積分増幅器の第1入力を介して積分キャパシタへ指定された量の電荷を移送し、これによって、積分増幅器出力ノードにおける信号が指定された第1閾値レベルを他方の方向に再交差するようにするための、電荷移送回路を含み得る。
上の詳細な説明は、詳細な説明の一部を形成する添付の図面への参照を含む。図面は、例として、本発明が実行され得る特定の実施形態を示す。これらの実施形態は、本明細書では「実施例」とも称する。そのような実施例は、示されるか記載されるものに加えて、要素を含み得る。しかしながら、本発明者らは、また、示されるか記載されるそれらの要素だけが提供される実施例を企図する。その上、本発明者らは、また、特定の実施例(またはそれらの1つ以上の態様)に関するか、本明細書に示されるか記載される他の実施例(またはそれらの1つ以上の態様)に関するどちらかの、示されるか記載される要素の任意の組み合わせまたは順列(またはそれらの1つ以上の態様)を使用する実施例を企図する。
この文書では、特許文献において共通であるように、「ある(a)」または「ある(an)」という用語は、「少なくとも1つの」または「1つ以上の」任意の他の実例または使用から独立して、1つまたは2つ以上を含むように使用される。この文書では、「または」という用語は、特に指示されない限り、「AまたはB」が、「AであるがBでない」、「BであるがAでない」、ならびに「A及びB」を含むように、非排他的なものを指すために使用される。この文書では、「含む(including)」及び「中で(in which)」という用語は、「備える(comprising)」及び「その中で(wherein)」というそれぞれの用語の平易な英語の均等物として使用される。また、以下の特許請求の範囲では、「含む(including)」及び「備える(comprising)」は、オープンエンドであり、つまり、システム、デバイス、物品、組成、公式化、またはプロセスは、特許請求の範囲内でそのような用語の後に一覧に示されたものに加えて、依然としてその特許請求の範囲の範囲内にあると見なされる。その上、以下の特許請求の範囲では、「第1」、「第2」、及び「第3」等の用語は、単にラベルとして使用されるもので、それらの物体に数の要件を加えることを意図されない。
Claims (25)
- フロントエンドインターフェース回路であって、
積分増幅器回路出力ノードから増幅器回路第1入力ノードまでのフィードバックパス内で積分増幅器回路及び積分キャパシタを含む積分回路であって、前記積分回路が、サンプリングされるための積分時間期間にわたって、積分時間期間につき1回、受信された入力信号からの電荷を前記積分キャパシタへ積分する、積分回路と、
前記増幅器回路第1入力ノードに結合された条件付電荷移送回路であって、
前記積分増幅器回路出力ノードにおける信号が指定された第1閾値レベルを交差するかどうかを、積分時間期間につき1回よりも頻繁に判定するための第1比較器回路と、
電荷移送回路であって、前記第1比較器回路によって、前記積分増幅器出力ノードにおける前記信号が前記指定された第1閾値レベルを交差すると判定される場合、電荷移送事象において前記積分増幅器の第1入力を介して前記積分キャパシタへ指定された量の電荷を移送し、これによって、前記積分増幅器出力ノードにおける前記信号が、前記指定された第1閾値レベルを他方の方向に再交差するようにするための、電荷移送回路と、を含む、条件付電荷移送回路と、を含む、フロントエンドインターフェース回路を備える、システム。 - アナログ信号を受信して前記アナログ信号をデジタル信号に変換するための、前記積分増幅器回路出力ノードに結合されたアナログ−デジタル変換回路、
同じ積分時間期間の最中における1つ以上の電荷移送事象の通知をデジタル回路に提供して、前記アナログ−デジタル変換回路によって提供された前記デジタル信号のデジタル信号値の調節により、前記同じ積分時間期間の最中における前記1つ以上の電荷移送事象を説明することを可能にする、通知回路、をさらに備える、請求項1に記載のシステム。 - 前記電荷移送回路が、前記積分期間より短い少なくとも指定された電荷移送期間によって時間的に分離される電荷移送事象を条件付きで始動させるように構成され、前記電荷移送事象が、指定された電圧に前記積分キャパシタをリセットすることなしに起こる、請求項2に記載のシステム。
- 前記電荷移送回路が、前記電荷移送事象の最中に前記積分増幅器回路第1入力ノードを介して前記電荷移送回路によって前記積分キャパシタへと移送された前記指定された量の電荷を提供するための、指定された持続時間にわたって動作する指定された電流源を含む、請求項1のいずれか1項に記載のシステム。
- 前記電荷移送回路が、前記電荷移送事象の最中に前記増幅器第1入力ノードを介して前記電荷移送回路によって前記積分キャパシタへと移送された前記指定された量の電荷を提供するように、スイッチによって前記積分増幅器回路第1入力ノードに結合された、指定された電荷状態を有する電荷移送キャパシタを含む、請求項1に記載のシステム。
- 前記積分増幅器回路出力ノードにおける信号が、前記特定の比較器回路に対応する指定された閾値レベルを交差するかどうかを、積分時間期間につき1回よりも頻繁に判定するための、前記第1比較器回路を含む複数の比較器回路を備え、
前記電荷移送キャパシタが、前記指定された閾値レベルのうちのどれが前記積分増幅器回路出力ノードによって交差されたのかに基づいて、前記電荷移送キャパシタのプログラム可能に選択可能な容量値を提供するように、キャパシタの群から選択された1つ以上のキャパシタを含む、請求項5に記載のシステム。 - 前記電荷移送事象が、指定された電荷移送周波数で反復的に、条件付きで判定され、前記電荷移送キャパシタが、電荷移送事象が勧められない反復において、前記積分キャパシタ以外に対して放電される、請求項5に記載のシステム。
- 前記条件付電荷移送回路が、
前記積分増幅器回路出力ノードにおける信号が指定された第2閾値レベルを交差するかどうかを、積分時間期間につき1回よりも頻繁に判定するための第2比較器回路と、
電荷移送回路であって、前記比較器回路によって、前記積分増幅器出力ノードにおける前記信号が前記指定された第2閾値レベルを交差すると判定される場合、電荷移送事象において前記積分増幅器の第1入力を介して前記積分キャパシタへ指定された量の電荷を移送し、これによって、前記積分増幅器出力信号が、前記指定された第2閾値レベルを他方の方向に再交差するようにするための、電荷移送回路と、を含む、請求項1に記載のシステム。 - 1つ以上の電荷移送事象の通知をデジタル回路に提供する通知回路であって、前記アナログ−デジタル変換回路によって提供されたデジタル信号値の調節により、同じ積分期間の最中における1つ以上の電荷移送事象を説明することを可能にする、通知回路を備え、前記通知回路が、
前記積分キャパシタの積分期間にわたって、第1増幅器入力ノードを介して前記積分キャパシタへと加えられた指定された量の電荷の第1計数、及び前記第1増幅器入力ノードを介して前記積分キャパシタから減算された指定された量の電荷の第2計数を計数するカウンタ回路と、
前記第1計数及び第2計数の差分を取るための差分回路であって、前記積分期間の最中に前記第1増幅器入力ノードを介して、前記積分キャパシタに加えられたか、前記積分キャパシタから減算された指定された実効量の電荷の指示を提供し、調節値を提供して、前記アナログ−デジタル変換回路によって提供された、前記積分期間に対応するデジタル信号値の調節により、前記同じ積分期間の最中における前記1つ以上の電荷移送事象を説明することを可能にする、差分回路と、を含む、請求項8に記載のシステム。 - 前記第1閾値が、調節可能で、ディザ化される、請求項1に記載のシステム。
- 前記積分期間の最中に光ダイオードからの電荷が前記積分キャパシタへと積分されるように、前記フロントエンドインターフェース回路に結合された、前記光ダイオードをさらに備える、請求項10に記載のシステム。
- 前記積分期間の最中にコンピュータ断層撮影検出受信機回路(CT)からの電荷が前記積分キャパシタへと積分されるように、前記フロントエンドインターフェース回路に結合された前記CT検出受信機回路をさらに含む、請求項10に記載のシステム。
- 複数のフロントエンドインターフェース回路の間でバックエンド離散時間回路を時間多重化する多重化装置回路を備える、請求項10に記載のシステム。
- 前記積分時間期間が、連続した積分期間の間で可変である、請求項1に記載のシステム。
- 前記積分時間期間の持続時間が、その同じ特定の積分時間期間の最中に指定されることが可能である、請求項1に記載のシステム。
- 前記電荷移送が、指定された電圧に前記積分キャパシタをリセットすることなく起こり、1つ以上の電荷移送事象の通知をデジタル回路に提供する通知回路であって、前記アナログ−デジタル変換回路によって提供されたデジタル信号値の調節により、前記積分キャパシタの同じ積分期間の最中に起こる1つ以上の電荷移送事象の最中における、積分増幅器第1入力ノードを介して前記積分キャパシタに提供された実効電荷を説明することを可能にする、通知回路をさらに備える、請求項1に記載のシステム。
- 入力信号を受信することと、
サンプリングされるための積分時間期間にわたって、積分時間期間につき1回、積分増幅器を使用して、前記入力信号によって提供された電荷を積分キャパシタへ積分することと、
積分増幅器出力信号が指定された第1閾値レベルを超えるかどうかを、積分時間期間につき1回よりも頻繁に判定することと、
前記積分増幅器出力信号が前記指定された第1閾値レベルを超えると判定される場合、前記積分増幅器出力信号が前記指定された第1閾値レベルをもはや超えなくなるように、前記積分増幅器の第1入力を介して前記積分キャパシタへと指定された量の電荷を移送することと、
前記積分時間期間の終わりに、さらなる離散時間処理のための前記積分増幅器出力信号のサンプルを提供することと、
そのサンプルと関連付けられた前記積分期間の最中に前記指定された量の電荷の前記移送についての前記サンプルに対応する指示を提供して、前記サンプルに対応するデジタル信号値のデジタル調節を可能にすることと、を含む、方法。 - 前記指定された量の電荷を前記移送することが、前記積分キャパシタを指定された電圧にリセットすることなく起こり、前記積分期間の前記終わりに前記増幅器出力の信号値に応答してアナログ−デジタル変換回路によって提供されたデジタル信号値を調節して、前記積分増幅器の前記第1入力を介して前記積分キャパシタへと前記指定された量の電荷を前記移送することの積分期間の最中のインスタンスを説明することをさらに含む、請求項17に記載の方法。
- 離散時間信号処理におけるさらなる使用のために、前の積分期間からの1つ以上のサンプルを格納することを含む、請求項17に記載の方法。
- 前記積分増幅器の第1入力において前記指定された量の電荷を前記移送することは、前記積分増幅器出力信号が前記指定された第1閾値レベルを超えると判定される場合、反復の際に前記積分増幅器の前記第1入力を介して前記積分キャパシタへキャパシタを放電することと、前記積分増幅器出力信号が前記指定された第1閾値レベルを超えないと判定される場合、反復の際に前記積分増幅器の前記第1入力を介して前記積分キャパシタ上以外に前記キャパシタを放電することと、を含む、請求項19に記載の方法。
- 積分増幅器出力信号が指定された第2閾値レベル未満にあるとき、前記積分増幅器出力信号がもはや前記指定された第2閾値レベル未満でなくなるように、前記積分増幅器の前記第1入力を介して前記積分キャパシタへと指定された量の電荷を移送することを含む、請求項17に記載の方法。
- 前記積分キャパシタへと前記指定された量の電荷を前記移送することが、前記積分キャパシタを指定された電圧にリセットすることなく起こり、前記積分増幅器出力信号のデジタル化された値を調節して、前記積分期間の最中における前記積分増幅器の前記第1入力を介する前記積分キャパシタへの前記指定された量の電荷のいずれの移送も説明することをさらに含む、請求項21に記載の方法。
- 前記積分時間期間が、連続した積分時間期間の間で可変である、請求項17に記載の方法。
- 前記積分時間期間の持続時間が、その同じ特定の積分時間期間の最中に指定されることが可能である、請求項17に記載の方法。
- 前記入力信号を前記受信することが、コンピュータ断層撮影(CT)撮像入力信号を受信することと、
前記積分期間の前記終わりに前記増幅器出力信号値のアナログ−デジタル変換を実施して、デジタル値を生成することと、
同じ積分期間の最中に前記積分増幅器の前記第1入力を介して前記積分キャパシタから加えられるか、前記積分キャパシタから減算される電荷の前記量の前記指示を使用して前記デジタル値を調節することであって、前記同じ積分期間の前記終わりに、前記アナログ−デジタル変換が実施されて、前記デジタル値を生成することと、を含む、請求項17に記載の方法。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201662295288P | 2016-02-15 | 2016-02-15 | |
US62/295,288 | 2016-02-15 | ||
US15/169,981 US9806552B2 (en) | 2016-02-15 | 2016-06-01 | Analog/digital converter with charge rebalanced integrator |
US15/169,981 | 2016-06-01 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019136995A Division JP2019198119A (ja) | 2016-02-15 | 2019-07-25 | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017147726A true JP2017147726A (ja) | 2017-08-24 |
Family
ID=59562307
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024985A Pending JP2017147726A (ja) | 2016-02-15 | 2017-02-14 | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
JP2019136995A Pending JP2019198119A (ja) | 2016-02-15 | 2019-07-25 | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019136995A Pending JP2019198119A (ja) | 2016-02-15 | 2019-07-25 | 電荷再バランス化積分器を有するアナログ/デジタル変換器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9806552B2 (ja) |
JP (2) | JP2017147726A (ja) |
CN (1) | CN107086868B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153112A1 (ja) * | 2022-02-08 | 2023-08-17 | ローム株式会社 | 検出回路、光学センサ |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017002431A1 (ja) * | 2015-06-29 | 2017-01-05 | ソニーセミコンダクタソリューションズ株式会社 | システム、アナログデジタル変換器、および、システムの制御方法 |
US10098595B2 (en) | 2015-08-06 | 2018-10-16 | Texas Instruments Incorporated | Low power photon counting system |
US10200052B2 (en) * | 2017-07-06 | 2019-02-05 | Texas Instruments Incorporated | Analog-to-digital converter |
US10151845B1 (en) | 2017-08-02 | 2018-12-11 | Texas Instruments Incorporated | Configurable analog-to-digital converter and processing for photon counting |
CN107688798B (zh) * | 2017-09-30 | 2023-10-17 | 苏州迈瑞微电子有限公司 | 一种电荷型传感器和具有其的传感器阵列及积分电路失配调整参数的获取方法 |
US10024979B1 (en) * | 2017-11-01 | 2018-07-17 | Texas Instruments Incorporated | Photon counting with coincidence detection |
WO2019121728A1 (en) * | 2017-12-21 | 2019-06-27 | Ams International Ag | Method to operate an optical sensor arrangement with improved conversion accuracy and optical sensor arrangement |
EP3536243A1 (en) * | 2018-03-07 | 2019-09-11 | Koninklijke Philips N.V. | Improved image acquisition |
US10461771B2 (en) * | 2018-03-20 | 2019-10-29 | Texas Instruments Incorporated | Sigma-delta analog-to-digital converter with multiple counters |
CN109549662B (zh) * | 2019-01-10 | 2022-06-10 | 东软医疗系统股份有限公司 | 一种调整电容档位的方法、装置及存储介质 |
US10890674B2 (en) | 2019-01-15 | 2021-01-12 | Texas Instruments Incorporated | Dynamic noise shaping in a photon counting system |
US10686463B1 (en) | 2019-02-14 | 2020-06-16 | United States Of America As Represented By The Secretary Of The Air Force | Method for calibration of digital readout with split counter and residual bits |
US10686643B1 (en) | 2019-03-04 | 2020-06-16 | International Business Machines Corporation | Discrete time analog front end circuit implemented in a receiver device |
CN110531404B (zh) * | 2019-06-03 | 2021-07-09 | 中国科学技术大学 | 核脉冲电荷时间转换方法与系统 |
EP4024713A1 (en) * | 2021-01-04 | 2022-07-06 | Stichting IMEC Nederland | System and method for analog-to-digital signal conversion |
CN113078717B (zh) * | 2021-05-06 | 2022-05-13 | 北京时代民芯科技有限公司 | 一种应用于多节电池电压采样的电压转储电路 |
CN116380135B (zh) * | 2023-06-06 | 2023-08-11 | 成都市晶蓉微电子有限公司 | 一种电荷转移平衡式电容到电压转换电路 |
CN117939319B (zh) * | 2024-03-22 | 2024-06-04 | 中国科学院云南天文台 | 一种短波红外探测器的优化采样方法及系统 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130816A (ja) * | 1984-07-23 | 1986-02-13 | Nec Corp | A/d変換回路 |
JPH08139604A (ja) * | 1993-04-14 | 1996-05-31 | Fluke Corp | マルチ・スロープ型アナログ・デジタル変換器 |
JPH11330964A (ja) * | 1998-02-19 | 1999-11-30 | Lucent Technol Inc | ディザを利用する多段アナログ―デジタル変換器 |
JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ad変換装置 |
JP2008541576A (ja) * | 2005-05-05 | 2008-11-20 | アナログ デバイシーズ インク | 正確で低ノイズな改良アナログ/デジタル変換器システム |
JP2010525751A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 低電力、小ノイズなデジタル−アナログ変換器基準回路 |
US20110291019A1 (en) * | 2010-05-25 | 2011-12-01 | The Hong Kong University Of Science And Technology | Quantum-limited highly linear CMOS detector for computer tomography |
JP2015065532A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 信号処理装置および信号処理方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6271880A (ja) * | 1985-09-26 | 1987-04-02 | Toshiba Corp | 放射線測定装置 |
US4998109A (en) * | 1989-12-13 | 1991-03-05 | Lechevalier Robert E | Analog to digital conversion device by charge integration using delay-line time measurement |
IE901815A1 (en) | 1990-05-21 | 1991-12-04 | Univ Cork | An analog to digital converter |
US5206650A (en) * | 1991-09-05 | 1993-04-27 | John Fluke Mfg. Co., Inc. | Charge-controlled integrating successive-approximation analog-to-digital converter |
US5652586A (en) * | 1995-03-17 | 1997-07-29 | Hughes Aircraft Company | Charge integrating-type analog to digital converter employing rapid charge neutralization and N-bit feedback |
JP4648996B2 (ja) * | 2000-10-11 | 2011-03-09 | ローム株式会社 | アナログ−デジタル変換器 |
US8260565B2 (en) | 2008-08-22 | 2012-09-04 | Brookhaven Science Associates, Llc | High dynamic range charge measurements |
US9325339B2 (en) * | 2012-05-01 | 2016-04-26 | Intel Corporation | System for analog to digital conversion with improved spurious free dynamic range |
US9197233B2 (en) * | 2013-09-30 | 2015-11-24 | Black Forest Engineering, LLC | Low power ADC for high dynamic range integrating pixel arrays |
US9503121B2 (en) * | 2014-10-17 | 2016-11-22 | Infineon Technologies Ag | Very high dynamic-range switched capacitor ADC with large input impedance for applications tolerating increased distortion and noise at large input signal levels |
US9571115B1 (en) * | 2015-11-13 | 2017-02-14 | International Business Machines Corporation | Analog to digital converter with high precision offset calibrated integrating comparators |
-
2016
- 2016-06-01 US US15/169,981 patent/US9806552B2/en active Active
-
2017
- 2017-02-14 JP JP2017024985A patent/JP2017147726A/ja active Pending
- 2017-02-15 CN CN201710079561.9A patent/CN107086868B/zh active Active
-
2019
- 2019-07-25 JP JP2019136995A patent/JP2019198119A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6130816A (ja) * | 1984-07-23 | 1986-02-13 | Nec Corp | A/d変換回路 |
JPH08139604A (ja) * | 1993-04-14 | 1996-05-31 | Fluke Corp | マルチ・スロープ型アナログ・デジタル変換器 |
JPH11330964A (ja) * | 1998-02-19 | 1999-11-30 | Lucent Technol Inc | ディザを利用する多段アナログ―デジタル変換器 |
JP2006303671A (ja) * | 2005-04-18 | 2006-11-02 | Digian Technology Inc | 積分器およびそれを使用する巡回型ad変換装置 |
JP2008541576A (ja) * | 2005-05-05 | 2008-11-20 | アナログ デバイシーズ インク | 正確で低ノイズな改良アナログ/デジタル変換器システム |
JP2010525751A (ja) * | 2007-04-23 | 2010-07-22 | クゥアルコム・インコーポレイテッド | 低電力、小ノイズなデジタル−アナログ変換器基準回路 |
US20110291019A1 (en) * | 2010-05-25 | 2011-12-01 | The Hong Kong University Of Science And Technology | Quantum-limited highly linear CMOS detector for computer tomography |
JP2015065532A (ja) * | 2013-09-24 | 2015-04-09 | 株式会社東芝 | 信号処理装置および信号処理方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153112A1 (ja) * | 2022-02-08 | 2023-08-17 | ローム株式会社 | 検出回路、光学センサ |
Also Published As
Publication number | Publication date |
---|---|
CN107086868A (zh) | 2017-08-22 |
US20170237268A1 (en) | 2017-08-17 |
CN107086868B (zh) | 2021-06-29 |
JP2019198119A (ja) | 2019-11-14 |
US9806552B2 (en) | 2017-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2019198119A (ja) | 電荷再バランス化積分器を有するアナログ/デジタル変換器 | |
USRE49401E1 (en) | Radiation imaging apparatus and radiation imaging system | |
EP2203762B1 (en) | Particle-counting apparatus with pulse shortening | |
JP4774159B2 (ja) | アナログ−デジタル変換用積分及び折返し回路 | |
US7230555B2 (en) | Sigma delta converter with flying capacitor input | |
JP5563722B2 (ja) | 静電容量式タッチアプリケーション用の回路 | |
JP5324947B2 (ja) | 信号処理装置および光検出装置 | |
EP1673857A2 (en) | Data signal amplifier and processor with multiple signal gains for increased dynamic signal range | |
CN101110157A (zh) | 用于成像系统的自适应数据获取 | |
JP2013040935A (ja) | 光子エネルギー帯域区分装置及びその方法 | |
EP2645706A2 (en) | Programmable readout integrated circuit for an ionizing radiation sensor | |
Bombelli et al. | A fast current readout strategy for the XFEL DePFET detector | |
WO2017025844A1 (en) | Imaging detector with improved spatial accuracy | |
CN109283569B (zh) | 用于测量光子信息的装置和光子测量设备 | |
US10890674B2 (en) | Dynamic noise shaping in a photon counting system | |
JP6243281B2 (ja) | センサ回路 | |
JP3844807B2 (ja) | 固体撮像素子 | |
DE102017102857B4 (de) | Analog/Digital-Umsetzer mit Integrator mit Ladungsneuausgleich | |
JP4826420B2 (ja) | 放射線検出回路 | |
JP2003179493A (ja) | データ取得装置 | |
CN113169745A (zh) | 至少包括delta-sigma调制器和采样保持元件的电路装置 | |
JP2011047798A (ja) | 放射線分布検出回路 | |
JP5542504B2 (ja) | 信号処理装置および光検出装置 | |
US8823571B2 (en) | Asynchronous digitisation of transient signals from radiation detectors | |
Kim et al. | Averaging current adjustment technique for reducing pixel resistance variation in a bolometer-type uncooled infrared image sensor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170615 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20170822 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20170823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180718 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180723 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20181023 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190325 |