KR101357848B1 - 차동위상 구동기 - Google Patents

차동위상 구동기 Download PDF

Info

Publication number
KR101357848B1
KR101357848B1 KR1020120039673A KR20120039673A KR101357848B1 KR 101357848 B1 KR101357848 B1 KR 101357848B1 KR 1020120039673 A KR1020120039673 A KR 1020120039673A KR 20120039673 A KR20120039673 A KR 20120039673A KR 101357848 B1 KR101357848 B1 KR 101357848B1
Authority
KR
South Korea
Prior art keywords
digital
analog converter
driver
output
output signal
Prior art date
Application number
KR1020120039673A
Other languages
English (en)
Other versions
KR20130117034A (ko
Inventor
김영신
정성익
Original Assignee
크루셜칩스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 크루셜칩스 주식회사 filed Critical 크루셜칩스 주식회사
Priority to KR1020120039673A priority Critical patent/KR101357848B1/ko
Publication of KR20130117034A publication Critical patent/KR20130117034A/ko
Application granted granted Critical
Publication of KR101357848B1 publication Critical patent/KR101357848B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/02—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing linear motion, e.g. actuators; Linear positioners ; Linear motors
    • H02N2/06—Drive circuits; Control arrangements or methods
    • H02N2/062—Small signal circuits; Means for controlling position or derived quantities, e.g. for removing hysteresis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/016—Input arrangements with force or tactile feedback as computer generated output to the user
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02N—ELECTRIC MACHINES NOT OTHERWISE PROVIDED FOR
    • H02N2/00—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction
    • H02N2/0005—Electric machines in general using piezoelectric effect, electrostriction or magnetostriction producing non-specific motion; Details common to machines covered by H02N2/02 - H02N2/16
    • H02N2/0075—Electrical details, e.g. drive or control circuits or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
    • H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 휴대폰이나 태블릿 PC등 대부분의 휴대용 전자제품에 삽입되는 피에조 엑츄에이터용 차동위상 구동기에 관한 것으로, 디지털-아날로그 변환기 및 반전 디지털-아날로그 변환기를 이용하여 디지털 제어부에서 출력되는 단일 출력신호를 처리함으로써 잡음을 최소화하고 완전한 차동신호구조를 구현할 수 있는 피에조 엑츄에이터용 차동 위상 구동기에 관한 것이다.

Description

차동위상 구동기{Differential phase driver}
본 발명은 휴대폰이나 태블릿 PC등 대부분의 휴대용 전자제품에 삽입되는 피에조 엑츄에이터용 차동위상 구동기에 관한 것으로, 더욱 상세하게는 부피가 매우 적고 단말기에서 입력되는 다양한 신호 패턴에 따라 그에 상응하는 촉각을 출력할 수 있는 피에조 엑츄에이터(Piezo Actuator)용 차동위상 구동기에 관한 것이다
피에조 엑츄에이터(Piezo Actuator)는 압전 결정에 전압을 가하면 순식간에 압전 결정이 신축해서 변형을 발생하는 피에조 역 압전효과를 이용한 스트로크 엑츄에이터이다.
이러한 피에조 엑츄에이터는 전진과 후진시 입력신호에 대한 출력변위가 상이한 결과를 나타내므로 그 구동을 정밀하게 수행할 수 있는 구동기가 요구된다.
집적회로(IC)의 내부에 집적된 대부분의 피에조 엑츄에이터(Piezo Actuator)용 구동기는 차동 구조로 형성되며, 양단(+, Positive) 및 음단(-, Negative)의 출력의 위상이 180도의 차이를 갖는 차동 신호로 출력되는 것이 이상적이다.
그러나, 입력 전원전압이나 공정오차(Process Variation), 내외부의 잡음(Noise), 칩 내부의 설계 및 칩 레이이웃(Layout) 등의 오차로 인해 양의 출력단(+, Positive) 및 음의 출력단(-, Negative)의 출력의 위상에 오차가 발생할 수 있다.
도 1은 종래기술에 따른 피에조 엑츄에이터용 차동위상 구동기의 회로를 나타내는 도면이다.
도 1에 도시된 바와 같이 종래기술에 따른 피에조 엑츄에이터용 차동위상 구동기(100)는 메모리 및 디지털 제어부(110), 디지털 아날로그 변환기(DAC, 120), 반전 증폭기(Inverting Amplifier, 130), 양의 출력드라이버(140) 및 음의 출력드라이버(150)를 구비한다.
이러한 종래기술에 따른 피에조 엑츄에이터용 차동위상 구동기(100)는 출력 단을 차동 방식(Differential Signal)으로 구동시키기 위해 칩 내부의 메모리 및 디지털 제어부(110)에서 나오는 단일신호(Single-Ended Signal)를 디지털 아날로그 변환기(120)를 거친 다음 반전 증폭기(130) 등을 이용하여 위상을 반대로 전환시켜 차동 신호로 변환하는 과정이 필수적이다.
이러한 과정에서 원래의 신호(OUT+)와 위상 반전 장치인 반전 증폭기(130)를 통해 생성된 신호(OUT-)는 여러 원인으로 인해 오차가 발생하게 된다.
먼저, 반전 증폭기(130)의 비반전단자(+)에 입력되는 기준전압(Vref)을 별도로 생성해야 하는 단점이 있다. 또한 이러한 기준전압(Vref)이 생성되는 과정에서 공정 오차의 영향에 의해 전압 값이 흔들릴 수 있고 이로 인해 반전증폭기의 비교과정에서 잘못된 결과가 출력될 수 있다.
한편, 증폭기의 동작상의 문제로 인해 오프셋 에러(Offset Error)가 발생될 수 있고, 증폭기의 출력이 발진하거나 공정 오차(Process Variation)의 영향에 의해 잘못된 결과가 출력될 수도 있다. 또한 반전 증폭기(130)를 통과 하면서 상대적으로 양의 출력신호(OUT+)와 음의 출력신호(OUT-) 사이에는 불가피하게 시간 지연(Delay)이 발생하게 된다.
집적회로에서 보상 회로 없이 추가적으로 복잡한 회로가 더해지면 내부 및 외부적으로 잡음(Noise)이 유입될 수 있고, 그것이 전체 시스템에 영향을 주게 되며, 결국 원하지 않는 출력으로 인해 오동작을 일으키게 된다. 도 1에 도시된 종래기술에 따른 피에조 엑츄에이터용 차동위상 구동기(100)에서와 같이 차동 구조를 구현하기 위해 반전 증폭기 등을 사용하는 경우 음의 출력신호(OUT-)에 잡음이 유입되어 전체 시스템의 출력에 영향을 미치게 된다.
한편, 구조적인 측면에서 볼 때 이미 디지털 아날로그 변환된 신호를 바로 버퍼(Buffer)및 구동기(Driver)로 전달하지 않고, 반전 증폭기나 변환기 등으로 처리하게 되면 신호가 왜곡되어 그 후에 버퍼 및 구동기로 전달하여도 원치 않는 왜곡된 결과가 출력되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는 디지털 아날로그 변환기 및 반전 디지털 아날로그 변환기를 이용하여 칩 내부의 메모리 및 디지털 제어부에서 출력되는 단일 출력신호를 처리함으로써 잡음을 최소화하고 완전한 차동신호 구조를 구현할 수 있는 차동위상 구동기를 제공하는데 있다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 차동위상 구동기는 디지털 아날로그 변환기 및 반전 디지털 아날로그 변환기를 이용하여 양의 출력신호 및 음의 출력신호를 출력하는 것을 특징으로 한다.
상기 기술적 과제를 이루기 위한 본 발명에 따른 차동위상 구동기는 메모리 및 디지털 제어부; 상기 메모리 및 디지털 제어부의 디지털 출력신호를 입력받아 아날로그 신호로 변환하여 출력하는 디지털 아날로그 변환기; 상기 메모리 및 디지털 제어부의 디지털 출력신호를 입력받아 반전된 아날로그 신호로 변환하여 출력하는 반전 디지털 아날로그 변환기; 상기 디지털 아날로그 변환기의 출력신호를 입력받아 양의 출력신호를 출력하는 제1 출력드라이버; 및 상기 반전 디지털 아날로그 변환기의 출력신호를 입력받아 음의 출력신호를 출력하는 제2 출력드라이버;를 구비하는 것을 특징으로 한다.
이때, 상기 반전 디지털 아날로그 변환기의 출력신호는 상기 디지털 아날로그 변환기의 출력신호와 180도의 위상차를 갖는 것이 바람직하다.
한편, 본 발명에 따른 차동위상 구동기는 상기 디지털 아날로그 변환기와 상기 제1 출력드라이버 사이에 형성된 제1버퍼; 및 상기 반전 디지털 아날로그 변환기와 상기 제2 출력드라이버 사이에 형성된 제2버퍼;를 더 구비하는 것이 바람직하다.
한편, 본 발명에 따른 차동위상 구동기는 피에조 엑츄에이터 또는 전동 모터의 구동용으로 사용되는 것이 바람직하다.
한편, 본 발명에 따른 차동위상 구동기는 하나의 집적회로(IC)에 구현되는 것이 바람직하다.
본 발명에 따른 차동위상 구동기에 의하면 양의 출력신호(OUT+)와 음의 출력신호(OUT-)사이의 오차 및 시간 지연을 제거할 수 있고 이로 인해 완벽한 차동구조를 구현할 수 있는 장점이 있다.
또한 반전증폭기 등을 사용하지 않음으로써 기준전압의 사용에 의한 오차나 출력잡음의 문제를 개선할 수 있으며, 수동소자의 제거에 따른 IC 면적의 축소라는 추가적인 효과를 얻을 수 있다.
도 1은 종래기술에 따른 피에조 엑츄에이터용 차동위상 구동기의 회로도이다.
도 2는 본 발명에 따른 차동위상 구동기의 구성을 나타내는 블록도이다.
이하, 첨부된 도면을 참조하여 본 발명을 보다 상세히 설명하도록 한다.
도 2는 본 발명에 따른 차동위상 구동기의 구성을 나타내는 블록도이다.
도 2에 도시된 바와 같이 본 발명에 따른 차동위상 구동기(200)는, 메모리 및 디지털 제어부(210), 디지털 아날로그 변환기(220), 반전 디지털 아날로그 변환기(230), 제1 출력드라이버(240) 및 제2 출력드라이버(250)를 구비한다.
즉, 본 본 발명에 따른 차동위상 구동기(200)는 종래기술과 달리 메모리 및 디지털 제어부(210)에서 출력된 디지털 신호를 아날로그 신호로 변환하는 디지털 아날로그 변환기(220) 및 반전 디지털 아날로그 변환기(230)를 적용하였다.
반전 디지털 아날로그 변환기(230)는 메모리 및 디지털 제어부(210)에서 출력된 디지털 신호(D[7:0])를 입력받아 디지털-아날로그 변환기(220)의 출력과는 정반대 위상을 갖는 신호를 출력한다.
본 발명의 도 2에서는 메모리 및 디지털 제어부(210)에서 출력된 디지털 신호가 8비트 인 것으로 설명하였으나 이는 N(N은 자연수)비트로 확장될 수 있음은 당연하다.
제1 출력드라이버(240)는 디지털 아날로그 변환기(220)의 출력신호를 입력받아 양의 출력신호(OUT+)를 출력하며, 제2 출력드라이버(250)는 반전 디지털 아날로그 변환기(230)의 출력신호를 입력받아 음의 출력신호(OUT-)를 출력한다.
따라서 디지털 아날로그 변환기(220) 및 반전 디지털 아날로그 변환기(230)의 출력신호를 제1 출력드라이버(240) 및 제2 출력드라이버(250)에 직접적으로 전달함으로써 양의 출력신호(OUT+) 및 음의 출력신호(OUT-)를 갖는 완벽한 차동위상 구동기를 구현할 수 있게 된다.
한편, 본 발명에 따른 차동위상 구동기(200)는 디지털 아날로그 변환기(220)와 제1 출력드라이버(240)의 사이에 제1버퍼(미도시)를 구비하고 반전 디지털 아날로그 변환기(230)와 제2 출력드라이버(250)의 사이에 제2버퍼(미도시)를 더 구비함으로써 디지털 아날로그 변환기(220) 및 반전 디지털 아날로그 변환기(230)의 출력신호의 타이밍을 조절할 수도 있다.
본 발명에 따른 차동위상 구동기(200)는 도 1에 도시된 종래 기술에 따른 피에조 엑츄에이터용 차동위상 구동기(100)의 구조에서 비대칭적으로 삽입 되었던 반전증폭기(130)를 제거함으로써 완벽한 차동구조를 구현한 것이다.
또한 종래의 반전증폭기(130) 등의 부가적인 회로의 삽입으로 인한 잡음을 미연에 방지할 수 있으며, 양의 출력단과 음의 출력단 사이에서 발생하는 시간 지연(Time Delay)을 제거할 수 있는 장점이 있다.
한편, 차동 구조를 구현함으로써 공통모드 신호제거(Common Mode Rejection) 효과에 의해 잡음이 무시될 수 있는 큰 장점이 있다. 또한 종래 기술에 따른 피에조 엑츄에이터용 차동위상 구동기(100)에서 반전증폭기(130)의 비교 동작을 위한 기준전압(Vref)이 불필요하게 되어 비교 오차, 오프셋 에러(Offset Error) 및 증폭기의 동작 오류 등을 줄일 수 있다.
또한 비교적 공정 오차가 큰 저항 등의 수동소자 사용을 최소화 할 수 있어 공정 오차에 의한 오동작 확률을 줄일 수 있으며, 비교적 간단한 구조로 위상을 조절할 수 있으므로, 차동 출력신호(OUT+, OUT-)의 단일 채널뿐만 아니라 다중 채널을 구현하여 응용 시스템에서 이를 활용 할 수 있다.
본 발명은 전동 모터 및 피에조 엑츄에이터(Piezo Actuator)뿐만 아니라 트랜지스터 및 소자 또는 다른 회로를 고전압 및 저전압으로 구동하는 모든 회로에서 활용이 가능하다.
이상에서 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시 예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.

Claims (6)

  1. 차동 위상 구동기에 있어서,
    디지털 아날로그 변환기 및 반전 디지털 아날로그 변환기를 이용하여 양의 출력신호 및 음의 출력신호를 출력하고,
    상기 차동 위상 구동기는
    메모리 및 디지털 제어부;
    상기 메모리 및 디지털 제어부의 디지털 출력신호를 입력받아 아날로그 신호로 변환하여 출력하는 디지털 아날로그 변환기;
    상기 메모리 및 디지털 제어부의 디지털 출력신호를 입력받아 반전된 아날로그 신호로 변환하여 출력하는 반전 디지털 아날로그 변환기;
    상기 디지털 아날로그 변환기의 출력신호를 입력받아 양의 출력신호를 출력하는 제1 출력드라이버; 및
    상기 반전 디지털 아날로그 변환기의 출력신호를 입력받아 음의 출력신호를 출력하는 제2 출력드라이버;를 구비하는 것을 특징으로 하는 차동 위상 구동기.
  2. 삭제
  3. 제1항에 있어서,
    상기 반전 디지털 아날로그 변환기의 출력신호는 상기 디지털 아날로그 변환기의 출력신호와 180도의 위상차를 갖는 것을 특징으로 하는 차동 위상 구동기.
  4. 제3항에 있어서,
    상기 디지털 아날로그 변환기와 상기 제1 출력드라이버 사이에 형성된 제1버퍼; 및
    상기 반전 디지털 아날로그 변환기와 상기 제2 출력드라이버 사이에 형성된 제2버퍼;를 더 구비하는 것을 특징으로 하는 차동 위상 구동기.
  5. 제1항, 제3항 및 제4항 중 어느 하나의 항에 있어서, 상기 차동 위상 구동기는
    피에조 엑츄에이터 또는 전동 모터의 구동용으로 사용되는 것을 특징으로 하는 차동 위상 구동기.
  6. 제5항에 있어서, 상기 차동 위상 구동기는
    하나의 집적회로(IC)에 구현된 것을 특징으로 하는 차동 위상 구동기.
KR1020120039673A 2012-04-17 2012-04-17 차동위상 구동기 KR101357848B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020120039673A KR101357848B1 (ko) 2012-04-17 2012-04-17 차동위상 구동기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120039673A KR101357848B1 (ko) 2012-04-17 2012-04-17 차동위상 구동기

Publications (2)

Publication Number Publication Date
KR20130117034A KR20130117034A (ko) 2013-10-25
KR101357848B1 true KR101357848B1 (ko) 2014-02-04

Family

ID=49635881

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120039673A KR101357848B1 (ko) 2012-04-17 2012-04-17 차동위상 구동기

Country Status (1)

Country Link
KR (1) KR101357848B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101686193B1 (ko) * 2013-12-30 2016-12-15 주식회사 엠플러스 피에조 구동 장치 및 방법, 그를 이용한 피에조
DE102014224220A1 (de) * 2014-11-27 2016-06-02 Carl Zeiss Smt Gmbh Piezoelektrische Positionier-Vorrichtung und Positionier-Verfahren mittels einer derartigen piezoelektrischen Positionier-Vorrichtung
JP6879088B2 (ja) * 2017-07-06 2021-06-02 セイコーエプソン株式会社 液体吐出装置、回路基板及び集積回路装置
JP6874571B2 (ja) * 2017-07-06 2021-05-19 セイコーエプソン株式会社 液体吐出装置、回路基板及び集積回路装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018540A (ko) * 1992-02-27 1993-09-22 조셉 티. 로저스 무브러쉬 직류 스핀들, 모터용 디지탈-아날로그 구동기
JPH06177767A (ja) * 1992-12-09 1994-06-24 Hitachi Ltd Ｄ／ａ変換器
KR20100007892A (ko) * 2007-04-23 2010-01-22 퀄컴 인코포레이티드 저전력, 저잡음 디지털-아날로그 컨버터 기준 회로
KR20100093214A (ko) * 2009-02-16 2010-08-25 부산대학교 산학협력단 상보성을 이용한 차동 디지털-아날로그 변환기

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930018540A (ko) * 1992-02-27 1993-09-22 조셉 티. 로저스 무브러쉬 직류 스핀들, 모터용 디지탈-아날로그 구동기
JPH06177767A (ja) * 1992-12-09 1994-06-24 Hitachi Ltd Ｄ／ａ変換器
KR20100007892A (ko) * 2007-04-23 2010-01-22 퀄컴 인코포레이티드 저전력, 저잡음 디지털-아날로그 컨버터 기준 회로
KR20100093214A (ko) * 2009-02-16 2010-08-25 부산대학교 산학협력단 상보성을 이용한 차동 디지털-아날로그 변환기

Also Published As

Publication number Publication date
KR20130117034A (ko) 2013-10-25

Similar Documents

Publication Publication Date Title
US7154294B2 (en) Comparators capable of output offset calibration
JP5878035B2 (ja) 送信回路、超音波プローブ、及び超音波画像表示装置
KR20170072391A (ko) 듀티 사이클 보정 회로 및 듀티 사이클 보정 방법
KR101357848B1 (ko) 차동위상 구동기
JP2007281876A (ja) 比較回路及びその増幅回路
JP3839027B2 (ja) Ａｄ変換器
EP2775481A2 (en) Apparatus and method for reducing sampling circuit timing mismatch
US8456343B2 (en) Switched capacitor type D/A converter
US20110205098A1 (en) Switched capacitor amplifier
JP2016136669A (ja) 電流ドライバ回路
JP3801112B2 (ja) 画像読取信号処理装置
US7020293B2 (en) Noise reduction method
JP2006277867A (ja) 半導体記憶装置
NO20076329L (no) Elektronisk kretsarrangement for kontrollformal
WO2009096192A1 (ja) バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
US20160181997A1 (en) Signal amplifying circuit
KR102351700B1 (ko) 전위 변환 회로 및 표시 패널
US7564397B2 (en) High slew rate amplifier, analog-to-digital converter using same, CMOS imager using the analog-to-digital converter and related methods
WO2008023473A1 (fr) Circuit amplificateur et appareil d'affichage comportant celui-ci
US20140240041A1 (en) Operational amplifier circuit
JP2008177755A (ja) レベルシフト回路およびそれを用いた半導体装置
JP6340191B2 (ja) 電力増幅器
JP2010063047A (ja) Ｄ級増幅器
US20080246528A1 (en) Level shift device
US10637451B2 (en) Pulse position modulation circuit and transmission circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161206

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171204

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191210

Year of fee payment: 7