JP6874571B2

JP6874571B2 - 液体吐出装置、回路基板及び集積回路装置

Info

Publication number: JP6874571B2
Application number: JP2017132827A
Authority: JP
Inventors: 友和山田; 秀彦矢島
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2017-07-06
Filing date: 2017-07-06
Publication date: 2021-05-19
Anticipated expiration: 2037-07-06
Also published as: US20190009526A1; JP2019014132A; US10457041B2

Description

本発明は、液体吐出装置、回路基板及び集積回路装置に関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターなどの液体吐出装置には、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることにより、ノズルから所定のタイミングで所定量のインク（液体）が吐出されて、ドットが形成される。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、上述の液体吐出装置においては、増幅回路で増幅した駆動信号をヘッドユニット（インクジェットヘッド）に供給して、圧電素子を駆動する構成となっている。駆動信号を生成する駆動回路としては、増幅前の源信号をＡＢ級アンプなどで電流増幅するものが挙げられるが、エネルギー効率が悪いので、近年では、Ｄ級アンプを用いた駆動回路が提案されている（特許文献１参照）。また、駆動信号の電圧に応じて、電源電圧が互いに異なる複数のトランジスターからスイッチング動作を行うトランジスターを選択することで駆動信号を生成する駆動回路（分割電源方式の駆動回路）も提案されている（特許文献２参照）。

特開２０１０−１１４７１１号公報特開２０１４−１８４５６９号公報

ところで、インクジェットヘッド用のＤ級アンプは、吐出精度を得る（出力波形を高精度化する）ために、オーディオ用のＤ級アンプと比較して２０倍以上の高い発振周波数（１〜８ＭＨｚ）で動作する必要があるため、ＥＭＩ（Electro Magnetic Interference）等のノイズを発生しやすい。これに対して、分割電源方式の駆動回路は、エネルギー効率が高く、ＥＭＩの発生を抑えることができるという特徴がある。しかしながら、インクジェットヘッド用の駆動回路を集積化すると、同じＩＣチップ内に高電圧で動作する駆動回路と低電圧で動作する制御回路が併存することになる。そのため、低電圧回路の動作が高電圧の駆動回路で発生するノイズにより影響を受け、インクの吐出が乱れてしまう懸念がある。

本発明は、以上のような技術的課題に鑑みてなされたものである。本発明のいくつかの態様によれば、低電圧回路に対する高電圧回路からのノイズの影響を低減させ、歪みの少ない駆動波形を有する駆動信号を生成することが可能な液体吐出装置、回路基板及び集積回路装置を提供することができる。

本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例を実現することが可能となる。

［適用例１］
本適用例に係る液体吐出装置は、圧電素子を含み、前記圧電素子に第１駆動信号が印加されることにより液体を吐出する吐出部と、前記第１駆動信号を出力する第１駆動回路と、を備え、前記第１駆動回路は、前記第１駆動信号が出力される第１出力ノードと、第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トランジスターからなる第２トランジスター対と、前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続され、前記第１ゲートドライバーの少なくとも一部、前記第２ゲートドライバーの少なくとも一部及び前記第１制御回路の少なくとも一部は、集積回路装置に集積され、前記集積回路装置は、前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子と、前記第３電源電圧が供給される第３電源端子と、前記第１入力信号が入力される第１入力端子と、を有し、前記第１電源端子と前記第１入力端子との最短距離は、前記第２電源端子と前記第１入力端子との最短距離よりも短く、前記第２電源端子と前記第１入力端子との最短距離は、前記第３電源端子と前記第１入力端子との最短距離よりも短い。

本適用例に係る液体吐出装置では、第１トランジスター対の出力端及び第２トランジスター対の出力端が第１出力ノードと接続されているため、第１トランジスター対から出力される信号及び第２トランジスター対から出力される信号はそれぞれ第１駆動信号の一部となる。従って、第１駆動信号の精度は、第１トランジスター対のスイッチング動作を制御する第１制御信号及び第２トランジスター対のスイッチング動作を制御する第２制御信号の精度に依存することになる。ここで、第１制御信号を生成する第１ゲートドライバーは、第１電源電圧及び第２電源電圧が供給されて動作するのに対して、第２制御信号を生成する第２ゲートドライバーは、第１電源電圧よりも高い第２電源電圧及び第２電源電圧よりも高い第３電源電圧が供給されて動作するため、第２ゲートドライバーは第１ゲートドライバーよりも大きなノイズを発生する可能性がある。第２制御信号よりも相対的に低電圧である第１入力信号が、第２ゲートドライバーが発生する大きなノイズの影響を受けると、第１入力信号の精度が低下し、その結果、第１制御回路による第１入力信号に基づく第１ゲートドライバー及び第２ゲートドライバーの制御の精度が低下し、第１駆動信号の精度の低下をもたらす。

そこで、本適用例に係る液体吐出装置では、集積回路装置において、第１電源電圧が供給される第１電源端子と第１入力信号が入力される第１入力端子との最短距離は、第１電源電圧よりも高い第２電源電圧が供給される第２電源端子と第１入力端子との最短距離よりも短く、かつ、第２電源端子と第１入力端子との最短距離は、第２電源電圧よりも高い第３電源電圧が供給される第３電源端子と第１入力端子との最短距離よりも短くなっている。すなわち、第１入力端子に対して、第２電源端子は第１電源端子よりも遠い位置に設けられ、第３電源端子は第２電源端子よりも遠い位置に設けられている。換言すれば、第１入力端子に対して、第２電源端子及び第３電源端子と接続され、相対的に大きなノイズを発生する第２ゲートドライバーが、第１電源端子及び第２電源端子と接続される第１ゲートドライバーよりも遠い位置に設けられている。従って、本適用例に係る液体吐出装置によれば、第１入力信号に基づいて動作する低電圧回路（第１制御回路）に対する高電圧
回路（第２ゲートドライバー）からのノイズの影響を低減させ、歪みの少ない駆動波形を有する第１駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例２］
上記適用例に係る液体吐出装置において、前記第１制御回路は、前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、前記第１入力信号は、前記デジタル信号であってもよい。

本適用例に係る液体吐出装置では、集積回路装置において、第１入力端子と接続されるＤ／Ａ変換回路に対して、相対的に大きなノイズを発生する第２ゲートドライバーが第１ゲートドライバーよりも遠い位置に設けられている。従って、本適用例に係る液体吐出装置によれば、第１入力信号に基づいて動作する低電圧回路（Ｄ／Ａ変換回路）に対する高電圧回路（第２ゲートドライバー）からのノイズの影響を低減させ、歪みの少ない駆動波形を有する第１駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例３］
上記適用例に係る液体吐出装置において、前記第１電源端子と前記集積回路装置の第１辺との最短距離は、前記第１電源端子と前記集積回路装置の第２辺との最短距離よりも短く、前記第１入力端子と前記第２辺との最短距離は、前記第１入力端子と前記第１辺との最短距離よりも短くてもよい。

本適用例に係る液体吐出装置では、第１電源端子は、集積回路装置の第２辺よりも第１辺の近くに配置され、第１入力端子は、集積回路装置の第１辺よりも第２辺の近くに配置されている。すなわち、集積回路装置において、第１電源端子は第１辺に沿って設けられ、第１入力端子は第２辺に沿って設けられているので、第２ゲートドライバーよりは低電圧で動作するものの第１制御回路よりは高電圧で動作する第１ゲートドライバーと、低電圧で動作する第１制御回路とを離して配置させることができる。従って、本適用例に係る液体吐出装置によれば、低電圧回路（第１制御回路）に対する高電圧回路（第１ゲートドライバー）からのノイズの影響を低減させ、歪みの少ない駆動波形を有する第１駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例４］
上記適用例に係る液体吐出装置において、前記第２電源端子と前記第１辺との最短距離は、前記第２電源端子と前記第２辺との最短距離よりも短く、前記第３電源端子と前記第１辺との最短距離は、前記第３電源端子と前記第２辺との最短距離よりも短くてもよい。

本適用例に係る液体吐出装置では、第１電源端子、第２電源端子及び第３電源端子は、集積回路装置の第２辺よりも第１辺の近くに配置され、第１入力端子は、集積回路装置の第１辺よりも第２辺の近くに配置されている。すなわち、集積回路装置において、第１電源端子、第２電源端子及び第３電源端子は第１辺に沿って設けられ、第１入力端子は第２辺に沿って設けられているので、高電圧で動作する第１ゲートドライバー及び第２ゲートドライバーと、低電圧で動作する第１制御回路とを離して配置させることができる。従って、本適用例に係る液体吐出装置によれば、低電圧回路（第１制御回路）に対する高電圧回路（第１ゲートドライバー及び第２ゲートドライバー）からのノイズの影響を低減させ、歪みの少ない駆動波形を有する第１駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例５］
上記適用例に係る液体吐出装置において、前記吐出部は、前記圧電素子に前記第１駆動信号又は第２駆動信号が印加されることにより液体を吐出し、前記第２駆動信号を出力する第２駆動回路をさらに備え、前記第２駆動回路は、前記第２駆動信号が出力される第２出力ノードと、第４電源電圧が供給される第４電源電圧供給線と前記第４電源電圧よりも高い第５電源電圧が供給される第５電源電圧供給線との間に直列に接続される第５トランジスター及び第６トランジスターからなる第３トランジスター対と、前記第５電源電圧供給線と前記第５電源電圧よりも高い第６電源電圧が供給される第６電源電圧供給線との間に直列に接続される第７トランジスター及び第８トランジスターからなる第４トランジスター対と、前記第４電源電圧及び前記第５電源電圧が供給され、前記第３トランジスター対のスイッチング動作を制御する第３制御信号を生成する第３ゲートドライバーと、前記第５電源電圧及び前記第６電源電圧が供給され、前記第４トランジスター対のスイッチング動作を制御する第４制御信号を生成する第４ゲートドライバーと、第２入力信号に基づいて、前記第３ゲートドライバー及び前記第４ゲートドライバーを制御する第２制御回路と、を有し、前記第３トランジスター対の出力端及び前記第４トランジスター対の出力端は、前記第２出力ノードと接続され、前記第３ゲートドライバーの少なくとも一部、前記第４ゲートドライバーの少なくとも一部及び第２制御回路の少なくとも一部は、前記集積回路装置に集積され、前記集積回路装置は、前記第４電源電圧が供給される第４電源端子と、前記第５電源電圧が供給される第５電源端子と、前記第６電源電圧が供給される第６電源端子と、前記第２入力信号が入力される第２入力端子と、を有し、前記第４電源端子と前記第２入力端子との最短距離は、前記第５電源端子と前記第２入力端子との最短距離よりも短く、前記第５電源端子と前記第２入力端子との最短距離は、前記第６電源端子と前記第２入力端子との最短距離よりも短く、前記第２入力端子と前記集積回路装置の前記第２辺と対向する第３辺との最短距離は、前記第２入力端子と前記第１辺との最短距離よりも短く、前記第４電源端子と前記第１辺との最短距離は、前記第４電源端子と前記第３辺との最短距離よりも短く、前記第５電源端子と前記第１辺との最短距離は、前記第５電源端子と前記第３辺との最短距離よりも短く、前記第６電源端子と前記第１辺との最短距離は、前記第６電源端子と前記第３辺との最短距離よりも短くてもよい。

前記第４電源電圧は、前記第１電源電圧と同じ電圧であってもよいし、異なる電圧であってもよい。同様に、前記第５電源電圧は、前記第２電源電圧と同じ電圧であってもよいし、異なる電圧であってもよい。同様に、前記第６電源電圧は、前記第３電源電圧と同じ電圧であってもよいし、異なる電圧であってもよい。

本適用例に係る液体吐出装置では、第３トランジスター対の出力端及び第４トランジスター対の出力端が第２出力ノードと接続されているため、第３トランジスター対から出力される信号及び第４トランジスター対から出力される信号はそれぞれ第２駆動信号の一部となる。従って、第２駆動信号の精度は、第３トランジスター対のスイッチング動作を制御する第３制御信号及び第４トランジスター対のスイッチング動作を制御する第４制御信号の精度に依存することになる。ここで、第３制御信号を生成する第３ゲートドライバーは、第４電源電圧及び第５電源電圧が供給されて動作するのに対して、第４制御信号を生成する第４ゲートドライバーは、第４電源電圧よりも高い第５電源電圧及び第５電源電圧よりも高い第６電源電圧が供給されて動作するため、第４ゲートドライバーは第３ゲートドライバーよりも大きなノイズを発生する可能性がある。第４制御信号よりも相対的に低電圧である第２入力信号が、第４ゲートドライバーが発生する大きなノイズの影響を受けると、第２入力信号の精度が低下し、その結果、第２制御回路による第２入力信号に基づく第３ゲートドライバー及び第４ゲートドライバーの制御の精度が低下し、第２駆動信号の精度の低下をもたらす。

そこで、本適用例に係る液体吐出装置では、集積回路装置において、第４電源電圧が供
給される第４電源端子と第２入力信号が入力される第２入力端子との最短距離は、第４電源電圧よりも高い第５電源電圧が供給される第５電源端子と第２入力端子との最短距離よりも短く、かつ、第５電源端子と第２入力端子との最短距離は、第５電源電圧よりも高い第６電源電圧が供給される第６電源端子と第２入力端子との最短距離よりも短くなっている。すなわち、第２入力端子に対して、第５電源端子は第４電源端子よりも遠い位置に設けられ、第６電源端子は第５電源端子よりも遠い位置に設けられている。換言すれば、第２入力端子に対して、第５電源端子及び第６電源端子と接続され、相対的に大きなノイズを発生する第４ゲートドライバーが、第４電源端子及び第５電源端子と接続される第３ゲートドライバーよりも遠い位置に設けられている。さらに、第４電源端子、第５電源端子及び第６電源端子は集積回路装置の第３辺よりも第１辺の近くに配置され、第２入力端子は、集積回路装置の第１辺よりも第３辺の近くに配置されている。すなわち、集積回路装置において、第４電源端子、第５電源端子及び第６電源端子は第１辺に沿って設けられ、第２入力端子は第３辺に沿って設けられているので、高電圧で動作する第３ゲートドライバー及び第４ゲートドライバーと、低電圧で動作する第２制御回路とを離して配置させることができる。従って、本適用例に係る液体吐出装置によれば、第２入力信号に基づいて動作する低電圧回路（第２制御回路）に対する高電圧回路（第３ドライバー及び第４ゲートドライバー）からのノイズの影響を低減させ、歪みの少ない駆動波形を有する第１駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例６］
本適用例に係る回路基板は、圧電素子を含み、前記圧電素子に第１駆動信号が印加されることにより液体を吐出する吐出部と、前記第１駆動信号を出力する第１駆動回路と、を備え、前記第１駆動回路は、前記第１駆動信号が出力される第１出力ノードと、第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トランジスターからなる第２トランジスター対と、前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続され、前記第１ゲートドライバーの少なくとも一部、前記第２ゲートドライバーの少なくとも一部及び前記第１制御回路の少なくとも一部が集積され、前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子と、前記第３電源電圧が供給される第３電源端子と、前記第１入力信号が入力される第１入力端子と、を有する集積回路装置が実装される回路基板であって、前記第１電源端子が接続される第１電極と、前記第２電源端子が接続される第２電極と、前記第３電源端子が接続される第３電極と、前記第１入力端子が接続される第４電極と、を有し、前記第１電極と前記第４電極との最短距離は、前記第２電極と前記第４電極との最短距離よりも短く、前記第２電極と前記第４電極との最短距離は、前記第３電極と前記第４電極との最短距離よりも短い。

本適用例に係る回路基板では、第１電源電圧が供給される集積回路装置の第１電源端子が接続される第１電極と第１入力信号が入力される集積回路装置の第１入力端子が接続される第４電極との最短距離は、第１電源電圧よりも高い第２電源電圧が供給される集積回路装置の第２電源端子が接続される第２電極と第４電極との最短距離よりも短く、かつ、第２電極と第４電極との最短距離は、第２電源電圧よりも高い第３電源電圧が供給される
集積回路装置の第３電源端子が接続される第３電極と第４電極との最短距離よりも短くなっている。すなわち、第４電極に対して、第２電極は第１電極よりも遠い位置に設けられ、第３電極は第２電極よりも遠い位置に設けられている。従って、本適用例に係る回路基板によれば、第４電極と接続され、第１入力信号が伝搬する配線と、第２電極及び第３電極と電気的に接続される第２ゲートドライバーから出力される高電圧かつ高周波の第２制御信号が伝搬する配線とを離すことが容易であり、第１入力信号に対するノイズの影響が低減される。そのため、本適用例に係る回路基板を用いた液体吐出装置は、駆動回路が歪みの少ない駆動波形を有する駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例７］
上記適用例に係る回路基板において、前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、前記第１入力信号は、前記デジタル信号であってもよい。

本適用例に係る回路基板によれば、集積回路装置が有するＤ／Ａ変換回路に入力される第１入力信号（デジタル信号）が伝搬する配線と、高電圧かつ高周波の第２制御信号が伝搬する配線とを離すことが容易であり、第１入力信号（デジタル信号）に対するノイズの影響が低減される。そのため、本適用例に係る回路基板を用いた液体吐出装置は、駆動回路が歪みの少ない駆動波形を有する駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例８］
上記適用例に係る回路基板において、前記集積回路装置が実装された場合に、前記第１電極と前記集積回路装置の第１辺との最短距離は、前記第１電極と前記集積回路装置の第２辺との最短距離よりも短く、前記第４電極と前記第２辺との最短距離は、前記第４電極と前記第１辺との最短距離よりも短くてもよい。

本適用例に係る回路基板では、第１電極は集積回路装置の第２辺よりも第１辺の近くに配置され、第４電極は、集積回路装置の第１辺よりも第２辺の近くに配置されている。すなわち、第１電極は集積回路装置の第１辺に沿って設けられ、第４電極は集積回路装置の第２辺に沿って設けられている。従って、本適用例に係る回路基板によれば、第４電極と接続され、第１入力信号が伝搬する配線と、第１電極と電気的に接続され、第２ゲートドライバーよりは低電圧で動作するものの第１制御回路よりは高電圧で動作する第１ゲートドライバーから出力される高電圧かつ高周波の第１制御信号が伝搬する配線とを離すことが容易であり、第１入力信号に対するノイズの影響が低減される。そのため、本適用例に係る回路基板を用いた液体吐出装置は、駆動回路が歪みの少ない駆動波形を有する駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例９］
上記適用例に係る回路基板は、前記集積回路装置が実装された場合に、前記第２電極と前記第１辺との最短距離は、前記第２電極と前記第２辺との最短距離よりも短く、前記第３電極と前記第１辺との最短距離は、前記第３電極と前記第２辺との最短距離よりも短くてもよい。

本適用例に係る回路基板では、第１電極、第２電極及び第３電極は集積回路装置の第２辺よりも第１辺の近くに配置され、第４電極は、集積回路装置の第１辺よりも第２辺の近くに配置されている。すなわち、第１電極、第２電極及び第３電極は集積回路装置の第１
辺に沿って設けられ、第４電極は集積回路装置の第２辺に沿って設けられている。従って、本適用例に係る回路基板によれば、第４電極と接続され、第１入力信号が伝搬する配線と、第１電極及び第２電極と電気的に接続される第１ゲートドライバーから出力される高電圧かつ高周波の第１制御信号が伝搬する配線及び第２電極及び第３電極と電気的に接続される第２ゲートドライバーから出力される高電圧かつ高周波の第２制御信号が伝搬する配線とを離すことが容易であり、第１入力信号に対するノイズの影響が低減される。そのため、本適用例に係る回路基板を用いた液体吐出装置は、駆動回路が歪みの少ない駆動波形を有する駆動信号を生成することができるので、吐出部からの液体の吐出精度を向上させることができる。

［適用例１０］
本適用例に係る集積回路装置は、容量性負荷を駆動する第１駆動信号が出力される第１出力ノードと、第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トランジスターからなる第２トランジスター対と、前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続される第１駆動回路に用いられる集積回路装置であって、前記第１ゲートドライバーの少なくとも一部と、前記第２ゲートドライバーの少なくとも一部と、前記第１制御回路の少なくとも一部と、前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子と、前記第３電源電圧が供給される第３電源端子と、前記第１入力信号が入力される第１入力端子と、を有し、前記第１電源端子と前記第１入力端子との最短距離は、前記第２電源端子と前記第１入力端子との最短距離よりも短く、前記第２電源端子と前記第１入力端子との最短距離は、前記第３電源端子と前記第１入力端子との最短距離よりも短い。

本適用例に係る集積回路装置では、第１電源電圧が供給される第１電源端子と第１入力信号が入力される第１入力端子との最短距離は、第１電源電圧よりも高い第２電源電圧が供給される第２電源端子と第１入力端子との最短距離よりも短く、かつ、第２電源端子と第１入力端子との最短距離は、第２電源電圧よりも高い第３電源電圧が供給される第３電源端子と第１入力端子との最短距離よりも短くなっている。すなわち、第１入力端子に対して、第２電源端子は第１電源端子よりも遠い位置に設けられ、第３電源端子は第２電源端子よりも遠い位置に設けられている。換言すれば、第１入力端子に対して、第２電源端子及び第３電源端子と接続され、相対的に大きなノイズを発生する第２ゲートドライバーが、第１電源端子及び第２電源端子と接続される第１ゲートドライバーよりも遠い位置に設けられている。従って、本適用例に係る集積回路装置によれば、第１入力信号に基づいて動作する低電圧回路（第１制御回路）に対する高電圧回路（第２ゲートドライバー）からのノイズの影響を低減させることができる。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する第１駆動信号を生成することができる。

［適用例１１］
上記適用例に係る集積回路装置において、前記第１入力端子と前記第１ゲートドライバーとの最短距離は、前記第１入力端子と前記第２ゲートドライバーとの最短距離よりも短
くてもよい。

本適用例に係る集積回路装置では、第１入力端子に対して、相対的に大きなノイズを発生する第２ゲートドライバーが、第１ゲートドライバーよりも遠い位置に設けられている。従って、本適用例に係る集積回路装置によれば、第１入力信号に基づいて動作する低電圧回路（第１制御回路）に対する高電圧回路（第２ゲートドライバー）からのノイズの影響を低減させることができる。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する第１駆動信号を生成することができる。

［適用例１２］
上記適用例に係る集積回路装置において、前記第１電源端子と前記集積回路装置の第１辺との最短距離は、前記第１電源端子と前記集積回路装置の第２辺との最短距離よりも短く、前記第１入力端子と前記第２辺との最短距離は、前記第１入力端子と前記第１辺との最短距離よりも短くてもよい。

本適用例に係る集積回路装置では、第１電源端子は、第２辺よりも第１辺の近くに配置され、第１入力端子は、第１辺よりも第２辺の近くに配置されている。すなわち、第１電源端子は第１辺に沿って設けられ、第１入力端子は第２辺に沿って設けられているので、第２ゲートドライバーよりは低電圧で動作するものの第１制御回路よりは高電圧で動作する第１ゲートドライバーと、低電圧で動作する第１制御回路とを離して配置させることができる。従って、本適用例に係る集積回路装置によれば、低電圧回路（第１制御回路）に対する高電圧回路（第１ゲートドライバー）からのノイズの影響を低減させることができる。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する第１駆動信号を生成することができる。

［適用例１３］
上記適用例に係る集積回路装置において、前記第２電源端子と前記第１辺との最短距離は、前記第２電源端子と前記第２辺との最短距離よりも短く、前記第３電源端子と前記第１辺との最短距離は、前記第３電源端子と前記第２辺との最短距離よりも短くてもよい。

本適用例に係る集積回路装置では、第１電源端子、第２電源端子及び第３電源端子は、第２辺よりも第１辺の近くに配置され、第１入力端子は、第１辺よりも第２辺の近くに配置されている。すなわち、第１電源端子、第２電源端子及び第３電源端子は第１辺に沿って設けられ、第１入力端子は第２辺に沿って設けられているので、高電圧で動作する第１ゲートドライバー及び第２ゲートドライバーと、低電圧で動作する第１制御回路とを離して配置させることができる。従って、本適用例に係る液体吐出装置によれば、低電圧回路（第１制御回路）に対する高電圧回路（第１ゲートドライバー及び第２ゲートドライバー）からのノイズの影響を低減させることができる。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する第１駆動信号を生成することができる。

［適用例１４］
上記適用例に係る集積回路装置において、前記第１制御回路は、前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、前記第１入力信号は、前記デジタル信号であってもよい。

本適用例に係る集積回路装置では、第１入力端子と接続されるＤ／Ａ変換回路に対して、相対的に大きなノイズを発生する第２ゲートドライバーが第１ゲートドライバーよりも遠い位置に設けられている。従って、本適用例に係る集積回路装置によれば、第１入力信
号に基づいて動作する低電圧回路（Ｄ／Ａ変換回路）に対する高電圧回路（第２ゲートドライバー）からのノイズの影響を低減させることができる。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する第１駆動信号を生成することができる。

［適用例１５］
上記適用例に係る集積回路装置において、前記第１制御回路は、前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路と、前記第１駆動信号の電圧が前記第１電源電圧と前記第２電源電圧との間にあるときに前記第１ゲートドライバーを動作させ、前記第１駆動信号の電圧が前記第２電源電圧と前記第３電源電圧との間にあるときに前記第２ゲートドライバーを動作させるセレクターと、をさらに有し、前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、前記集積回路装置は、前記Ｄ／Ａ変換回路の少なくとも一部と、前記セレクターの少なくとも一部と、をさらに有し、前記セレクターは、前記第１ゲートドライバー及び前記第２ゲートドライバーと前記Ｄ／Ａ変換回路との間に設けられていてもよい。

本適用例に係る集積回路装置では、Ｄ／Ａ変換回路は、第１駆動信号の元となる元駆動信号を生成するため、Ｄ／Ａ変換回路に対する第１ゲートドライバー及び第２ゲートドライバーからのノイズの影響が大きいと第１駆動信号の精度が低下する可能性がある。これに対して、セレクターは、第１ゲートドライバーを動作可能にする期間及び第２ゲートドライバーを動作可能にする期間を選択するものであり、セレクターに対するノイズが第１駆動信号の精度に与える影響は相対的に小さい。本適用例に係る集積回路装置によれば、第１ゲートドライバー及び第２ゲートドライバーとＤ／Ａ変換回路との間にセレクターが設けられているので、第１ゲートドライバー及び第２ゲートドライバーが発生させる高電圧かつ高周波のノイズのＤ／Ａ変換回路への伝搬が低減される。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する駆動信号を生成することができる。

［適用例１６］
上記適用例に係る集積回路装置において、前記第１駆動回路は、前記第１駆動信号の元となる元駆動信号の電圧を所定倍数で増幅して出力するリニア増幅器をさらに有し、第１期間において、前記第１トランジスター対及び前記第２トランジスター対のスイッチング動作が停止するとともに、前記リニア増幅器から出力される電圧が前記第１出力ノードに印加され、前記集積回路装置は、前記リニア増幅器の少なくとも一部と、前記リニア増幅器によって生成された信号が出力される第１出力端子と、をさらに有し、前記第１出力端子と前記第２辺との最短距離は、前記第１出力端子と前記第１辺との最短距離よりも短く、前記リニア増幅器は、前記第２辺と前記第１ゲートドライバーとの間に設けられていてもよい。

本適用例に係る集積回路装置では、リニア増幅器から出力される電圧は、第１期間において第１出力ノードに印加されるため、第１駆動信号の一部となる。すなわち、リニア増幅器の一部は高電圧で動作し、リニア増幅器によって生成された高電圧の信号が第１出力端子から出力される。本適用例に係る集積回路装置によれば、第１出力端子が第１辺よりも第２辺に近い位置に設けられ、リニア増幅器が第２辺と第１ゲートドライバーとの間に位置するので、リニア増幅器から出力される高電圧の信号が第１出力端子へと伝搬する配線が短くなり、当該配線が第１制御回路と交差しないため、高電圧のノイズの第１制御回路への伝搬が低減される。さらに、本適用例に係る集積回路装置では、リニア増幅器が第２辺と第１ゲートドライバーとの間に設けられており、換言すれば、リニア増幅器に対して、第２ゲートドライバーは第１ゲートドライバーよりも遠い位置に設けられている。従
って、本適用例に係る集積回路装置によれば、第１ゲートドライバーよりも高い電圧で動作する第２ゲートドライバーからの大きなノイズのリニア増幅器に対する影響が低減される。そのため、本適用例に係る集積回路装置を用いた駆動回路は、歪みの少ない駆動波形を有する駆動信号を生成することができる。

液体吐出装置の外観模式図である。ヘッドの下面（インク吐出面）を示す図である。液体吐出装置の内部構成を概略的に示す図である。液体吐出装置の電気的な構成を示すブロック図である。１つの吐出部に対応した概略構成を示す図である。駆動信号ＣＯＭＡ，ＣＯＭＢの波形を示す図である。駆動信号ＶＯＵＴの波形を示す図である。駆動信号選択回路の構成を示す図である。デコーダーにおけるデコード内容を示す図である。選択部の構成を示す図である。駆動信号選択回路の動作を説明するための図である。駆動回路の構成を示す図である。駆動回路の動作を説明するための図である。制御基板に実装された集積回路装置を示す図である。集積回路装置の半導体基板上のレイアウトの一部を簡略化して示す図である。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。用いる図面は説明の便宜上のものである。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．液体吐出装置の概要
本実施形態に係る液体吐出装置は、外部のホストコンピューターから供給された画像データに応じてインクを吐出させることによって、紙などの印刷媒体にインクドット群を形成し、これにより、当該画像データに応じた画像（文字、図形等を含む）を印刷するインクジェットプリンターである。

図１は、本実施形態に係る液体吐出装置１の外観模式図である。図１に示されるように、本実施形態に係る液体吐出装置１は、シリアルスキャン型（シリアル印刷型）の液体吐出装置であり、本体２と、本体２を支持する支持スタンド３とを備えている。本実施形態に係る液体吐出装置１は、Ａ３短辺幅（２９７ｍｍ）以上の幅を有する媒体（印刷媒体）にシリアル印刷を行うことが可能な大判プリンター（ラージフォーマットプリンター）であり、換言すれば、Ａ３短辺幅（２９７ｍｍ）以上の印刷幅でシリアル印刷を行うことが可能なプリンターである。ただし、液体吐出装置１は、必ずしも大判プリンターでなくてもよい。なお、本実施形態では、液体吐出装置１において、キャリッジ２４の移動方向を主走査方向Ｘ、印刷媒体Ｐの搬送方向を副走査方向Ｙ、鉛直方向をＺとして説明する。また、主走査方向Ｘと、副走査方向Ｙと、鉛直方向Ｚとは互いに直交する３軸として図面に記載するが、各構成の配置関係が必ずしも直交するものに限定されるものではない。

図１に示すように、液体吐出装置１の本体２は、印刷媒体Ｐ（例えば、ロール紙）を供給する供給部４と、印刷媒体Ｐに対しインク滴を吐出し、印刷媒体Ｐに印刷を行うヘッドユニット２０と、ヘッドユニット２０により印刷された印刷媒体Ｐを本体２の外部に排出
する排出部６と、印刷の実行、停止等の操作を行う操作部７と、吐出されるインク（液体）が貯留されているインク貯留部８と、を備えている。また、図示を省略するが、液体吐出装置１の後面には、ＵＳＢポートおよび電源ポートが配設されている。すなわち、液体吐出装置１は、ＵＳＢポートを介してコンピューター等に接続可能に構成されている。

ヘッドユニット２０は、キャリッジ２４と、印刷媒体（ロール紙）Ｐと対向するようにキャリッジ２４に搭載されたヘッド２１とを含んで構成されている。

ヘッド２１は、多数のノズルからインク滴（液滴）を吐出させるための液体吐出ヘッドである。詳細には、ヘッド２１は、駆動素子である圧電素子６０（図４、図５参照）を含み、圧電素子６０に駆動信号が印加されて圧電素子６０が駆動することにより、インク（液体）を吐出する。

図２は、ヘッド２１の下面（インク吐出面）を示す図である。図２に示されるように、ヘッド２１のインク吐出面には、それぞれ多数のノズル６５１が副走査方向Ｙに沿って所定のピッチＰｙで並ぶノズル列６５０を２つ有する６つのノズルプレート６３２が主走査方向Ｘに沿って並んで設けられている。各ノズルプレート６３２に設けられている２つのノズル列６５０の間では、各ノズル６５１が副走査方向ＹにピッチＰｙの半分だけシフトした関係となっている。このように、本実施形態では、ヘッド２１のインク吐出面には、１２個のノズル列６５０（第１ノズル列６５０ａ〜第１２ノズル列６５０ｌ）が設けられている。

キャリッジ２４は、キャリッジガイド軸３２に支持されて、主走査方向Ｘに移動（往復動）し、このとき、印刷媒体Ｐは副走査方向Ｙに搬送される。すなわち、本実施形態における液体吐出装置１は、インク滴を吐出するヘッド２１を搭載したキャリッジ２４を備えたヘッドユニット２０が、主走査方向Ｘに移動（往復動）し印刷するシリアル印刷を行う。

インク貯留部８には、複数のインクカートリッジ２２が取り付けられており、各インクカートリッジ２２には対応する色のインクが充填されている。図１では、Ｃ（シアン）、Ｍ（マゼンタ）、Ｙ（イエロー）、Ｂ（ブラック）の４色に対応する４個のインクカートリッジ２２が図示されているが、インクカートリッジ２２は本構成に限るものではなく、インク貯留部８には、例えば、５個以上のインクカートリッジ２２が備えられていてもよく、グレー、グリーン、バイオレットなどの色に対応するインクカートリッジ２２が備えられていてもよい。各インクカートリッジ２２に収容されているインクは、インクチューブ９を介してヘッド２１に供給される。なお、液体吐出装置１は、キャリッジ２４に複数のインクカートリッジ２２が取り付けられた構成でもよい。

図３は、液体吐出装置１を副走査方向Ｙの負方向（印刷媒体Ｐが上流から下流へと搬送される方向の逆方向）に視たときの内部構成を概略的に示す図である。図３に示されるように、液体吐出装置１は、ヘッドユニット２０と、キャリッジガイド軸３２と、プラテン３３と、キャッピング機構３５と、メンテナンス機構８０と、を備えている。

ヘッドユニット２０は、不図示のキャリッジ移動機構の制御に基づき、キャリッジガイド軸３２に沿って可動領域Ｒの範囲内において移動（往復動）する。ヘッド２１にはヘッド基板１０１が搭載されており、ヘッド２１のインク吐出面は、印刷媒体Ｐと対向する。

プラテン３３には、印刷媒体Ｐを搬送する不図示のローラーが設けられ、印刷媒体Ｐを副走査方向Ｙに搬送するとともに、印刷媒体Ｐに対しインク滴が吐出されたとき、印刷媒体Ｐを保持する。すなわち、液体吐出装置１のヘッドユニット２０によるシリアル印刷が
可能な最大幅（以下、「最大印刷幅」という）は、プラテン３３の主走査方向Ｘの幅であるプラテン幅ＰＷと同等である。プラテン幅ＰＷは、印刷媒体Ｐを安定して保持・搬送するために主走査方向Ｘにおける印刷媒体Ｐの幅である媒体幅Ｗの規格寸法Ｗｓよりも広く設定される。

ヘッドユニット２０の移動（往復動）の起点であるホームポジションには、ヘッド２１のノズル形成面（インク吐出面）を封止するキャッピング機構３５が設けられている。ホームポジションは、液体吐出装置１が、印刷を実行していないときに、ヘッドユニット２０を待機させる位置でもある。すなわち、ホームポジション（キャッピング機構３５）の主走査方向Ｘにおける幅であるキャッピング機構幅ＣＷは、ヘッドユニット２０の主走査方向Ｘの幅であるヘッドユニット幅ＨＷ以上設けられていることが好ましい。

また、ヘッドユニット２０の可動領域Ｒにおいて、ホームポジションから最も遠い場所には、メンテナンス機構８０が設けられている。メンテナンス機構８０は、メンテナンス処理として、吐出部６００内の増粘したインクや気泡等をチューブポンプ（図示省略）により吸引するクリーニング処理（ポンピング処理）や、ノズル近傍に付着した紙粉等の異物をワイパーにより拭き取るワイピング処理を行う。当該メンテナンス処理の実行中は、鉛直方向Ｚから視たときに、ヘッドユニット２０と印刷領域であるプラテン３３とが重ならないことが好ましい。すなわち、メンテナンス機構８０の主走査方向Ｘの幅であるメンテナンス機構幅ＭＷは、ヘッドユニット２０の主走査方向Ｘの幅であるヘッドユニット幅ＨＷ以上設けられていることが好ましい。

２．液体吐出装置の電気的構成
図４は、本実施形態に係る液体吐出装置１の電気的な構成を示すブロック図である。図４に示されるように、液体吐出装置１は、制御基板１００とヘッド基板１０１とを備えている。制御基板１００は、本体２（図１参照）の内部の所定の場所に固定されており、ヘッド基板１０１は、ヘッドユニット２０のキャリッジ２４に搭載されている。

制御基板１００には、制御部１１１、電源回路１１２、制御信号送信部１１３及び複数（ここでは１２個）の駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６が設けられている（実装されている）。なお、図４では、１２個の駆動回路のうち、４個の駆動回路５０ａ−１，５０ａ−２，５０ｂ−１，５０ｂ−２のみが示されている。また、制御基板１００には、ケーブル２０１の一端が接続されるコネクター１３０が設けられている。

制御部１１１は、例えば、マイクロコントローラー等のプロセッサーで実現され、ホストコンピューターから供給される画像データ等の各種の信号に基づいて、各種のデータや信号を生成する。

具体的には、制御部１１１は、ホストコンピューターからの各種の信号に基づき、それぞれ、ヘッド２１が有する各吐出部６００を駆動する駆動信号ＣＯＭＡ，ＣＯＭＢの元となるデジタルデータである駆動データｄＡ，ｄＢを生成する。駆動データｄＡは、駆動回路５０ａ−１〜５０ａ−６に供給され、駆動データｄＢは、駆動回路５０ｂ−１〜５０ｂ−６に供給される。駆動データｄＡは駆動信号ＣＯＭＡの波形を規定するデジタルデータであり、駆動データｄＢは駆動信号ＣＯＭＢの波形を規定するデジタルデータである。

また、制御部１１１は、駆動データｄＡに基づいて制御信号ＯＥａ，ＯＣａを生成し、駆動データｄＢに基づいて制御信号ＯＥｂ，ＯＣｂを生成する。制御信号ＯＥａ，ＯＣａは、駆動データｄＡで規定される駆動信号ＣＯＭＡの波形の電圧変化に応じた論理レベルとなる信号であり、詳細については後述する。同様に、制御信号ＯＥｂおよびＯＣｂは、
駆動データｄＢで規定される駆動信号ＣＯＭＢの波形の電圧変化に応じた論理レベルとなる信号であり、詳細については後述する。

また、制御部１１１は、ホストコンピューターからの各種の信号に基づき、各吐出部６００からの液体の吐出を制御する複数種類の制御信号として、６つの印刷データ信号ＳＩ１〜ＳＩ６、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ及びクロック信号ＳＣＫを生成し、制御信号送信部１１３に出力する。

なお、制御部１１１は、上記の処理以外にも、キャリッジ２４（ヘッドユニット２０）の走査位置（現在位置）を把握し、キャリッジ２４の走査位置に基づいて、不図示のキャリッジモーターを駆動する処理を行う。これにより、キャリッジ２４の主走査方向Ｘへの移動が制御される。また、制御部１１１は、不図示の搬送モーターを駆動する処理を行う。これにより、印刷媒体Ｐの副走査方向Ｙへの移動が制御される。

さらに、制御部１１１は、メンテナンス機構８０（図３参照）に、ヘッド２１のインクの吐出状態を正常に回復させるためのメンテナンス処理（クリーニング処理（ポンピング処理）やワイピング処理）を実行させる。

電源回路１１２は、一定の高電源電圧ＶＨＶ（例えば、４２Ｖ）、一定の低電源電圧ＶＤＤ（例えば、３．３Ｖ）、一定のオフセット電圧ＶＢＳ（例えば、６Ｖ）及びグラウンド電圧ＧＮＤ（０Ｖ）を生成する。さらに、電源回路１１２は、互いに異なる５種類の電源電圧Ｖ１〜Ｖ５を生成する。電源電圧Ｖ２は電源電圧Ｖ１よりも高く、電源電圧Ｖ３は電源電圧Ｖ２よりも高く、電源電圧Ｖ４は電源電圧Ｖ３よりも高く、電源電圧Ｖ５は電源電圧Ｖ４よりも高い。電源電圧Ｖ１はグラウンド電圧ＧＮＤ以上であり、電源電圧Ｖ５は高電源電圧ＶＨＶ以下である。以下では、電源電圧Ｖ１はグラウンド電圧ＧＮＤ（０Ｖ）と同じであり、電源電圧Ｖ５は高電源電圧ＶＨＶ（例えば、４２Ｖ）と同じであるものとする。また、電源電圧Ｖ２〜Ｖ４は、それぞれ、高電源電圧ＶＨＶとグラウンド電圧ＧＮＤの差の電圧を４等分に分割された電圧（それぞれ、例えば、１０．５Ｖ，２１Ｖ，３１．５Ｖ）であるものとする。

制御信号送信部１１３は、低電源電圧ＶＤＤ及びグラウンド電圧ＧＮＤが供給されて動作し、制御部１１１から出力される６つの印刷データ信号ＳＩ１〜ＳＩ６を、それぞれ差動信号（ＳＩ１＋，ＳＩ１−）〜（ＳＩ６＋，ＳＩ６−）に変換する。また、制御信号送信部１１３は、制御部１１１から出力されるラッチ信号ＬＡＴ、チェンジ信号ＣＨ及びクロック信号ＳＣＫを、それぞれ差動信号（ＬＡＴ＋，ＬＡＴ−），（ＣＨ＋，ＣＨ−），（ＳＣＫ＋，ＳＣＫ−）に変換する。制御信号送信部１１３は、例えば、ＬＶＤＳ（Low Voltage Differential Signaling）転送方式の差動信号を生成する。ＬＶＤＳ転送方式の差動信号はその振幅が３５０ｍＶ程度であるため高速データ転送を実現することができる。なお、制御信号送信部１１３は、ＬＶＤＳ以外のＬＶＰＥＣＬ（Low Voltage Positive
Emitter Coupled Logic）やＣＭＬ（Current Mode Logic）等の各種の高速転送方式の差動信号を生成してもよい。

駆動回路５０ａ−１〜５０ａ−６は、それぞれ、電源電圧Ｖ１〜Ｖ５が供給されて動作し、制御部１１１から出力される駆動データｄＡ及び制御信号ＯＥａ，ＯＣａに基づいて、駆動信号ＣＯＭＡを生成する。また、駆動回路５０ｂ−１〜５０ｂ−６は、それぞれ、電源電圧Ｖ１〜Ｖ５が供給されて動作し、制御部１１１から出力される駆動データｄＢ及び制御信号ＯＥｂ，ＯＣｂに基づいて、駆動信号ＣＯＭＢを生成する。

なお、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６は、入力される駆動データ、及び、出力する駆動信号が異なるのみであって、回路的な構成は同一であっても
よく、その詳細については後述する。

駆動回路５０ａ−１〜５０ａ−６がそれぞれ生成する駆動信号ＣＯＭＡ及び駆動回路５０ｂ−１〜５０ｂ−６がそれぞれ生成する駆動信号ＣＯＭＢは、ケーブル２０１によって制御基板１００からヘッド基板１０１に転送される。また、高電源電圧ＶＨＶ、低電源電圧ＶＤＤ、オフセット電圧ＶＢＳ、グラウンド電圧ＧＮＤ及び差動信号（ＳＩ１＋，ＳＩ１−）〜（ＳＩ６＋，ＳＩ６−），（ＬＡＴ＋，ＬＡＴ−），（ＣＨ＋，ＣＨ−），（ＳＣＫ＋，ＳＣＫ−）も、ケーブル２０１によって制御基板１００からヘッド基板１０１に転送される。ケーブル２０１は、例えば、フレキシブルフラットケーブル（ＦＦＣ：Flexible Flat Cable）であってもよい。

ヘッド基板１０１には、制御信号受信部１１５及び６つの駆動信号選択回路１２０−１〜１２０−６が設けられている（実装されている）。また、ヘッド基板１０１には、ケーブル２０１の他端が接続されるコネクター１４０が設けられている。

制御信号受信部１１５は、低電源電圧ＶＤＤ及びグラウンド電圧ＧＮＤが供給されて動作し、ＬＶＤＳ転送方式の差動信号（ＳＩ１＋，ＳＩ１−）〜（ＳＩ６＋，ＳＩ６−），（ＬＡＴ＋，ＬＡＴ−），（ＣＨ＋，ＣＨ−），（ＳＣＫ＋，ＳＣＫ−）を受信してそれぞれ差動増幅し、シングルエンドの印刷データ信号ＳＩ１〜ＳＩ６、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ及びクロック信号ＳＣＫに変換する。なお、制御信号受信部１１５は、ＬＶＤＳ以外のＬＶＰＥＣＬやＣＭＬ等の各種の高速転送方式の差動信号を受信してもよい。

そして、印刷データ信号ＳＩ１〜ＳＩ６は、それぞれ、駆動信号選択回路１２０−１〜１２０−６に供給される。また、ラッチ信号ＬＡＴ、チェンジ信号ＣＨ及びクロック信号ＳＣＫは、駆動信号選択回路１２０−１〜１２０−６に共通に供給される。

駆動信号選択回路１２０−１〜１２０−６は、高電源電圧ＶＨＶ、低電源電圧ＶＤＤ及びグラウンド電圧ＧＮＤが供給されて動作し、ヘッド２１における複数のノズルからインクを吐出させる複数の吐出部６００のいずれかに、それぞれ駆動信号ＶＯＵＴを出力する。具体的には、駆動信号選択回路１２０−１〜１２０−６は、クロック信号ＳＣＫ、印刷データ信号ＳＩ１〜ＳＩ６、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨに基づいて、それぞれ、駆動信号ＣＯＭＡと駆動信号ＣＯＭＢのいずれかを選択して駆動信号ＶＯＵＴとして出力し、あるいは、いずれも選択せずに出力をハイインピーダンスとする。なお、駆動信号選択回路１２０−１〜１２０−６の回路的な構成は同一であってもよく、その詳細については後述する。

駆動信号選択回路１２０−１が出力する駆動信号ＶＯＵＴは、第１ノズル列６５０ａ及び第２ノズル列６５０ｂに対応して設けられる各吐出部６００が有する圧電素子６０の一端に印加される。また、駆動信号選択回路１２０−２が出力する駆動信号ＶＯＵＴは、第３ノズル列６５０ｃ及び第４ノズル列６５０ｄに対応して設けられる各吐出部６００が有する圧電素子６０の一端に印加される。また、駆動信号選択回路１２０−３が出力する駆動信号ＶＯＵＴは、第５ノズル列６５０ｅ及び第６ノズル列６５０ｆに対応して設けられる各吐出部６００が有する圧電素子６０の一端に印加される。また、駆動信号選択回路１２０−４が出力する駆動信号ＶＯＵＴは、第７ノズル列６５０ｇ及び第８ノズル列６５０ｈに対応して設けられる各吐出部６００が有する圧電素子６０の一端に印加される。また、駆動信号選択回路１２０−５が出力する駆動信号ＶＯＵＴは、第９ノズル列６５０ｉ及び第１０ノズル列６５０ｊに対応して設けられる各吐出部６００が有する圧電素子６０の一端に印加される。また、駆動信号選択回路１２０−６が出力する駆動信号ＶＯＵＴは、第１１ノズル列６５０ｋ及び第１２ノズル列６５０ｌに対応して設けられる各吐出部６０
０が有する圧電素子６０の一端に印加される。

全ての吐出部６００がそれぞれ有する圧電素子６０の各他端には、ケーブル２０１によって転送されたオフセット電圧ＶＢＳが供給される。

各圧電素子６０は、吐出部６００のそれぞれに対応して設けられており、駆動信号ＶＯＵＴ（駆動信号ＣＯＭＡ，ＣＯＭＢ）が印加されることで変位する。そして、各圧電素子６０は、駆動信号ＶＯＵＴ（駆動信号ＣＯＭＡ，ＣＯＭＢ）とオフセット電圧ＶＢＳとの電位差に応じて変位して液体（インク）を吐出させる。このように、駆動信号ＣＯＭＡ，ＣＯＭＢは吐出部６００のそれぞれを駆動して液体を吐出させるための信号であり、ヘッドユニット２０（ヘッド２１）は、駆動信号ＣＯＭＡ，ＣＯＭＢに応じて液体（インク）を吐出する。

なお、本実施形態では、ケーブル２０１によって制御基板１００からヘッド基板１０１に転送された各駆動信号ＣＯＭＡは、ケーブル２０１によってヘッド基板１０１から制御基板１００に転送され、帰還駆動信号ＣＯＭＡ＿ＦＢとして駆動回路５０ａ−１〜５０ａ−６にそれぞれ帰還される。同様に、ケーブル２０１によって制御基板１００からヘッド基板１０１に転送された各駆動信号ＣＯＭＢは、ケーブル２０１によってヘッド基板１０１から制御基板１００に転送され、帰還駆動信号ＣＯＭＢ＿ＦＢとして駆動回路５０ｂ−１〜５０ｂ−６にそれぞれ帰還される。そして、後述するように、駆動回路５０ａ−１〜５０ａ−６は駆動信号ＣＯＭＡの生成に帰還駆動信号ＣＯＭＡ＿ＦＢを利用し、駆動回路５０ｂ−１〜５０ｂ−６は駆動信号ＣＯＭＢの生成に帰還駆動信号ＣＯＭＢ＿ＦＢを利用する。

３．吐出部の構成
図５は、ヘッド２１が有する１つの吐出部６００に対応した概略構成を示す図である。図５に示されるように、ヘッド２１は、吐出部６００と、リザーバー６４１とを含む。

リザーバー６４１は、インクの色毎に設けられており、インクが供給口６６１からリザーバー６４１に導入される。なお、インクは、インク貯留部８からインクチューブ９を介して供給口６６１まで供給される。

吐出部６００は、圧電素子６０と振動板６２１とキャビティー（圧力室）６３１とノズル６５１とを含む。このうち、振動板６２１は、図において上面に設けられた圧電素子６０によって変位（屈曲振動）し、インクが充填されるキャビティー６３１の内部容積を拡大／縮小させるダイヤフラムとして機能する。ノズル６５１は、ノズルプレート６３２に設けられるとともに、キャビティー６３１に連通する開孔部である。キャビティー６３１は、内部に液体（例えば、インク）が充填され、圧電素子６０の変位により、内部容積が変化する。ノズル６５１は、キャビティー６３１に連通し、キャビティー６３１の内部容積の変化に応じてキャビティー６３１内の液体を液滴として吐出する。

図５で示される圧電素子６０は、圧電体６０１を一対の電極６１１，６１２で挟んだ構造である。この構造の圧電体６０１にあっては、電極６１１，６１２により印加された電圧に応じて、電極６１１，６１２、振動板６２１とともに図５において中央部分が両端部分に対して上下方向に撓む。具体的には、圧電素子６０の一端である電極６１１には駆動信号ＶＯＵＴが印加され、圧電素子６０の他端である電極６１２にはオフセット電圧ＶＢＳが印加される。そして、圧電素子６０は、駆動信号ＶＯＵＴの電圧が低くなると上方向に撓む一方、駆動信号ＶＯＵＴの電圧が高くなると、下方向に撓む構成となっている。この構成において、上方向に撓めば、キャビティー６３１の内部容積が拡大するので、インクがリザーバー６４１から引き込まれる一方、下方向に撓めば、キャビティー６３１の内
部容積が縮小するので、縮小の程度によっては、インクがノズル６５１から吐出される。

なお、圧電素子６０は、図示した構造に限られず、圧電素子６０を変形させてインクのような液体を吐出させることができる型であればよい。また、圧電素子６０は、屈曲振動に限られず、いわゆる縦振動を用いる構成でもよい。

また、圧電素子６０は、ヘッド２１においてキャビティー６３１とノズル６５１とに対応して設けられ、後述する選択部２３０（図８参照）にも対応して設けられる。このため、圧電素子６０、キャビティー６３１、ノズル６５１および選択部２３０のセットは、ノズル６５１毎に設けられることになる。

４．駆動信号の構成
印刷媒体Ｐにドットを形成する方法としては、インク滴を１回吐出させて、１つのドットを形成する方法のほかに、単位期間にインク滴を２回以上吐出可能として、単位期間において吐出された１以上のインク滴を着弾させ、当該着弾した１以上のインク滴を結合させることで、１つのドットを形成する方法（第２方法）や、これら２以上のインク滴を結合させることなく、２以上のドットを形成する方法（第３方法）がある。

本実施形態では、第２方法によって、１つのドットについては、インクを最多で２回吐出させることで、「大ドット」、「中ドット」、「小ドット」及び「非記録（ドットなし）」の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭＡ，ＣＯＭＢを用意して、それぞれにおいて、１周期に前半パターンと後半パターンとを持たせている。１周期のうち、前半・後半において駆動信号ＣＯＭＡ，ＣＯＭＢを、表現すべき階調に応じて選択して（又は選択しないで）、圧電素子６０に供給する構成となっている。

図６は、駆動信号ＣＯＭＡ，ＣＯＭＢの波形を示す図である。図６に示されるように、駆動信号ＣＯＭＡは、ラッチ信号ＬＡＴが立ち上がってからチェンジ信号ＣＨが立ち上がるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、チェンジ信号ＣＨが立ち上がってから次にラッチ信号ＬＡＴが立ち上がるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを連続させた波形となっている。期間Ｔ１と期間Ｔ２からなる期間を周期Ｔａとして、周期Ｔａ毎に、印刷媒体Ｐに新たなドットが形成される。

本実施形態において、台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭＢは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを連続させた波形となっている。本実施形態において、台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズル６５１の開孔部付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子６０の一端に供給されたとしても、当該圧電素子６０に対応するノズル６５１からインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子６０の一端に供給されたとしたならば、当該圧電素子６０に対応するノズル６５１から上記所定量よりも少ない量のインクを吐出させる波形である。

なお、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖｃで共通である。すなわち、台形波形Ａ
ｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖｃで開始し、電圧Ｖｃで終了する波形となっている。

図７は、「大ドット」、「中ドット」、「小ドット」及び「非記録」のそれぞれに対応する駆動信号ＶＯＵＴの波形を示す図である。

図７に示されるように、「大ドット」に対応する駆動信号ＶＯＵＴは、期間Ｔ１における駆動信号ＣＯＭＡの台形波形Ａｄｐ１と期間Ｔ２における駆動信号ＣＯＭＡの台形波形Ａｄｐ２とを連続させた波形となっている。この駆動信号ＶＯＵＴが圧電素子６０の一端に供給されると、周期Ｔａにおいて、当該圧電素子６０に対応したノズル６５１から、中程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して大ドットが形成されることになる。

「中ドット」に対応する駆動信号ＶＯＵＴは、期間Ｔ１における駆動信号ＣＯＭＡの台形波形Ａｄｐ１と期間Ｔ２における駆動信号ＣＯＭＢの台形波形Ｂｄｐ２とを連続させた波形となっている。この駆動信号ＶＯＵＴが圧電素子６０の一端に供給されると、周期Ｔａにおいて、当該圧電素子６０に対応したノズル６５１から、中程度及び小程度の量のインクが２回にわけて吐出される。このため、印刷媒体Ｐにはそれぞれのインクが着弾し合体して中ドットが形成されることになる。

「小ドット」に対応する駆動信号ＶＯＵＴは、期間Ｔ１では圧電素子６０が有する容量性によって保持された直前の電圧Ｖｃとなり、期間Ｔ２では駆動信号ＣＯＭＢの台形波形Ｂｄｐ２となっている。この駆動信号ＶＯＵＴが圧電素子６０の一端に供給されると、周期Ｔａにおいて、当該圧電素子６０に対応したノズル６５１から、期間Ｔ２においてのみ小程度の量のインクが吐出される。このため、印刷媒体Ｐにはこのインクが着弾して小ドットが形成されることになる。

「非記録」に対応する駆動信号ＶＯＵＴは、期間Ｔ１では駆動信号ＣＯＭＢの台形波形Ｂｄｐ１となり、期間Ｔ２では圧電素子６０が有する容量性によって保持された直前の電圧Ｖｃとなっている。この駆動信号ＶＯＵＴが圧電素子６０の一端に供給されると、周期Ｔａにおいて、当該圧電素子６０に対応したノズル６５１が、期間Ｔ２において微振動するのみで、インクは吐出されない。このため、印刷媒体Ｐにはインクが着弾せず、ドットが形成されない。

５．駆動信号選択回路の構成
図８は、駆動信号選択回路１２０（１２０−１〜１２０−６）の構成を示す図である。図８に示されるように、駆動信号選択回路１２０は、選択制御部２２０と、複数の選択部２３０とを含む。

選択制御部２２０には、クロック信号ＳＣＫ、印刷データ信号ＳＩ（ＳＩ１〜ＳＩ６）、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨが供給される。選択制御部２２０では、シフトレジスター（Ｓ／Ｒ）２２２とラッチ回路２２４とデコーダー２２６との組が、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。すなわち、１つの駆動信号選択回路１２０が有するシフトレジスター（Ｓ／Ｒ）２２２とラッチ回路２２４とデコーダー２２６との組の数は、２つのノズル列６５０に含まれるノズル６５１の総数ｍと同じである。

印刷データ信号ＳＩは、ｍ個の吐出部６００（圧電素子６０）のそれぞれに対して、「大ドット」、「中ドット」、「小ドット」及び「非記録」のいずれかを選択するための２ビットの印刷データ（ＳＩＨ，ＳＩＬ）を含む、合計２ｍビットの信号である。

印刷データ信号ＳＩは、クロック信号ＳＣＫに同期した信号であり、ノズル６５１に対応して、印刷データ信号ＳＩに含まれる２ビット分の印刷データ（ＳＩＨ，ＳＩＬ）毎に、一旦保持するための構成がシフトレジスター２２２である。

詳細には、圧電素子６０（ノズル６５１）に対応した段数のシフトレジスター２２２が互いに縦続接続されるとともに、シリアルで供給された印刷データ信号ＳＩが、クロック信号ＳＣＫに従って順次後段に転送される構成となっている。

なお、シフトレジスター２２２を区別するために、印刷データ信号ＳＩが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ｍ個のラッチ回路２２４の各々は、ｍ個のシフトレジスター２２２の各々で保持された２ビットの印刷データ（ＳＩＨ，ＳＩＬ）をラッチ信号ＬＡＴの立ち上がりでラッチする。

ｍ個のデコーダー２２６の各々は、ｍ個のラッチ回路２２４の各々によってラッチされた２ビットの印刷データ（ＳＩＨ，ＳＩＬ）をデコードして、ラッチ信号ＬＡＴとチェンジ信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ，Ｓｂを出力して、選択部２３０での選択を規定する。

図９は、デコーダー２２６におけるデコード内容を示す図である。デコーダー２２６は、例えばラッチされた２ビットの印刷データ（ＳＩＨ，ＳＩＬ）が（１，０）であれば、選択信号Ｓａ，Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ，Ｌレベルとし、期間Ｔ２ではそれぞれＬ，Ｈレベルとして、出力するということを意味している。

なお、選択信号Ｓａ，Ｓｂの論理レベルについては、クロック信号ＳＣＫ、印刷データ信号ＳＩ、ラッチ信号ＬＡＴ及びチェンジ信号ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

選択部２３０は、圧電素子６０（ノズル６５１）のそれぞれに対応して設けられている。すなわち、１つの駆動信号選択回路１２０が有する選択部２３０の数は、２つのノズル列６５０に含まれるノズル６５１の総数ｍと同じである。

図１０は、圧電素子６０（ノズル６５１）の１個分に対応する選択部２３０の構成を示す図である。

図１０に示されるように、選択部２３０は、インバーター（ＮＯＴ回路）２３２ａ，２３２ｂと、トランスファーゲート２３４ａ，２３４ｂとを有する。

デコーダー２２６からの選択信号Ｓａは、トランスファーゲート２３４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター２３２ａによって論理反転されて、トランスファーゲート２３４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート２３４ｂの正制御端に供給される一方で、インバーター２３２ｂによって論理反転されて、トランスファーゲート２３４ｂの負制御端に供給される。

トランスファーゲート２３４ａの入力端には、駆動信号ＣＯＭＡが供給され、トランスファーゲート２３４ｂの入力端には、駆動信号ＣＯＭＢが供給される。トランスファーゲート２３４ａ，２３４ｂの出力端同士は共通接続され、当該共通接続端子を介して駆動信
号ＶＯＵＴが吐出部６００に出力される。

トランスファーゲート２３４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート２３４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

次に、駆動信号選択回路１２０（１２０−１〜１２０−６）の動作について図１１を参照して説明する。

印刷データ信号ＳＩ（ＳＩ１〜ＳＩ６）が、クロック信号ＳＣＫに同期してシリアルで供給されて、ノズルに対応するシフトレジスター２２２において順次転送される。そして、クロック信号ＳＣＫの供給が停止すると、シフトレジスター２２２のそれぞれには、ノズル６５１に対応した２ビットの印刷データ（ＳＩＨ，ＳＩＬ）が保持された状態になる。なお、印刷データ信号ＳＩは、シフトレジスター２２２における最終ｍ段、…、２段、１段のノズルに対応した順番で供給される。

ここで、ラッチ信号ＬＡＴが立ち上がると、ラッチ回路２２４のそれぞれは、シフトレジスター２２２に保持された２ビットの印刷データ（ＳＩＨ，ＳＩＬ）を一斉にラッチする。図１１において、ＬＴ１、ＬＴ２、…、ＬＴｍは、１段、２段、…、ｍ段のシフトレジスター２２２に対応するラッチ回路２２４によってラッチされた２ビットの印刷データ（ＳＩＨ，ＳＩＬ）を示している。

デコーダー２２６は、ラッチされた２ビットの印刷データ（ＳＩＨ，ＳＩＬ）で規定されるドットのサイズに応じて、期間Ｔ１，Ｔ２のそれぞれにおいて、選択信号Ｓａ，Ｓｂの論理レベルを図９に示されるような内容で出力する。

すなわち、デコーダー２２６は、当該印刷データ（ＳＩＨ，ＳＩＬ）が（１，１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＨ，Ｌレベルとし、期間Ｔ２においてもＨ，Ｌレベルとする。また、デコーダー２２６は、当該印刷データ（ＳＩＨ，ＳＩＬ）が（１，０）であって、中ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＨ，Ｌレベルとし、期間Ｔ２においてＬ，Ｈレベルとする。また、デコーダー２２６は、当該印刷データ（ＳＩＨ，ＳＩＬ）が（０，１）であって、小ドットのサイズを規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＬ，Ｌレベルとし、期間Ｔ２においてＬ，Ｈレベルとする。また、デコーダー２２６は、当該印刷データ（ＳＩＨ，ＳＩＬ）が（０，０）であって、非記録を規定する場合、選択信号Ｓａ，Ｓｂを、期間Ｔ１においてＬ，Ｈレベルとし、期間Ｔ２においてＬ，Ｌレベルとする。

選択部２３０は、印刷データ（ＳＩＨ，ＳＩＬ）が（１，１）のとき、期間Ｔ１では選択信号Ｓａ，ＳｂがＨ，Ｌレベルであるので駆動信号ＣＯＭＡ（台形波形Ａｄｐ１）を選択し、期間Ｔ２でもＳａ，ＳｂがＨ，Ｌレベルであるので駆動信号ＣＯＭＡ（台形波形Ａｄｐ２）を選択する。その結果、図７に示した「大ドット」に対応する駆動信号ＶＯＵＴが生成される。

また、選択部２３０は、印刷データ（ＳＩＨ，ＳＩＬ）が（１，０）のとき、期間Ｔ１では選択信号Ｓａ，ＳｂがＨ，Ｌレベルであるので駆動信号ＣＯＭＡ（台形波形Ａｄｐ１）を選択し、期間Ｔ２ではＳａ，ＳｂがＬ，Ｈレベルであるので駆動信号ＣＯＭＢ（台形波形Ｂｄｐ２）を選択する。その結果、図７に示した「中ドット」に対応する駆動信号ＶＯＵＴが生成される。

また、選択部２３０は、印刷データ（ＳＩＨ，ＳＩＬ）が（０，１）のとき、期間Ｔ１では選択信号Ｓａ，ＳｂがＬ，Ｌレベルであるので駆動信号ＣＯＭＡ，ＣＯＭＢのいずれも選択せず、期間Ｔ２ではＳａ，ＳｂがＬ，Ｈレベルであるので駆動信号ＣＯＭＢ（台形波形Ｂｄｐ２）を選択する。その結果、図７に示した「小ドット」に対応する駆動信号ＶＯＵＴが生成される。なお、期間Ｔ１において、駆動信号ＣＯＭＡ，ＣＯＭＢのいずれも選択されないため、圧電素子６０の一端がオープンとなるが、圧電素子６０が有する容量性によって、駆動信号ＶＯＵＴは直前の電圧Ｖｃに保持される。

また、選択部２３０は、印刷データ（ＳＩＨ，ＳＩＬ）が（０，０）のとき、期間Ｔ１では選択信号Ｓａ，ＳｂがＬ，Ｈレベルであるので駆動信号ＣＯＭＢ（台形波形Ｂｄｐ１）を選択し、期間Ｔ２では選択信号Ｓａ，ＳｂがＬ，Ｌレベルであるので駆動信号ＣＯＭＡ，ＣＯＭＢのいずれも選択しない。その結果、図７に示した「非記録」に対応する駆動信号ＶＯＵＴが生成される。なお、期間Ｔ２において、駆動信号ＣＯＭＡ，ＣＯＭＢのいずれも選択されないため、圧電素子６０の一端がオープンとなるが、圧電素子６０が有する容量性によって、駆動信号ＶＯＵＴは直前の電圧Ｖｃに保持される。

図１１に示されるように、制御信号ＯＥａは、駆動信号ＣＯＭＡについて電圧を低下させる期間と電圧を上昇させる期間とにわたってローレベルであり、それ以外の期間（駆動信号ＣＯＭＡの電圧を一定とさせる期間）にわたってハイレベルである。同様に、制御信号ＯＥｂは、駆動信号ＣＯＭＢについて電圧を低下させる期間と電圧を上昇させる期間とにわたってローレベルであり、それ以外の期間（駆動信号ＣＯＭＢの電圧を一定とさせる期間）にわたってハイレベルである。また、制御信号ＯＣａは、駆動信号ＣＯＭＡの電圧が変化する期間（すなわち制御信号ＯＥａがローレベルとなる期間）のうち、電圧が低下する期間ではハイレベルであり、電圧が上昇する期間ではローレベルである。同様に、制御信号ＯＣｂは、駆動信号ＣＯＭＢの電圧が変化する期間（すなわち制御信号ＯＥｂがローレベルとなる期間）のうち、電圧が低下する期間ではハイレベルであり、電圧が上昇する期間ではローレベルである。逆に言えば、駆動回路５０ａ−１〜５０ａ−６は制御信号ＯＥａ，ＯＣａに従って駆動信号ＣＯＭＡを生成し、駆動回路５０ｂ−１〜５０ｂ−６は制御信号ＯＥｂ，ＯＣｂに従って駆動信号ＣＯＭＢを生成する。

なお、図６及び図１１に示した駆動信号ＣＯＭＡ，ＣＯＭＢはあくまでも一例である。実際には、ヘッドユニット２０の移動速度や印刷媒体Ｐの性質などに応じて、予め用意された様々な波形の組み合わせが用いられる。

また、ここでは、圧電素子６０が、電圧の低下に伴って上方向に撓む例で説明したが、電極６１１，６１２に供給する電圧を逆転させると、圧電素子６０は、電圧の低下に伴って下方向に撓むことになる。このため、圧電素子６０が、電圧の低下に伴って下方向に撓む構成では、図６及び図１１に例示した駆動信号ＣＯＭＡ，ＣＯＭＢが、電圧Ｖｃを基準に反転した波形となる。

６．駆動回路の構成
以下、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６はすべて同じ構成であるものとし、その構成について詳細に説明する。図１２は、駆動回路５０（５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６）の構成を示す図である。図１２に示されるように、駆動回路５０は、Ｄ／Ａ変換回路（ＤＡＣ：Digital to Analog Converter）２５１、コンパレーター２５２、タイミング信号生成回路２５３、リニア増幅器２８０、ゲートドライバー制御回路２５４、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄ、セレクター２５６、スイッチ２６０、トランジスター２７１ａ，２７２ａ，２７１ｂ，２７２ｂ，２７１ｃ，２７２ｃ，２７１ｄ，２７２ｄ、コンデンサーＣ０、及び抵抗素子
Ｒ１，Ｒ２，Ｒ３，Ｒ４を含む。

前述の通り、駆動回路５０には５種類の電源電圧Ｖ１〜Ｖ５が供給される。以下では、電源電圧Ｖ１は０Ｖであり、電源電圧Ｖ２は１０．５Ｖであり、電源電圧Ｖ３は２１Ｖであり、電源電圧Ｖ４は３１．５Ｖであり、電源電圧Ｖ５は４２Ｖであるものとする。

本実施形態では、電源電圧Ｖ１（０Ｖ）以上電源電圧Ｖ２（１０．５Ｖ）未満の範囲が第１範囲として規定され、電源電圧Ｖ２（１０．５Ｖ）以上電源電圧Ｖ３（２１Ｖ）未満の範囲が第２範囲として規定され、電源電圧Ｖ３（２１Ｖ）以上電源電圧Ｖ４（３１．５Ｖ）未満の範囲が第３範囲として規定され、電源電圧Ｖ４（３１．５Ｖ）以上電源電圧Ｖ５（４２Ｖ）未満の範囲が第４範囲として規定される。

Ｄ／Ａ変換回路２５１は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の波形を規定するデジタル信号である駆動データｄＡ（ｄＢ）を、駆動信号ＣＯＭＡ（ＣＯＭＢ）の元となるアナログ信号である元駆動信号ａｉｎ（ｂｉｎ）に変換する。

コンパレーター２５２の負入力端（−）には元駆動信号ａｉｎ（ｂｉｎ）が供給され、正入力端（＋）には帰還信号ａｉｎ２（ｂｉｎ２）が供給され、元駆動信号ａｉｎ（ｂｉｎ）の電圧と帰還信号ａｉｎ２（ｂｉｎ２）の電圧とを比較する。帰還信号ａｉｎ２（ｂｉｎ２）は、駆動信号ＣＯＭＡ（ＣＯＭＢ）が帰還された信号であり、より詳細には、駆動信号ＣＯＭＡ（ＣＯＭＢ）が、抵抗素子Ｒ１と抵抗素子Ｒ２との抵抗比に応じて分圧された信号である。コンパレーター２５２は、帰還信号ａｉｎ２（ｂｉｎ２）の電圧が元駆動信号ａｉｎ（ｂｉｎ）の電圧よりも高いときはハイレベルの信号を出力し、それ以外のときはローレベルの信号を出力する。

タイミング信号生成回路２５３は、制御信号ＯＥａ（ＯＥｂ）と帰還信号ａｉｎ３（ｂｉｎ３）とに基づいて、制御信号ＯＥａｘ（ＯＥｂｘ）を生成する。帰還信号ａｉｎ３（ｂｉｎ３）は、駆動信号ＣＯＭＡ（ＣＯＭＢ）がケーブル２０１を伝搬してヘッド基板１０１から制御基板１００へと帰還された信号であり、より詳細には、ケーブル２０１を伝搬して帰還された帰還駆動信号ＣＯＭＡ＿ＦＢ（ＣＯＭＢ＿ＦＢ）（図４参照）が抵抗素子Ｒ３と抵抗素子Ｒ４との抵抗比に応じて分圧された信号である。前述の通り、制御信号ＯＥａ（ＯＥｂ）は、駆動信号ＣＯＭＡ（ＣＯＭＢ）について電圧を低下又は上昇させる期間ではローレベルであり、それ以外の期間（電圧を一定とさせる期間）ではハイレベルとなる信号である。換言すれば、制御信号ＯＥａｘ（ＯＥｂｘ）は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧を一定とさせる期間（「第１期間」の一例）を制御するタイミング信号である。ただし、制御部１１１（図４参照）は、駆動データｄＡ（ｄＢ）に基づいて、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧を低下又は上昇させる期間とそれ以外の期間を判断して制御信号ＯＥａ（ＯＥｂ）を生成するのに対して、圧電素子６０に印加される駆動信号ＣＯＭＡ（ＣＯＭＢ）は、ケーブル２０１（図４参照）を伝搬することで遅延する。そのため、実際に駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が低下又は上昇する期間と制御信号ＯＥａ（ＯＥｂ）がローレベルの期間とにはずれが生じている。そこで、タイミング信号生成回路２５３は、ケーブル２０１を伝搬して帰還された帰還駆動信号ＣＯＭＡ＿ＦＢ（ＣＯＭＢ＿ＦＢ）が減衰された帰還信号ａｉｎ３（ｂｉｎ３）に基づいて、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧波形と制御信号ＯＥａ（ＯＥｂ）の論理レベルとが適切な関係になるように、制御信号ＯＥａ（ＯＥｂ）を調整した制御信号ＯＥａｘ（ＯＥｂｘ）を生成する。

ゲートドライバー制御回路２５４は、コンパレーター２５２の出力信号、制御信号ＯＥａｘ（ＯＥｂｘ）及び制御信号ＯＣａ（ＯＣｂ）に基づいて、ゲートドライバー２５５ａ〜２５５ｄを制御する制御信号Ｇｔ１，Ｇｔ２を出力する。具体的には、ゲートドライバ
ー制御回路２５４は、制御信号ＯＥａｘ（ＯＥｂｘ）がローレベルであって、かつ、制御信号ＯＣａ（ＯＣｂ）がローレベルであれば、制御信号Ｇｔ１としてコンパレーター２５２の出力信号を選択し、制御信号Ｇｔ２としてローレベルを選択する。一方、ゲートドライバー制御回路２５４は、制御信号ＯＥａｘ（ＯＥｂｘ）がローレベルであって、かつ、制御信号ＯＣａ（ＯＣｂ）がハイレベルであれば、制御信号Ｇｔ１としてハイレベルを選択し、制御信号Ｇｔ２としてコンパレーター２５２の出力信号を選択する。なお、ゲートドライバー制御回路２５４は、制御信号ＯＥａｘ（ＯＥｂｘ）がハイレベルであれば、制御信号ＯＣａ（ＯＣｂ）の論理レベルとは無関係に、制御信号Ｇｔ１としてハイレベルを選択し、制御信号Ｇｔ２としてローレベルを選択する。

セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ１と電源電圧Ｖ２との間（第１範囲）にあるときにゲートドライバー２５５ａを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ２と電源電圧Ｖ３との間（第２範囲）にあるときにゲートドライバー２５５ｂを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ３と電源電圧Ｖ４との間（第３範囲）にあるときにゲートドライバー２５５ｃを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ４と電源電圧Ｖ５との間（第４範囲）にあるときにゲートドライバー２５５ｄを動作可能にする。具体的には、セレクター２５６は、制御部１１１（図４参照）から供給される駆動データｄＡ（ｄＢ）に基づいて、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第１範囲〜第４範囲のいずれにあるかを判別し、判別結果に基づいて、ゲートドライバー２５５ａ〜２５５ｄのいずれかを選択して動作させるための選択信号Ｓ１〜Ｓ４を出力する。

より詳細には、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第１範囲（電源電圧Ｖ１（０Ｖ）以上電源電圧Ｖ２（１０．５Ｖ）未満）であると判別した場合、選択信号Ｓ１のみをハイレベルとし、選択信号Ｓ２，Ｓ３，Ｓ４をローレベルとする。また、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第２範囲（電源電圧Ｖ２（１０．５Ｖ）以上電源電圧Ｖ３（２１Ｖ）未満）であると判別した場合、選択信号Ｓ２のみをハイレベルとし、選択信号Ｓ１，Ｓ３，Ｓ４をローレベルとする。また、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第３範囲（電源電圧Ｖ３（２１Ｖ）以上電源電圧Ｖ４（３１．５Ｖ）未満）であると判別した場合、選択信号Ｓ３のみをハイレベルとし、選択信号Ｓ１，Ｓ２，Ｓ４をローレベルとする。また、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第４範囲（電源電圧Ｖ４（３１．５Ｖ）以上電源電圧Ｖ５（４２Ｖ）未満）であると判別した場合、選択信号Ｓ４のみをハイレベルとし、選択信号Ｓ１，Ｓ２，Ｓ３をローレベルとする。

このように、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ１と電源電圧Ｖ２との間にあるときにゲートドライバー２５５ａを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ２と電源電圧Ｖ３との間にあるときにゲートドライバー２５５ｂを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ３と電源電圧Ｖ４との間にあるときにゲートドライバー２５５ｃを動作可能にし、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が電源電圧Ｖ４と電源電圧Ｖ５との間にあるときにゲートドライバー２５５ｄを動作可能にする。

なお、セレクター２５６は、駆動信号ＣＯＭＡ（ＣＯＭＢ）が帰還された信号（例えば、帰還信号ａｉｎ２（ｂｉｎ２）あるいは帰還信号ａｉｎ３（ｂｉｎ３））の電圧に基づいて、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第１範囲〜第４範囲のいずれにあるかを判別し、判別結果に基づいて選択信号Ｓ１〜Ｓ４を出力してもよい。あるいは、セレクター２５６は、駆動データｄＡ（ｄＢ）と駆動信号ＣＯＭＡ（ＣＯＭＢ）が帰還された信号との両方に基づいて、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が第１範囲〜第４範囲のいずれにあるかを判別し、判別結果に基づいて選択信号Ｓ１〜Ｓ４を出力してもよい。

以上のように、Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３、ゲートドライバー制御回路２５４及びセレクター２５６は、制御信号ＯＥａ（ＯＥｂ）、制御信号ＯＣａ（ＯＣｂ）、駆動データｄＡ（ｄＢ）、帰還信号ａｉｎ２（ｂｉｎ２）及び帰還信号ａｉｎ３（ｂｉｎ３）に基づいて、制御信号Ｇｔ１，Ｇｔ２及び選択信号Ｓ１〜Ｓ４を生成し、ゲートドライバー２５５ａ〜２５５ｄの動作を制御する制御回路（「第１制御回路」又は「第２制御回路」の一例）として機能する。

ゲートドライバー２５５ａ（「第１ゲートドライバー」又は「第３ゲートドライバー」の一例）は、低位側の電源電圧Ｖ１及び高位側の電源電圧Ｖ２が供給されて動作するものであり、コンパレーター２５２から出力される信号に応じて、トランジスター２７１ａ，２７２ａからなるトランジスター対のスイッチング動作を制御する制御信号Ｇｔ１ａ，Ｇｔ２ａ（「第１制御信号」又は「第３制御信号」の一例）を生成する。具体的には、ゲートドライバー２５５ａは、選択信号Ｓ１がハイレベルのとき、コンパレーター２５２の出力信号に基づいて生成された制御信号Ｇｔ１及び制御信号Ｇｔ２をそれぞれ電源電圧Ｖ１から電源電圧Ｖ２の範囲（第１範囲）にレベルシフトし、制御信号Ｇｔ１ａ及び制御信号Ｇｔ２ａとして、トランジスター２７１ａのゲート端子及びトランジスター２７２ａのゲート端子にそれぞれ供給する。ただし、制御信号Ｇｔ１，Ｇｔ２の最低電圧から最高電圧までの範囲が第１範囲と一致している場合は、制御信号Ｇｔ１，Ｇｔ２のレベルシフト量は０Ｖでよい（レベルシフトしなくてよい）。また、ゲートドライバー２５５ａは、選択信号Ｓ１がローレベルのとき、トランジスター２７１ａのゲート端子にハイレベルの電圧（電源電圧Ｖ２付近の電圧）の制御信号Ｇｔ１ａを供給し、トランジスター２７２ａのゲート端子にローレベルの電圧（電源電圧Ｖ１付近の電圧）の制御信号Ｇｔ２ａを供給し、トランジスター２７１ａ，２７２ａをともにオフさせる。

同様に、ゲートドライバー２５５ｂ（「第２ゲートドライバー」又は「第４ゲートドライバー」の一例）は、低位側の電源電圧Ｖ２及び高位側の電源電圧Ｖ３が供給されて動作するものであり、コンパレーター２５２から出力される信号に応じて、トランジスター２７１ｂ，２７２ｂからなるトランジスター対のスイッチング動作を制御する制御信号Ｇｔ１ｂ，Ｇｔ２ｂ（「第２制御信号」又は「第４制御信号」の一例）を生成する。具体的には、ゲートドライバー２５５ｂは、選択信号Ｓ２がハイレベルのとき、制御信号Ｇｔ１及び制御信号Ｇｔ２をそれぞれ電源電圧Ｖ２から電源電圧Ｖ３の範囲（第２範囲）にレベルシフトし、制御信号Ｇｔ１ｂ及び制御信号Ｇｔ２ｂとして、トランジスター２７１ｂのゲート端子及びトランジスター２７２ｂのゲート端子にそれぞれ供給する。また、ゲートドライバー２５５ｂは、選択信号Ｓ２がローレベルのとき、トランジスター２７１ｂのゲート端子にハイレベルの電圧（電源電圧Ｖ３付近の電圧）の制御信号Ｇｔ１ｂを供給し、トランジスター２７２ｂのゲート端子にローレベルの電圧（電源電圧Ｖ２付近の電圧）の制御信号Ｇｔ２ｂを供給し、トランジスター２７１ｂ，２７２ｂをともにオフさせる。

同様に、ゲートドライバー２５５ｃは、低位側の電源電圧Ｖ３及び高位側の電源電圧Ｖ４が供給されて動作するものであり、コンパレーター２５２から出力される信号に応じて、トランジスター２７１ｃ，２７２ｃからなるトランジスター対のスイッチング動作を制御する制御信号Ｇｔ１ｃ，Ｇｔ２ｃを生成する。具体的には、ゲートドライバー２５５ｃは、選択信号Ｓ３がハイレベルのとき、制御信号Ｇｔ１及び制御信号Ｇｔ２をそれぞれ電源電圧Ｖ３から電源電圧Ｖ４の範囲（第３範囲）にレベルシフトし、制御信号Ｇｔ１ｃ及び制御信号Ｇｔ２ｃとして、トランジスター２７１ｃのゲート端子及びトランジスター２７２ｃのゲート端子にそれぞれ供給する。また、ゲートドライバー２５５ｃは、選択信号Ｓ３がローレベルのとき、トランジスター２７１ｃのゲート端子にハイレベルの電圧（電源電圧Ｖ４付近の電圧）の制御信号Ｇｔ１ｃを供給し、トランジスター２７２ｃのゲート端子にローレベルの電圧（電源電圧Ｖ３付近の電圧）の制御信号Ｇｔ２ｃを供給し、トラ
ンジスター２７１ｃ，２７２ｃをともにオフさせる。

同様に、ゲートドライバー２５５ｄは、低位側の電源電圧Ｖ４及び高位側の電源電圧Ｖ５が供給されて動作するものであり、選択信号Ｓ４がハイレベルのとき、制御信号Ｇｔ１及び制御信号Ｇｔ２をそれぞれ電源電圧Ｖ４から電源電圧Ｖ５の範囲（第４範囲）にレベルシフトし、制御信号Ｇｔ１ｄ及び制御信号Ｇｔ２ｄとして、トランジスター２７１ｄのゲート端子及びトランジスター２７２ｄのゲート端子にそれぞれ供給する。また、ゲートドライバー２５５ｄは、選択信号Ｓ４がローレベルのとき、トランジスター２７１ｄのゲート端子にハイレベルの電圧（電源電圧Ｖ５付近の電圧）の制御信号Ｇｔ１ｄを供給し、トランジスター２７２ｄのゲート端子にローレベルの電圧（電源電圧Ｖ４付近の電圧）の制御信号Ｇｔ２ｄを供給し、トランジスター２７１ｄ，２７２ｄをともにオフさせる。

トランジスター２７１ａ，２７２ａ、トランジスター２７１ｂ，２７２ｂ、トランジスター２７１ｃ，２７２ｃ、トランジスター２７１ｄ，２７２ｄは、それぞれ対となってスイッチング動作を行う。具体的には、トランジスター２７１ａ（「第２トランジスター」又は「第６トランジスター」の一例）及びトランジスター２７２ａ（「第１トランジスター」又は「第５トランジスター」の一例）は、電源電圧Ｖ１（「第１電源電圧」又は「第４電源電圧」の一例）が供給される電源電圧供給線（「第１電源電圧供給線」又は「第４電源電圧供給線」の一例）と電源電圧Ｖ１よりも高い電源電圧Ｖ２（「第２電源電圧」又は「第５電源電圧」の一例）が供給される電源電圧供給線（「第２電源電圧供給線」又は「第５電源電圧供給線」の一例）との間に直列に接続されており、１つのトランジスター対（「第１トランジスター対」又は「第３トランジスター対」の一例）を構成している。また、トランジスター２７１ｂ（「第４トランジスター」又は「第８トランジスター」の一例）及びトランジスター２７２ｂ（「第３トランジスター」又は「第７トランジスター」の一例）は、電源電圧Ｖ２が供給される電源電圧供給線と電源電圧Ｖ２よりも高い電源電圧Ｖ３（「第３電源電圧」又は「第６電源電圧」の一例）が供給される電源電圧供給線（「第３電源電圧供給線」又は「第６電源電圧供給線」の一例）との間に直列に接続されており、１つのトランジスター対（「第２トランジスター対」又は「第４トランジスター対」の一例）を構成している。また、トランジスター２７１ｃ及びトランジスター２７２ｃは、電源電圧Ｖ３が供給される電源電圧供給線と電源電圧Ｖ３よりも高い電源電圧Ｖ４が供給される電源電圧供給線との間に直列に接続されており、１つのトランジスター対を構成している。また、トランジスター２７１ｄ及びトランジスター２７２ｄは、電源電圧Ｖ４が供給される電源電圧供給線と電源電圧Ｖ４よりも高い電源電圧Ｖ５が供給される電源電圧供給線との間に直列に接続されており、１つのトランジスター対を構成している。

４つのトランジスター対において、ハイサイドのトランジスター２７１ａ、２７１ｂ、２７１ｃ、２７１ｄは、ゲート端子がローレベルのときにオンし、ハイレベルのときにオフするトランジスターであり、例えば、Ｐチャネル型の電界効果トランジスターである。また、ローサイドのトランジスター２７２ａ、２７２ｂ、２７２ｃ、２７２ｄは、ゲート端子がハイレベルのときにオンし、ローレベルのときにオフするトランジスターであり、例えば、Ｎチャネル型の電界効果トランジスターである。

トランジスター２７１ａ，２７２ａからなるトランジスター対において、ハイサイドのトランジスター２７１ａのソース端子には電源電圧Ｖ２が印加され、ローサイドのトランジスター２７２ａのソース端子には電源電圧Ｖ１が印加され、トランジスター２７１ａのドレイン端子とトランジスター２７２ａのドレイン端子とがダイオードｄｐを介して接続されている。トランジスター２７１ａ，２７２ａの各ゲート端子には、ゲートドライバー２５５ａから出力される制御信号Ｇｔ１ａ，Ｇｔ２ａがそれぞれ供給される。そして、ダイオードｄｐのカソード端子ととトランジスター２７２ａのドレイン端子との接続ノードが、トランジスター２７１ａ，２７２ａからなるトランジスター対の出力端となる。

同様に、トランジスター２７１ｂ，２７２ｂからなるトランジスター対において、ハイサイドのトランジスター２７１ｂのソース端子には電源電圧Ｖ３が印加され、ローサイドのトランジスター２７２ｂのソース端子には電源電圧Ｖ２が印加され、トランジスター２７１ｂのドレイン端子とトランジスター２７２ｂのドレイン端子とがダイオードｄｐおよびダイオードｄｎを介して接続されている。トランジスター２７１ｂ，２７２ｂの各ゲート端子には、ゲートドライバー２５５ｂから出力される制御信号Ｇｔ１ｂ，Ｇｔ２ｂがそれぞれ供給される。そして、ダイオードｄｐのカソード端子とダイオードｄｎのアノード端子との接続ノードが、トランジスター２７１ｂ，２７２ｂからなるトランジスター対の出力端となる。

同様に、トランジスター２７１ｃ，２７２ｃからなるトランジスター対において、ハイサイドのトランジスター２７１ｃのソース端子には電源電圧Ｖ４が印加され、ローサイドのトランジスター２７２ｃのソース端子には電源電圧Ｖ３が印加され、トランジスター２７１ｃのドレイン端子とトランジスター２７２ｃのドレイン端子とがダイオードｄｐおよびダイオードｄｎを介して接続されている。トランジスター２７１ｃ，２７２ｃの各ゲート端子には、ゲートドライバー２５５ｃから出力される制御信号Ｇｔ１ｃ，Ｇｔ２ｃがそれぞれ供給される。そして、ダイオードｄｐのカソード端子とダイオードｄｎのアノード端子との接続ノードが、トランジスター２７１ｃ，２７２ｃからなるトランジスター対の出力端となる。

同様に、トランジスター２７１ｄ，２７２ｄからなるトランジスター対において、ハイサイドのトランジスター２７１ｄのソース端子には電源電圧Ｖ５が印加され、ローサイドのトランジスター２７２ｄのソース端子には電源電圧Ｖ４が印加され、トランジスター２７１ｄのドレイン端子とトランジスター２７２ｄのドレイン端子とがダイオードｄｎを介して接続されている。トランジスター２７１ｄ，２７２ｄの各ゲート端子には、ゲートドライバー２５５ｄから出力される制御信号Ｇｔ１ｄ，Ｇｔ２ｄがそれぞれ供給される。そして、トランジスター２７１ｄのドレイン端子とダイオードｄｎのアノード端子との接続ノードが、トランジスター２７１ｄ，２７２ｄからなるトランジスター対の出力端となる。

トランジスター２７１ａ，２７２ａからなるトランジスター対の出力端、トランジスター２７１ｂ，２７２ｂからなるトランジスター対の出力端、トランジスター２７１ｃ，２７２ｃからなるトランジスター対の出力端及びトランジスター２７１ｄ，２７２ｄからなるトランジスター対の出力端は互いに接続されており、この接続ノードが駆動回路５０の出力ノードＮ１（「第１出力ノード」又は「第２出力ノード」の一例）となり、出力ノードＮ１から出力される信号が駆動信号ＣＯＭＡ（ＣＯＭＢ）となる。

ダイオードｄｐは、出力ノードＮ１からトランジスター２７１ａ，２７１ｂ，２７１ｃを介して電源電圧Ｖ２，Ｖ３，Ｖ４の各供給線へと流れる電流（逆流）を防止するためのダイオードであり、その順方向は、トランジスター２７１ａ，２７１ｂ，２７１ｃの各ドレイン端子から出力ノードＮ１に向かう方向である。また、ダイオードｄｎは、電源電圧Ｖ２，Ｖ３，Ｖ４の各供給線からトランジスター２７２ｂ，２７２ｃ，２７２ｄを介して出力ノードＮ１へと流れる電流（逆流）を防止するためのダイオードであり、その順方向は、出力ノードＮ１からトランジスター２７２ｂ，２７２ｃ，２７２ｄの各ドレイン端子に向かう方向である。なお、出力ノードＮ１の電圧（駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧）は電源電圧Ｖ５よりも高くならないので、出力ノードＮ１から電源電圧Ｖ５の供給線へと流れる電流（逆流）は発生しない。そのため、トランジスター２７１ｄに対してダイオードｄｐは設けられていない。同様に、出力ノードＮ１の電圧（駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧）は電源電圧Ｖ１よりも低くならないので、電源電圧Ｖ１の供給線から出
力ノードＮ１へと流れる電流（逆流）は発生しない。そのため、トランジスター２７２ａに対してダイオードｄｎは設けられていない。

リニア増幅器２８０は、自己の出力信号であるリニア増幅信号ＬＡＯが帰還されたリニア増幅帰還信号ＬＡＯ＿ＦＢに基づいて、元駆動信号ａｉｎ（ｂｉｎ）の電圧を所定倍数で増幅して出力する。本実施形態では、リニア増幅器２８０は、増幅制御回路２５７、増幅回路２５８及び帰還回路２５９を含む。

増幅制御回路２５７は、元駆動信号ａｉｎ（ｂｉｎ）の電圧とリニア増幅帰還信号ＬＡＯ＿ＦＢの電圧とを比較し、比較結果に基づく増幅制御信号ＣＴＬＡを出力する。増幅回路２５８は、増幅制御回路２５７が出力する増幅制御信号ＣＴＬＡに基づいて、内部のトランジスター（不図示）の動作が制御され、電源電圧Ｖ１から電源電圧Ｖ５までの範囲の電圧となるリニア増幅信号ＬＡＯを出力する。このリニア増幅信号ＬＡＯがリニア増幅器２８０の出力信号となる。帰還回路２５９は、増幅回路２５８が出力するリニア増幅信号ＬＡＯの電圧を一定の比率（減衰率α）で減衰させたリニア増幅帰還信号ＬＡＯ＿ＦＢを出力する。

このように構成されたリニア増幅器２８０では、元駆動信号ａｉｎ（ｂｉｎ）の電圧とリニア増幅帰還信号ＬＡＯ＿ＦＢの電圧とが一致するように帰還がかかり、リニア増幅信号ＬＡＯは、元駆動信号ａｉｎ（ｂｉｎ）の電圧がα倍に増幅された信号となる。

スイッチ２６０は、リニア増幅器２８０の出力端（増幅回路２５８の出力端）と出力ノードＮ１との間に接続され、制御信号ＯＥａｘ（ＯＥｂｘ）がハイレベルであればオンし、制御信号ＯＥａｘ（ＯＥｂｘ）がローレベルであればオフする。なお、前述の通り、ゲートドライバー制御回路２５４は、制御信号ＯＥａｘ（ＯＥｂｘ）がハイレベルであれば、制御信号Ｇｔ１としてハイレベルを選択し、制御信号Ｇｔ２としてローレベルを選択し、その結果、トランジスター２７１ａ〜２７１ｄ，２７２ａ〜２７２ｄはいずれもオフする。従って、制御信号ＯＥａｘ（ＯＥｂｘ）がハイレベルとなる期間において、４つのトランジスター対のスイッチング動作が停止するとともに、スイッチ２６０がオンすることにより、リニア増幅器２８０から出力されるリニア増幅信号ＬＡＯの電圧が出力ノードＮ１に印加され、出力ノードＮ１の電圧は強制的にリニア増幅信号ＬＡＯの電圧と一致するようになる。

次に、駆動回路５０の動作について説明する。以下では、駆動信号ＣＯＭＡを出力する駆動回路５０ａ−１〜５０ａ−６の動作について説明するが、駆動信号ＣＯＭＢを出力する駆動回路５０ｂ−１〜５０ｂ−６の動作についても同様である。

図１３は、駆動回路５０（５０ａ−１〜５０ａ−６）の動作を説明するための図である。図１３に示されるように、周期Ｔａの期間Ｔ１において、最初の期間Ｐ１では、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであり、制御信号ＯＣａがハイレベルである。そのため、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２はローレベルとなる。また、駆動データｄＡに応じた駆動信号ＣＯＭＡの電圧が第３範囲にあるため、選択信号Ｓ３がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ４はローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｄ，２７２ａ，２７２ｂ，２７２ｄはいずれもオフする。一方、選択信号Ｓ３がハイレベルであるため、制御信号Ｇｔ１ｃの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｃの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７１ｃ，２７２ｃもオフする。このとき、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであるから
、スイッチ２６０がオンして、駆動データｄＡに応じた電圧のリニア増幅信号ＬＡＯが出力ノードＮ１に供給される。これにより、駆動信号ＣＯＭＡの電圧が一定電圧Ｖｃとなる。

期間Ｐ１に続く期間Ｐ２では、制御信号ＯＥａ（制御信号ＯＥａｘ）がローレベルであり、制御信号ＯＣａがハイレベルである。このとき、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が低下し、帰還信号ａｉｎ２の電圧よりも低くなるため、コンパレーター２５２の出力信号がハイレベルとなる。制御信号ＯＣａがハイレベルであるから、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２の論理レベルはコンパレーター２５２の出力信号の論理レベル（ハイレベル）と一致する。また、駆動信号ＣＯＭＡの電圧が第３範囲にあるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｄ，２７２ａ，２７２ｂ，２７２ｄはいずれもオフする。一方、選択信号Ｓ３がハイレベルであるため、制御信号Ｇｔ１ｃの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｃの論理レベルは制御信号Ｇｔ２の論理レベル（ハイレベル）と一致するので、トランジスター２７１ｃがオフするとともに、トランジスター２７２ｃがオンする。これにより、コンデンサーＣ０に蓄えられている電荷の一部が電源電圧Ｖ３の供給線へと放電され、駆動信号ＣＯＭＡの電圧が低下する。

駆動信号ＣＯＭＡの電圧が低下すると、帰還信号ａｉｎ２の電圧も低下し、元駆動信号ａｉｎの電圧よりも低くなるため、コンパレーター２５２の出力信号がローレベルとなる。そのため、制御信号Ｇｔ２がローレベルとなり、制御信号Ｇｔ２ａもローレベルとなって、トランジスター２７２ｃがオフする。これにより、コンデンサーＣ０からの放電が停止し、駆動信号ＣＯＭＡの電圧の低下が停止する。

駆動信号ＣＯＭＡの電圧の低下が停止している状態で、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が低下し、帰還信号ａｉｎ２の電圧よりも低くなるため、コンパレーター２５２の出力信号が再びハイレベルとなる。これにより、トランジスター２７２ｃが再びオンし、コンデンサーＣ０からの放電が再開して駆動信号ＣＯＭＡの電圧が低下する。このように、駆動データｄＡに基づいて、トランジスター２７２ｃのオン／オフ（スイッチング動作）が繰り返されながら、駆動信号ＣＯＭＡの電圧が低下していく。

そして、駆動信号ＣＯＭＡの電圧が第２範囲に入るまで低下すると、選択信号Ｓ２がハイレベルとなり、選択信号Ｓ１，Ｓ３，Ｓ４がローレベルとなる。選択信号Ｓ１，Ｓ３，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｃ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｃ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｃ，２７１ｄ，２７２ａ，２７２ｃ，２７２ｄはいずれもオフする。一方、選択信号Ｓ２がハイレベルであるため、制御信号Ｇｔ１ｂの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｂの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル又はハイレベル）と一致するので、トランジスター２７１ｂはオフし、トランジスター２７２ｂはオン／オフ（スイッチング動作）を繰り返す。これにより、コンデンサーＣ０に蓄えられている電荷の一部が電源電圧Ｖ２の供給線へと放電され、駆動信号ＣＯＭＡの電圧は、第２範囲に入った後も低下していく。

さらに、駆動信号ＣＯＭＡの電圧が第１範囲に入るまで低下すると、選択信号Ｓ１がハイレベルとなり、選択信号Ｓ２，Ｓ３，Ｓ４がローレベルとなる。選択信号Ｓ２，Ｓ３，Ｓ４がローレベルであるため、制御信号Ｇｔ１ｂ，Ｇｔ１ｃ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ｂ，Ｇｔ２ｃ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ｂ，２７１ｃ，２７１ｄ，２７２ｂ，２７２ｃ，２７２ｄはいずれもオフする。一方、選択信号Ｓ１がハイレベルであるため、制御信号Ｇｔ１ａの論理レベルは制御信号Ｇｔ１
の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ａの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル又はハイレベル）と一致するので、トランジスター２７１ａはオフし、トランジスター２７２ａはオン／オフ（スイッチング動作）を繰り返す。これにより、コンデンサーＣ０に蓄えられている電荷の一部が電源電圧Ｖ１の供給線へと放電され、駆動信号ＣＯＭＡの電圧は、第１範囲に入った後も低下していく。

期間Ｐ２に続く期間Ｐ３では、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであり、制御信号ＯＣａがハイレベルである。そのため、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２はローレベルとなる。また、駆動信号ＣＯＭＡの電圧が第１範囲にあるため、選択信号Ｓ１がハイレベルとなり、選択信号Ｓ２，Ｓ３，Ｓ４はローレベルとなる。選択信号Ｓ２，Ｓ３，Ｓ４がローレベルであるため、制御信号Ｇｔ１ｂ，Ｇｔ１ｃ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ｂ，Ｇｔ２ｃ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ｂ，２７１ｃ，２７１ｄ，２７２ｂ，２７２ｃ，２７２ｄはいずれもオフする。一方、選択信号Ｓ１がハイレベルであるため、制御信号Ｇｔ１ａの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ａの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７１ａ，２７２ａもオフする。このとき、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであるから、スイッチ２６０がオンして、駆動データｄＡに応じた電圧のリニア増幅信号ＬＡＯが出力ノードＮ１に供給される。これにより、駆動信号ＣＯＭＡの電圧が一定電圧となる。

期間Ｐ３に続く期間Ｐ４では、制御信号ＯＥａ（制御信号ＯＥａｘ）がローレベルであり、制御信号ＯＣａがローレベルである。このとき、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が上昇し、帰還信号ａｉｎ２の電圧よりも高くなるため、コンパレーター２５２の出力信号がローレベルとなる。制御信号ＯＣａがローレベルであるから、制御信号Ｇｔ２はローレベルとなり、制御信号Ｇｔ１の論理レベルはコンパレーター２５２の出力信号の論理レベル（ローレベル）と一致する。また、駆動信号ＣＯＭＡの電圧が第１範囲にあるため、制御信号Ｇｔ１ｂ，Ｇｔ１ｃ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ｂ，Ｇｔ２ｃ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ｂ，２７１ｃ，２７１ｄ，２７２ｂ，２７２ｃ，２７２ｄはいずれもオフする。一方、選択信号Ｓ１がハイレベルであるため、制御信号Ｇｔ１ａの論理レベルは制御信号Ｇｔ１の論理レベル（ローレベル）と一致し、制御信号Ｇｔ２ａの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７１ａがオンするとともに、トランジスター２７２ａがオフする。これにより、電源電圧Ｖ２の供給線からコンデンサーＣ０へと電荷が充電され、駆動信号ＣＯＭＡの電圧が上昇する。

駆動信号ＣＯＭＡの電圧が上昇すると、帰還信号ａｉｎ２の電圧も上昇し、元駆動信号ａｉｎの電圧よりも高くなるため、コンパレーター２５２の出力信号がハイレベルとなる。そのため、制御信号Ｇｔ１がハイレベルとなり、制御信号Ｇｔ１ａもハイレベルとなって、トランジスター２７１ａがオフする。これにより、コンデンサーＣ０への充電が停止し、駆動信号ＣＯＭＡの電圧の上昇が停止する。

駆動信号ＣＯＭＡの電圧の上昇が停止している状態で、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が上昇し、帰還信号ａｉｎ２の電圧よりも高くなるため、コンパレーター２５２の出力信号が再びローレベルとなる。これにより、トランジスター２７１ａが再びオンし、コンデンサーＣ０への充電が再開して駆動信号ＣＯＭＡの電圧が上昇する。このように、駆動データｄＡに基づいて、トランジスター２７１ａのオン／オフ（スイッチング動作）が繰り返されながら、駆動信号ＣＯＭＡの電圧が上昇していく。

そして、駆動信号ＣＯＭＡの電圧が第２範囲に入るまで上昇すると、選択信号Ｓ２がハ
イレベルとなり、選択信号Ｓ１，Ｓ３，Ｓ４がローレベルとなる。選択信号Ｓ１，Ｓ３，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｃ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｃ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｃ，２７１ｄ，２７２ａ，２７２ｃ，２７２ｄはいずれもオフする。一方、選択信号Ｓ２がハイレベルであるため、制御信号Ｇｔ１ｂの論理レベルは制御信号Ｇｔ１の論理レベル（ローレベル又はハイレベル）と一致し、制御信号Ｇｔ２ｂの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７２ｂはオフし、トランジスター２７１ｂはオン／オフ（スイッチング動作）を繰り返す。これにより、電源電圧Ｖ３の供給線からコンデンサーＣ０へと電荷が充電され、駆動信号ＣＯＭＡの電圧は、第２範囲に入った後も上昇していく。

さらに、駆動信号ＣＯＭＡの電圧が第３範囲に入るまで上昇すると、選択信号Ｓ３がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ４がローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｄ，２７２ａ，２７２ｂ，２７２ｄはいずれもオフする。一方、選択信号Ｓ３がハイレベルであるため、制御信号Ｇｔ１ｃの論理レベルは制御信号Ｇｔ１の論理レベル（ローレベル又はハイレベル）と一致し、制御信号Ｇｔ２ｃの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７２ｃはオフし、トランジスター２７１ｃはオン／オフ（スイッチング動作）を繰り返す。これにより、電源電圧Ｖ４の供給線からコンデンサーＣ０へと電荷が充電され、駆動信号ＣＯＭＡの電圧は、第３範囲に入った後も上昇していく。

さらに、駆動信号ＣＯＭＡの電圧が第４範囲に入るまで上昇すると、選択信号Ｓ４がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ３がローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ３がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｃはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｃはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｃ，２７２ａ，２７２ｂ，２７２ｃはいずれもオフする。一方、選択信号Ｓ４がハイレベルであるため、制御信号Ｇｔ１ｄの論理レベルは制御信号Ｇｔ１の論理レベル（ローレベル又はハイレベル）と一致し、制御信号Ｇｔ２ｄの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７２ｄはオフし、トランジスター２７１ｄはオン／オフ（スイッチング動作）を繰り返す。これにより、電源電圧Ｖ５の供給線からコンデンサーＣ０へと電荷が充電され、駆動信号ＣＯＭＡの電圧は、第４範囲に入った後も上昇していく。

期間Ｐ４に続く期間Ｐ５では、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであり、制御信号ＯＣａがハイレベルである。そのため、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２はローレベルとなる。また、駆動信号ＣＯＭＡの電圧が第４範囲にあるため、選択信号Ｓ４がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ３はローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ３がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｃはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｃはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｃ，２７２ａ，２７２ｂ，２７２ｃはいずれもオフする。一方、選択信号Ｓ４がハイレベルであるため、制御信号Ｇｔ１ｄの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｄの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２７１ｄ，２７２ｄもオフする。このとき、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであるから、スイッチ２６０がオンして、駆動データｄＡに応じた電圧のリニア増幅信号ＬＡＯが出力ノードＮ１に供給される。これにより、駆動信号ＣＯＭＡの電圧が一定電圧となる。

期間Ｐ５に続く期間Ｐ６では、制御信号ＯＥａ（制御信号ＯＥａｘ）がローレベルであり、制御信号ＯＣａがハイレベルである。このとき、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が低下し、帰還信号ａｉｎ２の電圧よりも低くなるため、コンパレーター２５２の出力信号がハイレベルとなる。制御信号ＯＣａがハイレベルであるから、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２の論理レベルはコンパレーター２５２の出力信号の論理レベル（ハイレベル）と一致する。また、駆動信号ＣＯＭＡの電圧が第４範囲にあるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｃはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｃはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｃ，２７２ａ，２７２ｂ，２７２ｃはいずれもオフする。一方、選択信号Ｓ４がハイレベルであるため、制御信号Ｇｔ１ｄの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｄの論理レベルは制御信号Ｇｔ２の論理レベル（ハイレベル）と一致するので、トランジスター２７１ｄがオフするとともに、トランジスター２７２ｄがオンする。これにより、コンデンサーＣ０に蓄えられている電荷の一部が電源電圧Ｖ４の供給線へと放電され、駆動信号ＣＯＭＡの電圧が低下する。

駆動信号ＣＯＭＡの電圧が低下すると、帰還信号ａｉｎ２の電圧も低下し、元駆動信号ａｉｎの電圧よりも低くなるため、コンパレーター２５２の出力信号がローレベルとなる。そのため、制御信号Ｇｔ２がローレベルとなり、制御信号Ｇｔ２ｄもローレベルとなって、トランジスター２７２ｄがオフする。これにより、コンデンサーＣ０からの放電が停止し、駆動信号ＣＯＭＡの電圧の低下が停止する。

駆動信号ＣＯＭＡの電圧の低下が停止している状態で、駆動データｄＡに基づき元駆動信号ａｉｎの電圧が低下し、帰還信号ａｉｎ２の電圧よりも低くなるため、コンパレーター２５２の出力信号が再びハイレベルとなる。これにより、トランジスター２７２ｄが再びオンし、コンデンサーＣ０からの放電が再開して駆動信号ＣＯＭＡの電圧が低下する。このように、駆動データｄＡに基づいて、トランジスター２７２ｄのオン／オフ（スイッチング動作）が繰り返されながら、駆動信号ＣＯＭＡの電圧が低下していく。

そして、駆動信号ＣＯＭＡの電圧が第３範囲に入るまで低下すると、選択信号Ｓ３がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ４がローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｄ，２７２ａ，２７２ｂ，２７２ｄはいずれもオフする。一方、選択信号Ｓ３がハイレベルであるため、制御信号Ｇｔ１ｃの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｃの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル又はハイレベル）と一致するので、トランジスター２７１ｃはオフし、トランジスター２７２ｃはオン／オフ（スイッチング動作）を繰り返す。これにより、コンデンサーＣ０に蓄えられている電荷の一部が電源電圧Ｖ３の供給線へと放電され、駆動信号ＣＯＭＡの電圧は、第３範囲に入った後も低下していく。

期間Ｐ６に続く期間Ｐ７では、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであり、制御信号ＯＣａがハイレベルである。そのため、制御信号Ｇｔ１はハイレベルとなり、制御信号Ｇｔ２はローレベルとなる。また、駆動信号ＣＯＭＡの電圧が第３範囲にあるため、選択信号Ｓ３がハイレベルとなり、選択信号Ｓ１，Ｓ２，Ｓ４はローレベルとなる。選択信号Ｓ１，Ｓ２，Ｓ４がローレベルであるため、制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｄはハイレベルとなり、制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｄはローレベルとなって、トランジスター２７１ａ，２７１ｂ，２７１ｄ，２７２ａ，２７２ｂ，２７２ｄはいずれもオフする。一方、選択信号Ｓ３がハイレベルであるため、制御信号Ｇｔ１ｃの論理レベルは制御信号Ｇｔ１の論理レベル（ハイレベル）と一致し、制御信号Ｇｔ２ｃの論理レベルは制御信号Ｇｔ２の論理レベル（ローレベル）と一致するので、トランジスター２
７１ｃ，２７２ｃもオフする。このとき、制御信号ＯＥａ（制御信号ＯＥａｘ）がハイレベルであるから、スイッチ２６０がオンして、駆動データｄＡに応じた電圧のリニア増幅信号ＬＡＯが出力ノードＮ１に供給される。これにより、駆動信号ＣＯＭＡの電圧が一定電圧Ｖｃとなる。

そして、期間Ｐ７の途中で期間Ｔ１から期間Ｔ２へと移行し、期間Ｔ２の期間Ｐ８〜期間Ｐ１３における駆動回路５０の動作は、期間Ｔ１の期間Ｐ２〜期間Ｐ７と同様である。

このように、本実施形態の駆動回路５０では、制御信号ＯＥａ（制御信号ＯＥｂ）がローレベルのときは、駆動データｄＡ（ｄＢ）に応じたトランジスター２７１ａ〜２７１ｄ，２７２ａ〜２７２ｄのスイッチング動作により、コンデンサーＣ０の充放電が行われて駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が上昇又は低下する。このとき、スイッチング動作するトランジスターは、トランジスター２７１ａ，２７２ａからなるトランジスター対、トランジスター２７１ｂ，２７２ｂからなるトランジスター対、トランジスター２７１ｃ，２７２ｃからなるトランジスター対、トランジスター２７１ｄ，２７２ｄからなるトランジスター対のうちのいずれか１つにおけるハイサイド側またはローサイド側トランジスターのいずれかであり、他のトランジスターはオフしている。そして、４つのトランジスター対の各両端に印加される電圧は、ダイオードｄｐおよびダイオードｄｎの電圧降下を無視すると、それぞれＶ５−Ｖ４，Ｖ４−Ｖ３，Ｖ３−Ｖ２，Ｖ２−Ｖ１（いずれも１０．５Ｖ）であるから、１つのトランジスター対がＶ５−Ｖ１（４２Ｖ）でスイッチング動作する構成と比較して、スイッチング時の電流が大幅に低減される。さらに、制御信号ＯＥａ（制御信号ＯＥｂ）がハイレベルのときは、４つのトランジスター対がすべてオフする。以上のように、本実施形態の駆動回路５０によれば、４つのトランジスター対に流れる電流が低減されるので、低消費電力化を図ることができる。

また、制御信号ＯＥａ（制御信号ＯＥｂ）がハイレベルのときは、出力ノードＮ１の電圧は、強制的に、元駆動信号ａｉｎ（ｂｉｎ）の電圧がリニア増幅器２８０によって増幅された電圧となる。従って、駆動信号ＣＯＭＡ（ＣＯＭＢ）の電圧が一定に保持される期間では、トランジスター２７１ａ〜２７１ｄ，２７２ａ〜２７２ｄのスイッチング動作により生じる高周波ノイズが駆動信号ＣＯＭＡ（ＣＯＭＢ）に重畳されず、駆動信号ＣＯＭＡ（ＣＯＭＢ）の精度が向上する。

図１２に示されるように、本実施形態では、各駆動回路５０（５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６）において、その一部を構成する、Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３、ゲートドライバー制御回路２５４、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄ、セレクター２５６及び増幅制御回路２５７は、集積回路装置３００（集積回路）に集積されている。これに対して、各駆動回路５０の他の一部を構成する、スイッチ２６０、トランジスター２７１ａ〜２７１ｄ，２７２ａ〜２７２ｄ、増幅回路２５８、帰還回路２５９、コンデンサーＣ０及び抵抗素子Ｒ１，Ｒ２，Ｒ３，Ｒ４は、集積回路装置３００に集積されずに、制御基板１００に搭載（実装）されている。

リニア増幅器２８０の一部を構成する増幅回路２５８が集積回路装置３００に集積されていないのは、電源電圧Ｖ１から電源電圧Ｖ５までの範囲の一定電圧であるリニア増幅信号ＬＡＯを出力するため、内蔵するトランジスターに最大Ｖ５−Ｖ１の電圧が印加されるため、集積回路装置３００に集積するためには高耐圧の製造プロセスが必要となり、コストの増加を招くからである。ただし、高耐圧の製造プロセスが採用されて、増幅回路２５８が集積回路装置３００に集積されてもよい。

また、リニア増幅器２８０の一部を構成する帰還回路２５９が集積回路装置３００に集
積されていないのは、仮に、帰還回路２５９が集積回路装置３００に集積されると、製造ばらつきに起因して、集積回路装置３００のチップ毎に帰還回路２５９の減衰率がばらつくため、集積回路装置３００の内部に減衰率を微調整する回路を追加する必要が生じるため、集積回路装置３００のコストが増加するからである。ただし、帰還回路２５９が集積回路装置３００に集積されてもよい。

さらに、本実施形態では、１つの駆動回路ユニットを構成する４つの駆動回路５０ａ−１，５０ｂ−１，５０ａ−２，５０ｂ−２の各一部が１つの集積回路装置３００に含まれ、他の１つの駆動回路ユニットを構成する４つの駆動回路５０ａ−３，５０ｂ−３，５０ａ−４，５０ｂ−４の各一部が他の１つの集積回路装置３００に含まれ、他の１つの駆動回路ユニットを構成する４つの駆動回路５０ａ−５，５０ｂ−５，５０ａ−６，５０ｂ−６の各一部が他の１つの集積回路装置３００に含まれている。すなわち、本実施形態の液体吐出装置１は、制御基板１００に同じ構成の３つの集積回路装置３００が搭載（実装）されている。

７．集積回路装置の端子配置及びレイアウト
次に、集積回路装置３００の端子配置及びレイアウトについて説明する。図１４は、制御基板１００に実装された集積回路装置３００を示す図であり、制御基板１００及び集積回路装置３００を、集積回路装置３００の搭載面側から平面視した図である。また、図１５は、図１４に示される集積回路装置３００の半導体基板上のレイアウトの一部を簡略化して示す図である。なお、図１４では、制御基板１００に搭載される３つの集積回路装置３００のうち、４つの駆動回路５０ａ−１，５０ｂ−１，５０ａ−２，５０ｂ−２の各一部が含まれる集積回路装置３００のみが図示されている。また、図１５では、４つの駆動回路５０ａ−１，５０ｂ−１，５０ａ−２，５０ｂ−２の各一部のうち、駆動回路５０ａ−１，５０ｂ−１の各一部のみが図示されている。

図１４に示されるように、集積回路装置３００はその平面視において矩形状であり、駆動回路５０ａ−１（「第１駆動回路」の一例）の一部に対応する駆動回路ブロック３１１、駆動回路５０ｂ−１（「第２駆動回路」の一例）の一部に対応する駆動回路ブロック３１２、駆動回路５０ａ−２の一部に対応する駆動回路ブロック３１３及び駆動回路５０ｂ−２の一部に対応する駆動回路ブロック３１４が、半導体基板３０１（図１５参照）上に配置されている。具体的には、駆動回路ブロック３１１は、駆動回路ブロック３１２及び駆動回路ブロック３１４と隣り合って配置され、駆動回路ブロック３１２は、駆動回路ブロック３１１及び駆動回路ブロック３１３と隣り合って配置され、駆動回路ブロック３１３は、駆動回路ブロック３１２及び駆動回路ブロック３１４と隣り合って配置され、駆動回路ブロック３１４は、駆動回路ブロック３１１及び駆動回路ブロック３１３と隣り合って配置されている。

より詳細には、駆動回路ブロック３１１は、集積回路装置３００の半導体基板３０１（図１５参照）が４等分された４つの領域のうち、集積回路装置３００の第１辺３００ａと、第１辺３００ａと交差する第２辺３００ｂとに沿う領域に配置されている。駆動回路ブロック３１２は、集積回路装置３００の第１辺３００ａと、第１辺３００ａと交差する第３辺３００ｃとに沿う領域に配置されている。駆動回路ブロック３１３は、集積回路装置３００の第３辺３００ｃと、第３辺３００ｃと交差する第４辺３００ｄとに沿う領域に配置されている。駆動回路ブロック３１４は、集積回路装置３００の第２辺３００ｂと第４辺３００ｄとに沿う領域に配置されている。換言すれば、４つの駆動回路ブロック３１１，３１２，３１３，３１４が２行２列のマトリックス状に配置されており、駆動回路ブロック３１１と駆動回路ブロック３１３とが対角位置にあり、駆動回路ブロック３１２と駆動回路ブロック３１４とが対角位置にある。

そして、集積回路装置３００の動作方法としては、駆動回路ブロック３１１が、第１ノズル列６５０ａ及び第２ノズル列６５０ｂ（図２参照）に対応して設けられる各吐出部６００が有する圧電素子６０を駆動するための駆動信号ＣＯＭＡ（「第１駆動信号」の一例）の波形を制御する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄを生成する。また、駆動回路ブロック３１２が、第１ノズル列６５０ａ及び第２ノズル列６５０ｂ（図２参照）に対応して設けられる各吐出部６００が有する圧電素子６０を駆動するための駆動信号ＣＯＭＢ（「第２駆動信号」の一例）の波形を制御する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄを生成する。また、駆動回路ブロック３１３が、第３ノズル列６５０ｃ及び第４ノズル列６５０ｄ（図２参照）に対応して設けられる各吐出部６００が有する圧電素子６０を駆動するための駆動信号ＣＯＭＡの波形を制御する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄを生成する。駆動回路ブロック３１４が、第３ノズル列６５０ｃ及び第４ノズル列６５０ｄ（図２参照）に対応して設けられる各吐出部６００が有する圧電素子６０を駆動するための駆動信号ＣＯＭＢの波形を制御する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄを生成する。

ここで、駆動信号ＣＯＭＡの最大振幅は台形波形Ａｄｐ１（あるいは台形波形Ａｄｐ２）（図６参照）の最大電圧と最小電圧との差であり、駆動信号ＣＯＭＢの最大振幅は台形波形Ｂｄｐ２（図６参照）の最大電圧と最小電圧との差であるから、駆動信号ＣＯＭＡの最大振幅は、駆動信号ＣＯＭＢの最大振幅よりも大きい。逆に言えば、駆動信号ＣＯＭＢの最大振幅は、駆動信号ＣＯＭＡの最大振幅よりも小さい。そのため、駆動回路ブロック３１１，３１３がそれぞれ生成する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄの論理レベルが反転する頻度は、駆動回路ブロック３１２，３１４がそれぞれ生成する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄの論理レベルが反転する頻度よりも高くなる。従って、駆動回路ブロック３１１において消費される電力は、駆動回路ブロック３１２，３１４において消費される電力よりも大きく、駆動回路ブロック３１３において消費される電力は、駆動回路ブロック３１２，３１４において消費される電力よりも大きい。従って、駆動回路ブロック３１１の発熱量は駆動回路ブロック３１２，３１４の発熱量よりも大きく、駆動回路ブロック３１３の発熱量は駆動回路ブロック３１２，３１４の発熱量よりも大きい。これに対して、本実施形態では、前述の通り、相対的に発熱量が大きい駆動回路ブロック３１１と駆動回路ブロック３１３とが隣り合わない対角位置にあり、相対的に発熱量が小さい駆動回路ブロック３１２と駆動回路ブロック３１４とが隣り合わない対角位置にあるので、集積回路装置３００の内部において、発生した熱が分散され、温度分布の偏りが低減される。その結果、温度分布の偏りが大きくなることにより駆動回路ブロック３１１〜３１４の一部の動作が不安定になる可能性が低減され、駆動回路５０ａ−１，５０ａ−２から出力される駆動信号ＣＯＭＡや駆動回路５０ｂ−１，５０ｂ−２から出力される駆動信号ＣＯＭＢの歪みが低減される。

集積回路装置３００の第１辺３００ａには、駆動回路ブロック３１１と対向する位置に、駆動回路ブロック３１１と電気的に接続される複数の外部接続端子３５１〜３６３から成る外部接続端子群Ｐａ１ｘが設けられ、駆動回路ブロック３１２と対向する位置に、駆動回路ブロック３１２と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐｂ１ｘが設けられている。集積回路装置３００の第２辺３００ｂには、駆動回路ブロック３１１と対向する位置に、駆動回路ブロック３１１と電気的に接続される複数の外部接続端子３６５〜３７７から成る外部接続端子群Ｐａ１ｙが設けられ、駆動回路ブロック３１４と対向する位置に、駆動回路ブロック３１４と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐｂ２ｙが設けられている。集積回路装置３００の第３辺３００ｃには、駆動回路ブロック３１２と対向する位置に、駆動回路ブロック３１２と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐｂ１ｙが設けられ、駆動回路ブロック３１３と対向する位置に、駆動回路ブロック３１３と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐａ２ｙが設けられている。集積回路装置３００の
第４辺３００ｄには、駆動回路ブロック３１３と対向する位置に、駆動回路ブロック３１３と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐａ２ｘが設けられ、駆動回路ブロック３１４と対向する位置に、駆動回路ブロック３１４と電気的に接続される複数の外部接続端子から成る外部接続端子群Ｐｂ２ｘが設けられている。

制御基板１００には、外部接続端子群Ｐａ１ｘと対向する位置に複数の電極４０１〜４１３から成る電極群Ｅａ１ｘが設けられており、電極群Ｅａ１ｘに含まれる複数の電極４０１〜４１３は、外部接続端子群Ｐａ１ｘに含まれる複数の外部接続端子３５１〜３６３とそれぞれ接続されている。同様に、外部接続端子群Ｐａ１ｙ，Ｐｂ１ｘ，Ｐｂ１ｙ，Ｐａ２ｘ，Ｐａ２ｙ，Ｐｂ２ｘ，Ｐｂ２ｙとそれぞれ対向する位置に電極群Ｅａ１ｙ，Ｅｂ１ｘ，Ｅｂ１ｙ，Ｅａ２ｘ，Ｅａ２ｙ，Ｅｂ２ｘ，Ｅｂ２ｙが設けられている。

図１５に示されるように、駆動回路ブロック３１１は、Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３、リニア増幅器２８０の一部である増幅制御回路２５７、ゲートドライバー制御回路２５４、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄ及びセレクター２５６を含み、これらは半導体基板３０１に形成されている。

半導体基板３０１は矩形状であり、その第１辺３０１ａ、第２辺３０１ｂ、第３辺３０１ｃ及び第４辺３０１ｄは、それぞれ、集積回路装置３００の第１辺３００ａ、第２辺３００ｂ、第３辺３００ｃ及び第４辺３００ｄと対向している。なお、図１５では、半導体基板３０１の第４辺３０１ｄは図示されていない。

半導体基板３０１には、外部接続端子群Ｐａ１ｘに含まれる複数の外部接続端子３５１〜３６３の各々とワイヤーボンディング等によって接続されるパッド３２１〜３３３が形成されている。パッド３２１〜３３３の各々と半導体基板３０１の第１辺３０１ａ（集積回路装置３００の第１辺３００ａ）との最短距離は、パッド３２１〜３３３の各々と半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）との最短距離よりも短い。すなわち、パッド３２１〜３３３は、半導体基板３０１の第１辺３０１ａ（集積回路装置３００の第１辺３００ａ）に沿って形成されている。より詳細には、半導体基板３０１の第１辺３０１ａに沿って、第２辺３０１ｂに近い側からパッド３２１〜３３３がこの順に配置されている。パッド３２１，３２４，３２７，３３０，３３３は、それぞれ電源電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５が供給されるパッドである。また、パッド３２２，３２５，３２８，３３１は、それぞれ制御信号Ｇｔ２ａ，Ｇｔ２ｂ，Ｇｔ２ｃ，Ｇｔ２ｄを出力するパッドであり、パッド３２３，３２６，３２９，３３２は、それぞれ制御信号Ｇｔ１ａ，Ｇｔ１ｂ，Ｇｔ１ｃ，Ｇｔ１ｄを出力するパッドである。

また、半導体基板３０１には、外部接続端子群Ｐａ１ｙに含まれる複数の外部接続端子３６５〜３７７の各々とワイヤーボンディング等によって接続されるパッド３３５〜３４７が形成されている。パッド３３５〜３４７の各々と半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）との最短距離は、パッド３３５〜３４７の各々と半導体基板３０１の第１辺３０１ａ（集積回路装置３００の第１辺３００ａ）との最短距離よりも短い。すなわち、パッド３３５〜３４７は、半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）に沿って形成されている。より詳細には、半導体基板３０１の第２辺３０１ｂに沿って、第１辺３０１ａに近い側からパッド３３５〜３４７がこの順に配置されている。パッド３３５は、リニア増幅器２８０の一部である増幅制御回路２５７が出力する増幅制御信号ＣＴＬＡを出力するパッドである。また、パッド３３８，３３９，３４０は、それぞれリニア増幅帰還信号ＬＡＯ＿ＦＢ、帰還信号ａｉｎ３、帰還信号ａｉｎ２が入力されるパッドである。また、パッド３４１〜３４５は、それぞれ駆動データｄＡの各ビットが入力されるパッドである。また、パッド３４６，３４
７は、それぞれ制御信号ＯＥａ，ＯＣａが入力されるパッドである。また、パッド３３６，３３７は、例えば、アナログ回路の電源電圧等が入力されるパッドである。

駆動回路ブロック３１１に含まれる増幅制御回路２５７、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄは、半導体基板３０１の第１辺３０１ａに沿って、第２辺３０１ｂに近い側からこの順に配置されている。また、駆動回路ブロック３１１に含まれるセレクター２５６は、増幅制御回路２５７及びゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄよりも第１辺３０１ａから遠い場所に配置されている。また、駆動回路ブロック３１１に含まれるＤ／Ａ変換回路２５１、コンパレーター２５２及びタイミング信号生成回路２５３等の低電圧で動作するアナログブロックは、セレクター２５６よりも第１辺３０１ａから遠い場所に配置されている。すなわち、セレクター２５６は、増幅制御回路２５７及びゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄとアナログブロックとの間に設けられている。また、駆動回路ブロック３１１に含まれるゲートドライバー制御回路２５４等で構成されるロジックブロックは、アナログブロックよりも第１辺３０１ａから遠い場所に配置されている。

ここで、本実施形態では、図１５に示されるように、電源電圧Ｖ１が供給されるパッド３２１（「第１電源端子」の一例）と駆動データｄＡの１ビット（「第１入力信号」の一例）が入力されるパッド３４１（「第１入力端子」の一例）との最短距離ｄ１は、電源電圧Ｖ２が供給されるパッド３２４（「第２電源端子」の一例）とパッド３４１との最短距離ｄ２よりも短くなっている。また、パッド３２４とパッド３４１との最短距離ｄ２は、電源電圧Ｖ３が供給されるパッド３２７（「第３電源端子」の一例）とパッド３４１との最短距離ｄ３よりも短くなっている。同様に、電源電圧Ｖ４が供給されるパッド３３０とパッド３４１との最短距離は、パッド３２７とパッド３４１との最短距離ｄ３よりも短く、電源電圧Ｖ５が供給されるパッド３３３とパッド３４１との最短距離は、パッド３３０とパッド３４１との最短距離よりも短くなっている。

すなわち、電源電圧Ｖ１，Ｖ２，Ｖ３，Ｖ４，Ｖ５がそれぞれ供給されるパッド３２１，３２４，３２７，３３０，３３３は、より低い電源電圧が供給されるパッドほどパッド３４１に近くなるように配置されている。その結果、パッド３４１とゲートドライバー２５５ａとの最短距離は、パッド３４１とゲートドライバー２５５ｂとの最短距離よりも短く、パッド３４１とゲートドライバー２５５ｂとの最短距離は、パッド３４１とゲートドライバー２５５ｃとの最短距離よりも短く、パッド３４１とゲートドライバー２５５ｃとの最短距離は、パッド３４１とゲートドライバー２５５ｄとの最短距離よりも短くなっている。すなわち、パッド３４１に対して、電源電圧Ｖ１及び電源電圧Ｖ２が供給されて動作するゲートドライバー２５５ａが最も近くなり、電源電圧Ｖ２及び電源電圧Ｖ３が供給されて動作するゲートドライバー２５５ｂが次に近くなり、電源電圧Ｖ３及び電源電圧Ｖ４が供給されて動作するゲートドライバー２５５ｃが次に近くなり、電源電圧Ｖ４及び電源電圧Ｖ５が供給されて動作するゲートドライバー２５５ｄが最も遠くなっている。この位置関係は、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄに供給される制御信号Ｇｔ１，Ｇｔ２及び選択信号Ｓ１〜Ｓ４の生成に必要な他の制御入力信号（リニア増幅帰還信号ＬＡＯ＿ＦＢ、帰還信号ａｉｎ３、帰還信号ａｉｎ２、駆動データｄＡの他の４ビット、制御信号ＯＥａ、制御信号ＯＣａ）（「第１入力信号」の他の一例）が入力されるパッド３３８〜３４０，３４２〜３４７（「第１入力端子」の他の一例）に対しても同様である。

このように、制御信号Ｇｔ１，Ｇｔ２及び選択信号Ｓ１〜Ｓ４の生成に必要な各種の制御入力信号（リニア増幅帰還信号ＬＡＯ＿ＦＢ、帰還信号ａｉｎ３、帰還信号ａｉｎ２、駆動データｄＡ、制御信号ＯＥａ、制御信号ＯＣａ）が入力されるパッド３３８〜３４７に対して、ゲートドライバー２５５ａ〜２５５ｄのうちで最も高電圧で動作するゲートド
ライバー２５５ｄが最も遠くなり、かつ、最も低電圧で動作するゲートドライバー２５５ａが最も近くなるように配置されており、当該各種の制御入力信号に対する高電圧かつ高周波のノイズの影響が低減されるようになっている。また、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄは、半導体基板３０１の第１辺３０１ａに沿って配置されることにより、高電圧で動作するゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄと低電圧で動作するアナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）とが離れて配置されている。従って、低電圧で動作するアナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）に対する、ゲートドライバー２５５ａ〜２５５ｄが発生させる高電圧かつ高周波のノイズの影響が低減され、駆動回路５０ａ−１が出力する駆動信号ＣＯＭＡの駆動波形の歪みが低減される。

また、図１５に示されるように、駆動回路ブロック３１１と駆動回路ブロック３１２とは左右対称（半導体基板３０１の第１辺３０１ａの中点と第４辺３０１ｄの中点とを結ぶ線分に対して線対称）に配置されており、駆動回路ブロック３１１と接続される各パッド３２１〜３３３，３３５〜３４７と、駆動回路ブロック３１２と接続される各パッド５２１〜５３３，５３５〜５４７とは左右対称に配置されている。従って、駆動回路ブロック３１２においても、電源電圧Ｖ１（「第４電源電圧」の一例）が供給されるパッド５２１（「第４電源端子」の一例）と制御信号Ｇｔ１，Ｇｔ２及び選択信号Ｓ１〜Ｓ４の生成に必要な各種の制御入力信号（「第２入力信号」の一例）が入力されるパッド５３８〜５４７の各々（「第２入力端子」の一例）との最短距離は、電源電圧Ｖ２（「第５電源電圧」の一例）が供給されるパッド５２４（「第５電源端子」の一例）とパッド５３８〜５４７の各々との最短距離よりも短くなっている。また、パッド５２４とパッド５３８〜５４７の各々との最短距離は、電源電圧Ｖ３（「第６電源電圧」の一例）が供給されるパッド５２７（「第６電源端子」の一例）とパッド５３８〜５４７の各々との最短距離よりも短くなっている。同様に、パッド５２７とパッド５３８〜５４７の各々との最短距離は、電源電圧Ｖ４が供給されるパッド５３０とパッド５３８〜５４７の各々との最短距離よりも短く、パッド５３０とパッド５３８〜５４７の各々との最短距離は、電源電圧Ｖ５が供給されるパッド５３３とパッド５３８〜５４７の各々との最短距離よりも短くなっている。

従って、駆動回路ブロック３１１と同様、駆動回路ブロック３１２においても、各種の制御入力信号が入力されるパッド５３８〜５４７に対して、ゲートドライバー２５５ａ〜２５５ｄのうちで最も高電圧で動作するゲートドライバー２５５ｄが最も遠くなり、かつ、最も低電圧で動作するゲートドライバー２５５ａが最も近くなるように配置されており、当該各種の制御入力信号に対する高電圧かつ高周波のノイズの影響が低減されるようになっている。また、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄは、半導体基板３０１の第１辺３０１ａに沿って配置されることにより、高電圧で動作するゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄと低電圧で動作するアナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）とが離れて配置されている。従って、低電圧で動作するアナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）に対する、ゲートドライバー２５５ａ〜２５５ｄが発生させる高電圧かつ高周波のノイズの影響が低減され、駆動回路５０ｂ−１が出力する駆動信号ＣＯＭＢの駆動波形の歪みが低減される。

なお、図１５では、図示が省略されているが、駆動回路ブロック３１１と駆動回路ブロック３１４とは上下対称（半導体基板３０１の第２辺３０１ｂの中点と第３辺３０１ｃの中点とを結ぶ線分に対して線対称）に配置されており、駆動回路ブロック３１１と接続される各パッドと、駆動回路ブロック３１４と接続される各パッドとは上下対称に配置されている。同様に、図示が省略されているが、駆動回路ブロック３１２と駆動回路ブロック３１３とは上下対称（駆動回路ブロック３１４と駆動回路ブロック３１３とは左右対称）
に配置されており、駆動回路ブロック３１２と接続される各パッドと、駆動回路ブロック３１３と接続される各パッドとは上下対称（駆動回路ブロック３１４と接続される各パッドと、駆動回路ブロック３１３と接続される各パッドとは左右対称）に配置されている。従って、駆動回路５０ａ−２が出力する駆動信号ＣＯＭＡの駆動波形の歪みや駆動回路５０ｂ−２がそれぞれ出力する駆動信号ＣＯＭＢの駆動波形の歪みも同様に低減される。なお、集積回路装置３００のテスト等に必要なパッドや外部接続端子が存在する場合があるが、その場合でも上述した、各パッドや外部接続端子の並び順、および最短距離の関係は保たれる。

また、本実施形態では、図１５に示されるように、集積回路装置３００において、アナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）は、４つのトランジスター対のスイッチング動作を制御する制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄを生成するため、アナログブロックに対するゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄからのノイズの影響が大きいと駆動信号ＣＯＭＡの精度が低下する可能性がある。これに対して、セレクター２５６は、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄをそれぞれ動作可能にする期間を選択するため、セレクター２５６に対するノイズが駆動信号ＣＯＭＡの精度に与える影響は相対的に小さい。そこで、本実施形態では、高電圧かつ高周波で動作するゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄと低電圧で動作するアナログブロック（Ｄ／Ａ変換回路２５１、コンパレーター２５２、タイミング信号生成回路２５３等）との間にセレクター２５６が設けられており、ゲートドライバー２５５ａ，２５５ｂ，２５５ｃ，２５５ｄが発生させる高電圧かつ高周波のノイズのアナログブロックへの伝搬が低減されている。

また、本実施形態では、リニア増幅器２８０の一部である増幅制御回路２５７によって生成された増幅制御信号ＣＴＬＡが出力されるパッド３３５（「第１出力端子」の一例）と半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）との最短距離ｄ４は、パッド３３５と半導体基板３０１の第１辺３０１ａ（集積回路装置３００の第１辺３００ａ）との最短距離ｄ５よりも短い。さらに、増幅制御回路２５７は、半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）とゲートドライバー２５５ａとの間に設けられている。すなわち、増幅制御信号ＣＴＬＡが出力されるパッド３３５及び増幅制御回路２５７は、半導体基板３０１の第２辺３０１ｂ（集積回路装置３００の第２辺３００ｂ）及びゲートドライバー２５５ａの近くに配置されている。従って、高電圧の増幅制御信号ＣＴＬＡを出力する増幅制御回路２５７と低電圧で動作するアナログブロックとが離れて配置され、しかも、高電圧の増幅制御信号ＣＴＬＡがパッド３３５へと伝搬する配線２９１が短くなり、配線２９１がアナログブロックと交差しないため、高電圧のアナログブロックへの伝搬が低減されている。

なお、本実施形態では、パッド３２１〜３３３がそれぞれ接続される外部接続端子３５１〜３６３の各々と集積回路装置３００の第１辺３００ａとの最短距離は、外部接続端子３５１〜３６３の各々と集積回路装置３００の第２辺３００ｂとの最短距離よりも短い。同様に、パッド３３５〜３４７がそれぞれ接続される外部接続端子３６５〜３７７の各々と集積回路装置３００の第２辺３００ｂとの最短距離は、外部接続端子３６５〜３７７の各々と集積回路装置３００の第１辺３００ａとの最短距離よりも短い。また、制御基板１００（「回路基板」の一例）は、集積回路装置３００が実装された場合に、外部接続端子３５１〜３６３がそれぞれ接続される電極４０１〜４１３の各々と集積回路装置３００の第１辺３００ａとの最短距離が、電極４０１〜４１３の各々と集積回路装置３００の第２辺３００ｂとの最短距離よりも短い。同様に、制御基板１００は、集積回路装置３００が実装された場合に、外部接続端子３６５〜３７７がそれぞれ接続される電極４１５〜４２７の各々と集積回路装置３００の第２辺３００ｂとの最短距離が、電極４１５〜４２７の
各々と集積回路装置３００の第１辺３００ａとの最短距離よりも短い。

また、集積回路装置３００において、外部接続端子群Ｐａ１ｘに含まれる外部接続端子３５１〜３６３は、第２辺３００ｂに近い側からこの順に並んでおり、外部接続端子群Ｐａ１ｙに含まれる外部接続端子３６５〜３７７は、第１辺３００ａに近い側からこの順に並んでいる。従って、パッド３２１が接続される外部接続端子３５１（「第１電源端子」の他の一例）とパッド３３８〜３４７がそれぞれ接続される外部接続端子３６８〜３７７（「第１入力端子」の他の一例）との最短距離は、パッド３２４が接続される外部接続端子３５４（「第２電源端子」の他の一例）と外部接続端子３６８〜３７７との最短距離よりも短い。また、外部接続端子３５４と外部接続端子３６８〜３７７との最短距離は、パッド３２７が接続される外部接続端子３５７（「第３電源端子」の他の一例）と外部接続端子３６８〜３７７との最短距離よりも短い。また、パッド３３０が接続される外部接続端子３６０と外部接続端子３６８〜３７７との最短距離は、外部接続端子３５７と外部接続端子３６８〜３７７との最短距離よりも短く、パッド３３３が接続される外部接続端子３６３と外部接続端子３６８〜３７７との最短距離は、外部接続端子３６０と外部接続端子３６８〜３７７との最短距離よりも短い。

また、制御基板１００において、外部接続端子３５１が接続される電極４０１（「第１電極」の一例）と外部接続端子３６８〜３７７がそれぞれ接続される電極４１８〜４２７（「第４電極」の一例）との最短距離は、外部接続端子３５４が接続される電極４０４（「第２電極」の一例）と電極４１８〜４２７との最短距離よりも短い。また、電極４０４と電極４１８〜４２７との最短距離は、外部接続端子３５７が接続される電極４０７（「第３電極」の一例）と電極４１８〜４２７との最短距離よりも短い。また、外部接続端子３６０が接続される電極４１０と電極４１８〜４２７との最短距離は、電極４０７と電極４１８〜４２７との最短距離よりも短く、外部接続端子３６３接続される電極４１３と電極４１８〜４２７との最短距離は、電極４１０と電極４１８〜４２７との最短距離よりも短い。

このように、本実施形態では、集積回路装置３００の外部接続端子の配置や制御基板１００に形成される電極の配置が集積回路装置３００のパッドの配置と同様であるため、制御基板１００において、集積回路装置３００に入力される各種の制御入力信号が伝搬する配線と集積回路装置３００が出力される高電圧かつ高周波の制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄが伝搬する配線とを離すことが容易であり、各種の制御入力信号に対するノイズの影響が低減され、駆動回路５０ａ−１が出力する駆動信号ＣＯＭＡの駆動波形の歪みが低減される。

８．作用効果
以上に説明したように、本実施形態に係る液体吐出装置１によれば、各集積回路装置３００において、各種の制御入力信号（リニア増幅帰還信号ＬＡＯ＿ＦＢ、帰還信号ａｉｎ３、帰還信号ａｉｎ２、駆動データｄＡ、制御信号ＯＥａ、制御信号ＯＣａ等）や低電圧で動作するアナログブロックに対する、高電圧かつ高周波で動作する回路（ゲートドライバー２５５ａ〜２５５ｄ、増幅制御回路２５７等）からのノイズの影響が低減される。さらに、制御基板１００において、集積回路装置３００への各種の制御入力信号に対する高電圧かつ高周波の信号（制御信号Ｇｔ１ａ〜Ｇｔ１ｄ，Ｇｔ２ａ〜Ｇｔ２ｄ等）に基づくノイズの影響が低減される。従って、本実施形態に係る液体吐出装置１によれば、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６が歪みの少ない駆動波形を有する駆動信号ＣＯＭＡ，ＣＯＭＢを生成することができるので、各吐出部６００からの液体の吐出精度を向上させることができる。

また、本実施形態に係る液体吐出装置１によれば、３つの集積回路装置３００の各々に
おいて、相対的に発熱量の大きい２つの駆動回路ブロックが対角位置にあり、相対的に発熱量の小さい他の２つの駆動回路ブロックが対角位置にあるので、４つの駆動回路ブロックから発生した熱が分散されて温度分布の偏りが低減されるため、４つの駆動回路ブロックの動作が安定する。従って、本実施形態に係る液体吐出装置１によれば、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６が歪みの少ない駆動波形を有する駆動信号ＣＯＭＡ，ＣＯＭＢを生成することができるので、各吐出部６００からの液体の吐出精度を向上させることができる。

さらに、本実施形態に係る液体吐出装置１によれば、３つの集積回路装置３００の各々が４つの駆動回路ブロックを搭載しているので、１つ又は２つの駆動回路ブロックが別々の集積回路装置に搭載される場合と比較して必要な集積回路装置の数が減るため、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６の総配置面積の削減や低コスト化が可能である。

９．変形例
上記の実施形態では、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６は、制御基板１００に設けられているが、ヘッド基板１０１に設けられていてもよいし、制御基板１００及びヘッド基板１０１とは異なる基板（中継基板）に設けられていてもよい。

また、上記の実施形態では、駆動回路５０ａ−１〜５０ａ−６は同じ波形の駆動信号ＣＯＭＡを生成しているが、駆動回路５０ａ−１〜５０ａ−６の少なくとも１つが生成する駆動信号ＣＯＭＡの波形と駆動回路５０ａ−１〜５０ａ−６の他の少なくとも１つが生成する駆動信号ＣＯＭＡの波形とが異なってもよい。同様に、上記の実施形態では、駆動回路５０ｂ−１〜５０ｂ−６は、同じ波形の駆動信号ＣＯＭＢを生成しているが、駆動回路５０ｂ−１〜５０ｂ−６の少なくとも１つが生成する駆動信号ＣＯＭＢの波形と駆動回路５０ｂ−１〜５０ｂ−６の他の少なくとも１つが生成する駆動信号ＣＯＭＢの波形とが異なってもよい。例えば、第１ノズル列６５０ａ及び第２ノズル列６５０ｂ（図２参照）に対応して設けられる各吐出部６００が吐出するインクの色と第３ノズル列６５０ｃ及び第４ノズル列６５０ｄ（図２参照）に対応して設けられる各吐出部６００が吐出するインクの色とが異なる場合、色毎のインクの粘度の違いに応じて、駆動回路５０ａ−１が生成する駆動信号ＣＯＭＡの波形と駆動回路５０ａ−２が生成する駆動信号ＣＯＭＡの波形とが異なり、駆動回路５０ｂ−１が生成する駆動信号ＣＯＭＢの波形と駆動回路５０ｂ−２が生成する駆動信号ＣＯＭＢの波形とが異なってもよい。

また、上記の実施形態では、駆動回路が１２個（駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６）であり、集積回路装置３００が３個であり、１つの集積回路装置３００に含まれる駆動回路が４個であるが、これらの数は、上記の実施形態で例示したものに限られない。

また、上記の実施形態では、駆動回路５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６の各々において、最大の電源電圧Ｖ５と最小の電源電圧Ｖ１との間を第１範囲〜第４範囲に分割して４つのゲートドライバー２５５ａ〜２５５ｄを動作させているが、電源電圧を分割する範囲の数（ゲートドライバーの数）は４つに限られず、３つ以下であってもよいし、５つ以上であってもよい。

また、上記の実施形態では、駆動信号ＣＯＭＡの波形と駆動信号ＣＯＭＢの波形とが組み合わされて、大ドット、中ドット、小ドット、非記録に対応する駆動波形を有する駆動信号ＶＯＵＴが生成されて各圧電素子６０に印加されているが、各圧電素子６０に印加される駆動信号ＶＯＵＴの生成方法はこれに限られず、公知の各種の方法が適用可能である。例えば、各印刷周期において、大ドット用の駆動波形を有する駆動信号ＣＯＭＡ、中ド
ット用の駆動波形を有する駆動信号ＣＯＭＢ、小ドット用の駆動波形を有する駆動信号ＣＯＭＣ及び非記録用（微振動用）の駆動波形を有する駆動信号ＣＯＭＤのいずれか１つが選択されることで、大ドット、中ドット、小ドット、非記録に対応する駆動波形を有する駆動信号ＶＯＵＴが生成されてもよい。また、例えば、各印刷周期において、中ドット用の２つの駆動波形、小ドット用の１つの駆動波形及び非記録用（微振動用）の１つの駆動波形を有する１つの駆動信号ＣＯＭから２つの中ドット用の駆動波形、１つの中ドット用の駆動波形、１つの小ドット用駆動波形又は１つの非記録用（微振動用）の駆動波形が選択されることで、大ドット、中ドット、小ドット、非記録に対応する駆動波形を有する駆動信号ＶＯＵＴが生成されてもよい。

また、上記の実施形態では、各駆動回路は、容量性負荷である圧電素子６０を駆動する駆動信号を生成する容量性負荷駆動回路であるが、本発明における駆動回路は、圧電素子以外の容量性負荷を駆動する容量性負荷駆動回路にも適用可能である。

また、上記の実施形態では、駆動回路が駆動素子としての圧電素子（容量性負荷）を駆動するピエゾ方式の液体吐出装置を例に挙げたが、本発明は、駆動回路が容量性負荷以外の駆動素子を駆動する液体吐出装置にも適用可能である。このような液体吐出装置としては、例えば、駆動回路が駆動素子としての発熱素子（例えば、抵抗）を駆動し、発熱素子が加熱されることにより発生するバブルを利用して液体（インク）を吐出するサーマル方式（バブル方式）の液体吐出装置等が挙げられる。

また、上記の実施形態では、液体吐出装置として、液体吐出ヘッドが移動して印刷媒体に印刷を行うシリアルスキャン型（シリアル印刷型）のインクジェットプリンターを例に挙げたが、本発明は、液体吐出ヘッドが移動せずに印刷媒体に印刷を行うラインヘッド型のインクジェットプリンターにも適用可能である。

また、上記の実施形態では、液体吐出装置としてプリンター（印刷装置）を例に挙げたが、本発明は、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材吐出装置、有機ＥＬディスプレイ、ＦＥＤ（面発光ディスプレイ）等の電極形成に用いられる電極材料吐出装置、バイオチップ製造に用いられる生体有機物吐出装置、立体造形装置（いわゆる３Ｄプリンター）、捺染装置等の液体吐出装置にも適用可能である。

以上、本実施形態あるいは変形例について説明したが、本発明はこれら本実施形態あるいは変形例に限られるものではなく、その要旨を逸脱しない範囲において種々の態様で実施することが可能である。例えば、上記の実施形態および各変形例を適宜組み合わせることも可能である。

本発明は、実施形態で説明した構成と実質的に同一の構成（例えば、機能、方法および結果が同一の構成、あるいは目的および効果が同一の構成）を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１…液体吐出装置、２…本体、３…支持スタンド、４…供給部、６…排出部、７…操作部、８…インク貯留部、９…インクチューブ、２０…ヘッドユニット、２１…ヘッド、２４…キャリッジ、３２…キャリッジガイド軸、３３…プラテン、３５…キャッピング機構、５０，５０ａ−１〜５０ａ−６，５０ｂ−１〜５０ｂ−６，…駆動回路、６０…圧電素子、８０…メンテナンス機構、１００…制御基板、１０１…ヘッド基板、１１１…制御部、
１１２…電源回路、１１３…制御信号送信部、１１５…制御信号受信部、１２０，１２０−１〜１２０−６…駆動信号選択回路、１３０…コネクター、１４０…コネクター、２０１…ケーブル、２２０…選択制御部、２２２…シフトレジスター、２２４…ラッチ回路、２２６…デコーダー、２３０…選択部、２３２ａ，２３２ｂ…インバーター、２３４ａ，２３４ｂ…トランスファーゲート、２５１…Ｄ／Ａ変換回路、２５２…コンパレーター、２５３…タイミング信号生成回路、２５４…ゲートドライバー制御回路、２５５ａ〜２５５ｄ…ゲートドライバー、２５６…セレクター、２５７…増幅制御回路、２５８…増幅回路、２５９…帰還回路、２６０…スイッチ、２７１ａ〜２７１ｄ，２７２ａ〜２７２ｄ…トランジスター、２８０…リニア増幅器、３００…集積回路装置、３００ａ…第１辺、３００ｂ…第２辺、３００ｃ…第３辺、３００ｄ…第４辺、３０１…半導体基板、３０１ａ…第１辺、３０１ｂ…第２辺、３０１ｃ…第３辺、３０１ｄ…第４辺、３１１〜３１４…駆動回路ブロック、３２１〜３３３…パッド、３３５〜３４７…パッド、３５１〜３５３…外部接続端子、３５３〜３７７…外部接続端子、３９１…配線、５２１〜５３３…パッド、５３５〜５４７…パッド、６００…吐出部、６０１…圧電体、６１１，６１２…電極、６２１…振動板、６３１…キャビティー、６３２…ノズルプレート、６４１…リザーバー、６５０…ノズル列、６５０ａ〜６５０ｌ…第１ノズル列〜第１２ノズル列、６５１…ノズル、６６１…供給口、Ｃ０…コンデンサー、Ｒ１，Ｒ２，Ｒ３，Ｒ４…抵抗素子、Ｅａ１ｘ，Ｅａ１ｙ，Ｅａ２ｘ，Ｅａ２ｙ，Ｅｂ１ｘ，Ｅｂ１ｙ，Ｅｂ２ｘ，Ｅｂ２ｙ…電極群、Ｐａ１ｘ，Ｐａ１ｙ，Ｐａ２ｘ，Ｐａ２ｙ，Ｐｂ１ｘ，Ｐｂ１ｙ，Ｐｂ２ｘ，Ｐｂ２ｙ…外部接続端子群

Claims

圧電素子を含み、前記圧電素子に第１駆動信号が印加されることにより液体を吐出する吐出部と、
前記第１駆動信号を出力する第１駆動回路と、を備え、
前記第１駆動回路は、
前記第１駆動信号が出力される第１出力ノードと、
第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、
前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トランジスターからなる第２トランジスター対と、
前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、
前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、
第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、
前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続され、
前記第１ゲートドライバーの少なくとも一部、前記第２ゲートドライバーの少なくとも一部及び前記第１制御回路の少なくとも一部は、集積回路装置に集積され、
前記集積回路装置は、
前記第１電源電圧が供給される第１電源端子と、
前記第２電源電圧が供給される第２電源端子と、
前記第３電源電圧が供給される第３電源端子と、
前記第１入力信号が入力される第１入力端子と、を有し、
前記第１電源端子と前記第１入力端子との最短距離は、前記第２電源端子と前記第１入力端子との最短距離よりも短く、
前記第２電源端子と前記第１入力端子との最短距離は、前記第３電源端子と前記第１入力端子との最短距離よりも短い、
ことを特徴とする、液体吐出装置。
前記第１制御回路は、
前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、
前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、
前記第１入力信号は、前記デジタル信号である、請求項１に記載の液体吐出装置。
前記第１電源端子と前記集積回路装置の第１辺との最短距離は、前記第１電源端子と前記集積回路装置の第２辺との最短距離よりも短く、
前記第１入力端子と前記第２辺との最短距離は、前記第１入力端子と前記第１辺との最短距離よりも短い、
ことを特徴とする、請求項１又は２に記載の液体吐出装置。
前記第２電源端子と前記第１辺との最短距離は、前記第２電源端子と前記第２辺との最短距離よりも短く、
前記第３電源端子と前記第１辺との最短距離は、前記第３電源端子と前記第２辺との最
短距離よりも短い、
ことを特徴とする、請求項３に記載の液体吐出装置。
前記吐出部は、前記圧電素子に前記第１駆動信号又は第２駆動信号が印加されることにより液体を吐出し、
前記第２駆動信号を出力する第２駆動回路をさらに備え、
前記第２駆動回路は、
前記第２駆動信号が出力される第２出力ノードと、
第４電源電圧が供給される第４電源電圧供給線と前記第４電源電圧よりも高い第５電源電圧が供給される第５電源電圧供給線との間に直列に接続される第５トランジスター及び第６トランジスターからなる第３トランジスター対と、
前記第５電源電圧供給線と前記第５電源電圧よりも高い第６電源電圧が供給される第６電源電圧供給線との間に直列に接続される第７トランジスター及び第８トランジスターからなる第４トランジスター対と、
前記第４電源電圧及び前記第５電源電圧が供給され、前記第３トランジスター対のスイッチング動作を制御する第３制御信号を生成する第３ゲートドライバーと、
前記第５電源電圧及び前記第６電源電圧が供給され、前記第４トランジスター対のスイッチング動作を制御する第４制御信号を生成する第４ゲートドライバーと、
第２入力信号に基づいて、前記第３ゲートドライバー及び前記第４ゲートドライバーを制御する第２制御回路と、を有し、
前記第３トランジスター対の出力端及び前記第４トランジスター対の出力端は、前記第２出力ノードと接続され、
前記第３ゲートドライバーの少なくとも一部、前記第４ゲートドライバーの少なくとも一部及び第２制御回路の少なくとも一部は、前記集積回路装置に集積され、
前記集積回路装置は、
前記第４電源電圧が供給される第４電源端子と、
前記第５電源電圧が供給される第５電源端子と、
前記第６電源電圧が供給される第６電源端子と、
前記第２入力信号が入力される第２入力端子と、を有し、
前記第４電源端子と前記第２入力端子との最短距離は、前記第５電源端子と前記第２入力端子との最短距離よりも短く、
前記第５電源端子と前記第２入力端子との最短距離は、前記第６電源端子と前記第２入力端子との最短距離よりも短く、
前記第２入力端子と前記集積回路装置の前記第２辺と対向する第３辺との最短距離は、前記第２入力端子と前記第１辺との最短距離よりも短く、
前記第４電源端子と前記第１辺との最短距離は、前記第４電源端子と前記第３辺との最短距離よりも短く、
前記第５電源端子と前記第１辺との最短距離は、前記第５電源端子と前記第３辺との最短距離よりも短く、
前記第６電源端子と前記第１辺との最短距離は、前記第６電源端子と前記第３辺との最短距離よりも短い、
ことを特徴とする、請求項３又は４に記載の液体吐出装置。
圧電素子を含み、前記圧電素子に第１駆動信号が印加されることにより液体を吐出する吐出部と、前記第１駆動信号を出力する第１駆動回路と、を備え、前記第１駆動回路は、前記第１駆動信号が出力される第１出力ノードと、第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トラ
ンジスターからなる第２トランジスター対と、前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続され、前記第１ゲートドライバーの少なくとも一部、前記第２ゲートドライバーの少なくとも一部及び前記第１制御回路の少なくとも一部が集積され、前記第１電源電圧が供給される第１電源端子と、前記第２電源電圧が供給される第２電源端子と、前記第３電源電圧が供給される第３電源端子と、前記第１入力信号が入力される第１入力端子と、を有する集積回路装置が実装される回路基板であって、
前記第１電源端子が接続される第１電極と、
前記第２電源端子が接続される第２電極と、
前記第３電源端子が接続される第３電極と、
前記第１入力端子が接続される第４電極と、を有し、
前記第１電極と前記第４電極との最短距離は、前記第２電極と前記第４電極との最短距離よりも短く、
前記第２電極と前記第４電極との最短距離は、前記第３電極と前記第４電極との最短距離よりも短い、
ことを特徴とする、回路基板。
前記第１制御回路は、
前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、
前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、
前記第１入力信号は、前記デジタル信号である、請求項６に記載の回路基板。
前記集積回路装置が実装された場合に、
前記第１電極と前記集積回路装置の第１辺との最短距離は、前記第１電極と前記集積回路装置の第２辺との最短距離よりも短く、
前記第４電極と前記第２辺との最短距離は、前記第４電極と前記第１辺との最短距離よりも短い、
ことを特徴とする、請求項６又は７に記載の回路基板。
前記集積回路装置が実装された場合に、
前記第２電極と前記第１辺との最短距離は、前記第２電極と前記第２辺との最短距離よりも短く、
前記第３電極と前記第１辺との最短距離は、前記第３電極と前記第２辺との最短距離よりも短い、
ことを特徴とする、請求項８に記載の回路基板。
容量性負荷を駆動する第１駆動信号が出力される第１出力ノードと、
第１電源電圧が供給される第１電源電圧供給線と前記第１電源電圧よりも高い第２電源電圧が供給される第２電源電圧供給線との間に直列に接続される第１トランジスター及び第２トランジスターからなる第１トランジスター対と、
前記第２電源電圧供給線と前記第２電源電圧よりも高い第３電源電圧が供給される第３電源電圧供給線との間に直列に接続される第３トランジスター及び第４トランジスターからなる第２トランジスター対と、
前記第１電源電圧及び前記第２電源電圧が供給され、前記第１トランジスター対のスイッチング動作を制御する第１制御信号を生成する第１ゲートドライバーと、
前記第２電源電圧及び前記第３電源電圧が供給され、前記第２トランジスター対のスイッチング動作を制御する第２制御信号を生成する第２ゲートドライバーと、
第１入力信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御する第１制御回路と、を有し、
前記第１トランジスター対の出力端及び前記第２トランジスター対の出力端は、前記第１出力ノードと接続される第１駆動回路に用いられる集積回路装置であって、
前記第１ゲートドライバーの少なくとも一部と、
前記第２ゲートドライバーの少なくとも一部と、
前記第１制御回路の少なくとも一部と、
前記第１電源電圧が供給される第１電源端子と、
前記第２電源電圧が供給される第２電源端子と、
前記第３電源電圧が供給される第３電源端子と、
前記第１入力信号が入力される第１入力端子と、を有し、
前記第１電源端子と前記第１入力端子との最短距離は、前記第２電源端子と前記第１入力端子との最短距離よりも短く、
前記第２電源端子と前記第１入力端子との最短距離は、前記第３電源端子と前記第１入力端子との最短距離よりも短い、
ことを特徴とする、集積回路装置。
前記第１入力端子と前記第１ゲートドライバーとの最短距離は、前記第１入力端子と前記第２ゲートドライバーとの最短距離よりも短い、
ことを特徴とする、請求項１０に記載の集積回路装置。
前記第１電源端子と前記集積回路装置の第１辺との最短距離は、前記第１電源端子と前記集積回路装置の第２辺との最短距離よりも短く、
前記第１入力端子と前記第２辺との最短距離は、前記第１入力端子と前記第１辺との最短距離よりも短い、
ことを特徴とする、請求項１０又は１１に記載の集積回路装置。
前記第２電源端子と前記第１辺との最短距離は、前記第２電源端子と前記第２辺との最短距離よりも短く、
前記第３電源端子と前記第１辺との最短距離は、前記第３電源端子と前記第２辺との最短距離よりも短い、
ことを特徴とする、請求項１２に記載の集積回路装置。
前記第１制御回路は、
前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路を有し、
前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、
前記第１入力信号は、前記デジタル信号である、請求項１０乃至１３のいずれか１項に記載の集積回路装置。
前記第１制御回路は、
前記第１駆動信号の波形を規定するデジタル信号を前記第１駆動信号の元となる元駆動信号に変換するＤ／Ａ変換回路と、
前記第１駆動信号の電圧が前記第１電源電圧と前記第２電源電圧との間にあるときに前記第１ゲートドライバーを動作させ、前記第１駆動信号の電圧が前記第２電源電圧と前記
第３電源電圧との間にあるときに前記第２ゲートドライバーを動作させるセレクターと、をさらに有し、
前記元駆動信号に基づいて、前記第１ゲートドライバー及び前記第２ゲートドライバーを制御し、
前記集積回路装置は、
前記Ｄ／Ａ変換回路の少なくとも一部と、
前記セレクターの少なくとも一部と、をさらに有し、
前記セレクターは、前記第１ゲートドライバー及び前記第２ゲートドライバーと前記Ｄ／Ａ変換回路との間に設けられている、
ことを特徴とする、請求項１０乃至１３のいずれか１項に記載の集積回路装置。
前記第１駆動回路は、
前記第１駆動信号の元となる元駆動信号の電圧を所定倍数で増幅して出力するリニア増幅器をさらに有し、
第１期間において、前記第１トランジスター対及び前記第２トランジスター対のスイッチング動作が停止するとともに、前記リニア増幅器から出力される電圧が前記第１出力ノードに印加され、
前記集積回路装置は、
前記リニア増幅器の少なくとも一部と、
前記リニア増幅器によって生成された信号が出力される第１出力端子と、をさらに有し、
前記第１出力端子と前記第２辺との最短距離は、前記第１出力端子と前記第１辺との最短距離よりも短く、
前記リニア増幅器は、前記第２辺と前記第１ゲートドライバーとの間に設けられている、
ことを特徴とする、請求項１２又は１３に記載の集積回路装置。