JP6578884B2 - 液体吐出装置、駆動回路およびヘッドユニット - Google Patents

Description

本発明は、液体吐出装置、駆動回路およびヘッドユニットに関する。

インクを吐出して画像や文書を印刷するインクジェットプリンターには、圧電素子（例えばピエゾ素子）を用いたものが知られている。圧電素子は、ヘッドユニットにおいて複数のノズルのそれぞれに対応して設けられ、それぞれが駆動信号にしたがって駆動されることによって、ノズルから所定のタイミングで所定量のインク（液体）を吐出させ、ドットを形成する。圧電素子は、電気的にみればコンデンサーのような容量性負荷であるので、各ノズルの圧電素子を動作させるためには十分な電流を供給する必要がある。

このため、源駆動信号を増幅回路で増幅して、駆動信号としてヘッドユニットに供給して、圧電素子を駆動する構成となっている。増幅回路としては、源駆動信号をＡＢ級などで電流増幅する方式（リニア増幅、特許文献１参照）が挙げられる。ただし、リニア増幅では消費電力が大きく、エネルギー効率が悪いので、近年では、Ｄ級増幅についても提案されている（特許文献２参照）。Ｄ級増幅は、端的にいえば、入力信号をパルス幅変調やパルス密度変調するとともに、当該変調信号にしたがって電源電圧間において直列に挿入されたハイサイドトランジスターおよびローサイドトランジスターをスイッチングし、このスイッチングによる出力信号をローパスフィルターで濾波することで、入力信号を増幅する、というものである。

特開２００９−１９０２８７号公報 特開２０１０−１１４７１１号公報

しかしながら、Ｄ級増幅方式では、リニア増幅方式と比較してエネルギー効率が高いものの、ローパスフィルターで消費される電力が無視できないので、消費電力を改善する点において改良の余地がある。
そこで、本発明のいくつかの態様の目的の一つは、消費電力を改善した液体吐出装置、駆動回路およびヘッドユニットを提供することにある。

上記目的の一つを達成するために、本発明の一態様に係る液体吐出装置は、駆動信号の印加により変位する圧電素子を含み、当該圧電素子の変位により液体を吐出する吐出部と、第１比較部と第２比較部とを含み、入力信号と前記駆動信号に基づく帰還信号とが入力され、第１制御信号と第２制御信号とを出力する比較ユニットと、前記第１制御信号に基づいて制御される第１トランジスターと前記第２制御信号に基づいて制御される第２トランジスターとからなり、前記第１トランジスターと前記第２トランジスターとの接続点から前記駆動信号を出力するトランジスター対と、前記接続点に一端が接続された出力コンデンサーと、前記帰還信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、を備え、前記第１比較部は、第１比較信号と第２比較信号とを比較して、前記第１制御信号を出力し、前記第１比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号であり、前記第２比較部は、第３比較信号と第４比較信号とを比較して、前記第２制御信号を出力し、前記第３比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号である、ことを特徴とする。

上記一態様に係る液体吐出装置によれば、低消費電力化とともに、異常発振の可能性を低減しつつ、出力コンデンサーの容量を抑えることができる。また、出力コンデンサーの容量を小さくすることによって、無駄に消費される電力を抑えることができる。

上記一態様に係る液体吐出装置において、前記微積回路は、第１抵抗、第２抵抗、第１コンデンサーおよび第２コンデンサーを含み、前記第１抵抗および前記第２コンデンサーは、前記駆動信号の出力ノードと前記比較ユニットへの前記帰還信号の入力ノードとの間で電気的に並列に接続され、前記第２抵抗および前記第１コンデンサーは、前記入力ノードと所定の電位の給電線との間で電気的に並列に接続される構成としても良い。
第１抵抗および第２抵抗は、駆動信号の降圧の機能と位相遅れ補償の機能を兼用するので、両機能を別々で構成するよりも、構成の簡易化を図ることができる。

上記一態様に係る液体吐出装置において、前記第１抵抗は、前記第２抵抗よりも大きい抵抗値である構成としても良い。
また、前記出力ノードと前記第１抵抗との間にバッファアンプを有し、前記バッファアンプは、前記出力ノードの電圧に所定の係数を乗算して前記第１抵抗に供給する構成としても良い。第１抵抗および第２抵抗を介したリークにより、出力ノードの電圧が低下するのを抑えるができる。

上記一態様に係る液体吐出装置において、前記第２比較信号は、前記入力信号または前記帰還信号の他方を、ゼロを含む電圧でオフセットした信号であり、前記第４比較信号は、前記入力信号または前記帰還信号の他方を、ゼロを含む電圧でオフセットした信号である構成としても良い。
また、上記一態様に係る液体吐出装置において、前記第１トランジスターおよび前記第２トランジスターは、それぞれ電界効果トランジスターである構成が好ましい。
上記一態様に係る液体吐出装置において、前記入力信号を第１電圧だけ低くする、または、前記帰還信号を前記第１電圧だけ高くする第１オフセット部と、前記入力信号を第２電圧だけ高くする、または、前記帰還信号を前記第２電圧だけ低くする第２オフセット部と、を有する構成としても良い。

上記一態様に係る液体吐出装置において、前記第１比較部は、前記帰還信号の電圧が、前記入力信号の電圧から前記第１電圧を減じた電圧よりも低ければ、前記第１制御信号を、前記第１トランジスターをオンさせる信号とし、前記第２比較部は、前記帰還信号の電圧が、前記入力信号の電圧に前記第２電圧を加えた電圧以上であれば、前記第２制御信号を、前記第２トランジスターをオンさせる信号とする構成としても良い。
この構成によれば、帰還信号の電圧が、入力信号の電圧から第１電圧を減じた電圧以上であって、かつ、入力信号の電圧に第２電圧を加えた電圧未満であれば、第１トランジスターおよび第２トランジスターはいずれもオフすることになる。

なお、液体吐出装置とは、液体を吐出するものであれば良く、これには後述する印刷装置のほかに、立体造形装置（いわゆる３Ｄプリンター）、捺染装置なども含まれる。
また、本発明は、液体吐出装置に限られず、種々の態様で実現することが可能であり、例えば当該圧電素子のような容量性負荷を駆動する駆動回路や、液体吐出装置におけるヘッドユニットなどとしても概念することが可能である。

実施形態に係る印刷装置の概略構成を示す図である。 ヘッドユニットにおけるノズルの配列等を示す図である。 ヘッドユニットにおけるノズルの配列等を示す図である。 ヘッドユニットにおける要部構成を示す断面図である。 印刷装置の電気的な構成を示す図である。 駆動信号の波形等を説明するための図である。 選択制御部の構成を示す図である。 デコーダーのデコード内容を示す図である。 選択部の構成を示す図である。 選択部により選択されて圧電素子に供給される駆動信号を示す図である。 駆動回路の構成を示す図である。 駆動回路に適用される電源電圧を示す図である。 駆動回路の動作を説明するための図である。 単位回路の動作を説明するための図である。 単位回路の動作を説明するための図である。 入力信号と出力信号との関係でトランジスターの動作を示す図である。 微積回路のゲイン特性を示す図である。 微積回路の位相特性を示す図である。 微積回路の特性を説明するための図である。 応用・変形例に係る駆動回路の構成を示す図である。 第１オフセット部および第２オフセット部の他の例を示す図である。

以下、図面を参照して本発明を実施するための形態について、印刷装置を例にとって説明する。

図１は、印刷装置の概略構成を示す斜視図である。
この印刷装置１は、液体としてのインクを吐出することによって、紙などの媒体Ｐにインクドット群を形成し、これにより、画像（文字、図形等を含む）を印刷する液体吐出装置の一種である。

図１に示されるように、印刷装置１は、キャリッジ２０を、主走査方向（Ｘ方向）に移動（往復動）させる移動機構６を備える。
移動機構６は、キャリッジ２０を移動させるキャリッジモーター６１と、両端が固定されたキャリッジガイド軸６２と、キャリッジガイド軸６２とほぼ平行に延在し、キャリッジモーター６１により駆動されるタイミングベルト６３と、を有している。
キャリッジ２０は、キャリッジガイド軸６２に往復動自在に支持されるとともに、タイミングベルト６３の一部に固定されている。そのため、キャリッジモーター６１によりタイミングベルト６３を正逆走行させると、キャリッジ２０がキャリッジガイド軸６２に案内されて往復動する。

キャリッジ２０には、印刷ヘッド２２が搭載されている。この印刷ヘッド２２は、媒体Ｐと対向する部分に、インクを個別にＺ方向に吐出する複数のノズルを有する。なお、印刷ヘッド２２は、カラー印刷のために、概略的に４個のブロックに分かれている。個々のブロックは、ブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）のインクをそれぞれ吐出する。
なお、キャリッジ２０には、フレキシブルフラットケーブル１９０を介してメイン基板（この図では省略）から駆動信号を含む各種の制御信号等が供給される構成となっている。

印刷装置１は、媒体Ｐを、プラテン８０上で搬送させる搬送機構８を備える。搬送機構８は、駆動源である搬送モーター８１と、搬送モーター８１により回転し、媒体Ｐを副走査方向（Ｙ方向）に搬送する搬送ローラー８２と、を備える。

このような構成において、キャリッジ２０の主走査に合わせて印刷ヘッド２２のノズルから印刷データに応じてインクを吐出させるとともに、媒体Ｐを搬送機構８によって搬送する動作を繰り返すことで、媒体Ｐの表面に画像が形成される。
なお、本実施形態において主走査は、キャリッジ２０を移動させることで実行されるが、媒体Ｐを移動させることで実行しても良く、キャリッジ２０と媒体Ｐとの双方を移動させても良い。要は、媒体Ｐとキャリッジ２０（印刷ヘッド２２）とが相対的に移動する構成であれば良い。

図２Ａは、印刷ヘッド２２におけるインクの吐出面を媒体Ｐからみた場合の構成を示す図である。この図に示されるように、印刷ヘッド２２は、４個のヘッドユニット３を有する。４個のヘッドユニット３の各々は、それぞれブラック（Ｂｋ）、シアン（Ｃ）、マゼンタ（Ｍ）、イエロー（Ｙ）に対応し、主走査方向であるＸ方向に配列する。

図２Ｂは、１個のヘッドユニット３におけるノズルの配列を示す図である。
この図に示されるように、１個のヘッドユニット３では、複数のノズルＮが、２列で配列する。ここで、説明の便宜上、この２列をそれぞれノズル列Ｎａ、Ｎｂとする。

ノズル列Ｎａ、Ｎｂでは、それぞれ複数のノズルＮが、Ｙ方向に沿ってピッチＰ１で配列する。また、ノズル列Ｎａ、Ｎｂ同士は、Ｙ方向にピッチＰ２だけ離間する。ノズル列Ｎａに属するノズルＮとノズル列Ｎｂに属するノズルＮとは、Ｙ方向に、ピッチＰ１の半分だけシフトした関係となっている。
このようにノズルＮを、ノズル列Ｎａ、Ｎｂの２列で、Ｙ方向にピッチＰ１の半分だけシフトして配置させることにより、Ｙ方向の解像度を、１列の場合と比較して実質的に倍に高めることができる。
なお、１個のヘッドユニット３におけるノズルＮの個数を便宜的にｍ（ｍは２以上の整数）とする。

ヘッドユニット３は、アクチュエーター基板に可撓性の回路基板が接続されるとともに、当該可撓性の回路基板に駆動ＩＣが実装される。そこで次に、アクチュエーター基板の構造について説明する。

図３は、アクチュエーター基板の構造を示す断面図である。詳細には図２Ｂにおけるｇ−ｇ線で破断した場合の断面を示す図である。
図３に示されるように、アクチュエーター基板４０は、流路基板４２のうち、Ｚ方向の負側の面上に圧力室基板４４と振動板４６とが設けられる一方、Ｚ方向の正側の面上にノズル板４１が設置された構造体である。
アクチュエーター基板４０の各要素は、概略的にはＹ方向に長尺な略平板状の部材であり、例えば接着剤を利用して互いに固定される。また、流路基板４２および圧力室基板４４は、例えばシリコンの単結晶基板で形成される。

ノズルＮは、ノズル板４１に形成される。ノズル列Ｎａに属するノズルに対応する構造と、ノズル列Ｎｂに属するノズルに対応する構造とは、Ｙ方向にピッチＰ１の半分だけシフトした関係にあるが、それ以外では、略対称に形成されるので、以下においてはノズル列Ｎａに着目してアクチュエーター基板４０の構造を説明することにする。

流路基板４２は、インクの流路を形成する平板材であり、開口部４２２と供給流路４２４と連通流路４２６とが形成される。供給流路４２４および連通流路４２６は、ノズル毎に形成され、開口部４２２は、複数のノズルにわたって連続するように形成されるとともに、対応する色のインクが供給される構造となっている。この開口部４２２は、液体貯留室Ｓｒとして機能し、当該液体貯留室Ｓｒの底面は、例えばノズル板４１によって構成される。具体的には、流路基板４２における開口部４２２と各供給流路４２４と連通流路４２６とを閉塞するように流路基板４２の底面に固定される。

圧力室基板４４のうち流路基板４２とは反対側の表面に振動板４６が設置される。振動板４６は、弾性的に振動可能な平板状の部材であり、例えば酸化シリコン等の弾性材料で形成された弾性膜と、酸化ジルコニウム等の絶縁材料で形成された絶縁膜との積層で構成される。振動板４６と流路基板４２とは、圧力室基板４４の各開口部４２２の内側で互い間隔をあけて対向する。各開口部４２２の内側で流路基板４２と振動板４６とに挟まれた空間は、インクに圧力を付与するキャビティ４４２として機能する。各キャビティ４４２は、流路基板４２の連通流路４２６を介してノズルＮに連通する。
振動板４６のうち圧力室基板４４とは反対側の表面には、ノズルＮ（キャビティ４４２）毎に圧電素子Ｐztが形成される。

圧電素子Ｐztは、振動板４６の面上に形成された複数の圧電素子Ｐztにわたって共通の駆動電極７２と、当該駆動電極７２の面上に形成された圧電体７４と、当該圧電体７４の面上に圧電素子Ｐzt毎に形成された個別の駆動電極７６とを包含する。このような構成において、駆動電極７２、７６によって圧電体７４を挟んで対向する領域が圧電素子Ｐztとして機能する。

圧電体７４は、例えば加熱処理（焼成）を含む工程で形成される。具体的には、複数の駆動電極７２が形成された振動板４６の表面に塗布された圧電材料を、焼成炉内での加熱処理により焼成してから圧電素子Ｐzt毎に成形（例えばプラズマを利用したミーリング）することで圧電体７４が形成される。

なお、ノズル列Ｎｂに対応する圧電素子Ｐztも同様に、駆動電極７２と、圧電体７４と、駆動電極７６とを包含した構成である。
また、この例では、圧電体７４に対し、共通の駆動電極７２を下層とし、個別の駆動電極７６を上層としたが、逆に駆動電極７２を上層とし、駆動電極７６を下層とする構成としても良い。
アクチュエーター基板４０については、駆動ＩＣを直接実装した構成でも良い。

後述するように、圧電素子Ｐztの一端である駆動電極７６には、吐出すべきインク量に応じた駆動信号の電圧Ｖoutが個別に印加される一方、圧電素子Ｐztの他端である駆動電極７２には、電圧Ｖ_ＢＳの保持信号が共通に印加される。
このため、圧電素子Ｐztは、駆動電極７２、７６に印加された電圧に応じて、上または下方向に変位する。詳細には、駆動電極７６を介して印加される駆動信号の電圧Ｖoutが低くなると、圧電素子Ｐztにおける中央部分が両端部分に対して上方向に撓む一方、当該電圧Ｖoutが高くなると、下方向に撓む構成となっている。
ここで、上方向に撓めば、キャビティ４４２の内部容積が拡大（圧力が減少）するので、インクが液体貯留室Ｓｒから引き込まれる一方、下方向に撓めば、キャビティ４４２の内部容積が縮小（圧力が増加）するので、縮小の程度によっては、インク滴がノズルＮから吐出される。このように、圧電素子Ｐztに適切な駆動信号が印加されると、当該圧電素子Ｐztの変位によって、インクがノズルＮから吐出される。このため、少なくとも圧電素子Ｐzt、キャビティ４４２、ノズルＮによってインクを吐出する吐出部が構成されることになる。

次に、印刷装置１の電気的な構成について説明する。

図４は、印刷装置１の電気的な構成を示すブロック図である。
この図に示されるように、印刷装置１は、メイン基板１００にヘッドユニット３が接続された構成となっている。ヘッドユニット３は、アクチュエーター基板４０と、駆動ＩＣ５０とに大別される。
メイン基板１００は、駆動ＩＣ５０に、制御信号Ｃtrや、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを供給し、アクチュエーター基板４０に、電圧Ｖ_ＢＳ（オフセット電圧）の保持信号を、配線５５０を介して供給する。
なお、印刷装置１では、４個のヘッドユニット３が設けられ、メイン基板１００が、４個のヘッドユニット３をそれぞれ独立に制御する。４個のヘッドユニット３では、吐出するインクの色以外において異なることがないので、以下においては便宜的に１個のヘッドユニット３について代表して説明することにする。

図４に示されるように、メイン基板１００は、制御部１１０、Ｄ／Ａ変換器（ＤＡＣ）１１３ａ、１１３ｂ、駆動回路１２０ａ、１２０ｂ、および、オフセット電圧生成回路１３０を含む。
このうち、制御部１１０は、ＣＰＵや、ＲＡＭ、ＲＯＭなどを有する一種のマイクロコンピューターであり、印刷対象となる画像データがホストコンピューター等から供給されたときに、所定のプログラムを実行することによって、各部を制御するための各種の制御信号等を出力する。

具体的には、制御部１１０は、第１に、ＤＡＣ１１３ａおよび駆動回路１２０ａにデジタルのデータｄＡを繰り返して供給し、ＤＡＣ１１３ｂおよび駆動回路１２０ｂにデジタルのデータｄＢを同じく繰り返して供給する。ここで、データｄＡは、ヘッドユニット３に供給する駆動信号ＣＯＭ−Ａの波形を規定し、データｄＢは、駆動信号ＣＯＭ−Ｂの波形を規定する。
なお、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂ（および増幅前の信号Ａin、Ｂin）については、それぞれ後述するように台形波形である。

ＤＡＣ１１３ａは、データｄＡをアナログ変換し、信号Ａinとして駆動回路１２０ａに供給する。同様に、ＤＡＣ１１３ｂは、データｄＢをアナログ変換し、信号Ｂinとして駆動回路１２０ｂに供給する。

駆動回路１２０ａは、詳細については後述するが、信号Ａinを、容量性負荷である圧電素子Ｐztに対し、電圧増幅するとともに駆動能力を高めて（低インピーダンスに変換して）駆動信号ＣＯＭ−Ａとして出力する。同様に、駆動回路１２０ｂは、信号Ｂinを、電圧増幅するとともに駆動能力を高めて駆動信号ＣＯＭ−Ｂとして出力する。

ＤＡＣ１１３ａ（１１３ｂ）により変換された信号Ａin（Ｂin）は例えば電圧０〜４Ｖ程度で低振幅するのに対し、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧は０〜４０Ｖ程度で高振幅する。このため、駆動回路１２０ａ（１２０ｂ）は、ＤＡＣ１１３ａ（１１３ｂ）により変換された信号Ａin（Ｂin）の電圧を例えば１０倍に増幅して、出力する構成となっている。
なお、駆動回路１２０ａ、１２０ｂについては、入力する信号、および、出力する駆動信号の波形がそれぞれ異なるのみであり、回路的な構成は同一である。

第２に、制御部１１０は、移動機構６および搬送機構８に対する制御に同期して、ヘッドユニット３に各種の制御信号Ｃtrを供給する。なお、ヘッドユニット３に供給される制御信号Ｃtrには、ノズルＮから吐出させるインクの量を規定する印刷データ（吐出制御信号）、当該印刷データの転送に用いるクロック信号、印刷周期等を規定するタイミング信号等が含まれる。
なお、制御部１１０は、移動機構６および搬送機構８を制御するが、このための構成については既知であるので省略する。

メイン基板１００におけるオフセット電圧生成回路１３０は、電圧Ｖ_ＢＳの保持信号を生成して配線５５０に出力する。なお、電圧Ｖ_ＢＳは、アクチュエーター基板４０における複数の圧電素子Ｐztの他端を、それぞれにわたって一定の状態に保持するためのものである。

一方、ヘッドユニット３において、駆動ＩＣ５０は、選択制御部５１０と、圧電素子Ｐztに一対一に対応した選択部５２０と、を有する。このうち、選択制御部５１０は、選択部５２０の各々における選択をそれぞれ制御する。詳細には、選択制御部５１０は、制御部１１０からクロック信号に同期して供給される印刷データを、ヘッドユニット３のノズル（圧電素子Ｐzt）の数個分、一旦蓄積するとともに、各選択部５２０に対し、印刷データにしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの選択を、タイミング信号で規定される印刷周期の開始タイミングで指示する。
各選択部５２０は、選択制御部５１０による指示にしたがって、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂのいずれかを選択し（または、いずれも選択せずに）、電圧Ｖoutの駆動信号として、対応する圧電素子Ｐztの一端に印加する。
アクチュエーター基板４０には、上述したようにノズルＮ毎に圧電素子Ｐztが１個ずつ設けられる。圧電素子Ｐztの各々における他端は共通接続されて、当該他端には配線５５０を介してオフセット電圧生成回路１３０による電圧Ｖ_ＢＳが印加される。

本実施形態において、１つのドットについては、１つのノズルＮからインクを最多で２回吐出させることで、大ドット、中ドット、小ドットおよび非記録の４階調を表現させる。この４階調を表現するために、本実施形態では、２種類の駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを用意するとともに、各々の１周期にそれぞれ前半パターンと後半パターンとを持たせている。そして、１周期のうち、前半・後半において駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを、表現すべき階調に応じた選択して（または選択しないで）、圧電素子Ｐztに供給する構成となっている。
そこで先に、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂについて説明し、この後、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択するための選択制御部５１０および選択部５２０の詳細な構成について説明する。

図５は、駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂの波形等を示す図である。
図に示されるように、駆動信号ＣＯＭ−Ａは、印刷周期Ｔａのうち、制御信号ＬＡＴが出力されて（立ち上がって）から制御信号ＣＨが出力されるまでの期間Ｔ１に配置された台形波形Ａｄｐ１と、印刷周期Ｔａのうち、制御信号ＣＨが出力されてから次の制御信号ＬＡＴが出力されるまでの期間Ｔ２に配置された台形波形Ａｄｐ２とを繰り返す波形となっている。

本実施形態において台形波形Ａｄｐ１、Ａｄｐ２とは、互いにほぼ同一の波形であり、仮にそれぞれが圧電素子Ｐztの一端に供給されたとしたならば、当該圧電素子Ｐztに対応するノズルＮから所定量、具体的には中程度の量のインクをそれぞれ吐出させる波形である。

駆動信号ＣＯＭ−Ｂは、期間Ｔ１に配置された台形波形Ｂｄｐ１と、期間Ｔ２に配置された台形波形Ｂｄｐ２とを繰り返す波形となっている。本実施形態において台形波形Ｂｄｐ１、Ｂｄｐ２とは、互いに異なる波形である。このうち、台形波形Ｂｄｐ１は、ノズルＮ付近のインクを微振動させてインクの粘度の増大を防止するための波形である。このため、仮に台形波形Ｂｄｐ１が圧電素子Ｐztの一端に供給されたとしても、当該圧電素子Ｐztに対応するノズルＮからインク滴が吐出されない。また、台形波形Ｂｄｐ２は、台形波形Ａｄｐ１（Ａｄｐ２）とは異なる波形となっている。仮に台形波形Ｂｄｐ２が圧電素子Ｐztの一端に供給されたとしたならば、当該圧電素子Ｐztに対応するノズルＮから上記所定量よりも少ない量のインクを吐出させる波形である。

台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２の開始タイミングでの電圧と、終了タイミングでの電圧とは、いずれも電圧Ｖcenで共通である。すなわち、台形波形Ａｄｐ１、Ａｄｐ２、Ｂｄｐ１、Ｂｄｐ２は、それぞれ電圧Ｖcenで開始し、電圧Ｖcenで終了する波形となっている。
なお、駆動回路１２０ａ（１２０ｂ）は、上述したように信号Ａin（Ｂin）の電圧を１０倍に増幅して出力するので、入力である信号Ａin（Ｂin）は、後述する誤差を伴うものの、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の電圧をそのまま１／１０とした波形である。

図６は、図４における選択制御部５１０の構成を示す図である。
この図に示されるように、選択制御部５１０には、クロック信号Ｓck、印刷データＳＩ、制御信号ＬＡＴ、ＣＨが供給される。選択制御部５１０では、シフトレジスタ（Ｓ／Ｒ）５１２とラッチ回路５１４とデコーダー５１６との組が、圧電素子Ｐzt（ノズルＮ）のそれぞれに対応して設けられている。

印刷データＳＩは、印刷周期Ｔａにわたって、着目しているヘッドユニット３において、すべてのノズルＮによって形成すべきドットを規定するデータである。本実施形態では、非記録、小ドット、中ドットおよび大ドットの４階調を表現するために、ノズル１個分の印刷データは、上位ビット（ＭＳＢ）および下位ビット（ＬＳＢ）の２ビットで構成される。
印刷データＳＩは、クロック信号Ｓckに同期してノズルＮ（圧電素子Ｐzt）毎に、媒体Ｐの搬送に合わせて供給される。当該印刷データＳＩを、ノズルＮに対応して２ビット分、一旦保持するための構成がシフトレジスタ５１２である。
詳細には、ｍ個の圧電素子Ｐzt（ノズル）の各々に対応した計ｍ段のシフトレジスタ５１２が縦続接続されるとともに、図において左端に位置する１段のシフトレジスタ５１２に供給された印刷データＳＩが、クロック信号Ｓckにしたがって順次後段（下流側）に転送される構成となっている。
なお、図では、シフトレジスタ５１２を区別するために、印刷データＳＩが供給される上流側から順番に１段、２段、…、ｍ段と表記している。

ラッチ回路５１４は、シフトレジスタ５１２で保持された印刷データＳＩを制御信号ＬＡＴの立ち上がりでラッチする。
デコーダー５１６は、ラッチ回路５１４によってラッチされた２ビットの印刷データＳＩをデコードして、制御信号ＬＡＴと制御信号ＣＨとで規定される期間Ｔ１、Ｔ２ごとに、選択信号Ｓａ、Ｓｂを出力して、選択部５２０での選択を規定する。

図７は、デコーダー５１６におけるデコード内容を示す図である。
この図において、ラッチされた２ビットの印刷データＳＩについては（ＭＳＢ、ＬＳＢ）と表記している。デコーダー５１６は、例えばラッチされた印刷データＳＩが（０、１）であれば、選択信号Ｓａ、Ｓｂの論理レベルを、期間Ｔ１ではそれぞれＨ、Ｌレベルで、期間Ｔ２ではそれぞれＬ、Ｈレベルで、出力するということを意味している。
なお、選択信号Ｓａ、Ｓｂの論理レベルについては、クロック信号Ｓck、印刷データＳＩ、制御信号ＬＡＴ、ＣＨの論理レベルよりも、レベルシフター（図示省略）によって、高振幅論理にレベルシフトされる。

図８は、図４における選択部５２０の構成を示す図である。
この図に示されるように、選択部５２０は、インバーター（ＮＯＴ回路）５２２ａ、５２２ｂと、トランスファーゲート５２４ａ、５２４ｂとを有する。
デコーダー５１６からの選択信号Ｓａは、トランスファーゲート５２４ａにおいて丸印が付されていない正制御端に供給される一方で、インバーター５２２ａによって論理反転されて、トランスファーゲート５２４ａにおいて丸印が付された負制御端に供給される。同様に、選択信号Ｓｂは、トランスファーゲート５２４ｂの正制御端に供給される一方で、インバーター５２２ｂによって論理反転されて、トランスファーゲート５２４ｂの負制御端に供給される。
トランスファーゲート５２４ａの入力端には、駆動信号ＣＯＭ−Ａが供給され、トランスファーゲート５２４ｂの入力端には、駆動信号ＣＯＭ−Ｂが供給される。トランスファーゲート５２４ａ、５２４ｂの出力端同士は、共通接続されるとともに、対応する圧電素子Ｐztの一端に接続される。
トランスファーゲート５２４ａは、選択信号ＳａがＨレベルであれば、入力端および出力端の間を導通（オン）させ、選択信号ＳａがＬレベルであれば、入力端と出力端との間を非導通（オフ）させる。トランスファーゲート５２４ｂについても同様に選択信号Ｓｂに応じて、入力端および出力端の間をオンオフさせる。

図５に示されるように、印刷データＳＩは、ノズル毎に、クロック信号Ｓckに同期して供給されて、ノズルに対応するシフトレジスタ５１２において順次転送される。そして、クロック信号Ｓckの供給が停止すると、シフトレジスタ５１２のそれぞれには、各ノズルに対応した印刷データＳＩが保持された状態になる。
ここで、制御信号ＬＡＴが立ち上がると、ラッチ回路５１４のそれぞれは、シフトレジスタ５１２に保持された印刷データＳＩを一斉にラッチする。図５において、Ｌ１、Ｌ２、…、Ｌｍ内の数字は、１段、２段、…、ｍ段のシフトレジスタ５１２に対応するラッチ回路５１４によってラッチされた印刷データＳＩを示している。

デコーダー５１６は、ラッチされた印刷データＳＩで規定されるドットのサイズに応じて、期間Ｔ１、Ｔ２のそれぞれにおいて、選択信号Ｓａ、Ｓａの論理レベルを図７に示されるような内容で出力する。
すなわち、第１に、デコーダー５１６は、当該印刷データＳＩが（１、１）であって、大ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてもＨ、Ｌレベルとする。第２に、デコーダー５１６は、当該印刷データＳＩが（０、１）であって、中ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＨ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第３に、デコーダー５１６は、当該印刷データＳＩが（１、０）であって、小ドットのサイズを規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｌレベルとし、期間Ｔ２においてＬ、Ｈレベルとする。第４に、デコーダー５１６は、当該印刷データＳＩが（０、０）であって、非記録を規定する場合、選択信号Ｓａ、Ｓｂを、期間Ｔ１においてＬ、Ｈレベルとし、期間Ｔ２においてＬ、Ｌレベルとする。

図９は、印刷データＳＩに応じて選択されて、圧電素子Ｐztの一端に供給される駆動信号の電圧波形を示す図である。
印刷データＳＩが（１、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート５２４ａがオンし、トランスファーゲート５２４ｂがオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。選択信号Ｓａ、Ｓｂは期間Ｔ２においてもＨ、Ｌレベルとなるので、選択部５２０は、駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ２を選択する。
このように期間Ｔ１において台形波形Ａｄｐ１が選択され、期間Ｔ２において台形波形Ａｄｐ２が選択されて、駆動信号として圧電素子Ｐztの一端に供給されると、当該圧電素子Ｐztに対応したノズルＮから、中程度の量のインクが２回にわけて吐出される。このため、媒体Ｐにはそれぞれのインクが着弾し合体して、結果的に、印刷データＳＩで規定される通りの大ドットが形成されることになる。

印刷データＳＩが（０、１）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＨ、Ｌレベルとなるので、トランスファーゲート５２４ａがオンし、トランスファーゲート５２４ｂはオフする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ａの台形波形Ａｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。
したがって、ノズルから、中程度および小程度の量のインクが２回にわけて吐出される。このため、媒体Ｐには、それぞれのインクが着弾して合体して、結果的に、印刷データＳＩで規定された通りの中ドットが形成されることになる。

印刷データＳＩが（１、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてともにＬレベルとなるので、トランスファーゲート５２４ａ、５２４ｂがオフする。このため、期間Ｔ１において台形波形Ａｄｐ１、Ｂｄｐ１のいずれも選択されない。トランスファーゲート５２４ａ、５２４ｂがともにオフする場合、当該トランスファーゲート５２４ａ、５２４ｂの出力端同士の接続点から圧電素子Ｐztの一端までの経路は、電気的にどの部分にも接続されないハイ・インピーダンス状態になる。ただし、圧電素子Ｐztの両端では、自己が有する容量性によって、トランスファーゲートがオフする直前の電圧（Ｖcen−Ｖ_ＢＳ）が保持される。
次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてＬ、Ｈレベルとなるので、駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ２が選択される。このため、ノズルＮから、期間Ｔ２においてのみ小程度の量のインクが吐出されるので、媒体Ｐには、印刷データＳＩで規定された通りの小ドットが形成されることになる。

印刷データＳＩが（０、０）であるとき、選択信号Ｓａ、Ｓｂは、期間Ｔ１においてＬ、Ｈレベルとなるので、トランスファーゲート５２４ａがオフし、トランスファーゲート５２４ｂがオンする。このため、期間Ｔ１において駆動信号ＣＯＭ−Ｂの台形波形Ｂｄｐ１が選択される。次に、選択信号Ｓａ、Ｓｂは期間Ｔ２においてともにＬレベルとなるので、台形波形Ａｄｐ２、Ｂｄｐ２のいずれも選択されない。
このため、期間Ｔ１においてノズルＮ付近のインクが微振動するのみであり、インクは吐出されないので、結果的に、ドットが形成されない、すなわち、印刷データＳＩで規定された通りの非記録になる。

このように、選択部５２０は、選択制御部５１０による指示にしたがって駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂを選択し（または選択しないで）、圧電素子Ｐztの一端に印加する。このため、各圧電素子Ｐztは、印刷データＳＩで規定されるドットのサイズに応じて駆動されることになる。
なお、図５に示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂはあくまでも一例である。実際には、媒体Ｐの性質や搬送速度などに応じて、予め用意された様々な波形の組み合わせが用いられる。
また、ここでは、圧電素子Ｐztが、電圧の下降に伴って上方向に撓む例で説明したが、駆動電極７２、７６に印加する電圧を逆転させると、圧電素子Ｐztは、電圧の下降に伴って下向に撓むことになる。このため、圧電素子Ｐztが、電圧の下降に伴って下方向に撓む構成では、図に例示した駆動信号ＣＯＭ−Ａ、ＣＯＭ−Ｂが、電圧Ｖcenを基準に反転した波形となる。

次に、メイン基板１００における駆動回路１２０ａ、１２０ｂについて、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａを例にとって説明するが、括弧書きの部分は、駆動回路１２０ｂの場合を示している。

図１０は、駆動回路１２０ａの構成を示す図である。
この図に示されるように、駆動回路１２０ａは、４つの基準電源Ｅと、基準電源２１１、２１２と、比較器２２１、２２２と、レベルシフター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄと、セレクター２８０と、４つのトランジスター対と、抵抗素子Ｒ１、Ｒ２と、コンデンサーＣ０、Ｃ１、Ｃ２とを含む。

基準電源（第１オフセット部）２１１は、正端子および負端子の間において電圧Ｖ_１を出力するものである。ここで、基準電源２１１の正端子は、ＤＡＣ１１３ａ（図４参照）からの信号Ａinの電圧Ｖinが供給される端子Ｎ１に接続され、基準電源２１１の負端子は、比較器２２１の負入力端（−）に接続されている。このため、比較器２２１の負入力端（−）には、入力信号である電圧Ｖinから電圧Ｖ_１を減じた電圧（Ｖin−Ｖ_１）が印加されることになる。比較器２２１の正入力端（＋）は、端子Ｎ３（入力ノード）に接続されている。
端子Ｎ３は、抵抗素子Ｒ１（第１抵抗）を介し、電圧Ｏut1が出力される端子Ｎ２（出力ノード）に接続される一方、抵抗素子Ｒ２（第２抵抗）を介して電圧ゼロのグランドＧndに接地されている。このため、端子Ｎ３の電圧Ｏut2は、電圧Ｏut1の電圧を、抵抗素子Ｒ１、Ｒ２の抵抗値で規定される比で降圧（分圧）した電圧となる。本実施形態において、降圧比は、駆動回路１２０ａの電圧増幅率の逆数の１／１０に設定される。換言すれば、電圧Ｏut2は、電圧Ｏut1の１／１０という関係にある。

コンデンサーＣ０（出力コンデンサー）は、異常発振を防止するために設けられ、一端が端子Ｎ２に接続され、他端が一定電位の、例えばグランドＧndに接地されている。
また、コンデンサーＣ１（第１コンデンサー）にあっては、一端が端子Ｎ３に接続され、他端がグランドＧndに接地されている。このため、端子Ｎ２から端子Ｎ３をみたときに、抵抗素子Ｒ１とコンデンサーＣ１とによって積分回路が構成されることになる。コンデンサーＣ２（第２コンデンサー）にあっては、一端が端子Ｎ２に接続され、他端が端子Ｎ２に接続されている。このため、端子Ｎ２から端子Ｎ３をみたときに、抵抗素子Ｒ２とコンデンサーＣ２とによって微分回路が構成されることになる。
本例では、このような微分回路および積分回路を組み合わせた微積回路を構成することにより、端子Ｎ３には、端子Ｎの信号において積分回路を通過した信号と微分回路を通過した信号との合成信号が供給されることになる。

比較器（第１比較部）２２１は、正入力端（＋）の印加電圧と負入力端（−）の印加電圧との比較結果に応じた信号Ｇt1を第１制御信号として出力する。詳細には、比較器２２１は、正入力端（＋）に印加された電圧Ｏut2が負入力端（−）に印加された電圧（Ｖin−Ｖ_１）以上であれば信号Ｇt1をＨレベルで出力し、電圧Ｏut2が電圧（Ｖin−Ｖ_１）よりも低ければ信号Ｇt1をＬレベルで出力する。

ここで、比較器２２１において、負入力端（−）に印加された電圧（Ｖin−Ｖ_１）の信号を第１比較信号とした場合、正入力端（＋）に印加された電圧Ｏut2の信号が、駆動信号に基づく信号を電圧ゼロでオフセットした第２比較信号となる。

一方、基準電源（第２オフセット部）２１２は、正端子および負端子の間において電圧Ｖ_２を出力するものである。ここで、基準電源２１２の負端子は端子Ｎ１に接続され、基準電源２１２の正端子は、比較器２２２の負入力端（−）に接続されている。このため、比較器２２１の負入力端（−）には、入力信号である電圧Ｖinに電圧Ｖ_２を加えた電圧（Ｖin＋Ｖ_２）が印加されることなる。比較器（第２比較部）２２１の正入力端（＋）は、端子Ｎ３に接続されている。
比較器２２２は、正入力端（＋）の印加電圧と負入力端（−）の印加電圧との比較結果に応じた信号Ｇt2を第２制御信号として出力するものであり、詳細には、正入力端（＋）に印加された電圧Ｏut2が入力端（−）に印加された電圧（Ｖin＋Ｖ_２）以上であれば信号Ｇt2をＨレベルで出力し、電圧Ｏut2が電圧（Ｖin＋Ｖ_２）よりも低ければ信号Ｇt2をＬレベルで出力する。

ここで、比較器２２２において、負入力端（−）に印加された電圧（Ｖin＋Ｖ_２）の信号を第３比較信号とした場合、正入力端（＋）に印加された電圧Ｏut2の信号が、駆動信号に基づく信号を電圧ゼロでオフセットした第４比較信号となる。

なお、比較器２２１から出力される信号Ｇt1と比較器２２２から出力される信号Ｇt2とにおける論理レベルについては、例えばＨレベルが信号Ａin（Ｂin）および端子Ｎ３の最高電圧である４Ｖであり、Ｌレベルが電圧ゼロのグランドＧndである。比較器２２１、２２２の電源は、図では省略しているが、比較的低振幅の４Ｖ程度である。

図１０に示される例では、電圧Ｅを出力する基準電源の４段直列接続によって電圧Ｅ、２Ｅ、３Ｅ、４Ｅがそれぞれ電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄとして出力される。

図１１は、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄについて説明するための図である。
この図に示されるように、電圧Ｅを例えば１０．５Ｖとしたとき、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄの各々は、それぞれ１０．５Ｖ、２１．０Ｖ、３１．５Ｖ、４２．０Ｖである。本実施形態では、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄで次のような電圧範囲が規定される。すなわち、電圧ゼロ以上電圧Ｖ_Ａ未満が第１範囲として規定され、電圧Ｖ_Ａ以上電圧Ｖ_Ｂ未満が第２範囲として規定され、電圧Ｖ_Ｂ以上電圧Ｖ_Ｃ未満が第３範囲として規定され、電圧Ｖ_Ｃ以上電圧Ｖ_Ｄ未満が第４範囲として規定される。

セレクター２８０は、制御部１１０（図４参照）から供給されるデータｄＡ（ｄＢ）から、信号Ａin（Ｂin）の電圧Ｖinの電圧範囲を判別して、当該判別の結果に応じて、それぞれ次のように選択信号Ｓａ、Ｓｂ、Ｓｃ、Ｓｄを出力する。
詳細には、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが０Ｖ以上１．０５Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第１範囲に含まれる場合、選択信号ＳａのみをＨレベルとし、他の選択信号Ｓｂ、Ｓｃ、ＳｄをＬレベルとする。また、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが１．０５Ｖ以上２．１０Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第２範囲に含まれる場合、選択信号ＳｂのみをＨレベルとし、他の選択信号Ｓａ、Ｓｃ、ＳｄをＬレベルとする。同様に、セレクター２８０は、データｄＡ（ｄＢ）で規定される電圧Ｖinが２．１０Ｖ以上３．１５Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第３範囲に含まれる場合、選択信号ＳｃのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｄをＬレベルとし、当該電圧Ｖinが３．１５Ｖ以上４．２０Ｖ未満であると判別した場合、すなわち、電圧Ｖinを１０倍で増幅したときの電圧が上記第４範囲に含まれる場合、選択信号ＳｄのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｃをＬレベルとする。

レベルシフター２７０ａは、イネーブルされたときに、信号Ｇt1、Ｇt2の論理レベルをそれぞれレベルシフトして、トランジスター２３１ａ、２３２ａのゲート電極に供給するものである。詳細には、レベルシフター２７０ａは、選択信号ＳａがＨレベルのときにイネーブルされて、信号Ｇt1のＨレベルを例えば電圧Ｖ_Ａ（＝１０．５Ｖ）に、Ｌレベルを例えばグランドＧnd（電圧ゼロ）にそれぞれレベルシフトして、トランジスター２３１ａのゲート電極に供給し、信号Ｇt2のＨレベルを電圧Ｖ_Ａに、ＬレベルをグランドＧndにそれぞれレベルシフトして、トランジスター２３２ａのゲート電極に供給する。

レベルシフター２７０ｂは、選択信号ＳｂがＨレベルのときにイネーブルされて、信号Ｇt1のＨレベルを例えば電圧Ｖ_Ｂ（＝２１．０Ｖ）に、Ｌレベルを例えば電圧Ｖ_Ａ（＝１０．５Ｖ）にそれぞれレベルシフトして、トランジスター２３１ｂのゲート電極に供給し、信号Ｇt2のＨレベルを電圧Ｖ_Ｂに、Ｌレベルを電圧Ｖ_Ａにそれぞれレベルシフトして、トランジスター２３２ｂのゲート電極に供給する。
同様に、レベルシフター２７０ｃは、選択信号ＳｃがＨレベルのときにイネーブルされて、信号Ｇt1のＨレベルを例えば電圧Ｖ_Ｃ（＝３１．５Ｖ）に、Ｌレベルを例えば電圧Ｖ_Ｂ（＝２１．０Ｖ）にそれぞれレベルシフトして、トランジスター２３１ｃのゲート電極に供給し、信号Ｇt2のＨレベルを電圧Ｖ_Ｃに、Ｌレベルを電圧Ｖ_Ｂにそれぞれレベルシフトして、トランジスター２３２ｃのゲート電極に供給する。
そして、レベルシフター２７０ｄは、選択信号ＳｄがＨレベルのときにイネーブルされて、信号Ｇt1のＨレベルを例えば電圧Ｖ_Ｄ（＝４２．０Ｖ）に、Ｌレベルを例えば電圧Ｖ_Ｃ（＝３１．５Ｖ）にそれぞれレベルシフトして、トランジスター２３１ｄのゲート電極に供給し、信号Ｇt2のＨレベルを電圧Ｖ_Ｄに、Ｌレベルを電圧Ｖ_Ｃにそれぞれレベルシフトして、トランジスター２３２ｄのゲート電極に供給する。

なお、レベルシフター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄは、ディセーブルにされると、すなわち対応する選択信号がＬレベルであれば、それぞれに対応する２つのトランジスターをそれぞれオフとさせる信号を出力する。すなわち、レベルシフター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄは、ディセーブルにされると、対応する２つのトランジスターのチャネルが次に説明する型であれば、信号Ｇt1を強制的にＨレベルに変換し、信号Ｇt2を強制的にＬレベルに変換する。

トランジスター２３１ａは、例えばＰチャネル型の電界効果トランジスターであり、ソース端子には電圧Ｖ_Ａが印加され、ドレイン端子がダイオードｄ１を介して端子Ｎ２に接続される。トランジスター２３２ａは、例えばＮチャネル型の電界効果トランジスターであり、ソース端子はグランドＧndに接地され、ドレイン端子がダイオードｄ２を介して端子Ｎ２に接続される。なお、ダイオードｄ１、ｄ２は逆流防止用であって、ダイオードｄ１の順方向は、トランジスター２３１ａのドレイン端子から端子Ｎ２に向かう方向であり、ダイオードｄ２の順方向は、端子Ｎ２からトランジスター２３２ａのドレイン端子に向かう方向である。
同様に、トランジスター２３１ｂ（２３１ｃ、２３１ｄ）は、例えばＰチャネル型の電界効果トランジスターであり、ソース端子には電圧Ｖ_Ｂ（Ｖ_Ｃ、Ｖ_Ｄ）が印加され、ドレイン端子がダイオードｄ１を介して端子Ｎ２に接続され、トランジスター２３２ｂ（２３２ｃ、２３２ｄ）は、例えばＮチャネル型の電界効果トランジスターであり、ソース端子には電圧Ｖ_Ａ（Ｖ_Ｂ、Ｖ_Ｃ）が印加され、ドレイン端子がダイオードｄ２を介して端子Ｎ２に接続される。

なお、例えばトランジスター２３１ａを第１トランジスターとし、トランジスター２３２ａを第２トランジスターとして、トランジスター２３１ａ、２３２ａが第１トランジスター対となる場合、トランジスター２３１ｂを第３トランジスターとし、トランジスター２３２ｂを第４トランジスターとして、トランジスター２３１ｂ、２３２ｂが第４トランジスター対となる。

また、詳細には後述するが、トランジスター２３１ａ、２３２ａは、レベルシフター２７０ａがイネーブルされたときに、電圧Ｖ_ＡとグランドＧndとを電源電圧として駆動信号を出力し、トランジスター２３１ｂ、２３２ｂは、レベルシフター２７０ｂがイネーブルされたときに、電圧Ｖ_Ｂと電圧Ｖ_Ａとを電源電圧として駆動信号を出力する。同様に、トランジスター２３１ｃ、２３２ｃは、レベルシフター２７０ｃがイネーブルされたときに、電圧Ｖ_Ｃと電圧Ｖ_Ｂとを電源電圧として駆動信号を出力し、トランジスター２３１ｄ、２３２ｄは、レベルシフター２７０ｄがイネーブルされたときに、電圧Ｖ_Ｄと電圧Ｖ_Ｃとを電源電圧として駆動信号を出力する構成となっている。
この構成では、トランジスター２３１ａ、２３２ａの電源電圧、トランジスター２３１ｂ、２３２ｂの電源電圧、トランジスター２３１ｃ、２３２ｃの電源電圧、および、トランジスター２３１ｄ、２３２ｄの電源電圧は、それぞれ１０．５Ｖとなる。

なお、端子Ｎ２からは、駆動回路１２０ａであれば駆動信号ＣＯＭ−Ａが出力され、駆動回路１２０ｂであれば、駆動信号ＣＯＭ−Ｂが出力されることになる。

次に、駆動回路１２０ａ、１２０ｂの動作について、駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａを例にとって説明する。なお、この動作説明においては、コンデンサーＣ１、Ｃ２が存在しない構成を先に説明し、その後、コンデンサーＣ１、Ｃ２が存在する構成の効果を説明することとする。

図１２は、駆動回路１２０ａの動作を説明するための図である。
上述したように駆動信号ＣＯＭ−Ａの印刷周期Ｔａにおいて２つの同じ台形波形Ａｄｐ１、Ａｄｐ２が繰り返される波形となっているので、駆動信号ＣＯＭ−Ａの電圧増幅前の信号Ａinも同様な波形となっている。
ただし、信号Ａinは、駆動信号ＣＯＭ−Ａの電圧を１／１０としたものである。このため、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄで規定される第１範囲から第４範囲までを、信号Ａinの電圧範囲に換算する場合、電圧Ｖ_Ａ／１０、Ｖ_Ｂ／１０、Ｖ_Ｃ／１０、Ｖ_Ｄ／１０で規定すれば良い。すなわち、電圧Ｖinが、０Ｖ以上電圧Ｖ_Ａ／１０（＝１．０５Ｖ）未満が第１範囲に相当し、電圧Ｖ_Ａ／１０以上電圧Ｖ_Ｂ／１０（＝２．１０Ｖ）未満が第２範囲に相当し、電圧Ｖ_Ｂ／１０以上電圧Ｖ_Ｃ／１０（＝３．１５Ｖ）未満が第３範囲に相当し、電圧Ｖ_Ｃ／１０以上電圧Ｖ_Ｄ／１０（＝４．２０Ｖ）未満が第４範囲に相当する。

図１２は、信号Ａinの１つの台形波形を示しており、詳細には、信号Ａinの電圧Ｖinでみたときに、例えば電圧Ｖcenに相当する電圧が第３範囲であり、時間経過とともに第２範囲、第１範囲を経由して下降し、当該第１範囲から第４範囲まで一気に上昇し、その後、第３範囲の電圧Ｖcenに相当する電圧まで下降する状態を示している。

まず、セレクター２８０は、電圧Ｖinが第３範囲であるとデータｄＡから判別した場合、選択信号ＳｃのみをＨレベルとし、他の選択信号Ｓａ、Ｓｂ、ＳｄをＬレベルとするので、レベルシフター２７０ｃがイネーブルされ、他のレベルシフター２７０ａ、２７０ｂ、２７０ｄがディセーブルされる。したがって、この場合、トランジスター２３１ｃ、２３２ｃが、電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用いて駆動信号ＣＯＭ−Ａを出力することになる。
次に、電圧Ｖinがタイミングｔ１からタイミングｔ２までの期間にわたって第２範囲となったとき、セレクター２８０は、選択信号ＳｂのみをＨレベルとし、他の選択信号Ｓａ、Ｓｃ、ＳｄをＬレベルとするので、レベルシフター２７０ｂがイネーブルされ、他のレベルシフター２７０ａ、２７０ｃ、２７０ｄがディセーブルされる。したがって、この場合、トランジスター２３１ｂ、２３２ｂが電源電圧として電圧Ｖ_Ｂ、Ｖ_Ａを用いて駆動信号ＣＯＭ−Ａを出力することになる。
電圧Ｖinがタイミングｔ２からタイミングｔ３までの期間にわたって第１範囲となったとき、セレクター２８０は、選択信号ＳａのみをＨレベルとし、この結果、レベルシフター２７０ａのみがイネーブルされるので、トランジスター２３１ａ、２３２ａが電源電圧として電圧Ｖ_Ａ、グランドＧndを用いて駆動信号ＣＯＭ−Ａを出力することになる。
以降については簡単に説明すると、タイミングｔ３からタイミングｔ４までの期間では、レベルシフター２７０ｂのみがイネーブルされるので、トランジスター２３１ｂ、２３２ｂが電源電圧として電圧Ｖ_Ｂ、Ｖ_Ａを用い、タイミングｔ４からタイミングｔ５までの期間では、レベルシフター２７０ｃのみがイネーブルされるので、トランジスター２３１ｃ、２３２ｃが電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用い、タイミングｔ５からタイミングｔ６までの期間では、レベルシフター２７０ｄのみがイネーブルされるので、トランジスター２３１ｄ、２３２ｄが電源電圧として電圧Ｖ_Ｄ、Ｖ_Ｃを用い、タイミングｔ６からは、レベルシフター２７０ｃのみがイネーブルされるので、トランジスター２３１ｃ、２３２ｃが電源電圧として電圧Ｖ_Ｃ、Ｖ_Ｂを用いて、それぞれ駆動信号ＣＯＭ−Ａを出力することになる。

次に、トランジスター対の動作について、第１範囲で動作するトランジスター２３１ａ、２３２ａを例にとって説明する。なお、第１範囲では、レベルシフター２７０ａのみがイネーブルである。
この動作について概略すれば、端子Ｎ３の電圧Ｏut2が電圧（Ｖin−Ｖ_１）よりも低ければ、信号Ｇt1がＬレベルになってトランジスター２３１ａがオンするので、当該電圧Ｏut2（Ｏut1）を高くする方向に制御される一方、電圧Ｏut2が電圧（Ｖin＋Ｖ_２）以上であれば、信号Ｇt2がＨレベルになってトランジスター２３２ａがオンするので、当該電圧Ｏut2（Ｏut1）を低くする方向に制御される。
詳細について、図１３および図１４を参照して説明する。

図１３および図１４は、信号Ａinの電圧Ｖinの変化に対して、電圧Ｏut2がどのように変化するのかを示す図である。信号Ａinは、台形波形であるので、電圧変化率（傾き）が変化する態様については、次の４パターンとなる。すなわち、４パターンとは、
上昇から平坦への変化（第１パターン）、
平坦から下降への変化（第２パターン）、
下降から平坦への変化（第３パターン）、
平坦から上昇への変化（第４パターン）、
である。なお、この４パターンは、必ずしもこの順番で電圧Ｖinが変化することを意味するのではない。

図１３の左欄は、第１パターンで電圧Ｖinが変化したときの電圧Ｏut2の波形を示す図である。
電圧Ｖinが上昇する場合に、電圧（Ｖin−Ｖ_１）も当該電圧Ｖinにしたがって上昇する。このような電圧Ｖinの上昇に対し、電圧Ｏut2が上昇する電圧（Ｖin−Ｖ_１）よりも低くなったときに、信号Ｇt1がＬレベルになってトランジスター２３１ａがオンするので、当該電圧Ｏut2が高くなるが、直ちに電圧（Ｖin−Ｖ_１）以上となるので、信号Ｇt1がＨレベルになってトランジスター２３１ａがオフすることになる。電圧Ｖinの上昇時には、このような動作が繰り返されるので、電圧Ｏut2は、理想的には図において破線で示されるように階段状に変化するはずである。ただし、端子Ｎ２から出力側をみた場合、駆動信号ＣＯＭ−Ａを供給する配線抵抗やインダクタンス成分、コンデンサーＣ０、負荷である圧電素子Ｐztなどにより一種の積分回路が形成されるので、実際の電圧Ｏut1の波形は、階段状の波形に対して鈍る。このため、電圧Ｏut1を降圧した電圧Ｏut2についても鈍る。
なお、電圧Ｖinの上昇が停止して平坦になったとき、電圧（Ｖin−Ｖ_１）も平坦になるので、電圧Ｏut1は、最後にトランジスター２３１ａがオンからオフしたときの値に、負荷である容量性を有する圧電素子Ｐztや、コンデンサーＣ０等によって保持されるので、電圧Ｏut2についても保持される。

図１３の右欄は、第２パターンで電圧Ｖinが変化したときの電圧Ｏut2の波形を示す図である。
電圧Ｖinが平坦から下降に転じる場合に、電圧（Ｖin＋Ｖ_２）も当該電圧Ｖinにしたがって下降する。このような電圧Ｖinの下降に対し、平坦に保持されていた電圧Ｏut2が下降する電圧（Ｖin＋Ｖ_２）以上になれば、トランジスター２３２ａがオンするので、当該電圧Ｏut2が低くなるが、直ちに電圧（Ｖin＋Ｖ_２）よりも低くなるので、トランジスター２３２ａがオフすることになる。電圧Ｖinの下降時には、このような動作が繰り返されるので、電圧Ｏut2は、理想的には図において破線で示されるように階段状に変化するが、実際の電圧Ｏut2の波形は、上記積分回路によって鈍る。

図１４の左欄は、第３パターンで電圧Ｖinが変化したときの電圧Ｏut2の波形を示す図である。電圧Ｖinの下降から平坦に転じる場合、電圧（Ｖin＋Ｖ_２）も平坦になるので、電圧Ｏut2は、最後にトランジスター２３２ａがオンからオフしたときの値に保持される。

図１４の右欄は、第４パターンで電圧Ｖinが変化したときの電圧Ｏut2の波形を示す図である。電圧Ｖinの平坦から上昇に転じる場合、電圧（Ｖin−Ｖ_１）も当該電圧Ｖinにしたがって上昇する。このような電圧Ｖinの上昇に対し、平坦に保持されていた電圧Ｏut2が上昇する電圧（Ｖin−Ｖ_１）よりも低くなる。これ以降の動作は第１パターンでの電圧Ｖinの上昇時の動作になる。
したがって、電圧Ｖinが第１範囲にあれば、電圧Ｏut2は電圧Ｖinに追従するように制御されるので、結局のところ、電圧Ｏut1は、電圧Ｖinに対して１０倍となるように制御されることになる。
電圧Ｖinが第２範囲あれば、レベルシフター２７０ｂがイネーブルされるので、同様にして、電圧Ｏut1は、トランジスター２３１ｂ、２３２ｂによって電圧Ｖinに対して１０倍となるように制御される。
電圧Ｖinが第３範囲あれば、レベルシフター２７０ｃがイネーブルされるので、トランジスター２３１ｃ、２３２ｃによって、また、電圧Ｖinが第４範囲あれば、レベルシフター２７０ｄがイネーブルされるので、トランジスター２３１ｄ、２３２ｄによって、それぞれ電圧Ｖinに対して１０倍となるように制御される。

以上については電圧Ｖinの変化率（傾き）が変化する態様について着目して説明したが、電圧Ｖinについては、第１範囲から第４範囲までにおいて隣り合う領域を跨ぐ（移行）場合がある。例えば図１２でいえば、電圧Ｖinは、タイミングｔ１において第３範囲から第２範囲へと移行する。
電圧Ｖinが第３範囲であれば、レベルシフター２７０ｃがイネーブルされるので、トランジスター２３１ｃ、２３２ｃによって、当該電圧Ｖinに対して電圧Ｏut1が１０倍となるように制御される。タイミングｔ１において電圧Ｖinが第３範囲から第２範囲に移行したとき、レベルシフター２７０ｃがディセーブルになり、レベルシフター２７０ｂがイネーブルされるので、トランジスター２３１ｂ、２３２ｂによって、当該電圧Ｖinに対して引き続き電圧Ｏut1が１０倍となるように制御される。
ここでは、電圧Ｖinが第３範囲から第２範囲へと移行する場合を例にとって説明したが、他の場合でも同様であり、例えば第２範囲から第１範囲への移行であれば、レベルシフター２７０ｂがディセーブルになり、レベルシフター２７０ａがイネーブルされるので、トランジスター２３１ａ、２３２ａによって、当該電圧Ｖinに対して引き続き電圧Ｏut1が１０倍となるように制御されることになる。

なお、ここでは駆動信号ＣＯＭ−Ａを出力する駆動回路１２０ａで説明したが、駆動信号ＣＯＭ−Ｂを出力する駆動回路１２０ｂについても期間Ｔ１において台形波形Ｂｄｐ１となり、期間Ｔ２において台形波形Ｂｄｐ２となる点に留意すれば、同様な動作となる。

図１５は、電圧（Ｏut1−Ｖin)の変化に対しトランジスター２３１、２３２のオンする領域を示す図である。
なお、ここでトランジスター２３１、２３２とは、トランジスター２３１ａ、２３２ａ、トランジスター２３１ｂ、２３２ｂ、トランジスター２３１ｃ、２３２ｃ、または、トランジスター２３１ｄ、２３２ｄを特に電圧範囲を特定しない場合に一般化して説明するためのものである。
この図に示されるように、電圧（Ｏut2−Ｖin)が、−Ｖ_１よりも低くなれば、トランジスター２３１のみがオンし、電圧（Ｏut2−Ｖin)がＶ_２以上になれば、トランジスター２３２のみがオンする。
一方、電圧（Ｏut2−Ｖin)が、−Ｖ_１以上であって、かつ、Ｖ_２未満であれば、トランジスター２３１、２３２がいずれもオフする。このため、第１範囲から第４電圧までにおいて電圧Ｏut2（Ｏut1）が変化しない領域（不感帯）が存在する。この不感帯のため、電圧Ｏut2が電圧Ｖinに対して、マイナス方向では最大でＶ_１、プラス方向では最大でＶ_２の誤差を伴うことになり、端子Ｎ２の電圧Ｏut1でみれば、電圧増幅率の１０倍、すなわちマイナス方向では最大で１０Ｖ_１、プラス方向では最大で１０Ｖ_２の誤差を伴うことになる。
ただし、基準電源２１１による電圧Ｖ_１および基準電源２１２による電圧Ｖ_２の設定次第で当該誤差を小さくすることができる。具体的には、電圧Ｖ_１、Ｖ_２を例えば０．０１Ｖ程度に設定すれば、４０Ｖ程度で振幅する駆動信号ＣＯＭ−Ａの波形において実用上問題ない程度の誤差に抑えることができる。

なお、本実施形態では、４つのトランジスター対のいずれかで駆動するために、セレクター２８０がデータｄＡ（ｄＢ）に応じてイネーブルするレベルシフター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄから１つ選択し、イネーブルされたレベルシフターがトランジスター対に信号Ｇt1、Ｇt2をレベルシフトして供給する構成となっている。
このため、本実施形態では、トランジスター対の各々に対応して比較ユニットが設けられる構成と比較して、比較器２２１、２２２の比較ユニットの１組で足りる。

また、本実施形態では、Ｄ級増幅方式と比較して、入力信号を変調する際に三角波形などを発振する回路や、復調のためのローパスフィルターが不要であるので、その分、回路構成の簡略化とともに、消費電力を抑えることができる。
さらに、入力信号の電圧が平坦の場合、トランジスター２３１ａ、２３１ｂ、２３１ｃ、２３１ｄ、２３２ａ、２３２ｂ、２３２ｃ、２３２ｄがすべてオフするので、スイッチングにより電力が無駄に消費される、という問題も発生しない。

次に、コンデンサーＣ１、Ｃ２の役割について説明する。
上述したように、比較器２２１、２２２の電源は低振幅の４Ｖ程度である。このため、比較器２２１、２２２を構成するトランジスター等の耐圧も低振幅の電源に合わせて低く設計される。一方、端子Ｎ２の電圧Ｏut1は最高で４０Ｖ程度であり高振幅である。したがって、耐圧の低い比較器２２１、２２２に、高振幅の電圧Ｏut1を直接帰還することができないので、本実施形態では、電圧Ｏut1を抵抗素子Ｒ１、Ｒ２で分圧し、当該分圧した電圧Ｏut1を比較器２２１、２２２に帰還する構成となっている。

比較器２２１、２２２の回路構成そのものは、良く知られたものであり、詳細には、入力端（＋）が、構成素子であるトランジスターのうち、１つのトランジスターのゲートに接続される。このため、入力端（＋）には、少なからず容量成分が寄生するので、当該寄生する容量成分と抵抗素子Ｒ１とによりＣＲフィルタが形成されて、帰還経路に一次遅れ（ディレイ）が発生する。このようなディレイは、時間的に長くなるにつれてトランジスター対でのスイッチング周波数を低下させる方向に働いて、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形再現性を悪化させる。

そこで、本実施形態では、コンデンサーＣ１、Ｃ２を設けて、コンデンサーＣ１を抵抗素子Ｒ２に対して並列に接続し、コンデンサーＣ２を抵抗素子Ｒ１に対して並列に接続して微積回路を構成している。すなわち、分圧のための抵抗素子Ｒ１、Ｒ２を用いつつ、コンデンサーＣ１、Ｃ２を設けた微積回路によって、上記帰還経路における位相遅れを補償する構成となっている。
この微積回路における特性の具体例について説明する。

図１６は、微積回路における周波数−ゲイン特性の一例を示す図であり、図１７は、微積回路における周波数−位相特性の一例を示す図である。
なお、図１７において縦軸は、位相（度）であり、周波数が１０ＭＨｚ付近をピークにして位相が相対的に進んでいることを示している。したがって、微積回路では、トランジスター対がスイッチングする周波数帯にわたって位相が進むので、帰還経路における位相遅れが補償される。

なお、上述した例では、端子Ｎ２における電圧Ｏut1を１／１０倍にして端子Ｎ３に帰還するので、抵抗素子Ｒ１、Ｒ２の抵抗比は９：１となるが、この特性の説明では、次に説明するように、抵抗比を４０：１としているので、微積回路のゲインは、トランジスター対がスイッチングしない区間において−３２．２５ｄＢ（０．０２４４倍）となっている。

次に、上記微積回路における特性について検討する。
図１０における微積回路を、入力側を左側に、出力側を右側にそれぞれ書き改めると、図１８に示される通りとなり、抵抗素子Ｒ１とコンデンサーＣ２との並列接続と、抵抗素子Ｒ２とコンデンサーＣ１との並列接続とで表現することができる。

抵抗素子Ｒ１とコンデンサーＣ２との並列インピーダンスＺ１は、次式（１）で表すことができる。

また、抵抗素子Ｒ２とコンデンサーＣ１との並列インピーダンスＺ２は、次式（２）で表すことができる。

端子Ｎ２を入力とし、端子Ｎ３を出力とした微積回路のゲインＧについては、次式（３）で表すことができる。

式（３）の虚数部分についてはＲ２Ｃ１＝Ｒ１Ｃ２とおいて除去することにより、次式（４）で表すことができる。

なお、式（４）で表されるゲインＧは、抵抗素子Ｒ１、Ｒ２による分圧そのものであり、電圧Ｏut2に対して電圧Ｏut1を小さくするためには、Ｒ１＞Ｒ２とする必要がある。

本実施形態によれば、端子Ｎ２から端子Ｎ３までの抵抗素子Ｒ１を介した帰還経路と、比較器２２１、２２１に寄生する容量成分とで生じるディレイは、当該抵抗素子Ｒ１のほか、抵抗素子Ｒ２、コンデンサーＣ１、Ｃ２で構成される微積回路によって補償されるので、トランジスター対の動作周波数を低下させないで済む。このため、駆動信号ＣＯＭ−Ａ（ＣＯＭ−Ｂ）の波形再現性の悪化を抑えることができる。
また、端子Ｎ２には、異常発振防止用のコンデンサーＣ０が接続されるが、このコンデンサーＣ０は、端子Ｎ２からみたときに負荷になるので、無駄に電力が消費される原因の１つとなる。コンデンサーＣ０の容量を小さくすれば、無駄な消費電力を抑えることができるが、コンデンサーＣ１、Ｃ２が存在しない構成では、異常発振の可能性が高くなる。これに対して、本実施形態によれば、コンデンサーＣ１、Ｃ２を含む微積回路によって、異常発振を抑えた上でコンデンサーＣ０の容量を小さくすることができるので、低消費電力化を図ることが可能になる。

図１９は、実施形態の変形例に係る駆動回路１２０ａ（１２０ｂ）の構成を示す図である。この図に示されるように、端子Ｎ２と抵抗素子Ｒ１と間に、電圧Ｏut2に所定係数を乗算する演算増幅器２９０（バッファアンプ）を設けても良い。
このように演算増幅器２９０を設けると、端子Ｎ２の電圧Ｏut2が抵抗素子Ｒ１、Ｒ２を介したリークによって低下してしまうのを防止することができる。

なお、実施形態では、トランジスター２３１ａ、２３１ｂ、２３１ｃ、２３１ｄをＰチャネル型とし、トランジスター２３２ａ、２３２ｂ、２３２ｃ、２３２ｄをＮチャネル型としたが、Ｐチャネル型またはＮチャネル型で揃えても良い。
また、これらのトランジスターについてはオンまたはオフするスイッチング素子として説明したが、本発明は、これに限られない。例えば、ゲート・ソース間の電圧に応じてドレイン電流（ソース・ドレイン間の抵抗）を変化させる構成としても良い。すなわち、信号Ｇt1（Ｇt2）によってトランジスター２３１（２３２）の動作が制御される構成であれば良い。

また、基準電源２１１、２１２、比較器２２１、２２２、レベルシフター２７０ａ、２７０ｂ、２７０ｃ、２７０ｄ セレクター２８０については半導体で集積化しても良い。換言すれば、基準電源Ｅ、トランジスター２３１ａ、２３１ｂ、２３１ｃ、２３１ｄ、２３２ａ、２３２ｂ、２３２ｃ、２３２ｄ（逆流防止用のダイオードｄ１、ｄ２を含む）については外付け部品で構成しても良い。

実施形態では、電圧Ｖinを、基準電源２１１によって電圧Ｖ_１だけオフセットし、基準電源２１２によって電圧Ｖ_２だけオフセットしたが、電圧Ｖin（または、後述するように電圧Ｏut1）を高低方向にオフセットした２つの電圧を得ることができれば良いので、当該オフセットのための構成については電源（電池）等の素子に限られない。例えば、次のように、ダイオードや抵抗などの素子を複数組み合わせても良い。

図２０は、電圧Ｖinを高低方向にそれぞれオフセットした電圧（Ｖin＋Ｖ_２）、（Ｖin−Ｖ_１）を得るための構成例（第１オフセット部および第２オフセット部の他の例）を示す図である。
この例では、電圧ＶinをダイオードＤ１の順方向電圧だけ高位側にオフセットした電圧から、電圧ＶinをダイオードＤ２の順方向電圧だけ低位側にオフセットした電圧までを、抵抗分割することによって電圧（Ｖin−Ｖ_１）、（Ｖin＋Ｖ_２）が得ることができる。

また、実施形態に係る駆動回路１２０ａ（１２０ｂ）は、比較器２２１は、電圧Ｏut2が電圧（Ｖin−Ｖ_１）以上であるか、または、未満であるかを判別する構成であった。
すなわち、比較器２２１は、
Ｏut2≧Ｖin−Ｖ_１、または、
Ｏut2＜Ｖin−Ｖ_１、
を判別する構成であった。
ここで、上記不等式は、
Ｏut2＋Ｖ_１≧Ｖin、または、
Ｏut2＋Ｖ_１＜Ｖin、
に変形できるので、比較器２２１は、電圧（Ｏut2＋Ｖ_１）が電圧Ｖin以上であるか、または、未満であるかを判別しても良い。
また、ここでの不等式は、例えば
Ｏut＋Ｖ_１／２≧Ｖin−Ｖ_１／２、または、
Ｏut＋Ｖ_１／２＜Ｖin−Ｖ_１／２、
にも変形できる。
このため、比較器２２１は、電圧（Ｏut2＋Ｖ_１／２）が電圧（Ｖin−Ｖ_１／２）以上であるか、未満であるかを判別しても良い。
要は、比較器２２１は、入力信号である電圧Ｖinまたは出力の駆動信号に基づく電圧Ｏut2のうち、少なくとも一方をレベルシフトして、一方に対して他方を相対的に電圧Ｖ_１だけオフセットした電圧同士を比較する構成であれば良い。

同様に、比較器２２２は、
Ｏut2≧Ｖin＋Ｖ_２、または、
Ｏut2＜Ｖin＋Ｖ_２、
を判別する構成であった。
ここで、上記不等式は、
Ｏut2−Ｖ_２≧Ｖin、または、
Ｏut2−Ｖ_２＜Ｖin、
に変形できるので、比較器２２２は、電圧（Ｏut2−Ｖ_２）が電圧Ｖin以上であるか、または、未満であるかを判別しても良い。
また、ここでの不等式は、例えば
Ｏut2−Ｖ_２／２≧Ｖin＋Ｖ_２／２、または、
Ｏut2−Ｖ_２／２＜Ｖin＋Ｖ_２／２、
にも変形できる。
このため、比較器２２２は、電圧（Ｏut2−Ｖ_２／２）が電圧（Ｖin＋Ｖ_２／２）以上であるか、未満であるかを判別しても良い。
要は、比較器２２２は、入力信号である電圧Ｖinまたは出力の駆動信号に基づく電圧Ｏut2のうち、少なくとも一方をレベルシフトして、一方に対して他方を相対的に電圧Ｖ_２だけオフセットした電圧同士を比較する構成であれば良い。

実施形態において、駆動回路１２０ａ（１２０ｂ）におけるセレクター２８０は、データｄＡ（ｄＢ）によって電圧Ｖinが第１範囲乃至第４範囲のいずれかに含まれるかを判別する構成としたが、ＤＡＣ１１３ａ（１１３ｂ）の出力である信号Ａin（Ｂin）で判別しても良い。
このため、電圧Ｖinに応じて（入力信号に応じて）とは、データｄＡ（ｄＢ）にしたがって、当該データｄＡ（ｄＢ）をアナログ変換した信号にしたがって、それぞれ判別して（トランジスター対を選択する）と同義である。
また、データｄＡ（ｄＢ）、当該データｄＡ（ｄＢ）をアナログ変換した信号Ａin（Ｂin）の２つの信号を重み付けして、組み合わせて判別しても良い。

実施形態において、駆動回路１２０ａ（１２０ｂ）におけるレベルシフターおよびトランジスター対のセット数をそれぞれ「４」としたが、「１」でも良いし、「２」以上でも良い。セット数を多くするにつれて、電源電圧が低く抑えられるので、トランジスターを、より低い耐圧のものを用いることができる。
また、実施形態では、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃ、Ｖ_Ｄについて、電圧Ｅを出力する基準電源の４段直列接続（図１１参照）によって出力する構成としたので、各電圧セットにおける高位側電圧と低位側電圧との差を電圧Ｅ（＝１０．５Ｖ）で揃えたが、不揃いとした構成であっても良い。

また、電圧範囲については、第１範囲から第４範囲までのうち、隣り合う範囲については一部重複させても良い。例えば第１範囲については、電圧ゼロ以上電圧（Ｖ_Ａ＋α）未満とし、第２範囲については、電圧（Ｖ_Ａ−α）以上電圧（Ｖ_Ｂ＋α）未満とし、第３範囲については、電圧（Ｖ_Ｂ−α）以上電圧（Ｖ_Ｃ＋α）未満とし、第４範囲については、電圧（Ｖ_Ｃ−α）以上電圧Ｖ_Ｂ未満として、電圧Ｖ_Ａ、Ｖ_Ｂ、Ｖ_Ｃを中心に±αだけそれぞれ重複させても良い。

また、実施形態では液体吐出装置を印刷装置として説明したが、液体を吐出して立体を造形する立体造形装置や、液体を吐出して布地を染める捺染装置などであっても良い。

また、実施形態では、駆動回路１２０ａ（１２０ｂ）の駆動対象としてインクを吐出する圧電素子Ｐztを例にとって説明したが、駆動回路１２０ａを印刷装置から切り離して考えてみたときに、駆動対象としては、圧電素子Ｐztに限られず、例えば超音波モーターや、タッチパネル、静電スピーカー、液晶パネルなどの容量性成分を有する負荷のすべてに適用可能である。

１…印刷装置（液体吐出装置）、３…ヘッドユニット、５０…駆動ＩＣ、１００…メイン基板、１２０ａ、１２０ｂ…駆動回路、２００…単位回路、２１１、２１２…基準電源、２２１、２２２…比較器、２３１ａ、２３１ｂ、２３１ｃ、２３１ｄ、２３２ａ、２３２ｂ、２３２ｃ、２３２ｄ…トランジスター、２７０ａ、２７０ｂ、２７０ｃ、２７０ｄ…レベルシフター、２８０…セレクター、２９０…演算増幅器、４４２…キャビティ、５５０…配線、Ｐzt…圧電素子、Ｎ…ノズル。

Claims (10)

1. 駆動信号の印加により変位する圧電素子を含み、当該圧電素子の変位により液体を吐出する吐出部と、
   第１比較部と第２比較部とを含み、入力信号と前記駆動信号に基づく帰還信号とが入力され、第１制御信号と第２制御信号とを出力する比較ユニットと、
   前記第１制御信号をレベルシフトした第１信号に基づいて制御される第１トランジスターと前記第２制御信号をレベルシフトした第２信号に基づいて制御される第２トランジスターとからなり、前記第１トランジスターと前記第２トランジスターとの接続点から前記駆動信号を出力するトランジスター対と、
   前記接続点に一端が接続された出力コンデンサーと、
   前記帰還信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
   を備え、
   前記第１比較部は、第１比較信号と第２比較信号とを比較して、前記第１制御信号を出力し、
   前記第１比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号であり、
   前記第２比較部は、第３比較信号と第４比較信号とを比較して、前記第２制御信号を出力し、
   前記第３比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号である、
   ことを特徴とする液体吐出装置。
2. 前記微積回路は、
   第１抵抗、第２抵抗、第１コンデンサーおよび第２コンデンサーを含み、
   前記第１抵抗および前記第２コンデンサーは、前記駆動信号の出力ノードと前記比較ユニットへの前記帰還信号の入力ノードとの間で電気的に並列に接続され、
   前記第２抵抗および前記第１コンデンサーは、前記入力ノードと所定の電位の給電線との間で電気的に並列に接続される、
   ことを特徴とする請求項１に記載の液体吐出装置。
3. 前記第１抵抗は、前記第２抵抗よりも大きい抵抗値である、
   ことを特徴とする請求項２に記載の液体吐出装置。
4. 前記出力ノードと前記第１抵抗との間にバッファアンプを有し、
   前記バッファアンプは、前記出力ノードの電圧に所定の係数を乗算して前記第１抵抗に供給する
   ことを特徴とする請求項２または３に記載の液体吐出装置。
5. 前記第２比較信号は、前記入力信号または前記帰還信号の他方を、ゼロを含む電圧でオフセットした信号であり、
   前記第４比較信号は、前記入力信号または前記帰還信号の他方を、ゼロを含む電圧でオフセットした信号である、
   ことを特徴とする請求項１乃至４のいずれかに記載の液体吐出装置。
6. 前記第１トランジスターおよび前記第２トランジスターは、それぞれ電界効果トランジスターである
   ことを特徴とする請求項１乃至５のいずれかに記載の液体吐出装置。
7. 前記入力信号を第１電圧だけ低くする、または、前記帰還信号を前記第１電圧だけ高く
   する第１オフセット部と、
   前記入力信号を第２電圧だけ高くする、または、前記帰還信号を前記第２電圧だけ低くする第２オフセット部と、
   ことを特徴とする請求項１乃至６のいずれかに記載の液体吐出装置。
8. 前帰還信号の電圧が、前記入力信号の電圧から前記第１電圧を減じた電圧よりも低ければ、前記第１信号は、前記第１トランジスターをオンさせる信号となり、
   前記帰還信号の電圧が、前記入力信号の電圧に前記第２電圧を加えた電圧以上であれば、前記第２信号は、前記第２トランジスターをオンさせる信号となる
   ことを特徴とする請求項１乃至７のいずれかに記載の液体吐出装置。
9. 駆動信号により容量性負荷を駆動する駆動回路であって、
   第１比較部と第２比較部とを含み、入力信号と前記駆動信号に基づく帰還信号とが入力され、第１制御信号と第２制御信号とを出力する比較ユニットと、
   前記第１制御信号をレベルシフトした第１信号に基づいて制御される第１トランジスターと前記第２制御信号をレベルシフトした第２信号に基づいて制御される第２トランジスターとからなり、前記第１トランジスターと前記第２トランジスターとの接続点から前記駆動信号を出力するトランジスター対と、
   前記接続点に一端が接続された出力コンデンサーと、
   前記第１制御信号に基づいて制御される第１トランジスターと前記第２制御信号に基づいて制御される第２トランジスターとからなり、前記第１トランジスターと前記第２トランジスターとの接続点から前記駆動信号を出力するトランジスター対と、
   前記接続点に一端が接続された出力コンデンサーと、
   前記帰還信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
   を備え、
   前記第１比較部は、第１比較信号と第２比較信号とを比較して、前記第１制御信号を出力し、
   前記第１比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号であり、
   前記第２比較部は、第３比較信号と第４比較信号とを比較して、前記第２制御信号を出力し、
   前記第３比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号である、
   ことを特徴とする駆動回路。
10. 駆動回路による駆動信号の印加により変位する圧電素子を含み、当該圧電素子の変位により液体をそれぞれ吐出する吐出部を含むヘッドユニットであって、
    前記駆動回路は、
    第１比較部と第２比較部とを含み、入力信号と前記駆動信号に基づく帰還信号とが入力され、第１制御信号と第２制御信号とを出力する比較ユニットと、
    前記第１制御信号をレベルシフトした第１信号に基づいて制御される第１トランジスターと前記第２制御信号をレベルシフトした第２信号に基づいて制御される第２トランジスターとからなり、前記第１トランジスターと前記第２トランジスターとの接続点から前記駆動信号を出力するトランジスター対と、
    前記接続点に一端が接続された出力コンデンサーと、
    前記帰還信号の電圧を降圧させるとともに、所定の周波数帯にわたって位相を進ませて前記帰還信号として出力する微積回路と、
    を備え、
    前記第１比較部は、第１比較信号と第２比較信号とを比較して、前記第１制御信号を出力し、
    前記第１比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号であり、
    前記第２比較部は、第３比較信号と第４比較信号とを比較して、前記第２制御信号を出
    力し、
    前記第３比較信号は、前記入力信号または前記帰還信号の一方をオフセットした信号である、
    ことを特徴とするヘッドユニット。

Images