JP2021072414A - 光電変換装置、撮像システム及び移動体 - Google Patents

光電変換装置、撮像システム及び移動体 Download PDF

Info

Publication number
JP2021072414A
JP2021072414A JP2019199911A JP2019199911A JP2021072414A JP 2021072414 A JP2021072414 A JP 2021072414A JP 2019199911 A JP2019199911 A JP 2019199911A JP 2019199911 A JP2019199911 A JP 2019199911A JP 2021072414 A JP2021072414 A JP 2021072414A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
unit
conversion unit
holding
transfer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019199911A
Other languages
English (en)
Other versions
JP7458746B2 (ja
Inventor
関根　寛
Hiroshi Sekine
関根　　寛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2019199911A priority Critical patent/JP7458746B2/ja
Priority to US17/084,478 priority patent/US11108979B2/en
Publication of JP2021072414A publication Critical patent/JP2021072414A/ja
Application granted granted Critical
Publication of JP7458746B2 publication Critical patent/JP7458746B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】高性能な光電変換装置を提供する。【解決手段】第１光電変換部、第２光電変換部及び第３光電変換部の少なくとも１つから転送された電荷を保持する第１保持部を有し、前記第１光電変換部と前記第２光電変換部とが第１方向に沿って隣り合って配されており、前記第１光電変換部と第３光電変換部とが前記第１方向とは異なる第２方向に沿って隣り合って配されており、前記第１保持部は、前記第２光電変換部の光学中心と前記第３光電変換部の光学中心とを結ぶ直線と少なくとも一部が重複する位置に配されている。【選択図】図４

Description

本発明は、光電変換装置、撮像システム及び移動体に関する。
近年、デジタルスチルカメラ、デジタルビデオカメラ等に用いられる光電変換装置には、低消費電力及び高速読み出しに適したＣＭＯＳイメージセンサが広く用いられている。ＣＭＯＳイメージセンサにおいては、複数の画素の露光タイミングを一致させるグローバル電子シャッタの機能を有するものが提案されている。特許文献１は、グローバル電子シャッタの機能を実現するために、光電変換により生成された電荷を所定の期間保持しておく保持部が設けられている光電変換装置を開示している。
特開２００９−２９６５７４号公報
高感度化を実現するため、光電変換装置の複数の画素行の間及び複数の画素列の間で電荷を加算する駆動が行われる場合がある。特許文献１は、このような電荷の加算に対応した光電変換装置に適用され得る具体的なレイアウトを開示していない。したがって、レイアウト設計の適正化により光電変換装置の性能を向上する余地がある。
本発明は、上述の課題に鑑みてなされたものであり、高性能な光電変換装置、撮像システム及び移動体を提供することを目的とする。
本発明の一観点によれば、基板と、前記基板に配され、入射光に応じた電荷を各々が生成する第１光電変換部、第２光電変換部及び第３光電変換部と、前記基板に配され、前記第１光電変換部、前記第２光電変換部及び前記第３光電変換部の少なくとも１つから転送された電荷を保持する第１保持部と、前記基板に配され、前記第１光電変換部から前記第１保持部に電荷を転送する第１転送部と、前記基板に配され、前記第２光電変換部から前記第１保持部に電荷を転送する第２転送部と、前記基板に配され、前記第３光電変換部から前記第１保持部に電荷を転送する第３転送部と、前記第１保持部から転送された電荷を受ける入力ノードを含む第１増幅部と、を有し、前記基板に対する平面視において、前記第１光電変換部と前記第２光電変換部は、第１方向に沿って隣り合って配されており、前記平面視において、前記第１光電変換部と前記第３光電変換部は、前記第１方向とは異なる第２方向に沿って隣り合って配されており、前記平面視において、前記第１保持部は、前記第２光電変換部の光学中心と前記第３光電変換部の光学中心とを結ぶ直線と少なくとも一部が重複する位置に配されていることを特徴とする光電変換装置が提供される。
また、本発明の別の一観点によれば、基板と、前記基板に配され、入射光に応じた電荷を各々が生成する第１光電変換部、第２光電変換部、第３光電変換部及び第４光電変換部と、前記基板に配され、前記第１光電変換部、前記第２光電変換部、前記第３光電変換部及び前記第４光電変換部の少なくとも１つから転送された電荷を保持する第１保持部と、前記基板に配され、前記第１光電変換部から前記第１保持部に電荷を転送する第１転送部と、前記基板に配され、前記第２光電変換部から前記第１保持部に電荷を転送する第２転送部と、前記基板に配され、前記第３光電変換部から前記第１保持部に電荷を転送する第３転送部と、前記基板に配され、前記第４光電変換部から前記第１保持部に電荷を転送する第４転送部と、前記第１保持部から転送された電荷を受ける入力ノードを含む第１増幅部と、を有し、前記基板に対する平面視において、前記第１光電変換部と前記第２光電変換部は、第１方向に沿って隣り合って配されており、前記平面視において、前記第１光電変換部と前記第３光電変換部は、前記第１方向とは異なる第２方向に沿って隣り合って配されており、前記平面視において、前記第２光電変換部と前記第４光電変換部は、前記第２方向に沿って隣り合って配されており、前記平面視において、前記第１光電変換部、前記第２光電変換部、前記第３光電変換部及び前記第４光電変換部において最近接となる頂点同士によって囲まれる領域に、前記第１保持部の少なくとも一部が配されていることを特徴とする光電変換装置が提供される。
本発明によれば、高性能な光電変換装置、撮像システム及び移動体を提供することができる。
第１実施形態に係る光電変換装置の概略構成を示すブロック図である。 第１実施形態に係る画素アレイのうちの２行２列分の画素の構成を模式的に示すブロック図である。 第１実施形態に係る画素の構成を示す等価回路図である。 第１実施形態に係る画素レイアウトの例を示す平面模式図である。 第１実施形態に係る制御信号線の配置の例を示す平面模式図である。 第２実施形態に係る画素レイアウト及び制御信号線の配置の例を示す平面模式図である。 第２実施形態に係る第１転送トランジスタの駆動方法の例を示す表である。 第３実施形態に係る画素レイアウト及び制御信号線の配置の例を示す平面模式図である。 第３実施形態に係る第１転送トランジスタの駆動方法の例を示す表である。 第４実施形態に係るカラーフィルタの配置の例を示す平面模式図である。 第５実施形態に係る撮像システムの構成例を示すブロック図である。 第６実施形態に係る撮像システム及び移動体の構成例を示す図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。なお、複数の図面に渡って同一の要素又は対応する要素には共通の符号が付されており、その説明は省略又は簡略化されることがある。
［第１実施形態］
図１は、本実施形態に係る光電変換装置の概略構成を表すブロック図である。光電変換装置は、例えば、撮像装置、焦点検出装置、測距装置等であり得るがこれらに限定されるものではない。本実施形態では、光電変換装置は、静止画、動画等の画像を撮影する撮像装置であるものとする。光電変換装置は、画素アレイ１１０、垂直走査回路１２０、列増幅回路１３０、水平走査回路１４０、出力回路１５０及び制御回路１６０を備える。画素アレイ１１０は、複数の行及び複数の列をなすように配置された複数の画素１７０を備えている。
制御回路１６０は、垂直走査回路１２０、列増幅回路１３０及び水平走査回路１４０の各部の駆動タイミングを制御する。垂直走査回路１２０は、画素１７０に含まれる複数のトランジスタをオン（導通状態）又はオフ（非導通状態）に制御するための制御信号を供給する。垂直走査回路１２０は、シフトレジスタ、アドレスデコーダ等の論理回路により構成され得る。画素アレイ１１０の各列には列信号線１８０が設けられており、画素１７０からの信号が列ごとに列信号線１８０に読み出される。
列増幅回路１３０は、列信号線１８０に出力された信号の増幅処理、画素１７０のリセット時の信号及び光電変換時の信号に基づく相関二重サンプリング処理等の処理を行う。水平走査回路１４０は、列増幅回路１３０の増幅器に接続されたスイッチをオン又はオフに制御するための制御信号を供給する。これにより、水平走査回路１４０は、選択した列の信号を出力回路１５０に出力させる制御を行う。出力回路１５０は、バッファアンプ、差動増幅器等から構成され、列増幅回路１３０からの信号を光電変換装置の外部の信号処理部に出力する。なお、列増幅回路１３０は、偽信号成分の補正などの信号処理を行う信号処理回路等の機能を含んでもよい。また、ＡＤ変換回路を更に光電変換装置に設けることにより、光電変換装置がデジタルの信号を出力する構成であってもよい。
図２は、本実施形態に係る画素アレイ１１０のうちの２行２列分の画素の構成を模式的に示すブロック図である。図３は、本実施形態に係る画素の構成を示す等価回路図である。図２及び図３を参照して画素１７０の構成をより詳細に説明する。
図２は、画素アレイ１１０のうちの連続する２行及び２列に含まれる４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの構成を模式的に示している。画素１７０Ａは、図２における第１行、第１列に配されている。画素１７０Ｂは、図２における第２行、第１列に配されている。画素１７０Ｃは、図２における第１行、第２列に配されている。画素１７０Ａは、図２における第２行、第２列に配されている。言い換えると、画素１７０Ａと画素１７０Ｂは、Ｙ方向（第１方向）に並んで配されており、画素１７０Ｃと画素１７０ＤもＹ方向に並んで配されている。画素１７０Ａと画素１７０Ｃは、Ｘ方向（第２方向）に並んで配されており、画素１７０Ｂと画素１７０ＤもＸ方向に並んで配されている。
画素１７０Ａは、第１回路１７１Ａと第２回路１７２Ａを有する。画素１７０Ｂは、第１回路１７１Ｂと第２回路１７２Ｂを有する。画素１７０Ｃは、第１回路１７１Ｃと第２回路１７２Ｃを有する。画素１７０Ｄは、第１回路１７１Ｄと第２回路１７２Ｄを有する。
画素１７０Ａの第２回路１７２Ａは、画素１７０Ａの第１回路１７１Ａに加えて、他の画素の第１回路１７１Ｂ、第１回路１７１Ｃ及び第１回路１７１Ｄにも接続されている。言い換えると、第２回路１７２Ａは、４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ及び１７０Ｄのいずれの第１回路にも接続されている。また、第２回路１７２Ａは、対応する列の列信号線１８０に接続されている。これにより、隣接する行及び隣接する列の画素間の信号の加算が可能となる。
図３は、画素１７０Ａの構成を示す等価回路図である。画素１７０Ａの回路構成の詳細を説明する。なお、図２に示されている他の画素の構成は、画素１７０Ａと同様であるため説明を省略する。
画素１７０Ａは、第１回路１７１Ａと第２回路１７２Ａを有する。第１回路１７１Ａは、光電変換部ＰＤ、４つの第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄ及び排出トランジスタＭ２を有する。第２回路１７２Ａは、電荷保持部ＭＥＭ、第２転送トランジスタＭ３、リセットトランジスタＭ４、増幅トランジスタＭ５及び選択トランジスタＭ６を有する。
光電変換部ＰＤは、入射光を光電変換するとともに、光電変換によって生成される電荷を蓄積する。光電変換部ＰＤとしては、例えばフォトダイオードが用いられ得る。以下の説明では光電変換部ＰＤはアノードとカソードを有するフォトダイオードであるものとする。光電変換部ＰＤのアノードは接地電位線に接続されており、カソードは、第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄのソース及び排出トランジスタＭ２のソースに接続されている。第１転送トランジスタＭ１Ａのドレインは第２転送トランジスタＭ３のソースに接続されている。第１転送トランジスタＭ１Ａのドレインと第２転送トランジスタＭ３のソースとの間に寄生する容量は、電荷保持部ＭＥＭを構成する。言い換えると、電荷保持部ＭＥＭは、第１転送トランジスタＭ１Ａのドレインに接続されている。排出トランジスタＭ２のドレインは、電位ＶＤＤを有する電源電位線に接続されている。
また、画素１７０Ａの電荷保持部ＭＥＭは、Ｘ方向に隣接する画素１７０Ｃの第１転送トランジスタＭ１Ｄのドレイン及びＹ方向に隣接する画素１７０Ｂの第１転送トランジスタＭ１Ｂのドレインにも接続されている。更に、画素１７０Ａの電荷保持部ＭＥＭは、２行２列の画素群の対角に位置する画素１７０Ｄの第１転送トランジスタＭ１Ｃのドレインにも接続されている。
第２転送トランジスタＭ３のドレインは、リセットトランジスタＭ４のソース及び増幅トランジスタＭ５のゲートに接続されている。第２転送トランジスタＭ３のドレイン、リセットトランジスタＭ４のソース及び増幅トランジスタＭ５のゲートの接続ノードは、浮遊拡散領域ＦＤである。リセットトランジスタＭ４のドレインは、電位ＶＤＤを有する電源電位線に接続されている。増幅トランジスタＭ５のソースは、選択トランジスタＭ６のドレインに接続されている。増幅トランジスタＭ５のドレインは、電位ＶＤＤを有する電源電位線に接続されている。選択トランジスタＭ６のソースは、列信号線１８０に接続されている。列信号線１８０には不図示の電流源が接続されている。
画素アレイ１１０の各行には、Ｘ方向に延在して、複数の制御信号線（図３においては不図示）が配されている。垂直走査回路１２０は、複数の制御信号線を介して画素１７０Ａ内の複数のトランジスタのゲートに制御信号を供給する。
第１転送トランジスタＭ１Ａが制御信号によりオンに制御されると、光電変換部ＰＤで生成され、蓄積されている電荷は、電荷保持部ＭＥＭに転送される。電荷保持部ＭＥＭは、光電変換部ＰＤから転送された電荷を保持する。第２転送トランジスタＭ３が制御信号によりオンに制御されると、電荷保持部ＭＥＭに保持された電荷は、浮遊拡散領域ＦＤに転送される。なお、第１転送トランジスタＭ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄのいずれかが制御信号によりオンに制御されると、光電変換部ＰＤで生成され、蓄積されている電荷は、他の画素の電荷保持部ＭＥＭに転送される。
リセットトランジスタＭ４が制御信号によりオンに制御されると、浮遊拡散領域ＦＤの電位はリセットされる。選択トランジスタＭ６が制御信号によりオンに制御されると、該当行の増幅トランジスタＭ５から列信号線１８０に信号が出力される。このとき、増幅トランジスタＭ５と、列信号線１８０に接続された電流源は、浮遊拡散領域ＦＤに転送された電荷に応じた信号を出力するソースフォロワ回路を構成することにより、出力部として機能する。また、このとき浮遊拡散領域ＦＤは、電荷保持部ＭＥＭから転送された電荷を受けることにより、ソースフォロワ回路の入力ノードとして機能する。排出トランジスタＭ２が制御信号によりオンに制御されると、光電変換部ＰＤに蓄積されている電荷が排出され、光電変換部ＰＤのカソードの電位がリセットされる。
これらの構成により、電荷保持部ＭＥＭに電荷が保持されている間に光電変換部ＰＤで電荷が生成され、光電変換部ＰＤに蓄積される構成が実現される。これにより、光電変換装置は、画素アレイ１１０内の複数の光電変換部ＰＤにおいて電荷蓄積の開始時刻と終了時刻を一致させるグローバル電子シャッタ方式の駆動を行うことができる。グローバル電子シャッタ方式による電荷蓄積の開始は、例えば、画素アレイ１１０内の複数の排出トランジスタＭ２を同時にオンからオフに制御して電荷を排出することによって実現することができる。また、グローバル電子シャッタ方式による電荷蓄積の終了は、例えば、画素アレイ１１０内の複数の第１転送トランジスタＭ１Ａを同時にオフからオンに制御し、再びオフに制御して電荷を転送することによって実現することができる。
更に、本実施形態の構成では、グローバル電子シャッタ方式の駆動に加えて、複数の光電変換部ＰＤから１つの電荷保持部ＭＥＭに電荷を転送することにより、隣接する行及び隣接する列の画素間の信号を加算することができる。具体的には、画素１７０Ａ、１７０Ｃの第１転送トランジスタＭ１Ａと画素１７０Ｂ、１７０Ｄの第１転送トランジスタＭ１Ｂとをオンに制御することにより、隣接する２行の画素間で信号を加算することができる。また、画素１７０Ａ、１７０Ｂの第１転送トランジスタＭ１Ａと画素１７０Ｃ、１７０Ｄの第１転送トランジスタＭ１Ｄとをオンに制御することにより、隣接する２列の画素間で信号を加算することができる。このように、本実施形態では、隣接する行又は隣接する列の２つの画素の光電変換部ＰＤから１つの電荷保持部ＭＥＭに電荷を転送することにより、電荷保持部ＭＥＭで電荷を加算する列加算又は行加算の駆動が可能である（第１駆動方式）。
また、画素１７０Ａの第１転送トランジスタＭ１Ａ、画素１７０Ｂの第１転送トランジスタＭ１Ｂ、画素１７０Ｃの第１転送トランジスタＭ１Ｄ及び画素１７０Ｄの第１転送トランジスタＭ１Ｃをオンに制御することにより、４画素の信号の加算も可能である。このように、本実施形態では、隣接する行及び列の４つの画素の光電変換部ＰＤから１つの電荷保持部ＭＥＭに電荷を転送することにより、電荷保持部ＭＥＭで電荷を加算する２×２加算の駆動が可能である（第２駆動方式）。
更に、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの各々の第１転送トランジスタＭ１Ａをオンに制御することにより、加算を行わずに信号を出力することもできる。このように、本実施形態では、４つの画素の光電変換部ＰＤから別々の電荷保持部ＭＥＭに電荷を転送することにより、加算を行わない非加算の駆動が可能である（第３駆動方式）。
また、画素１７０Ａの第１転送トランジスタＭ１Ａ、画素１７０Ｂの第１転送トランジスタＭ１Ｂ及び画素１７０Ｃの第１転送トランジスタＭ１Ｄをオンに制御することにより、３画素の信号を加算することができる。この場合、画素１７０Ｄからの信号は３画素の加算された信号とは別に出力される。３画素分の加算信号と、１画素分の非加算信号と個別に出力することにより、これらの信号を用いてダイナミックレンジを拡張するＨＤＲ（High Dynamic Range）処理を行うことができる。このように、本実施形態では、ＨＤＲ用の２種類の信号を出力する駆動も可能である（第４駆動方式）。なお、ＨＤＲ用の信号出力方式においては加算信号と非加算信号の出力が可能であればよく、加算信号の画素数は特に限定されない。例えば、２画素分の加算信号を出力してもよい。また、４つの画素のうちどの画素を加算信号用とし、どの画素を非加算信号用とするかは適宜設定可能であり、特に限定されない。以上のように、本実施形態の画素構成は、種々の加算の駆動に対応可能であり、更に、非加算の駆動にも対応可能である。
なお、複数の電荷保持部ＭＥＭから１つの浮遊拡散領域ＦＤに電荷を転送する構成であっても同様に信号の加算を行うことは可能であるが、本実施形態の電荷保持部ＭＥＭにおいて電荷を加算する構成の方がノイズを少なくすることができる利点がある。
浮遊拡散領域ＦＤで電荷を加算する構成では、浮遊拡散領域ＦＤに複数の転送トランジスタが接続される。転送トランジスタと浮遊拡散領域ＦＤとが接する領域が長くなるため、寄生容量によって浮遊拡散領域ＦＤの容量が大きくなる。これにより、ダークランダムノイズが大きくなる。これに対し、本実施形態の電荷保持部ＭＥＭにおいて電荷を加算する構成では、浮遊拡散領域ＦＤに接続される転送トランジスタの個数は１つであるため、寄生容量が少なくなり、上述の要因によるダークランダムノイズを少なくすることができる。したがって、本実施形態の電荷保持部ＭＥＭで電荷を加算する構成では、浮遊拡散領域ＦＤで電荷を加算する構成に比べてノイズを少なくすることができる。
図４は、本実施形態に係る画素レイアウトの例を示す平面模式図である。図４には、画素アレイ１１０のうちの連続する２行及び２列に含まれる４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの平面模式図が示されている。図４には、図３に示されている光電変換部ＰＤ、第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄ、排出トランジスタＭ２、電荷保持部ＭＥＭ及び第２転送トランジスタＭ３が模式的に図示されている。
また、図４には、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤにそれぞれ対応して設けられたマイクロレンズＭＬが図示されている。マイクロレンズＭＬは、その光軸が光電変換部ＰＤの中心と平面視において重複するように設けられる。言い換えると、複数のマイクロレンズＭＬは、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤの光学中心ＣＡ、ＣＢ、ＣＤ、ＣＤをそれぞれ画定する。
また、図４には、読み出し回路部１７３が図示されている。読み出し回路部１７３は、図３に示されているリセットトランジスタＭ４、増幅トランジスタＭ５及び選択トランジスタＭ６を含む。図４に示されている４つの読み出し回路部１７３（第１増幅部、第２増幅部、第３増幅部、第４増幅部）は、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄに対応するように設けられている。
画素１７０Ａの光電変換部ＰＤ（第１光電変換部）と画素１７０Ａの電荷保持部ＭＥＭ（第１保持部）との間には、画素１７０Ａの第１転送トランジスタＭ１Ａ（第１転送部）が配されている。画素１７０Ｂの光電変換部ＰＤ（第２光電変換部）と画素１７０Ａの電荷保持部ＭＥＭとの間には、画素１７０Ｂの第１転送トランジスタＭ１Ｂ（第２転送部）が配されている。画素１７０Ｃの光電変換部ＰＤ（第３光電変換部）と画素１７０Ａの電荷保持部ＭＥＭとの間には、画素１７０Ｃの第１転送トランジスタＭ１Ｄ（第３転送部）が配されている。画素１７０Ｄの光電変換部ＰＤ（第４光電変換部）と画素１７０Ａの電荷保持部ＭＥＭとの間には、画素１７０Ｄの第１転送トランジスタＭ１Ｃ（第６転送部）が配されている。これにより、画素１７０Ａの電荷保持部ＭＥＭには、４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤのうちの１つ又は２以上から電荷が転送され得る。これにより、複数の光電変換部ＰＤで生成された電荷を電荷保持部ＭＥＭで加算して出力することができる。
また、画素１７０Ｂの光電変換部ＰＤと画素１７０Ｂの電荷保持部ＭＥＭ（第２保持部）との間には、画素１７０Ｂの第１転送トランジスタＭ１Ａ（第４転送部）が配されている。画素１７０Ｃの光電変換部ＰＤと画素１７０Ｃの電荷保持部ＭＥＭ（第３保持部）との間には、画素１７０Ｃの第１転送トランジスタＭ１Ａ（第５転送部）が配されている。画素１７０Ｄの光電変換部ＰＤと画素１７０Ｄの電荷保持部ＭＥＭとの間には、画素１７０Ｄの第１転送トランジスタＭ１Ａが配されている。このように、画素１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤは、対応する画素の電荷保持部ＭＥＭに電荷を転送することも可能である。これにより、複数の光電変換部ＰＤで生成された電荷をそれぞれ加算せずに出力することができる。
電荷保持部ＭＥＭは、光学中心ＣＡと光学中心ＣＤを結ぶ直線と少なくとも一部が重複する位置に配されている。また、電荷保持部ＭＥＭは、光学中心ＣＢと光学中心ＣＣを結ぶ直線と少なくとも一部が重複する位置に配されている。言い換えると、画素１７０Ａの電荷保持部ＭＥＭは、２行２列の画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄのうちの対角に位置する２つの画素の光電変換部ＰＤの光学中心を結ぶ直線と少なくとも一部が重複する位置に配されている。光電変換部ＰＤの光学中心は、電荷を蓄積する領域として形成された半導体領域の中心位置とみなすことができる。つまり、蓄積する電荷が電子であれば、光電変換部ＰＤの光学中心は電子を蓄積するＮ型の半導体領域の中心位置とみなすことができる。また、別の見方をすれば、光電変換部ＰＤの光学中心は、実質的に、光電変換部ＰＤに光を導くマイクロレンズＭＬの中心とみなすこともできる。なお、撮像面の像高が大きくなるにしたがって（つまり画素が中心部から周辺部に向かうにつれて）、マイクロレンズＭＬの中心と光電変換部ＰＤの中心とをずらす場合がある。このような形態では、撮像面（画素アレイ１１０）の中心位置における画素１７０のマイクロレンズＭＬの中心位置を、その他の各画素１７０に当てはめることができる。
また、別の観点では、画素１７０Ａ、画素１７０Ｂ、画素１７０Ｃ、画素１７０Ｄの各々のＰＤにおいて最近接となる頂点同士によって囲まれる領域に、電荷保持部ＭＥＭの少なくとも一部が配されている。この４つのＰＤにおいて最近接となる頂点（Ｐ１、Ｐ２、Ｐ３、Ｐ４）同士によって囲まれる領域は、図４において、領域Ｇとして記載している。この頂点の位置は、例えば、ＰＤに隣接して設けられた素子分離部（ＳＴＩ、ＤＴＩ、ＬＯＣＯＳ法などの各種の方法によって形成される）の位置とすることができる。
このように電荷保持部ＭＥＭと光電変換部ＰＤとを配置することにより、電荷の転送経路の対称性が高くなり、電荷の転送経路が非対称であることに起因する特性の劣化等を低減することができる。また、光電変換部ＰＤの光学中心から離れた位置に電荷保持部ＭＥＭを配することができるため、入射光が電荷保持部ＭＥＭの近傍に入射することに起因するノイズを低減することができる。したがって、本実施形態によれば、上述のように電荷保持部ＭＥＭと光電変換部ＰＤとを配置することにより、高性能な光電変換装置が提供される。
なお、画素１７０Ａの電荷保持部ＭＥＭに保持され得る電荷の上限が、画素１７０Ｂ、１７０Ｃ又は１７０Ｄの電荷保持部ＭＥＭに保持され得る電荷の上限よりも大きくなるように光電変換装置のレイアウトが設計されていてもよい。電荷の加算が行われる電荷保持部ＭＥＭは電荷の加算が行われない電荷保持部ＭＥＭよりも多くの電荷が転送される。そのため、電荷の加算が行われる画素１７０Ａの電荷保持部ＭＥＭに保持され得る電荷の上限を大きくすることにより、ダイナミックレンジを拡大することができる。
図５（ａ）及び図５（ｂ）は、本実施形態に係る制御信号線の配置の例を示す平面模式図である。図５（ａ）は、光電変換部ＰＤ及び各トランジスタが配されている半導体基板の上方に位置する第１配線層に配されている制御信号線群１７４の配置例を示す図である。図５（ｂ）は、第１配線層の上方に位置する第２配線層に配されている制御信号線群１７５の配置例を示す図である。制御信号線群１７４、１７５は、Ｘ方向に延在する複数の制御信号線を含む。本実施形態の光電変換装置は、半導体基板に対して第１配線層及び第２配線層が配されている側から光が入射される表面照射型であるため、平面視において、光電変換部ＰＤを避けるように制御信号線群１７４、１７５が配されている。しかしながら、本発明は半導体基板側から光が入射される裏面照射型にも適用可能である。その場合には、制御信号線群１７４、１７５が、平面視において光電変換部ＰＤを避けるように配されていることは必須ではない。
図５（ａ）及び図５（ｂ）に示されている２行２列の画素に制御信号を供給する制御信号線の数は少なくとも２３本である。本実施形態では、第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄは独立に制御可能であるため、これらの制御用の制御信号線は１６本である。排出トランジスタＭ２用の制御信号線は１本であり、第２転送トランジスタＭ３用の制御信号線、リセットトランジスタＭ４用の制御信号線及び選択トランジスタＭ６用の制御信号線はいずれも２本ずつである。
［第２実施形態］
本実施形態の光電変換装置は、複数の第１転送トランジスタの制御信号の一部を共通化することにより制御信号線の本数を削減している点が第１実施形態と相違する。その他の構成は第１実施形態と同様であるため説明を省略する。
図６（ａ）は、本実施形態に係る画素レイアウトの例を示す平面模式図である。図６（ａ）に示されている各要素の物理的な配置は第１実施形態と同様である。図６（ｂ）は、光電変換部ＰＤ及び各トランジスタが配されている半導体基板の上方に位置する第１配線層に配されている制御信号線群１７６の配置例を示す図である。なお、本実施形態においては、第２配線層の配置例は図示していないが、第１実施形態と同様にいくつかの制御信号線が第２配線層にも配され得る。
図６（ａ）の第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄを示すブロックには、ＧＳ０からＧＳ９までの１０種類の符号が付されている。これらの符号は、各トランジスタのゲートに入力される制御信号を示している。第１実施形態では、４つの画素の各々に設けられた４つの第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄは独立に制御可能であるため、制御信号の種類は１６種類である。これに対し、本実施形態では、いくつかのトランジスタに共通の制御信号ＧＳ０が入力されるため、制御信号の種類は１０種類に削減されている。本実施形態では第１実施形態に比べて制御信号の種類を６個削減できるため、制御信号線の必要数は２３本から１７本に削減される。これにより、光電変換部ＰＤの上方の開口面積を大きくすることができ、感度を向上させることができる。あるいは、光電変換部ＰＤの上方の開口面積を十分に確保しつつ光電変換部ＰＤの間隔を小さくする設計を採用することが可能になり、画素ピッチを小さくすることができる。
図７は、本実施形態に係る第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄの駆動方法の例を示す表である。図７には、「非加算」、「行加算」、「列加算」、「２×２加算」及び「３画素加算」の各モードに対応する制御信号のレベルと読み出される信号の種類が示されている。各トランジスタは、対応する制御信号がハイレベル（ＨＩＧＨ）のときにオンになり、ローレベル（ＬＯＷ）のときにオフになるものとする。「読み出される信号」の欄の「Ａ」、「Ｂ」、「Ｃ」、「Ｄ」は、それぞれ、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤで生成された電荷に基づく信号に対応する。また、「Ａ＋Ｂ」は、画素１７０Ａと画素１７０Ｂの加算信号に対応する。他の表記も同様である。
「非加算」モードにおいては、制御信号ＧＳ１、ＧＳ３、ＧＳ７、ＧＳ９がハイレベル、その他の制御信号がローレベルとなる。このとき、画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄの各々の第１転送トランジスタＭ１Ａがオンに制御される。この場合には、各画素の光電変換部ＰＤで生成された電荷は異なる電荷保持部ＭＥＭに転送されるため、加算が行われずに信号が出力される。
「行加算」モードにおいては、制御信号ＧＳ１、ＧＳ３、ＧＳ４、ＧＳ６がハイレベル、その他の制御信号がローレベルとなる。このとき、画素１７０Ａ、１７０Ｂの第１転送トランジスタＭ１Ａと画素１７０Ｃ、１７０Ｄの第１転送トランジスタＭ１Ｄとがオンに制御される。この場合には、隣接する２列の画素の光電変換部ＰＤで生成された電荷が同じ電荷保持部ＭＥＭに転送されるため、隣接する２列の画素間で信号が加算される。
「列加算」モードにおいては、制御信号ＧＳ１、ＧＳ２、ＧＳ７、ＧＳ８がハイレベル、その他の制御信号がローレベルとなる。このとき、画素１７０Ａ、１７０Ｃの第１転送トランジスタＭ１Ａと画素１７０Ｂ、１７０Ｄの第１転送トランジスタＭ１Ｂとがオンに制御される。この場合には、隣接する２行の画素の光電変換部ＰＤで生成された電荷が同じ電荷保持部ＭＥＭに転送されるため、隣接する２行の画素間で信号が加算される。
「２×２加算」モードにおいては、制御信号ＧＳ１、ＧＳ２、ＧＳ４、ＧＳ５がハイレベル、その他の制御信号がローレベルとなる。このとき、画素１７０Ａの第１転送トランジスタＭ１Ａ、画素１７０Ｂの第１転送トランジスタＭ１Ｂ、画素１７０Ｃの第１転送トランジスタＭ１Ｄ及び画素１７０Ｄの第１転送トランジスタＭ１Ｃがオンに制御される。この場合には、隣接する２行、２列の４画素の光電変換部ＰＤで生成された電荷が同じ電荷保持部ＭＥＭに転送されるため、隣接する２行２列の４画素間で信号が加算される。
「３画素加算」モードにおいては、制御信号ＧＳ１、ＧＳ２、ＧＳ４、ＧＳ８がハイレベル、その他の制御信号がローレベルとなる。このとき、画素１７０Ａの第１転送トランジスタＭ１Ａ、画素１７０Ｂの第１転送トランジスタＭ１Ｂ及び画素１７０Ｃの第１転送トランジスタＭ１Ｄがオンに制御される。また、画素１７０Ｄの第１転送トランジスタＭ１Ｂがオンに制御される。この場合には、隣接する２行、２列の４画素のうちの３つの光電変換部ＰＤで生成された電荷が同じ電荷保持部ＭＥＭに転送され、３画素間で信号が加算される。また、残りの１つの光電変換部ＰＤで生成された電荷は加算されずに別の電荷保持部ＭＥＭに転送される。３画素分の加算信号と、１画素分の非加算信号と個別に出力することにより、これらの信号を用いてダイナミックレンジを拡張するＨＤＲ処理を行うことができる。
本実施形態によれば、第１実施形態と同様に高性能な光電変換装置が提供される。また、本実施形態においては、第１実施形態と同様に種々の加算方式に対応した信号の出力を可能にしつつ、制御信号線の本数を削減することができ、感度向上又は画素ピッチ縮小の効果を得ることができる。
なお、図７に示されているように、制御信号ＧＳ０はどのモードにおいても常にローレベルであり、対応する第１転送トランジスタは常にオフである。したがって、オフの状態を実現可能であれば、制御信号ＧＳ０を伝送する制御信号線は省略されてもよい。また、制御信号ＧＳ０に対応する第１転送トランジスタを省略して光電変換部ＰＤと電荷保持部ＭＥＭの間が絶縁された状態にするように画素構成を変形してもよい。また、制御信号ＧＳ０に対応する第１転送トランジスタのゲート電極を模して、電荷を転送する機能を有しないダミー電極を光電変換部ＰＤと電荷保持部ＭＥＭの近傍に配置するように画素構成を変形してもよい。第１転送トランジスタを省略する構成では、光電変換部ＰＤの周囲の電極の配置が非対称になるため、電極の非対称性が入射光の光電変換特性に影響を与える可能性がある。これに対し、ダミー電極を設ける構成では、電極の配置を対称にすることができるため、第１転送トランジスタを設けないことによる特性への影響を少なくすることができる。
［第３実施形態］
本実施形態の光電変換装置は、複数の第１転送トランジスタの制御信号を更に共通化することにより制御信号線の本数を更に削減している点が第２実施形態と相違する。その他の構成は第２実施形態と同様であるため説明を省略する。
図８（ａ）は、本実施形態に係る画素レイアウトの例を示す平面模式図である。図８（ａ）に示されている各要素の物理的な配置は第１実施形態及び第２実施形態と同様である。図８（ｂ）は、光電変換部ＰＤ及び各トランジスタが配されている半導体基板の上方に位置する第１配線層に配されている制御信号線群１７７の配置例を示す図である。なお、本実施形態においては、第２配線層の配置例は図示していないが、第１実施形態と同様にいくつかの制御信号線が第２配線層にも配され得る。
図８（ａ）の第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄを示すブロックには、ＧＳ０からＧＳ３までの３種類の符号が付されている。本実施形態では、制御信号の種類は４種類に削減されている。本実施形態では第１実施形態に比べて制御信号の種類を１２個削減できるため、制御信号線の必要数は２３本から１１本に削減される。これにより、光電変換部ＰＤの上方の開口面積を大きくすることができ、感度を向上させることができる。あるいは、光電変換部ＰＤの上方の開口面積を十分に確保しつつ光電変換部ＰＤの間隔を小さくする設計を採用することが可能になり、画素ピッチを小さくすることができる。
図９は、本実施形態に係る第１転送トランジスタＭ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄの駆動方法の例を示す表である。本実施形態では、画素１７０Ａの電荷保持部ＭＥＭに接続される第１転送トランジスタに供給される制御信号の種類を２種類に削減したことにより、対応可能なモードが「非加算」モードと「２×２加算」モードに制限される。各モードの具体的な動作については第２実施形態と概ね同様であるため説明を省略する。
本実施形態によれば、第１実施形態及び第２実施形態と同様に高性能な光電変換装置が提供される。また、本実施形態においては、第２実施形態と比べてモードの種類が制限されるものの、第２実施形態の構成よりも更に制御信号線の本数を削減することができ、感度向上又は画素ピッチ縮小の効果を更に高めることができる。
［第４実施形態］
本実施形態の光電変換装置は、第１乃至第３実施形態のいずれかの光電変換装置にカラーフィルタが設けられたものである。その他の構成は第１乃至第３実施形態と同様であるため説明を省略する。
図１０は、本実施形態に係るカラーフィルタの配置の例を示す平面模式図である。本実施形態の光電変換装置は、各々の画素の上方にカラーフィルタを有する。カラーフィルタは、赤色（Ｒ）、緑色（Ｇ）及び青色（Ｂ）のいずれかの色を有する。カラーフィルタの色の配列は、図１０に示されているように、４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄを同じ色の１単位としたベイヤー配列である。画素１７０、Ａ１７０Ｂ、１７０Ｃ、１７０Ｄの光電変換部ＰＤに対応するカラーフィルタをそれぞれ第１カラーフィルタ、第２カラーフィルタ、第３カラーフィルタ、第４カラーフィルタとすると、第１乃至第４カラーフィルタはいずれも同一の色を有する。すなわち、加算される４つの画素１７０Ａ、１７０Ｂ、１７０Ｃ、１７０Ｄはいずれも同じ色の画素である。
このような配列とすることで、「非加算」モード、「２×２加算」モード等の種々のモードのいずれにおいても同じ色の画素の信号が加算され、異なる色の画素の信号が加算されないようにすることができる。したがって、本実施形態の光電変換装置は、いずれのモードにおいてもカラー画像を取得することができる。
本実施形態によれば、第１実施形態乃至第３実施形態と同様に高性能な光電変換装置が提供される。また、本実施形態においては、カラー画像を取得することができる光電変換装置が提供される。
［第５実施形態］
次に、上述の実施形態による光電変換装置を適用した装置の例を説明する。図１１は、本実施形態による撮像システム５００の構成を示すブロック図である。図１１に示す撮像装置１０は、上述の第１乃至第４実施形態で述べた光電変換装置のいずれかである。撮像装置１０が適用可能な撮像システム５００としては、例えば、デジタルカメラ、デジタルカムコーダー、監視カメラなどが挙げられる。図１１に、上述の実施形態に記載の光電変換装置の一例である撮像装置１０を適用したデジタルカメラの構成例を示す。
図１１に例示した撮像システム５００は、撮像装置１０、被写体の光学像を撮像装置１０に結像させるレンズ５０２、レンズ５０２を通過する光量を可変にするための絞り５０４、レンズ５０２の保護のためのバリア５０６を有する。レンズ５０２及び絞り５０４は、撮像装置１０に光を集光する光学系である。
撮像システム５００は、また、撮像装置１０から出力される出力信号の処理を行う信号処理部５０８を有する。信号処理部５０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。
撮像システム５００は、更に、画像データを一時的に記憶するためのバッファメモリ部５１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）５１２を有する。更に撮像システム５００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体５１４、記録媒体５１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）５１６を有する。なお、記録媒体５１４は、撮像システム５００に内蔵されていてもよく、着脱可能であってもよい。
更に撮像システム５００は、各種演算を行うとともにデジタルカメラ全体を制御する全体制御・演算部５１８、撮像装置１０と信号処理部５０８に各種タイミング信号を出力するタイミング発生部５２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム５００は、少なくとも撮像装置１０と、撮像装置１０から出力された出力信号を処理する信号処理部５０８とを有すればよい。全体制御・演算部５１８及びタイミング発生部５２０は、上述の実施形態における制御信号の生成、参照電圧の生成等の光電変換装置の制御に関する機能の一部又は全部を実行するように構成してもよい。
撮像装置１０は、画像用信号を信号処理部５０８に出力する。信号処理部５０８は、撮像装置１０から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部５０８は、画像用信号を用いて、画像を生成する。
以上のように、本実施形態の撮像システム５００は、第１乃至第４実施形態による撮像装置１０を含む。これにより、より高品質な撮像が可能な撮像システム５００を実現することができる。
［第６実施形態］
図１２（ａ）及び図１２（ｂ）は、本実施形態による撮像システム６００及び移動体の構成を示す図である。図１２（ａ）は、車載カメラに関する撮像システム６００の一例を示したものである。撮像システム６００は、上述の第１乃至第４実施形態のいずれかに記載の光電変換装置の一例である撮像装置１０を有する。撮像システム６００は、撮像装置１０により取得された複数の画像データに対し、画像処理を行う画像処理部６１２と、撮像システム６００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部６１４を有する。また、撮像システム６００は、算出された視差に基づいて対象物までの距離を算出する距離計測部６１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部６１８と、を有する。ここで、視差算出部６１４及び距離計測部６１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部６１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム６００は、車両情報取得装置６２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム６００には、衝突判定部６１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ６３０が接続されている。すなわち、制御ＥＣＵ６３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム６００は、衝突判定部６１８での判定結果に基づいて、ドライバーへ警報を発する警報装置６４０とも接続されている。例えば、衝突判定部６１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ６３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置６４０は、音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与える等によりユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム６００で撮像する。図１２（ｂ）に、車両前方（撮像範囲６５０）を撮像する場合の撮像システム６００の構成を示す。車両情報取得装置６２０は、撮像システム６００を動作させ撮像を実行させるように指示を送る。第１乃至第４実施形態による撮像装置１０を含む本実施形態の撮像システム６００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機、産業用ロボット等の移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
［その他の実施形態］
なお、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。例えば、いずれかの実施形態の一部の構成を、他の実施形態に追加した実施形態、あるいは他の実施形態の一部の構成と置換した実施形態も本発明を適用し得る実施形態であると理解されるべきである。
また、上述の実施形態の説明において、光電変換装置を駆動するための電子シャッタの方式は、グローバル電子シャッタ方式であることを前提としているが、これに限定されず、例えば、ローリングシャッタ方式であってもよい。
また、上述の実施形態の説明においては、２行２列の４画素分の画素について、レイアウト、駆動方法等を説明したが、これは一例であり、加算される画素の個数は適宜変更可能である。２つの行の間の信号の加算及び２つの列の間の信号の加算の両方を実現するためには加算される画素の個数は少なくとも３つあればよい。また、加算される画素の個数が５つ以上であってもよい。
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
１７３ 読み出し回路部
ＣＡ、ＣＢ、ＣＣ、ＣＤ 光学中心
ＦＤ 浮遊拡散領域
Ｍ１Ａ、Ｍ１Ｂ、Ｍ１Ｃ、Ｍ１Ｄ 第１転送トランジスタ
ＭＥＭ 電荷保持部
ＰＤ 光電変換部

Claims (17)

  1. 基板と、
    前記基板に配され、入射光に応じた電荷を各々が生成する第１光電変換部、第２光電変換部及び第３光電変換部と、
    前記基板に配され、前記第１光電変換部、前記第２光電変換部及び前記第３光電変換部の少なくとも１つから転送された電荷を保持する第１保持部と、
    前記基板に配され、前記第１光電変換部から前記第１保持部に電荷を転送する第１転送部と、
    前記基板に配され、前記第２光電変換部から前記第１保持部に電荷を転送する第２転送部と、
    前記基板に配され、前記第３光電変換部から前記第１保持部に電荷を転送する第３転送部と、
    前記第１保持部から転送された電荷を受ける入力ノードを含む第１増幅部と、
    を有し、
    前記基板に対する平面視において、前記第１光電変換部と前記第２光電変換部は、第１方向に沿って隣り合って配されており、
    前記平面視において、前記第１光電変換部と前記第３光電変換部は、前記第１方向とは異なる第２方向に沿って隣り合って配されており、
    前記平面視において、前記第１保持部は、前記第２光電変換部の光学中心と前記第３光電変換部の光学中心とを結ぶ直線と少なくとも一部が重複する位置に配されている
    ことを特徴とする光電変換装置。
  2. 前記第１転送部及び前記第２転送部の各々が前記第１保持部に電荷を転送することにより、前記第１光電変換部及び前記第２光電変換部で生成された電荷が前記第１保持部において加算される第１駆動方式により駆動され得る
    ことを特徴とする請求項１に記載の光電変換装置。
  3. 前記第１転送部、前記第２転送部及び前記第３転送部の各々が前記第１保持部に電荷を転送することにより、前記第１光電変換部、前記第２光電変換部及び前記第３光電変換部で生成された電荷が前記第１保持部において加算される第２駆動方式により駆動され得る
    ことを特徴とする請求項１又は２に記載の光電変換装置。
  4. 前記基板に配され、電荷を保持する第２保持部及び第３保持部と、
    前記基板に配され、前記第２光電変換部から前記第２保持部に電荷を転送する第４転送部と、
    前記基板に配され、前記第３光電変換部から前記第３保持部に電荷を転送する第５転送部と、
    前記第２保持部から転送された電荷を受ける入力ノードを含む第２増幅部と、
    前記第３保持部から転送された電荷を受ける入力ノードを含む第３増幅部と、
    を更に有する
    ことを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. 前記第１転送部が前記第１光電変換部で生成された電荷を前記第１保持部に転送し、前記第４転送部が前記第２光電変換部で生成された電荷を前記第２保持部に転送し、前記第５転送部が前記第３光電変換部で生成された電荷を前記第３保持部に転送する第３駆動方式により駆動され得る
    ことを特徴とする請求項４に記載の光電変換装置。
  6. 前記第１転送部及び前記第２転送部が前記第１保持部に電荷を転送することにより、前記第１光電変換部及び前記第２光電変換部で生成された電荷が前記第１保持部において加算され、前記第５転送部が前記第３保持部に電荷を転送する第４駆動方式により駆動され得る
    ことを特徴とする請求項４又は５に記載の光電変換装置。
  7. 前記第１保持部に保持され得る電荷の上限は、前記第２保持部又は前記第３保持部に保持され得る電荷の上限よりも大きい
    ことを特徴とする請求項４乃至６のいずれか１項に記載の光電変換装置。
  8. 前記第１光電変換部、前記第２光電変換部及び前記第３光電変換部の少なくとも１つの近傍に配された、電荷を転送する機能を有しないダミー電極を更に有する
    ことを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 前記第１光電変換部に対応して配された第１カラーフィルタと、
    前記第２光電変換部に対応して配された第２カラーフィルタと、
    前記第３光電変換部に対応して配された第３カラーフィルタと、
    を更に有し、
    前記第１カラーフィルタ、前記第２カラーフィルタ及び前記第３カラーフィルタは同一の色を有する
    ことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
  10. 前記第１転送部、前記第２転送部及び前記第３転送部が互いに異なる制御信号に基づいて動作する
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
  11. 前記第２転送部及び前記第３転送部が共通の制御信号に基づいて動作する
    ことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
  12. 前記第１光電変換部、第２光電変換部及び第３光電変換部の１つに光を導くマイクロレンズをさらに有し、
    前記光学中心が、前記マイクロレンズの中心であることを特徴とする請求項１乃至１１のいずれか１項に記載の光電変換装置。
  13. 前記基板に配され、入射光に応じた電荷を生成する第４光電変換部と、
    前記基板に配され、前記第４光電変換部から前記第１保持部に電荷を転送する第６転送部と、
    を更に有し、
    前記平面視において、前記第３光電変換部と前記第４光電変換部とは、前記第１方向に沿って隣り合って配されており、
    前記平面視において、前記第２光電変換部と前記第４光電変換部とは、前記第２方向に沿って隣り合って配されている
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
  14. 基板と、
    前記基板に配され、入射光に応じた電荷を各々が生成する第１光電変換部、第２光電変換部、第３光電変換部及び第４光電変換部と、
    前記基板に配され、前記第１光電変換部、前記第２光電変換部、前記第３光電変換部及び前記第４光電変換部の少なくとも１つから転送された電荷を保持する第１保持部と、
    前記基板に配され、前記第１光電変換部から前記第１保持部に電荷を転送する第１転送部と、
    前記基板に配され、前記第２光電変換部から前記第１保持部に電荷を転送する第２転送部と、
    前記基板に配され、前記第３光電変換部から前記第１保持部に電荷を転送する第３転送部と、
    前記基板に配され、前記第４光電変換部から前記第１保持部に電荷を転送する第４転送部と、
    前記第１保持部から転送された電荷を受ける入力ノードを含む第１増幅部と、
    を有し、
    前記基板に対する平面視において、前記第１光電変換部と前記第２光電変換部は、第１方向に沿って隣り合って配されており、
    前記平面視において、前記第１光電変換部と前記第３光電変換部は、前記第１方向とは異なる第２方向に沿って隣り合って配されており、
    前記平面視において、前記第２光電変換部と前記第４光電変換部は、前記第２方向に沿って隣り合って配されており、
    前記平面視において、前記第１光電変換部、前記第２光電変換部、前記第３光電変換部及び前記第４光電変換部において最近接となる頂点同士によって囲まれる領域に、前記第１保持部の少なくとも一部が配されている
    ことを特徴とする光電変換装置。
  15. 前記平面視において、前記第１保持部は、前記第１光電変換部の光学中心と前記第４光電変換部の光学中心とを結ぶ直線と少なくとも一部が重複する位置に配されている
    ことを特徴とする請求項１３又は１４に記載の光電変換装置。
  16. 請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する信号処理部と
    を有することを特徴とする撮像システム。
  17. 移動体であって、
    請求項１乃至１５のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2019199911A 2019-11-01 2019-11-01 光電変換装置、撮像システム及び移動体 Active JP7458746B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019199911A JP7458746B2 (ja) 2019-11-01 2019-11-01 光電変換装置、撮像システム及び移動体
US17/084,478 US11108979B2 (en) 2019-11-01 2020-10-29 Photoelectric conversion device, imaging system, and moving body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019199911A JP7458746B2 (ja) 2019-11-01 2019-11-01 光電変換装置、撮像システム及び移動体

Publications (2)

Publication Number Publication Date
JP2021072414A true JP2021072414A (ja) 2021-05-06
JP7458746B2 JP7458746B2 (ja) 2024-04-01

Family

ID=75689161

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019199911A Active JP7458746B2 (ja) 2019-11-01 2019-11-01 光電変換装置、撮像システム及び移動体

Country Status (2)

Country Link
US (1) US11108979B2 (ja)
JP (1) JP7458746B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021176211A (ja) * 2020-05-01 2021-11-04 キヤノン株式会社 光電変換装置及び光電変換システム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525735A (ja) * 2008-06-13 2011-09-22 オムニヴィジョン テクノロジーズ インコーポレイテッド 広開口画像センサ画素
JP2011239070A (ja) * 2010-05-07 2011-11-24 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2016040838A (ja) * 2015-10-26 2016-03-24 ソニー株式会社 固体撮像装置、及び電子機器
JP2016136659A (ja) * 2015-01-23 2016-07-28 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2018113521A (ja) * 2017-01-10 2018-07-19 キヤノン株式会社 固体撮像装置及び撮像システム
WO2018181582A1 (ja) * 2017-03-30 2018-10-04 株式会社ニコン 撮像素子、焦点調節装置、および撮像装置
WO2018207661A1 (ja) * 2017-05-11 2018-11-15 ソニー株式会社 光センサ、及び、電子機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349232B2 (ja) * 2004-07-30 2009-10-21 ソニー株式会社 半導体モジュール及びｍｏｓ型固体撮像装置
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
WO2009133967A2 (en) 2008-05-02 2009-11-05 Canon Kabushiki Kaisha Solid-state imaging apparatus
JP5231179B2 (ja) 2008-11-12 2013-07-10 ペンタックスリコーイメージング株式会社 撮像素子
JP6003291B2 (ja) * 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
JP6176062B2 (ja) * 2013-11-06 2017-08-09 ソニー株式会社 固体撮像装置およびその駆動方法、並びに電子機器
US9741755B2 (en) * 2014-12-22 2017-08-22 Google Inc. Physical layout and structure of RGBZ pixel cell unit for RGBZ image sensor
JP6553881B2 (ja) 2015-02-05 2019-07-31 キヤノン株式会社 画像処理装置
KR102524685B1 (ko) 2015-04-07 2023-04-25 소니그룹주식회사 고체 촬상 소자 및 전자 장치
JP2017085065A (ja) 2015-10-30 2017-05-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6667431B2 (ja) * 2016-12-27 2020-03-18 キヤノン株式会社 撮像装置、撮像システム
KR102427832B1 (ko) * 2017-04-12 2022-08-02 삼성전자주식회사 이미지 센서
KR102618358B1 (ko) * 2019-06-05 2023-12-28 삼성전자주식회사 이미지 센서
KR20200145978A (ko) * 2019-06-21 2020-12-31 삼성전자주식회사 이미지 센서

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011525735A (ja) * 2008-06-13 2011-09-22 オムニヴィジョン テクノロジーズ インコーポレイテッド 広開口画像センサ画素
JP2011239070A (ja) * 2010-05-07 2011-11-24 Sony Corp 固体撮像装置、および、その製造方法、電子機器
JP2016136659A (ja) * 2015-01-23 2016-07-28 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法
JP2016040838A (ja) * 2015-10-26 2016-03-24 ソニー株式会社 固体撮像装置、及び電子機器
JP2018113521A (ja) * 2017-01-10 2018-07-19 キヤノン株式会社 固体撮像装置及び撮像システム
WO2018181582A1 (ja) * 2017-03-30 2018-10-04 株式会社ニコン 撮像素子、焦点調節装置、および撮像装置
WO2018207661A1 (ja) * 2017-05-11 2018-11-15 ソニー株式会社 光センサ、及び、電子機器

Also Published As

Publication number Publication date
JP7458746B2 (ja) 2024-04-01
US20210136308A1 (en) 2021-05-06
US11108979B2 (en) 2021-08-31

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
JP5038188B2 (ja) 撮像装置及びそれを用いた撮像システム
JP6987562B2 (ja) 固体撮像素子
JP5241454B2 (ja) 固体撮像装置及びそれを用いた撮像システム
US11736813B2 (en) Imaging device and equipment
JP7171649B2 (ja) 撮像装置および撮像システム
US20170289480A1 (en) Imaging device, imaging system, and mobile object
US11265501B2 (en) Photoelectric conversion device and photoelectric conversion system
JP2021029017A (ja) 光電変換装置、撮像システム、移動体及び露光制御装置
JP7067907B2 (ja) 固体撮像装置及び信号処理装置
US11412163B2 (en) Imaging device, imaging system, and mobile apparatus having control signal lines supplying control signals to respective pixels
US11490041B2 (en) Photoelectric converter and imaging system
JP7019471B2 (ja) 固体撮像装置及び撮像システム
JP7458746B2 (ja) 光電変換装置、撮像システム及び移動体
US11140348B2 (en) AD conversion device, imaging device, imaging system, and mobile apparatus
JP2022158017A (ja) 信号処理装置
JP6929266B2 (ja) 光電変換装置、光電変換システム、移動体
JP2021010075A (ja) 光電変換装置、光電変換システム、および移動体
US20240171874A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US20240040279A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
JP7277429B2 (ja) 光電変換装置、光電変換システム、移動体、半導体基板
US20230276150A1 (en) Photoelectric conversion device and method of driving photoelectric conversion device
US20230154943A1 (en) Photoelectric conversion device and light emitting device
US20230420468A1 (en) Photoelectric conversion device
JP2023111095A (ja) 光電変換装置及びその駆動方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20220630

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221031

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240319

R151 Written notification of patent or utility model registration

Ref document number: 7458746

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151