JP2021153210A - 撮像素子、撮像素子の制御方法、及び、電子機器 - Google Patents

撮像素子、撮像素子の制御方法、及び、電子機器 Download PDF

Info

Publication number
JP2021153210A
JP2021153210A JP2018110276A JP2018110276A JP2021153210A JP 2021153210 A JP2021153210 A JP 2021153210A JP 2018110276 A JP2018110276 A JP 2018110276A JP 2018110276 A JP2018110276 A JP 2018110276A JP 2021153210 A JP2021153210 A JP 2021153210A
Authority
JP
Japan
Prior art keywords
signal
output
unit
pixel
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018110276A
Other languages
English (en)
Inventor
尚人 長城
Naoto Nagaki
尚人 長城
峰志 横川
Mineshi Yokogawa
峰志 横川
淳 北原
Atsushi Kitahara
淳 北原
之康 立澤
Koreyasu Tatezawa
之康 立澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018110276A priority Critical patent/JP2021153210A/ja
Priority to US15/733,887 priority patent/US20210218925A1/en
Priority to CN202211278738.5A priority patent/CN115665575B/zh
Priority to KR1020207034248A priority patent/KR20210018247A/ko
Priority to DE112019002905.3T priority patent/DE112019002905T5/de
Priority to CN201980035192.0A priority patent/CN112204952A/zh
Priority to PCT/JP2019/013323 priority patent/WO2019235033A1/ja
Priority to TW108113522A priority patent/TWI827594B/zh
Publication of JP2021153210A publication Critical patent/JP2021153210A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】ノイズを低減させた画像を生成することが可能な撮像素子を提供する。【解決手段】所定の信号を出力する信号出力部と、前記信号出力部からの出力または光電変換により画素信号を出力する画素アレイからの出力のいずれかを切り替えて出力するスイッチ部と、前記スイッチ部からの出力を用いて信号処理を実行する信号処理部と、を備える、撮像素子が提供される。【選択図】図１

Description

本開示は、撮像素子、撮像素子の制御方法、及び、電子機器に関する。
従来、アナログの画素信号と、線形に減少するランプ波形の参照信号とを比較器により比較し、参照信号が画素信号を下回るまでの時間をカウントすることにより、画素信号をＡＤ（アナログ−デジタル）変換するＣＭＯＳイメージセンサがある（例えば、特許文献１参照）。
特開２００９−１２４５１３号公報
ＣＭＯＳイメージセンサには、比較器等で用いられるアナログ回路のばらつきに起因する固定のパターンノイズが発生する現象がある。特に、ＣＭＯＳイメージセンサの消費電力を下げるために比較器の電源電圧を下げると、縦筋のノイズが発生しやすくなる。
そこで、本開示では、ノイズを低減させた画像を生成することが可能な、新規かつ改良された撮像素子、撮像素子の制御方法、及び、電子機器を提案する。
本開示によれば、光電変換により画素信号を出力する画素を複数有する画素アレイと、所定の信号を出力する信号出力部と、前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、を備える、撮像素子が提供される。
また本開示によれば、光電変換により画素信号を出力する画素を複数有する画素アレイと、所定の信号を出力する信号出力部と、前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、を備える、撮像素子において、所定の条件を満たした場合に前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える制御を行う、撮像素子の制御方法が提供される。
また本開示によれば、撮像素子と、前記撮像素子から出力される信号を処理する処理部と、を備え、前記撮像素子は、光電変換により画素信号を出力する画素を複数有する画素アレイと、所定の信号を出力する信号出力部と、前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、を備える、電子機器が提供される。
以上説明したように本開示によれば、ノイズを低減させた画像を生成することが可能な、新規かつ改良された撮像素子、撮像素子の制御方法、及び、電子機器を提供することができる。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の実施の形態に係るＣＭＯＳイメージセンサの構成例を示す説明図である。 画素部に設けられる画素の構成例を示す回路図である。 カラム読み出し回路の構成例を示す説明図である。 図１の比較器の構成例を示す回路図である。 図３Ａの比較器の動作点を示す図である。 比較器の動作について説明するタイミングチャートである。 比較器の構成例を示す回路図である。 本開示の実施の形態に係る信号処理回路の機能構成例を示す説明図である。 同実施の形態に係るＣＭＯＳイメージセンサの動作例を示す流れ図である。 同実施の形態に係るＣＭＯＳイメージセンサの動作例を示す流れ図である。 信号処理回路による補正処理の例を示す説明図である。 同実施の形態に係るＣＭＯＳイメージセンサの動作を時系列で示す説明図である。 起動時の補正処理と毎Ｖ補正処理の画像例を示す説明図である。 比較器の構成例を示す回路図である。 比較器の構成例を示す回路図である。 カラム読み出し回路に備えられるＳＡＲ ＡＤＣの構成例を示す説明図である。 カラム読み出し回路に備えられるＳＡＲ ＡＤＣの構成例を示す説明図である。 同実施形態に係るＣＭＯＳイメージセンサの構成例を示す説明図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。 積層型の固体撮像装置の第１の構成例を示す断面図である。 積層型の固体撮像装置の第２の構成例を示す断面図である。 積層型の固体撮像装置の第３の構成例を示す断面図である。 本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。 電子機器の構成例を示す説明図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．本開示の実施の形態
１．１．ＣＭＯＳイメージセンサの構成例
１．２．ＣＭＯＳイメージセンサの動作例
２．積層型の固体撮像装置の構成例
３．まとめ
＜１．本開示の実施の形態＞
［１．１．ＣＭＯＳイメージセンサの構成例］
まず、本開示の実施の形態に係るＣＭＯＳイメージセンサの構成例について説明する。図１は、本開示の実施の形態に係るＣＭＯＳイメージセンサの構成例を示す説明図である。以下、図１を用いて本開示の実施の形態に係るＣＭＯＳイメージセンサの構成例を説明する。
図１に示したように、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００は、画素部１０１、垂直走査回路１０２、カラム読み出し回路１０３、信号源１０４、スイッチ部１０５、基準電圧生成部１０６、信号処理回路１０７、およびイベント制御部１０８を含んで構成される。
画素部１０１には、入射光をその光量に応じた電荷量に光電変換する光電変換素子を含む単位画素（以下、単に画素とも称する）が行列状に配置されている。単位画素の具体的な回路構成については、図２Ａを参照して後述する。また、画素部１０１には、行列状の画素配列に対して、行毎に画素駆動線１０９が図の左右方向（画素行の画素配列方向／水平方向）に沿って配線され、列毎に垂直信号線１１０が図の上下方向（画素列の画素配列方向／垂直方向）に沿って配線されている。画素駆動線１０９の一端は、垂直走査回路１０２の各行に対応した出力端に接続されている。なお、図１では、画素駆動線１０９を画素行毎に１本ずつ示しているが、各画素行に画素駆動線１０９を２本以上設けてもよい。
垂直走査回路１０２は、シフトレジスタやアドレスデコーダなどによって構成されている。ここでは、具体的な構成については図示を省略するが、垂直走査回路１０２は、読出し走査系と掃出し走査系とを含んでいる。
読出し走査系は、信号を読み出す単位画素について行単位で順に選択走査を行う。一方、掃出し走査系は、読出し走査系によって読出し走査が行われる読出し行に対し、その読出し走査よりもシャッタスピードの時間分だけ先行してその読出し行の単位画素の光電変換素子から不要な電荷を掃き出す（リセットする）掃出し走査を行う。この掃出し走査系による不要電荷の掃き出し（リセット）により、いわゆる電子シャッタ動作が行われる。ここで、電子シャッタ動作とは、光電変換素子の光電荷を捨てて、新たに露光を開始する（光電荷の蓄積を開始する）動作のことを言う。読出し走査系による読出し動作によって読み出される信号は、その直前の読出し動作又は電子シャッタ動作以降に入射した光量に対応する。そして、直前の読出し動作による読出しタイミングまたは電子シャッタ動作による掃出しタイミングから、今回の読出し動作による読出しタイミングまでの期間が、単位画素における光電荷の蓄積時間（露光時間）となる。
垂直走査回路１０２によって選択走査された画素行の各単位画素から出力される画素信号ＶＳＬは、各列の垂直信号線１１０を介してカラム読み出し回路１０３に供給される。
カラム読み出し回路１０３は、比較器、カウンタ、ラッチなどを備える。比較器、カウンタ、及び、ラッチは、それぞれ画素部１０１の列毎に１つ、また複数の列毎に１つずつ設けられ、ＡＤＣを構成する。すなわち、カラム読み出し回路１０３には、画素部１０１の列毎に１つ、また複数の列毎に１つ、ＡＤＣが設けられている。比較器の具体的な構成例は後述する。またカラム読み出し回路１０３の比較器には、所定の基準電圧が印加される。カラム読み出し回路１０３の構成例については、図２Ｂを参照して説明する。
信号源１０４は、本開示の信号出力部の一例であり、スイッチ部１０５を通じてカラム読み出し回路１０３へ信号を供給する。この信号源１０４からの信号は、ＣＭＯＳイメージセンサ１００がカラム読み出し回路１０３の特性を補正する処理（以下単に補正処理とも称する）を実行する際にカラム読み出し回路１０３へ供給される。信号源１０４は、任意の電圧の信号を出力するように構成されても良く、それぞれ所定の電圧の信号を出力する複数の信号源からなってもよい。
スイッチ部１０５は、画素部１０１からの信号または信号源１０４からの信号のいずれかをカラム読み出し回路１０３へ供給するように切り替える動作を実行する。すなわち、撮像時には、スイッチ部１０５は、画素部１０１からの信号をカラム読み出し回路１０３へ供給するように接続し、補正処理時には、スイッチ部１０５は、信号源１０４からの信号をカラム読み出し回路１０３へ供給するように接続する。スイッチ部１０５は、イベント制御部１０８によって切り替わりが制御されうる。スイッチ部１０５は、垂直信号線１１０ごとに１つ設けられるスイッチング素子からなる。それぞれのスイッチング素子は、イベント制御部１０８によって切り替わりが制御される。
信号処理回路１０７は、デジタルの画素信号に対して、所定の信号処理を行い、２次元の画像データを生成する。例えば、信号処理回路１０７は、縦線欠陥、点欠陥の補正、又は、信号のクランプを行ったり、パラレル−シリアル変換、圧縮、符号化、加算、平均、及び、間欠動作などデジタル信号処理を行ったりする。信号処理回路１０７は、生成した画像データを後段の装置に出力する。
本実施形態では、信号処理回路１０７は、カラム読み出し回路１０３のアナログ特性を補正する補正処理を実行する。信号処理回路１０７は、補正処理を実行することで、カラム読み出し回路１０３のアナログ特性に起因するノイズを低減させることができる。
イベント制御部１０８は、所定のイベントの発生を検出し、検出に応じて垂直走査回路１０２、スイッチ部１０５、信号処理回路１０７の動作を制御する。従ってイベント制御部１０８は、本開示の制御部の一例である。例えば、所定の温度変化を検出したことを契機として補正処理を実行することが定められている場合、イベント制御部１０８は、図示しない温度センサにより所定の温度変化を検出すると、補正処理を実行するために、信号源１０４とカラム読み出し回路１０３とを接続するようにスイッチ部１０５を切り替える。また例えば、ＣＭＯＳイメージセンサ１００の内部の所定の電圧変化を検出したことを契機として補正処理を実行することが定められている場合、イベント制御部１０８は、所定の電圧変化を検出すると、補正処理を実行するために、信号源１０４とカラム読み出し回路１０３とを接続するようにスイッチ部１０５を切り替える。
垂直走査回路１０２、カラム読み出し回路１０３、信号源１０４、スイッチ部１０５、基準電圧生成部１０６、および信号処理回路１０７は、図示しないタイミング制御回路からのタイミング信号によって駆動が制御されてもよい。
＜画素の構成例＞
図２Ａは、画素部１０１に設けられる画素１５０の構成例を示す回路図である。
画素１５０は、光電変換素子としてたとえばフォトダイオード１５１を備え、フォトダイオード１５１に対して、転送トランジスタ１５２、増幅トランジスタ１５４、選択トランジスタ１５５、リセットトランジスタ１５６の４つのトランジスタを能動素子として備える。
フォトダイオード１５１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ１５２は、フォトダイオード１５１とＦＤ（フローティングディフュージョン）１５３との間に接続されている。転送トランジスタ１５２は、垂直走査回路１０２から供給される駆動信号ＴＸによりオン状態になったとき、フォトダイオード１５１に蓄積されている電荷をＦＤ１５３に転送する。
ＦＤ１５３には、増幅トランジスタ１５４のゲートが接続されている。増幅トランジスタ１５４は、選択トランジスタ１５５を介して垂直信号線１１０に接続され、画素部１０１の外の定電流源１５７とソースフォロアを構成している。垂直走査回路１０２から供給される駆動信号ＳＥＬにより選択トランジスタ１５５がオンすると、増幅トランジスタ１５４は、ＦＤ１５３の電位を増幅し、その電位に応じた電圧を示す画素信号を垂直信号線１１０に出力する。そして、各画素１５０から出力された画素信号は、垂直信号線１１０を介して、カラム読み出し回路１０３の各比較器に供給される。
リセットトランジスタ１５６は、電源ＶＤＤとＦＤ１５３との間に接続されている。リセットトランジスタ１５６が垂直走査回路１０２から供給される駆動信号ＲＳＴによりオンしたとき、ＦＤ１５３の電位が電源ＶＤＤの電位にリセットされる。
＜カラム読み出し回路の構成例＞
図２Ｂは、カラム読み出し回路１０３の構成例を示す説明図である。カラム読み出し回路１０３は、比較器２００と、カウンタ３００と、スイッチ３１０と、を含んで構成される。
比較器２００は、垂直信号線１１０からの出力信号と、信号源１０４からのランプ信号とを比較する回路である。信号源１０４からのランプ信号は、ＰＬＬ（図示せず）からのクロックパルスに従って、一定の傾きで値が時間的に変化する波形である。そして比較器２００は、垂直信号線１１０からの出力信号と、信号源１０４からのランプ信号との大小関係が反転するタイミングで、スイッチ３１０をオフにする信号を出力する。
カウンタ３００は、ＰＬＬからのクロックパルスに従ってカウントアップする回路である。カウンタ３００は、スイッチ３１０がオフになり、ＰＬＬからのクロックパルスが供給されなくなるまでカウントアップする。すなわちカウンタ３００は、垂直信号線１１０からの出力信号と、信号源１０４からのランプ信号との大小関係が反転するタイミングになるまでカウントアップを実行する。従って、カウンタ３００の値が、垂直信号線１１０からの出力信号のデジタル値となる。
＜比較器の構成例＞
図３Ａは、図１の比較器１２１に適用される比較器２００の構成例を示す回路図である。
比較器２００は、差動アンプ２０１、出力アンプ２２１、キャパシタＣ１１乃至キャパシタＣ１３、Ｃ４２、スイッチＳＷ１１、及び、スイッチＳＷ１２を備える。差動アンプ２０１は、ＰＭＯＳトランジスタＰＴ１１、ＰＭＯＳトランジスタＰＴ１２、及び、ＮＭＯＳトランジスタＮＴ１１乃至ＮＭＯＳトランジスタＮＴ１３を備える。
ＰＭＯＳトランジスタＰＴ１１のソース及びＰＭＯＳトランジスタＰＴ１２のソースは、電源ＶＤＤ１に接続されている。ＰＭＯＳトランジスタＰＴ１１のドレインは、ＰＭＯＳトランジスタＰＴ１１のゲート、及び、ＮＭＯＳトランジスタＮＴ１１のドレインに接続されている。ＰＭＯＳトランジスタＰＴ１２のドレインは、ＮＭＯＳトランジスタＮＴ１２のドレイン、及び、出力信号ＯＵＴ１の出力端子Ｔ１５に接続されている。ＮＭＯＳトランジスタＮＴ１１のソースは、ＮＭＯＳトランジスタＮＴ１２のソース、及び、ＮＭＯＳトランジスタＮＴ１３のドレインに接続されている。ＮＭＯＳトランジスタＮＴ１３のソースはグラウンドＧＮＤ１に接続されている。
そして、ＰＭＯＳトランジスタＰＴ１１及びＰＭＯＳトランジスタＰＴ１２によりカレントミラー回路が構成されている。また、ＮＭＯＳトランジスタＮＴ１１乃至ＮＭＯＳトランジスタＮＴ１３により、差動の比較部が構成されている。すなわち、ＮＭＯＳトランジスタＮＴ１３が、入力端子Ｔ１４を介して外部から入力されるバイアス電圧ＶＧにより電流源として動作し、ＮＭＯＳトランジスタＮＴ１１及びＮＭＯＳトランジスタＮＴ１１２が差動トランジスタとして動作する。
キャパシタＣ１１は、画素信号ＶＳＬの入力端子Ｔ１１、または任意の電圧を出力することができる信号源１０４と、ＮＭＯＳトランジスタＮＴ１１のゲートの間に接続されており、画素信号ＶＳＬに対する入力容量となる。
キャパシタＣ１２は、参照信号ＲＡＭＰの入力端子Ｔ１２とＮＭＯＳトランジスタＮＴ１１のゲートの間に接続されており、参照信号ＲＡＭＰに対する入力容量となる。
スイッチＳＷ１１は、ＮＭＯＳトランジスタＮＴ１１のドレイン−ゲート間に接続されており、入力端子Ｔ１３を介して入力される駆動信号ＡＺＳＷ１によりオン又はオフする。
スイッチＳＷ１２は、ＮＭＯＳトランジスタＮＴ１２のドレイン−ゲート間に接続されており、入力端子Ｔ１３を介して入力される駆動信号ＡＺＳＷ１によりオン又はオフする。
キャパシタＣ１３は、ＮＭＯＳトランジスタＮＴ１２のゲートとグラウンドＧＮＤ１の間に接続されている。
なお、以下、キャパシタＣ１１、キャパシタＣ１２、及び、スイッチＳＷ１１の接続点をノードＨｉＺとする。また、以下、ＮＭＯＳトランジスタＮＴ１２のゲート、キャパシタＣ１３、及び、スイッチＳＷ１２の接続点をノードＶＳＨとする。
出力アンプ２２１は、差動アンプ２０１の出力信号ＯＵＴ１を、後段の回路に適切なレベルで出力するためにバッファリングするバッファとして機能する。すなわち、出力アンプ２２１は、差動アンプ２０１の出力信号ＯＵＴ１を所定のゲインで増幅し、その結果得られる出力信号ＯＵＴ２を、出力端子Ｔ４２から出力する。
出力アンプ２２１は、ＰＭＯＳトランジスタＰＴ４１、ＮＭＯＳトランジスタＮＴ４１、キャパシタＣ４１、及び、スイッチＳＷ４１を備える。
ＰＭＯＳトランジスタＰＴ４１のソースは、電源ＶＤＤ１に接続され、ゲートは差動アンプ２０１の出力に接続され、ドレインは、ＰＭＯＳトランジスタＰＴ４１のドレイン、及び、出力端子Ｔ４２に接続されている。ＮＭＯＳトランジスタＮＴ４１のソースは、グラウンドＧＮＤ１に接続され、ゲートは、キャパシタＣ４１を介してグラウンドＧＮＤ１に接続されている。スイッチＳＷ４１は、ＮＭＯＳトランジスタＮＴ４１のドレイン−ゲート間に接続され、タイミング制御回路から入力端子Ｔ４１を介して入力される駆動信号ＡＺＳＷ２によりオン又はオフする。
キャパシタＣ４２は、電源ＶＤＤ１とＰＭＯＳトランジスタＰＴ１２のドレイン（差動アンプ２０１の出力）との間に接続されている。このキャパシタＣ４２により、差動アンプ２０１の出力信号ＯＵＴ１の高周波成分が除去される。
＜比較器の動作＞
次に、図４のタイミングチャートを参照して、比較器２００の動作について説明する。図４は、駆動信号ＡＺＳＷ１、駆動信号ＡＺＳＷ２、参照信号ＲＡＭＰ、画素信号ＶＳＬ、ノードＶＳＨ、ノードＨｉＺ、出力信号ＯＵＴ１、及び、出力信号ＯＵＴ２のタイミングチャートを示している。
時刻ｔ１において、駆動信号ＡＺＳＷ１がハイレベルに設定される。そして、スイッチＳＷ１１及びスイッチＳＷ１２がオンし、ＮＭＯＳトランジスタＮＴ１１のドレインとゲート、及び、ＮＭＯＳトランジスタＮＴ１２のドレインとゲートが接続される。また、参照信号ＲＡＭＰが所定のリセットレベルに設定される。さらに、読み出し対象となる画素１５０のＦＤ１５３がリセットされ、画素信号ＶＳＬがリセットレベルに設定される。
これにより、差動アンプ２０１のオートゼロ動作が開始される。すなわち、ＮＭＯＳトランジスタＮＴ１１のドレイン及びゲート、並びに、ＮＭＯＳトランジスタＮＴ１２のドレイン及びゲートが、所定の同じ電圧（以下、基準電圧と称する）に収束する。これにより、ノードＨｉＺ及びノードＶＳＨの電圧が基準電圧に設定される。
また、駆動信号ＡＺＳＷ２がハイレベルに設定される。そして、スイッチＳＷ４１がオンし、ＰＭＯＳトランジスタＰＴ４１のドレインとゲートが接続される。
これにより、出力アンプ２２１のオートゼロ動作が開始される。すなわち、キャパシタＣ４１の電圧が、ＰＭＯＳトランジスタＰＴ４１のドレイン電圧と等しくなり、キャパシタＣ４１に電荷が蓄積される。
時刻ｔ２において、駆動信号ＡＺＳＷ２がローレベルに設定される。そして、スイッチＳＷ４１がオフし、出力アンプ２２１のオートゼロ動作が終了する。なお、スイッチＳＷ４１がオフされた後も、キャパシタＣ４１の電圧はそのまま保持され、ＮＭＯＳトランジスタＮＴ４１のゲートに印加される。従って、ＮＭＯＳトランジスタＮＴ４１は、スイッチＳＷ４１がオンしているときとほぼ同じ電流を流す電流源として機能する。
次に、時刻ｔ３において、駆動信号ＡＺＳＷ１がローレベルに設定され、スイッチＳＷ１１及びスイッチＳＷ１２がオフする。これにより、差動アンプ２０１のオートゼロ動作が終了する。ノードＨｉＺの電圧は、画素信号ＶＳＬ及び参照信号ＲＡＭＰが変化しないため、基準電圧のまま保持される。また、ノードＶＳＨの電圧は、キャパシタＣ１３に蓄積された電荷により基準電圧のまま保持される。
時刻ｔ４において、参照信号ＲＡＭＰの電圧がリセットレベルから所定の値だけ下げられる。これにより、ノードＨｉＺの電圧が低下し、ノードＶＳＨの電圧（基準電圧）を下回り、差動アンプ２０１の出力信号ＯＵＴ１がローレベルとなる。
時刻ｔ５において、参照信号ＲＡＭＰが線形増加を開始する。これに合わせて、ノードＨｉＺの電圧も線形増加する。また、カウンタ１２２が、カウントを開始する。
その後、ノードＨｉＺの電圧がノードＶＳＨの電圧（基準電圧）を上回ったとき、差動アンプ２０１の出力信号ＯＵＴ１が反転し、ハイレベルとなる。そして、出力信号ＯＵＴ１がハイレベルに反転したときのカウンタ１２２のカウント値が、Ｐ相（リセットレベル）の画素信号ＶＳＬの値としてラッチ１２３に保持される。
時刻ｔ６において、参照信号ＲＡＭＰの電圧がリセット電圧に設定される。また、画素１５０の転送トランジスタ１５２がオンされ、露光期間中にフォトダイオード１５１に蓄積された電荷がＦＤ１５３に転送され、画素信号ＶＳＬが信号レベルに設定される。これにより、ノードＨｉＺの電圧が信号レベルに対応する値だけ低下し、ノードＶＳＨの電圧（基準電圧）を下回り、差動アンプ２０１の出力信号ＯＵＴ１がローレベルに反転する。
時刻ｔ７において、時刻ｔ４と同様に、参照信号ＲＡＭＰの電圧がリセットレベルから所定の値だけ下げられる。これにより、ノードＨｉＺの電圧がさらに低下する。
時刻ｔ８において、時刻ｔ５と同様に、参照信号ＲＡＭＰが線形増加を開始する。これに合わせて、ノードＨｉＺの電圧も線形増加する。また、カウンタ１２２が、カウントを開始する。
その後、ノードＨｉＺの電圧がノードＶＳＨの電圧（基準電圧）を上回ったとき、差動アンプ２０１の出力信号ＯＵＴ１が反転し、ハイレベルとなる。そして、出力信号ＯＵＴ１がハイレベルに反転したときのカウンタ１２２のカウント値が、Ｄ相（信号レベル）の画素信号ＶＳＬの値としてラッチ１２３に保持される。また、ラッチ１２３は、Ｄ相の画素信号ＶＳＬと、時刻ｔ５と時刻ｔ６の間に読み出されたＰ相の画素信号ＶＳＬとの差分をとることにより、ＣＤＳを行う。このようにして、画素信号ＶＳＬのＡＤ変換が行われる。
また、差動アンプ２０１の出力信号ＯＵＴ１がハイレベルになったとき、出力アンプ２２１のＰＭＯＳトランジスタＰＴ４１がオフし、出力信号ＯＵＴ２はローレベルになる。一方、差動アンプ２０１の出力信号ＯＵＴ１がローレベルになったとき、出力アンプ２２１のＰＭＯＳトランジスタＰＴ４１がオンし、出力信号ＯＵＴ２はハイレベルになる。すなわち、出力アンプ２２１は、差動アンプ２０１の出力信号ＯＵＴ１のレベルを反転して出力する。
その後、時刻ｔ９以降において、時刻ｔ１乃至時刻ｔ８と同様の動作が繰り返される。
これにより、電源ＶＤＤ１の電圧を下げることにより、カラム読み出し回路１０３の消費電力を下げ、その結果、ＣＭＯＳイメージセンサ１００の消費電力を下げることができる。
図５の上の図は、比較器の構成例を示している。
図５の比較器では、差動アンプ２０１の一方の入力（ＮＭＯＳトランジスタＮＴ１１のゲート）には、キャパシタＣ２１を介して、線形減少するランプ波形の参照信号ＲＡＭＰが入力される。差動アンプ２０１の他方の入力（ＮＭＯＳトランジスタＮＴ１２のゲート）には、キャパシタＣ２２を介して、画素信号ＶＳＬが入力される。
そして、図５の下の図に示されるように、参照信号ＲＡＭＰと画素信号ＶＳＬが比較され、その比較結果が出力信号ＯＵＴとして出力される。このとき、出力信号ＯＵＴの反転時の差動アンプ２０１の入力電圧（参照信号ＲＡＭＰ及び画素信号ＶＳＬの電圧）は、画素信号ＶＳＬの電圧により変動する。従って、例えば、比較器の駆動用の電源ＶＤＤの電圧を下げると、出力信号ＯＵＴの反転時の差動アンプ２０１の入力電圧が、比較器の入力ダイナミックレンジを超え、ＡＤ変換の線形性を確保できなくなるおそれがある。
一方、比較器２００では、上述したように、入力容量を介して画素信号ＶＳＬと参照信号ＲＡＭＰとを加算した信号の電圧（ノードＨｉＺの電圧）と、ノードＶＳＨの電圧（基準電圧）との比較結果が、出力信号ＯＵＴ１として出力される。図３Ｂは、図３Ａに示した回路の効果を示す説明図である。図３Ａに示した比較器２００では、図３Ｂに示されるように、出力信号ＯＵＴ１の反転時の差動アンプ２０１の入力電圧（ノードＨｉＺ及びノードＶＳＨの電圧）は、変動せず一定となる。
また、ＣＭＯＳイメージセンサ１００では、参照信号ＲＡＭＰが変化する方向が、図５の比較器の参照信号ＲＡＭＰと逆であり、画素信号ＶＳＬと逆方向に線形に変化する。ここで、画素信号ＶＳＬと逆方向に変化するとは、信号成分が大きくなるにつれて画素信号ＶＳＬが変化する方向と逆方向に変化することをいう。例えば、この例では、画素信号ＶＳＬは、信号成分が大きくなるにつれて負の方向に変化するのに対し、参照信号ＲＡＭＰはその逆の正の方向に変化している。従って、ノードＨｉＺの電圧（差動アンプ２０１の入力電圧）は、画素信号ＶＳＬと図５の参照信号ＲＡＭＰとの差分に対応する電圧となり、振幅が小さくなる。
このように、出力信号ＯＵＴ１の反転時の差動アンプ２０１の入力電圧が一定になるとともに、入力電圧の振幅が小さくなるため、差動アンプ２０１の入力ダイナミックレンジを狭くすることができる。
従って、比較器２００の駆動用の電源ＶＤＤ１の電圧を、図５の比較器より下げることができ、その結果、カラム読み出し回路１０３の消費電力を下げ、ＣＭＯＳイメージセンサ１００の消費電力を下げることができる。
一方で、ＣＭＯＳイメージセンサには、比較器等で用いられるアナログ回路のばらつきに起因する固定のパターンノイズが発生する現象がある。特に、ＣＭＯＳイメージセンサの消費電力を下げるために比較器の電源電圧を下げると、縦筋のノイズが発生しやすくなる。
そこで本実施形態に係るＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３のアナログ特性を補正する補正処理を信号処理回路１０７で実行する。本実施形態に係るＣＭＯＳイメージセンサ１００は、信号処理回路１０７で補正処理を実行することで、カラム読み出し回路１０３のアナログ特性に起因するノイズを低減させた画像を生成することができる。
具体的には、補正処理時には、スイッチ部１０５を切り替えて、信号源１０４からの信号がそれぞれの比較器２００に供給されるようにする。信号源１０４が図３ＡのようにＤＡＣで構成されている場合は、任意の電圧に設定された信号が、それぞれの比較器２００に供給される。同様に、図５に示した比較器においても、補正処理時には、スイッチ部１０５を切り替えて、信号源１０４からの信号がそれぞれの比較器に供給されるようにする。このようにスイッチ部１０５を動作させることで、本実施形態に係るＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３のアナログ特性を補正することが可能となる。
図６は、本開示の実施の形態に係る信号処理回路１０７の機能構成例を示す説明図である。以下、図６を用いて本開示の実施の形態に係る信号処理回路１０７の機能構成例について説明する。
図６に示したように、本開示の実施の形態に係る信号処理回路１０７は、ゲイン誤差測定部１３１と、補正値計算部１３２と、記憶部１３３と、補正部１３４と、を含んで構成される。
ゲイン誤差測定部１３１は、補正処理時において、カラム読み出し回路１０３に含まれるそれぞれのＡＤＣの出力に対してゲインの誤差を測定する。アナログ回路の特性のばらつきにより、それぞれのＡＤＣの出力毎にオフセットとゲインが異なっている。従って、ゲイン誤差測定部１３１は、このＡＤＣの出力毎に異なっているオフセットとゲインのばらつきを測定する。すなわち、ゲイン誤差測定部１３１は、信号源１０４からの信号がカラム読み出し回路１０３を通ってデジタル信号に変換された際の、オフセットとゲインのばらつきを測定する。
補正値計算部１３２は、ゲイン誤差測定部１３１が測定したゲインの誤差に基づいて、このゲインの誤差を補正するための補正値を計算する。具体的な補正値の計算例は後述する。記憶部１３３は、補正値計算部１３２が計算した補正値を記憶する。補正部１３４は、撮像時において、記憶部１３３に記憶されている補正値を用いて、カラム読み出し回路１０３から出力される信号を補正する。
信号処理回路１０７は、このような構成を有することで、カラム読み出し回路１０３のアナログ特性に起因するノイズを低減させることが出来る。従って、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００は、信号処理回路１０７で補正処理を実行することで、カラム読み出し回路１０３のアナログ特性に起因するノイズを低減させた画像を生成することができる。
本開示の実施の形態に係るＣＭＯＳイメージセンサ１００は、所定のイベントの発生を検出したことに応じて信号処理回路１０７で補正処理を実行することができる。従って、信号処理回路１０７は、補正処理を実行した時点のＣＭＯＳイメージセンサ１００の電圧値、温度値などの動作環境に関する情報を保持しても良い。
［１．２．ＣＭＯＳイメージセンサの動作例］
続いて、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００の動作例を説明する。図７Ａ、７Ｂは、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００の動作例を示す流れ図である。
ＣＭＯＳイメージセンサ１００は、電源がオンされると所定の初期設定を実行し（ステップＳ１０１）、スタンバイ状態となる（ステップＳ１０２）。補正処理を実行する際には、ＣＭＯＳイメージセンサ１００は、まずは補正設定を実行する（ステップＳ１０３）。この補正設定は、例えば、信号源１０４から出力する信号の電圧の設定や、信号源１０４が複数の信号源からなる場合には使用する信号源の選択などでありうる。
ＣＭＯＳイメージセンサ１００は、補正設定を実行すると、信号源１０４から出力される補正用のデータのＡＤ変換をカラム読み出し回路１０３で実行する（ステップＳ１０４）。続いてＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３から出力されるデジタル信号を用いてゲイン補正係数の計算を補正値計算部１３２で実行する（ステップＳ１０５）。このステップＳ１０５において、補正値計算部１３２は、オフセット補正用のオフセット補正係数の計算を行っても良い。続いてＣＭＯＳイメージセンサ１００は、計算した補正係数を記憶部１３３に格納する（ステップＳ１０６）。ＣＭＯＳイメージセンサ１００は、補正係数を記憶部１３３に格納すると、後述の撮像時の補正再実行の判定を経たかどうかを判断する（ステップＳ１０７）。補正再実行の判定を経ていなければ（ステップＳ１０７、Ｎｏ）、ＣＭＯＳイメージセンサ１００はスタンバイ状態となる（ステップＳ１０８）。このスタンバイ状態において、スイッチ部１０５は、画素部１０１からの出力をカラム読み出し回路１０３に出力するようにスイッチを切り替える。一方、補正再実行の判定を経ていれば（ステップＳ１０７、Ｙｅｓ）、ＣＭＯＳイメージセンサ１００はスタンバイ状態とならずに、次の処理に進む。
ここで信号処理回路１０７による補正処理の例を示す。図８は、信号処理回路１０７による補正処理の例を示す説明図である。図８には、４つのＡＤＣの出力を補正する際の、信号処理回路１０７による補正処理が示されている。
図８の左上のグラフに示したように、光量に対するデジタル値の変化は、アナログ回路の特性のばらつきにより、全てのＡＤＣで一様では無い。光量に対するデジタル値の変化が全てのＡＤＣで一様では無いことが、縦筋ノイズとなって現れることの原因となっている。
そこで信号処理回路１０７は、光量に対するデジタル値の変化を、全てのＡＤＣで一様となるような補正処理を行う。例えば信号処理回路１０７は、図８の右上のグラフに示したように、まず全てのＡＤＣの出力に対し、光量が０の場合のデジタル値（オフセット値）を揃える。そして信号処理回路１０７は、図８の左下のグラフに示したように、全てのＡＤＣの出力に対し、ゲインの補正、すなわち傾きが同じになるような処理を行う。この時の傾きは、特定のＡＤＣの出力の傾きであってもよく、全てのＡＤＣの出力の傾きの平均値であってもよい。
ゲインを補正することで全てのＡＤＣの特性、すなわち光量に対するデジタル値の変化が一致したが、一方で飽和点、すなわちデジタル値が上昇しなくなる光量値が揃っていない。この状態では、いわゆる飽和偽色が発生する。そこで信号処理回路１０７は、図８の右下のグラフに示したように、全てのＡＤＣの出力に対し飽和点を一致させるような処理を実行する。信号処理回路１０７は、この一連の処理により、全てのＡＤＣの特性を一致させることができる。
なお、ここで説明した方法は信号処理回路１０７の動作の一例に過ぎず、図８の一番左のグラフに示した各ＡＤＣの特性を、一番右のグラフのように一致させる処理が行われるのであれば、信号処理回路１０７は様々な処理を行いうる。また、図８のグラフでは光量とデジタル値との関係を示したが、本開示は係る例に限定されるものではない。例えば、信号処理回路１０７は、光量に基づいて画素部１０１で生成される信号の電圧値とデジタル値との関係に基づいて、各ＡＤＣの特性を揃える処理を行っても良い。
ＣＭＯＳイメージセンサ１００は、撮像時になると、まず補正処理を再実行すべきかどうか判断する（ステップＳ１０９）。補正処理を再実行すべきかどうかの判断基準としては、例えば電圧値が所定値以上変化した、温度が所定値以上変化した、前回補正処理を行ってから所定時間経過した、外部から補正を指示する信号が供給された、などでありうる。
補正処理を再実行すべきであると判断すれば（ステップＳ１０９、Ｙｅｓ）、ＣＭＯＳイメージセンサ１００は、上記ステップＳ１０３の補正設定の処理に戻り、補正処理を再実行する。ＣＭＯＳイメージセンサ１００は、この撮像時の補正処理の再実行に関しては，スタンバイを経由せず撮像に戻ることが可能になる。一方、補正処理を再実行すべきでないと判断すれば（ステップＳ１０９、Ｎｏ）、ＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３によって画素部１０１からの出力を読み出し（ステップＳ１１０）、読み出されたデータに対して信号処理を行うとともに、補正処理によって求められた係数を用いたデジタル補正処理を信号処理回路１０７で実行する（ステップＳ１１１）。
ＣＭＯＳイメージセンサ１００は、その後、撮像処理が終わったかどうかを判断し（ステップＳ１１２）、撮像処理が終わっていなければ（ステップＳ１１２、Ｎｏ）、ステップＳ１０９の補正処理を再実行すべきかどうかの判断に戻る。一方、撮像処理が終わっていれば（ステップＳ１１２、Ｙｅｓ）、ＣＭＯＳイメージセンサ１００は再びスタンバイモードに移行する（ステップＳ１１３）。また動作を終了すべきであれば、ＣＭＯＳイメージセンサ１００は所定の終了設定を実行し（ステップＳ１１４）、電源をオフにする。
続いて、イベントの発生に基づいたＣＭＯＳイメージセンサ１００による補正処理の実行例を説明する。図９は、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００の動作を時系列で示す説明図である。イベントとしてＣＭＯＳイメージセンサ１００が起動すると、ＣＭＯＳイメージセンサ１００は、垂直同期信号Ｖｓｙｎｃの出力タイミングで起動時の補正処理を実行する。この起動時の補正処理は、後述の起動後の補正処理に比べて長い時間を掛けて行われても良い。
ＣＭＯＳイメージセンサ１００の起動後に、例えばＣＭＯＳイメージセンサ１００の内部の電圧が所定値以上変化した場合、ＣＭＯＳイメージセンサ１００は、垂直同期信号Ｖｓｙｎｃの出力タイミングで電圧変化に応じた補正処理を実行する。また例えばＣＭＯＳイメージセンサ１００の内部の温度が所定値以上変化した場合、ＣＭＯＳイメージセンサ１００は、垂直同期信号Ｖｓｙｎｃの出力タイミングで温度変化に応じた補正処理を実行する。この時の補正を「毎Ｖ補正」として、起動時の補正と区別しても良い。毎Ｖ補正の実行時間は、起動時の補正の実行時間より短くても良く、例えば１フレーム内で完結するような実行時間で有っても良い。
また図９には、所定のフレーム数毎に毎Ｖ補正を実行する例や、温度が所定値以上変化した場合に毎Ｖ補正を実行する例が示されている。
図１０は、起動時の補正処理と毎Ｖ補正処理の例を示す説明図である。ＣＭＯＳイメージセンサ１００は、起動時の補正処理として、高い電圧値（補正用画像１）と低い電圧値（補正用画像２）のセットによる補正を複数回実行する。一方、ＣＭＯＳイメージセンサ１００は、毎Ｖ補正処理として、撮像処理中に実行される補正であることが想定されるので、高い電圧値（補正用画像１）と低い電圧値（補正用画像２）のセットによる補正を１回だけ実行する。具体的には、ＣＭＯＳイメージセンサ１００は、１フレーム内のブランク領域において補正を実行する。ＣＭＯＳイメージセンサ１００は、このように毎Ｖ補正処理を実行することで、以降のフレームの画像に対してノイズを低減させた画像を精製することが出来る。
図３Ａには、信号源１０４として任意の電圧を出力できるＤＡＣを備えた例を示しているが、本開示は係る例に限定されるものでは無く、信号源１０４は、所定の電圧の信号を出力する複数の電圧源で構成されても良い。図１１は、起動時の補正処理と毎Ｖ補正処理の例を示す説明図である。図１１には、所定の電圧の信号を出力する２つの電圧源が信号源１０４として構成されている例が示されている。補正処理時には、スイッチ部１０５を切り替えて、各電圧源からの信号を比較器２００に出力する。少なくとも２つの電圧源からの信号が比較器２００に供給されれば、図８に示したような光量とデジタル値の関係の傾きを把握できる。従って信号処理回路１０７は、補正処理時に比較器２００から出力されるデジタル信号に基づいて、比較器２００のアナログ特性のばらつきを補正することができる。
図５に示した比較器についても同様に、所定の電圧の信号を出力する複数の電圧源で構成される信号源１０４が接続されても良い。図１２は、比較器の構成例を示す説明図であり、図１２には、所定の電圧の信号を出力する２つの電圧源が信号源１０４として構成されている例が示されている。
本実施形態のＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３に備えられるＡＤＣに、逐次比較型（Successive Approximation Register；ＳＡＲ）ＡＤＣを用いることもできる。そして本実施形態のＣＭＯＳイメージセンサ１００は、カラム読み出し回路１０３に、ＳＡＲ ＡＤＣを用いた場合であっても、比較器のアナログ特性のばらつきを補正することができる。
図１３は、カラム読み出し回路１０３に備えられるＳＡＲ ＡＤＣの構成例を示す説明図であり、図１３には、任意の電圧を出力できるＤＡＣが信号源１０４として構成されている例が示されている。そして図１３に示したＡＤＣは、ＳＡＲ ＡＤＣを用いている。図１３に示したＡＤＣは、スイッチ部１７１、キャパシタアレイ１７２、比較器１７３、およびＳＡＲロジック回路１７４を備える。
図１４は、カラム読み出し回路１０３に備えられるＳＡＲ ＡＤＣの構成例を示す説明図であり、図１４には、所定の電圧の信号を出力する２つの電圧源が信号源１０４として構成されている例が示されている。そして図１４に示したＡＤＣは、ＳＡＲ ＡＤＣを用いており、その構成は図１３に示したものと同様である。もちろん、なお、カラム読み出し回路１０３に備えられるＳＡＲ ＡＤＣの構成は、図１３や図１４に示したものに限定されるものでは無い。
本実施形態に係るＣＭＯＳイメージセンサ１００は、画素部１０１で光電変換されたデータを、列単位ではなく、画素部１０１からエリア単位で読み出すような構成を有していても良い。図１５は、本開示の実施形態に係るＣＭＯＳイメージセンサ１００の構成例を示す説明図である。図１５に示したのは、画素部１０１の隣接し合う複数の画素を１つのグループとして、そのグループ単位でデータを読み出す読み出し回路１０３を備えた構成を備える、ＣＭＯＳイメージセンサ１００の構成例である。図１５に示したのは、複数の画素からなる画素グループからの信号を画素部１０１から読み出し回路１０３に出力し、読み出し回路１０３は画素グループ単位で、画素部１０１からの信号または信号源１０４からの信号を読み出し、信号処理回路１０７に出力する構成である。図１５には、例として、画素グループＡ１からの信号を読み出す読み出し回路Ａ１、画素グループＡ２からの信号を読み出す読み出し回路Ａ２、画素グループＢ１からの信号を読み出す読み出し回路Ｂ１、画素グループＢ２からの信号を読み出す読み出し回路Ｂ２が、それぞれ読み出し回路１０３に示されている。このような構成であっても、スイッチ部１０５によって、画素部１０１からの出力または信号源１０４からの出力のいずれかをカラム読み出し回路１０３に供給することができる。
＜２．積層型の固体撮像装置の構成例＞
図１６は、本開示に係る技術を適用し得る積層型の固体撮像装置の構成例の概要を示す図である。
図１６のＡは、非積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０１０は、図１６のＡに示すように、１枚のダイ（半導体基板）２３０１１を有する。このダイ２３０１１には、画素がアレイ状に配置された画素領域２３０１２と、画素の駆動その他の各種の制御を行う制御回路２３０１３と、信号処理するためのロジック回路２３０１４とが搭載されている。
図１６のＢ及びＣは、積層型の固体撮像装置の概略構成例を示している。固体撮像装置２３０２０は、図１６のＢ及びＣに示すように、センサダイ２３０２１とロジックダイ２３０２４との２枚のダイが積層され、電気的に接続されて、１つの半導体チップとして構成されている。
図１６のＢでは、センサダイ２３０２１には、画素領域２３０１２と制御回路２３０１３が搭載され、ロジックダイ２３０２４には、信号処理を行う信号処理回路を含むロジック回路２３０１４が搭載されている。
図１６のＣでは、センサダイ２３０２１には、画素領域２３０１２が搭載され、ロジックダイ２３０２４には、制御回路２３０１３及びロジック回路２３０１４が搭載されている。
図１７は、積層型の固体撮像装置２３０２０の第１の構成例を示す断面図である。
センサダイ２３０２１には、画素領域２３０１２となる画素を構成するＰＤ（フォトダイオード）や、ＦＤ（フローティングディフュージョン）、Ｔｒ（ＭＯＳ ＦＥＴ）、及び、制御回路２３０１３となるＴｒ等が形成される。さらに、センサダイ２３０２１には、複数層、本例では３層の配線２３１１０を有する配線層２３１０１が形成される。なお、制御回路２３０１３（となるＴｒ）は、センサダイ２３０２１ではなく、ロジックダイ２３０２４に構成することができる。
ロジックダイ２３０２４には、ロジック回路２３０１４を構成するＴｒが形成される。さらに、ロジックダイ２３０２４には、複数層、本例では３層の配線２３１７０を有する配線層２３１６１が形成される。また、ロジックダイ２３０２４には、内壁面に絶縁膜２３１７２が形成された接続孔２３１７１が形成され、接続孔２３１７１内には、配線２３１７０等と接続される接続導体２３１７３が埋め込まれる。
センサダイ２３０２１とロジックダイ２３０２４とは、互いの配線層２３１０１及び２３１６１が向き合うように貼り合わされ、これにより、センサダイ２３０２１とロジックダイ２３０２４とが積層された積層型の固体撮像装置２３０２０が構成されている。センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面には、保護膜等の膜２３１９１が形成されている。
センサダイ２３０２１には、センサダイ２３０２１の裏面側（ＰＤに光が入射する側）（上側）からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達する接続孔２３１１１が形成される。さらに、センサダイ２３０２１には、接続孔２３１１１に近接して、センサダイ２３０２１の裏面側から１層目の配線２３１１０に達する接続孔２３１２１が形成される。接続孔２３１１１の内壁面には、絶縁膜２３１１２が形成され、接続孔２３１２１の内壁面には、絶縁膜２３１２２が形成される。そして、接続孔２３１１１及び２３１２１内には、接続導体２３１１３及び２３１２３がそれぞれ埋め込まれる。接続導体２３１１３と接続導体２３１２３とは、センサダイ２３０２１の裏面側で電気的に接続され、これにより、センサダイ２３０２１とロジックダイ２３０２４とが、配線層２３１０１、接続孔２３１２１、接続孔２３１１１、及び、配線層２３１６１を介して、電気的に接続される。
図１８は、積層型の固体撮像装置２３０２０の第２の構成例を示す断面図である。
固体撮像装置２３０２０の第２の構成例では、センサダイ２３０２１に形成する１つの接続孔２３２１１によって、センサダイ２３０２１（の配線層２３１０１（の配線２３１１０））と、ロジックダイ２３０２４（の配線層２３１６１（の配線２３１７０））とが電気的に接続される。
すなわち、図１８では、接続孔２３２１１が、センサダイ２３０２１の裏面側からセンサダイ２３０２１を貫通してロジックダイ２３０２４の最上層の配線２３１７０に達し、且つ、センサダイ２３０２１の最上層の配線２３１１０に達するように形成される。接続孔２３２１１の内壁面には、絶縁膜２３２１２が形成され、接続孔２３２１１内には、接続導体２３２１３が埋め込まれる。上述の図１７では、２つの接続孔２３１１１及び２３１２１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続されるが、図１８では、１つの接続孔２３２１１によって、センサダイ２３０２１とロジックダイ２３０２４とが電気的に接続される。
図１９は、積層型の固体撮像装置２３０２０の第３の構成例を示す断面図である。
図１９の固体撮像装置２３０２０は、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されていない点で、センサダイ２３０２１とロジックダイ２３０２４とが貼り合わされる面に、保護膜等の膜２３１９１が形成されている図１７の場合と異なる。
図１９の固体撮像装置２３０２０は、配線２３１１０及び２３１７０が直接接触するように、センサダイ２３０２１とロジックダイ２３０２４とを重ね合わせ、所要の加重をかけながら加熱し、配線２３１１０及び２３１７０を直接接合することで構成される。
図２０は、本開示に係る技術を適用し得る積層型の固体撮像装置の他の構成例を示す断面図である。
図２０では、固体撮像装置２３４０１は、センサダイ２３４１１と、ロジックダイ２３４１２と、メモリダイ２３４１３との３枚のダイが積層された３層の積層構造になっている。
メモリダイ２３４１３は、例えば、ロジックダイ２３４１２で行われる信号処理において一時的に必要となるデータの記憶を行うメモリ回路を有する。
図２０では、センサダイ２３４１１の下に、ロジックダイ２３４１２及びメモリダイ２３４１３が、その順番で積層されているが、ロジックダイ２３４１２及びメモリダイ２３４１３は、逆順、すなわち、メモリダイ２３４１３及びロジックダイ２３４１２の順番で、センサダイ２３４１１の下に積層することができる。
なお、図２０では、センサダイ２３４１１には、画素の光電変換部となるＰＤや、画素Ｔｒのソース／ドレイン領域が形成されている。
ＰＤの周囲にはゲート絶縁膜を介してゲート電極が形成され、ゲート電極と対のソース／ドレイン領域により画素Ｔｒ２３４２１、画素Ｔｒ２３４２２が形成されている。
ＰＤに隣接する画素Ｔｒ２３４２１が転送Ｔｒであり、その画素Ｔｒ２３４２１を構成する対のソース／ドレイン領域の一方がＦＤになっている。
また、センサダイ２３４１１には、層間絶縁膜が形成され、層間絶縁膜には、接続孔が形成される。接続孔には、画素Ｔｒ２３４２１、及び、画素Ｔｒ２３４２２に接続する接続導体２３４３１が形成されている。
さらに、センサダイ２３４１１には、各接続導体２３４３１に接続する複数層の配線２３４３２を有する配線層２３４３３が形成されている。
また、センサダイ２３４１１の配線層２３４３３の最下層には、外部接続用の電極となるアルミパッド２３４３４が形成されている。すなわち、センサダイ２３４１１では、配線２３４３２よりもロジックダイ２３４１２との接着面２３４４０に近い位置にアルミパッド２３４３４が形成されている。アルミパッド２３４３４は、外部との信号の入出力に係る配線の一端として用いられる。
さらに、センサダイ２３４１１には、ロジックダイ２３４１２との電気的接続に用いられるコンタクト２３４４１が形成されている。コンタクト２３４４１は、ロジックダイ２３４１２のコンタクト２３４５１に接続されるとともに、センサダイ２３４１１のアルミパッド２３４４２にも接続されている。
そして、センサダイ２３４１１には、センサダイ２３４１１の裏面側（上側）からアルミパッド２３４４２に達するようにパッド孔２３４４３が形成されている。
本開示に係る技術は、以上のような固体撮像装置に適用することができる。
例えば、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００は、図１６のＢやＣで示したように積層型の固体撮像装置として作製されうる。その場合、例えば、画素部１０１をセンサダイ２３０２１に備え、垂直走査回路１０２、カラム読み出し回路１０３、信号源１０４、スイッチ部１０５、基準電圧生成部１０６、信号処理回路１０７、およびイベント制御部１０８をロジックダイ２３０２４に設けてもよい。
本開示に係る技術は、デジタルカメラ、デジタルスチルカメラ、携帯電話、タブレット型端末、パーソナルコンピュータ等に設けられる撮像装置に適用されうる。また本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。そのような装置に本開示に係る技術が適用されることで、撮像装置の消費電力を低減させることができるとともに、カラム読み出し回路のアナログ特性に起因するノイズを低減させた画像を生成することが可能となる。
図２１は、本開示の実施の形態に係るＣＭＯＳイメージセンサ１００を適用した電子機器５００の構成例を示す説明図である。
電子機器５００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
図２１において、電子機器５００は、レンズ５０１、撮像素子５０２、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８を備える。また、電子機器５００において、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、操作部５０７、及び、電源部５０８は、バスライン５０９を介して相互に接続されている。
そして、撮像素子５０２として、図１のＣＭＯＳイメージセンサ１００を適用することができる。
ＤＳＰ回路５０３は、撮像素子５０２から供給される信号を処理する信号処理回路である。ＤＳＰ回路５０３は、撮像素子５０２からの信号を処理して得られる画像データを出力する。フレームメモリ５０４は、ＤＳＰ回路５０３により処理された画像データを、フレーム単位で一時的に保持する。
表示部５０５は、例えば、液晶パネルや有機ＥＬ（Electro Luminescence）パネル等のパネル型表示装置からなり、撮像素子５０２で撮像された動画又は静止画を表示する。記録部５０６は、撮像素子５０２で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部５０７は、ユーザによる操作に従い、電子機器５００が有する各種の機能についての操作指令を出力する。電源部５０８は、ＤＳＰ回路５０３、フレームメモリ５０４、表示部５０５、記録部５０６、及び、操作部５０７の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
＜３．まとめ＞
以上説明したように本開示の実施の形態によれば、カラム読み出し回路のアナログ特性に起因するノイズを低減させた画像を生成することが可能なＣＭＯＳイメージセンサ１００を提供することができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
光電変換により画素信号を出力する画素を複数有する画素アレイと、
所定の信号を出力する信号出力部と、
前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
を備える、撮像素子。
（２）
所定の条件を満たした場合に前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える制御を行う制御部を備える、前記（１）に記載の撮像素子。
（３）
前記制御部は、所定の周期で前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、前記（２）に記載の撮像素子。
（４）
前記制御部は、所定の温度変化の検出に応じて前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、前記（２）または（３）に記載の撮像素子。
（５）
前記制御部は、所定の電圧変化の検出に応じて前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、前記（２）または（３）に記載の撮像素子。
（６）
前記信号出力部は、任意の電圧値の信号を出力する、前記（１）〜（５）のいずれかに記載の撮像素子。
（７）
前記信号出力部は、少なくとも２つの電圧値の信号を切り替えて出力する、前記（１）〜（５）のいずれかに記載の撮像素子。
（８）
前記ＡＤ変換処理部は、前記画素信号および前記画素信号と逆方向に線形に変化する参照信号を加算した信号による第１の電圧と、基準となる第２の電圧とを比較した結果に基づいて、前記画素信号をデジタル信号に変換する、前記（１）〜（７）のいずれかに記載の撮像素子。
（９）
前記ＡＤ変換処理部は、前記第１の電圧と前記第２の電圧とを比較し、比較結果を示す出力信号を出力する比較器を備える、前記（８）に記載の撮像素子。
（１０）
前記ＡＤ変換処理部からの出力に対する信号処理を実行する信号処理回路をさらに備える、前記（９）に記載の撮像素子。
（１１）
前記信号処理回路は、前記スイッチ部が前記信号出力部からの出力を前記ＡＤ変換処理部へ出力する状態において、複数の前記ＡＤ変換処理部からの出力について光量とデジタル値との関係を揃えるための補正値を算出する信号処理を実行する、前記（１０）に記載の撮像素子。
（１２）
前記信号処理回路は、前記スイッチ部が前記画素アレイからの出力を前記ＡＤ変換処理部へ出力する状態において、前記補正値を用いて前記ＡＤ変換処理部からの出力に対する補正処理を行う、前記（１１）に記載の撮像素子。
（１３）
前記ＡＤ変換処理部は、少なくとも一つの比較器を有し、前記比較器は第一の差動トランジスタと第二の差動トランジスタを備える、前記（１）〜（１２）のいずれかに記載の撮像素子。
（１４）
前記第一の差動トランジスタは参照信号が入力され、前記第二の差動トランジスタは前記スイッチ部を介して前記信号出力部からの出力、または前記画素信号に基づく出力を選択的に入力される、前記（１３）に記載の撮像素子。
（１５）
前記第一の差動トランジスタは参照電圧に接続され、前記第二の差動トランジスタは第一の容量および第二の容量に接続されている、前記（１３）または（１４）に記載の撮像素子。
（１６）
前記第一の容量は参照信号が入力され、前記第二の容量はスイッチを介して前記画素信号に基づく出力、または前記信号出力部からの出力を選択的に入力される、前記（１５）に記載の撮像素子。
（１７）
前記参照電圧は、グランド電圧である、前記（１６）に記載の撮像素子。
（１８）
光電変換により画素信号を出力する画素を複数有する画素アレイと、
所定の信号を出力する信号出力部と、
前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
を備える、撮像素子において、
所定の条件を満たした場合に前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える制御を行う、撮像素子の制御方法。
（１９）
撮像素子と、
前記撮像素子から出力される信号を処理する処理部と、
を備え、
前記撮像素子は、
光電変換により画素信号を出力する画素を複数有する画素アレイと、
所定の信号を出力する信号出力部と、
前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
を備える、電子機器。
１００ ：ＣＭＯＳイメージセンサ
１０９ ：画素駆動線
１１０ ：垂直信号線
１２１ ：比較器
１２２ ：カウンタ
１２３ ：ラッチ
１５０ ：画素
１５１ ：フォトダイオード
１５２ ：転送トランジスタ
１５４ ：増幅トランジスタ
１５５ ：選択トランジスタ
１５６ ：リセットトランジスタ
１５７ ：定電流源
１７１ ：スイッチ部
１７２ ：キャパシタアレイ
１７３ ：比較器
１７４ ：ＳＡＲロジック回路
２００ ：比較器
２０１ ：差動アンプ

Claims (19)

  1. 光電変換により画素信号を出力する画素を複数有する画素アレイと、
    所定の信号を出力する信号出力部と、
    前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
    前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
    を備える、撮像素子。
  2. 所定の条件を満たした場合に前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える制御を行う制御部を備える、請求項１に記載の撮像素子。
  3. 前記制御部は、所定の周期で前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、請求項２に記載の撮像素子。
  4. 前記制御部は、所定の温度変化の検出に応じて前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、請求項２に記載の撮像素子。
  5. 前記制御部は、所定の電圧変化の検出に応じて前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える、請求項２に記載の撮像素子。
  6. 前記信号出力部は、任意の電圧値の信号を出力する、請求項１に記載の撮像素子。
  7. 前記信号出力部は、少なくとも２つの電圧値の信号を切り替えて出力する、請求項１に記載の撮像素子。
  8. 前記ＡＤ変換処理部は、前記画素信号および前記画素信号と逆方向に線形に変化する参照信号を加算した信号による第１の電圧と、基準となる第２の電圧とを比較した結果に基づいて、前記画素信号をデジタル信号に変換する、請求項１に記載の撮像素子。
  9. 前記ＡＤ変換処理部は、前記第１の電圧と前記第２の電圧とを比較し、比較結果を示す出力信号を出力する比較器を備える、請求項８に記載の撮像素子。
  10. 前記ＡＤ変換処理部からの出力に対する信号処理を実行する信号処理回路をさらに備える、請求項９に記載の撮像素子。
  11. 前記信号処理回路は、前記スイッチ部が前記信号出力部からの出力を前記ＡＤ変換処理部へ出力する状態において、複数の前記ＡＤ変換処理部からの出力について光量とデジタル値との関係を揃えるための補正値を算出する信号処理を実行する、請求項１０に記載の撮像素子。
  12. 前記信号処理回路は、前記スイッチ部が前記画素アレイからの出力を前記ＡＤ変換処理部へ出力する状態において、前記補正値を用いて前記ＡＤ変換処理部からの出力に対する補正処理を行う、請求項１１に記載の撮像素子。
  13. 前記ＡＤ変換処理部は、少なくとも一つの比較器を有し、前記比較器は第一の差動トランジスタと第二の差動トランジスタを備える、請求項１に記載の撮像素子。
  14. 前記第一の差動トランジスタは参照信号が入力され、前記第二の差動トランジスタは前記スイッチ部を介して前記信号出力部からの出力、または前記画素信号に基づく出力を選択的に入力される、請求項１３に記載の撮像素子。
  15. 前記第一の差動トランジスタは参照電圧に接続され、前記第二の差動トランジスタは第一の容量および第二の容量に接続されている、請求項１３に記載の撮像素子。
  16. 前記第一の容量は参照信号が入力され、前記第二の容量はスイッチを介して前記画素信号に基づく出力、または前記信号出力部からの出力を選択的に入力される、請求項１５に記載の撮像素子。
  17. 前記参照電圧は、グランド電圧である、請求項１６に記載の撮像素子。
  18. 光電変換により画素信号を出力する画素を複数有する画素アレイと、
    所定の信号を出力する信号出力部と、
    前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
    前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
    を備える、撮像素子において、
    所定の条件を満たした場合に前記信号出力部からの出力を前記ＡＤ変換処理部に出力するように前記スイッチ部を切り替える制御を行う、撮像素子の制御方法。
  19. 撮像素子と、
    前記撮像素子から出力される信号を処理する処理部と、
    を備え、
    前記撮像素子は、
    光電変換により画素信号を出力する画素を複数有する画素アレイと、
    所定の信号を出力する信号出力部と、
    前記信号出力部からの出力または前記画素信号に基づく出力のいずれかを切り替えて出力するスイッチ部と、
    前記スイッチ部からの出力を用いてＡＤ変換を実行するＡＤ変換処理部と、
    を備える、電子機器。
JP2018110276A 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器 Pending JP2021153210A (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2018110276A JP2021153210A (ja) 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器
US15/733,887 US20210218925A1 (en) 2018-06-08 2019-03-27 Imaging device, imaging device control method, and electronic apparatus
CN202211278738.5A CN115665575B (zh) 2018-06-08 2019-03-27 成像装置和电子设备
KR1020207034248A KR20210018247A (ko) 2018-06-08 2019-03-27 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기
DE112019002905.3T DE112019002905T5 (de) 2018-06-08 2019-03-27 Bildgebungsvorrichtung, steuerungsverfahren für eine bildgebungsvorrichtung und elektronische einrichtung
CN201980035192.0A CN112204952A (zh) 2018-06-08 2019-03-27 成像元件、成像元件的控制方法和电子设备
PCT/JP2019/013323 WO2019235033A1 (ja) 2018-06-08 2019-03-27 撮像素子、撮像素子の制御方法、及び、電子機器
TW108113522A TWI827594B (zh) 2018-06-08 2019-04-18 攝像元件、攝像元件之控制方法及電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018110276A JP2021153210A (ja) 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器

Publications (1)

Publication Number Publication Date
JP2021153210A true JP2021153210A (ja) 2021-09-30

Family

ID=68769341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018110276A Pending JP2021153210A (ja) 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器

Country Status (7)

Country Link
US (1) US20210218925A1 (ja)
JP (1) JP2021153210A (ja)
KR (1) KR20210018247A (ja)
CN (2) CN112204952A (ja)
DE (1) DE112019002905T5 (ja)
TW (1) TWI827594B (ja)
WO (1) WO2019235033A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021121060A (ja) * 2020-01-30 2021-08-19 キヤノン株式会社 半導体装置、システム、および機器
JP2021197648A (ja) * 2020-06-16 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20220085619A (ko) * 2020-12-15 2022-06-22 삼성전자주식회사 비전 센서 및 이의 동작 방법
US11683609B2 (en) 2021-07-22 2023-06-20 Samsung Electronics Co., Ltd. Amplifier circuit for enabling power efficient and faster pixel settling in image sensors
WO2023197163A1 (en) * 2022-04-12 2023-10-19 Huawei Technologies Co., Ltd. Comparator and method of comparing voltages
CN116086621B (zh) * 2023-03-31 2023-07-25 杭州海康微影传感科技有限公司 一种红外读出电路及红外读出电路的控制方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
US6903670B1 (en) * 2002-10-04 2005-06-07 Smal Camera Technologies Circuit and method for cancellation of column pattern noise in CMOS imagers
JP4247995B2 (ja) * 2005-02-03 2009-04-02 富士通マイクロエレクトロニクス株式会社 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
US8164657B2 (en) * 2008-06-27 2012-04-24 AltaSens, Inc Pixel or column fixed pattern noise mitigation using partial or full frame correction with uniform frame rates
JP2011109612A (ja) * 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP6019714B2 (ja) * 2012-04-27 2016-11-02 ソニー株式会社 信号処理装置および方法、撮像装置、並びに、固体撮像素子
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP2015008348A (ja) * 2013-06-24 2015-01-15 株式会社東芝 固体撮像装置
US9432004B2 (en) * 2014-04-17 2016-08-30 Stmicroelectronics, Inc. Automatic gain and offset compensation for an electronic circuit
WO2017082093A1 (ja) * 2015-11-13 2017-05-18 ソニー株式会社 撮像素子、撮像素子の駆動方法、及び、電子機器
KR20170119764A (ko) * 2016-04-19 2017-10-30 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102431242B1 (ko) * 2017-11-29 2022-08-11 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置

Also Published As

Publication number Publication date
WO2019235033A1 (ja) 2019-12-12
CN115665575B (zh) 2023-12-15
CN115665575A (zh) 2023-01-31
US20210218925A1 (en) 2021-07-15
CN112204952A (zh) 2021-01-08
KR20210018247A (ko) 2021-02-17
DE112019002905T5 (de) 2021-03-18
TW202002615A (zh) 2020-01-01
TWI827594B (zh) 2024-01-01

Similar Documents

Publication Publication Date Title
TWI827594B (zh) 攝像元件、攝像元件之控制方法及電子機器
US10574925B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
JP5552858B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP4529834B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR101579273B1 (ko) 고체 촬상 소자, 고체 촬상 소자의 신호 판독 방법 및 촬상 장치
CN104079841B (zh) 比较器、固态成像器件、电子装置及驱动方法
TWI659652B (zh) 攝像裝置、電子機器
JP5369779B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5915031B2 (ja) 撮像装置および撮像方法、並びに電子機器
JP2008271280A (ja) 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
US10645327B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
TW201511564A (zh) 轉換裝置、攝像裝置、電子機器、轉換方法
WO2018012068A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2015126382A (ja) 固体撮像装置及びその駆動方法
TW202418812A (zh) 攝像元件、攝像元件之控制方法及電子機器