KR20210018247A

KR20210018247A - 촬상 소자, 촬상 소자의 제어 방법, 및 전자기기

Info

Publication number: KR20210018247A
Application number: KR1020207034248A
Authority: KR
Inventors: 나오토 나가키; 타카시 요코카와; 아츠시 키타하라; 유키야스 타츠자와
Original assignee: 소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date: 2018-06-08
Filing date: 2019-03-27
Publication date: 2021-02-17
Also published as: TW202002615A; TWI827594B; CN115665575A; US20210218925A1; CN112204952A; CN115665575B; DE112019002905T5; JP2021153210A; WO2019235033A1

Abstract

[과제] 노이즈를 저감시킨 화상을 생성하는 것이 가능한 촬상 소자를 제공한다. [해결 수단] 소정의 신호를 출력하는 신호 출력부와, 상기 신호 출력부로부터의 출력 또는 광전 변환에 의해 화소 신호를 출력하는 화소 어레이로부터의 출력 중 어느 하나를 전환하여 출력하는 스위치부와, 상기 스위치부로부터의 출력을 이용하여 신호 처리를 실행하는 신호 처리부를 구비하는, 촬상 소자가 제공된다.

Description

촬상 소자, 촬상 소자의 제어 방법, 및 전자기기

본 개시는, 촬상 소자, 촬상 소자의 제어 방법 및 전자기기에 관한 것이다.

종래, 아날로그의 화소 신호와, 선형으로 감소하는 램프 파형의 참조 신호를 비교기에 의해 비교하고, 참조 신호가 화소 신호를 하회할 때까지의 시간을 카운트함으로써, 화소 신호를 AD(아날로그-디지털) 변환하는 CMOS 이미지 센서가 있다(예를 들면, 특허문헌 1 참조).

특허문헌 1: 일본특허공개 2009-124513호 공보

CMOS 이미지 센서에는, 비교기 등에서 사용되는 아날로그 회로의 편차에 기인하는 고정의 패턴 노이즈가 발생하는 현상이 있다. 특히, CMOS 이미지 센서의 소비 전력을 낮추기 위해 비교기의 전원 전압을 낮추면, 수직 자국의 노이즈가 발생하기 쉬워진다.

이에, 본 개시에서는, 노이즈를 저감시킨 화상을 생성하는 것이 가능한, 신규이며 개량된 촬상 소자, 촬상 소자의 제어 방법 및 전자기기를 제안한다.

본 개시에 의하면, 광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와, 소정의 신호를 출력하는 신호 출력부와, 상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와, 상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자가 제공된다.

또 본 개시에 의하면, 광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와, 소정의 신호를 출력하는 신호 출력부와, 상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와, 상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자에 있어서, 소정의 조건을 만족시킨 경우에 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는 제어를 행하는, 촬상 소자의 제어 방법이 제공된다.

또 본 개시에 의하면, 촬상 소자와, 상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고, 상기 촬상 소자는, 광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와, 소정의 신호를 출력하는 신호 출력부와, 상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와, 상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 전자기기가 제공된다.

이상 설명한 바와 같이 본 개시에 의하면, 노이즈를 저감시킨 화상을 생성하는 것이 가능한, 신규이며 개량된 촬상 소자, 촬상 소자의 제어 방법 및 전자기기를 제공할 수 있다.

한편, 상기의 효과는 반드시 한정적인 것이 아니며, 상기의 효과와 함께, 또는 상기의 효과에 대신하여, 본 명세서에 개시된 어떠한 효과, 또는 본 명세서로부터 파악될 수 있는 다른 효과가 얻어져도 된다.

도 1은 본 개시의 실시형태에 따른 CMOS 이미지 센서의 구성예를 나타내는 설명도이다.
도 2a는 화소부에 설치되는 화소의 구성예를 나타내는 회로도이다.
도 2b는 컬럼 독출 회로의 구성예를 나타내는 설명도이다.
도 3a는 도 1의 비교기의 구성예를 나타내는 회로도이다.
도 3b는 도 3a의 비교기의 동작점을 나타내는 도면이다.
도 4는 비교기의 동작에 대해 설명하는 타이밍 차트이다.
도 5는 비교기의 구성예를 나타내는 회로도이다.
도 6은 본 개시의 실시형태에 따른 신호 처리 회로의 기능 구성예를 나타내는 설명도이다.
도 7a는 동 실시형태에 따른 CMOS 이미지 센서의 동작예를 나타내는 플로우 차트이다.
도 7b는 동 실시형태에 따른 CMOS 이미지 센서의 동작예를 나타내는 플로우 차트이다.
도 8은 신호 처리 회로에 의한 보정 처리의 예를 나타내는 설명도이다.
도 9는 동 실시형태에 따른 CMOS 이미지 센서의 동작을 시계열로 나타내는 설명도이다.
도 10은 기동 시의 보정 처리와 매 V 보정 처리의 화상예를 나타내는 설명도이다.
도 11은 비교기의 구성예를 나타내는 회로도이다.
도 12는 비교기의 구성예를 나타내는 회로도이다.
도 13은 컬럼 독출 회로에 구비되는 SAR ADC의 구성예를 나타내는 설명도이다.
도 14는 컬럼 독출 회로에 구비되는 SAR ADC의 구성예를 나타내는 설명도이다.
도 15는 동 실시형태에 따른 CMOS 이미지 센서의 구성예를 나타내는 설명도이다.
도 16은 본 개시에 따른 기술을 적용할 수 있는 적층형의 고체 촬상 장치의 구성예 개요를 나타내는 도면이다.
도 17은 적층형의 고체 촬상 장치의 제1 구성예를 나타내는 단면도이다.
도 18은 적층형의 고체 촬상 장치의 제2 구성예를 나타내는 단면도이다.
도 19는 적층형의 고체 촬상 장치의 제3 구성예를 나타내는 단면도이다.
도 20은 본 개시에 따른 기술을 적용할 수 있는 적층형의 고체 촬상 장치의 다른 구성예를 나타내는 단면도이다.
도 21은 전자기기의 구성예를 나타내는 설명도이다.

이하에 첨부 도면을 참조하면서, 본 개시의 바람직한 실시형태에 대해 상세하게 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 기능 구성을 갖는 구성요소에 대해서는, 동일한 부호를 붙임으로써 중복 설명을 생략한다.

한편, 설명은 이하의 순서로 하는 것으로 한다.

1. 본 개시의 실시형태

1.1. CMOS 이미지 센서의 구성예

1.2. CMOS 이미지 센서의 동작예

2. 적층형의 고체 촬상 장치의 구성예

3. 정리

<1. 본 개시의 실시형태>

[1.1. CMOS 이미지 센서의 구성예]

먼저, 본 개시의 실시형태에 따른 CMOS 이미지 센서의 구성예에 대해 설명한다. 도 1은, 본 개시의 실시형태에 따른 CMOS 이미지 센서의 구성예를 나타내는 설명도이다. 이하, 도 1을 사용하여 본 개시의 실시형태에 따른 CMOS 이미지 센서의 구성예를 설명한다.

도 1에 나타낸 바와 같이, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)는, 화소부(101), 수직 주사 회로(102), 컬럼 독출 회로(103), 신호원(104), 스위치부(105), 기준 전압 생성부(106), 신호 처리 회로(107), 및 이벤트 제어부(108)를 포함하여 구성된다.

화소부(101)에는, 입사광을 그 광량에 따른 전하량으로 광전 변환하는 광전 변환 소자를 포함하는 단위 화소(이하, 단순히 화소라고도 칭함)가 행렬 형상으로 배치되어 있다. 단위 화소의 구체적인 회로 구성에 대해서는, 도 2a를 참조하여 후술한다. 또한, 화소부(101)에는, 행렬 형상의 화소 배열에 대해서, 행마다 화소 구동선(109)이 도면의 좌우 방향(화소행의 화소 배열 방향/수평 방향)을 따라 배선되고, 열마다 수직 신호선(110)이 도면의 상하 방향(화소열의 화소 배열 방향/수직 방향)을 따라 배선되어 있다. 화소 구동선(109)의 일단은, 수직 주사 회로(102)의 각 행에 대응한 출력단에 접속되어 있다. 또한, 도 1에서는, 화소 구동선(109)을 화소행마다 1개씩 나타내고 있지만, 각 화소행에 화소 구동선(109)을 2개 이상 설치해도 된다.

수직 주사 회로(102)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되어 있다. 여기서는, 구체적인 구성에 대해서는 도시를 생략하지만, 수직 주사 회로(102)는, 독출 주사계와 소출 주사계를 포함하고 있다.

독출 주사계는, 신호를 읽어내는 단위 화소에 대해 행 단위로 순서대로 선택 주사를 행한다. 한편, 소출 주사계는, 독출 주사계에 의해 독출 주사가 행해지는 독출 행에 대해, 그 독출 주사보다 셔터 스피드의 시간분만큼 선행하여 그 독출 행의 단위 화소의 광전 변환 소자로부터 불필요한 전하를 쓸어내는(리셋하는) 소출 주사를 행한다. 이 소출 주사계에 의한 불요 전하의 소출(리셋)에 의해, 이른바 전자 셔터 동작이 이루어진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 광전하를 버리고, 새롭게 노광을 개시하는(광전하의 축적을 개시하는) 동작을 말한다. 독출 주사계에 의한 독출 동작에 의해 읽어내지는 신호는, 그 직전의 독출 타이밍 또는 전자 셔터 동작 이후에 입사한 광량에 대응한다. 그리고, 직전의 독출 동작에 의한 독출 타이밍 또는 전자 셔터 동작에 의한 소출 타이밍으로부터, 금회의 독출 동작에 의한 독출 타이밍까지의 기간이, 단위 화소에 있어서의 광전하의 축적 시간(노광 시간)이 된다.

수직 주사 회로(102)에 의해 선택 주사된 화소행의 각 단위 화소로부터 출력되는 화소 신호 VSL는, 각 열의 수직 신호선(110)을 거쳐 컬럼 독출 회로(103)에 공급된다.

컬럼 독출 회로(103)는, 비교기, 카운터, 래치 등을 구비한다. 비교기, 카운터 및 래치는, 각각 화소부(101)의 열마다 1개, 또는 복수의 열마다 1개씩 설치되어, ADC를 구성한다. 즉, 컬럼 독출 회로(103)에는, 화소부(101)의 열마다 1개, 또는 복수의 열마다 1개, ADC가 설치되어 있다. 비교기의 구체적인 구성예는 후술한다. 또한 컬럼 독출 회로(103)의 비교기에는, 소정의 기준 전압이 인가된다. 컬럼 독출 회로(103)의 구성예에 대해서는, 도 2b를 참조하여 설명한다.

신호원(104)은, 본 개시의 신호 출력부의 일례이며, 스위치부(105)를 통해 컬럼 독출 회로(103)에 신호를 공급한다. 이 신호원(104)으로부터의 신호는, CMOS 이미지 센서(100)가 컬럼 독출 회로(103)의 특성을 보정하는 처리(이하 단순히 보정 처리라고도 칭함)를 실행할 때에 컬럼 독출 회로(103)에 공급된다. 신호원(104)은, 임의의 전압의 신호를 출력하도록 구성되어도 되고, 각각 소정의 전압의 신호를 출력하는 복수의 신호원으로 이루어져도 된다.

스위치부(105)는, 화소부(101)로부터의 신호 또는 신호원(104)으로부터의 신호 중 어느 하나를 컬럼 독출 회로(103)에 공급하도록 전환하는 동작을 실행한다. 즉, 촬상시에는, 스위치부(105)는, 화소부(101)로부터의 신호를 컬럼 독출 회로(103)에 공급하도록 접속하고, 보정 처리 시에는, 스위치부(105)는, 신호원(104)으로부터의 신호를 컬럼 독출 회로(103)에 공급하도록 접속한다. 스위치부(105)는, 이벤트 제어부(108)에 의해 전환이 제어될 수 있다. 스위치부(105)는, 수직 신호선(110) 마다 1개 설치되는 스위칭 소자로 이루어진다. 각각의 스위칭 소자는, 이벤트 제어부(108)에 의해 전환이 제어된다.

신호 처리 회로(107)는, 디지털의 화소 신호에 대해서, 소정의 신호 처리를 행하고, 2 차원의 화상 데이터를 생성한다. 예를 들면, 신호 처리 회로(107)는, 종선(vertical line) 결함, 점(point) 결함의 보정, 또는, 신호의 클램프를 행하거나, 패러렐-시리얼 변환, 압축, 부호화, 가산, 평균 및 간헐 동작(intermittent operation) 등 디지털 신호 처리를 행하거나 한다. 신호 처리 회로(107)는, 생성한 화상 데이터를 후단의 장치에 출력한다.

본 실시형태에서는, 신호 처리 회로(107)는, 컬럼 독출 회로(103)의 아날로그 특성을 보정하는 보정 처리를 실행한다. 신호 처리 회로(107)는, 보정 처리를 실행함으로써, 컬럼 독출 회로(103)의 아날로그 특성에 기인하는 노이즈를 저감시킬 수 있다.

이벤트 제어부(108)는, 소정의 이벤트의 발생을 검출하고, 검출에 따라 수직 주사 회로(102), 스위치부(105), 신호 처리 회로(107)의 동작을 제어한다. 따라서 이벤트 제어부(108)는, 본 개시의 제어부 일례이다. 예를 들면, 소정의 온도 변화를 검출한 것을 계기로 하여 보정 처리를 실행하는 것이 정해져 있는 경우, 이벤트 제어부(108)는, 도시하지 않는 온도 센서에 의해 소정의 온도 변화를 검출하면, 보정 처리를 실행하기 위해, 신호원(104)과 컬럼 독출 회로(103)를 접속하도록 스위치부(105)를 전환한다. 또한 예를 들면, CMOS 이미지 센서(100) 내부의 소정의 전압 변화를 검출한 것을 계기로 하여 보정 처리를 실행하는 것이 정해져 있는 경우, 이벤트 제어부(108)는, 소정의 전압 변화를 검출하면, 보정 처리를 실행하기 위해서, 신호원(104)과 컬럼 독출 회로(103)를 접속하도록 스위치부(105)를 전환한다.

수직 주사 회로(102), 컬럼 독출 회로(103), 신호원(104), 스위치부(105), 기준 전압 생성부(106), 및 신호 처리 회로(107)는, 도시하지 않는 타이밍 제어 회로로부터의 타이밍 신호에 의해 구동이 제어되어도 된다.

<화소의 구성예>

도 2a는, 화소부(101)에 설치되는 화소(150)의 구성예를 나타내는 회로도이다.

화소(150)는, 광전 변환 소자로서 예를 들면 포토 다이오드(151)를 구비하고, 포토 다이오드(151)에 대해서, 전송 트랜지스터(152), 증폭 트랜지스터(154), 선택 트랜지스터(155), 리셋 트랜지스터(156)의 4개의 트랜지스터를 능동 소자로서 구비한다.

포토 다이오드(151)는, 입사광을 그 광량에 따른 양의 전하(여기서는 전자)로 광전 변환한다.

전송 트랜지스터(152)는, 포토 다이오드(151)와 FD(플로팅 디퓨전)(153)과의 사이에 접속되어 있다. 전송 트랜지스터(152)는, 수직 주사 회로(102)로부터 공급되는 구동 신호 TX에 의해 온 상태로 되었을 때, 포토 다이오드(151)에 축적되어 있는 전하를 FD(153)에 전송한다.

FD(153)에는, 증폭 트랜지스터(154)의 게이트가 접속되어 있다. 증폭 트랜지스터(154)는, 선택 트랜지스터(155)를 거쳐 수직 신호선(110)에 접속되며, 화소부(101)의 밖의 정전류원(157)과 소스 팔로워를 구성하고 있다. 수직 주사 회로(102)로부터 공급되는 구동 신호 SEL에 의해 선택 트랜지스터(155)가 온 하면, 증폭 트랜지스터(154)는, FD(153)의 전위를 증폭하고, 그 전위에 따른 전압을 나타내는 화소 신호를 수직 신호선(110)에 출력한다. 그리고, 각 화소(150)로부터 출력된 화소 신호는, 수직 신호선(110)을 거쳐서, 컬럼 독출 회로(103)의 각 비교기에 공급된다.

리셋 트랜지스터(156)는, 전원 VDD와 FD(153) 사이에 접속되어 있다. 리셋 트랜지스터(156)가 수직 주사 회로(102)로부터 공급되는 구동 신호 RST에 의해 온 했을 때, FD(153)의 전위가 전원 VDD의 전위로 리셋된다.

<컬럼 독출 회로의 구성예>

도 2b는, 컬럼 독출 회로(103)의 구성예를 나타내는 설명도이다. 컬럼 독출 회로(103)는, 비교기(200)와, 카운터(300)와, 스위치(310)를 포함하여 구성된다.

비교기(200)는, 수직 신호선(110)로부터의 출력 신호와, 신호원(104)으로부터의 램프 신호를 비교하는 회로이다. 신호원(104)으로부터의 램프 신호는, PLL(도시하지 않음)로부터의 클럭 펄스에 따라, 일정한 기울기로 값이 시간적으로 변화되는 파형이다. 그리고 비교기(200)는, 수직 신호선(110)로부터의 출력 신호와, 신호원(104)으로부터의 램프 신호와의 대소 관계가 반전하는 타이밍에서, 스위치(310)를 오프하는 신호를 출력한다.

카운터(300)는, PLL로부터의 클럭 펄스에 따라 카운트 업 하는 회로이다. 카운터(300)는, 스위치(310)가 오프되어, PLL로부터의 클럭 펄스가 공급되지 않게 될 때까지 카운트 업 한다. 즉, 카운터(300)는, 수직 신호선(110)로부터의 출력 신호와, 신호원(104)으로부터의 램프 신호의 대소 관계가 반전하는 타이밍이 될 때까지 카운트 업을 실행한다. 따라서, 카운터(300)의 값이, 수직 신호선(110)로부터의 출력 신호의 디지털값이 된다.

<비교기의 구성예>

도 3a는, 도 1의 비교기(121)에 적용되는 비교기(200)의 구성예를 나타내는 회로도이다.

비교기(200)는, 차동 앰프(201), 출력 앰프(221), 커패시터(C11) 내지 커패시터(C13, C42), 스위치(SW11) 및 스위치(SW12)를 구비한다. 차동 앰프(201)는, PMOS 트랜지스터(PT11), PMOS 트랜지스터(PT12) 및 NMOS 트랜지스터(NT11) 내지 NMOS 트랜지스터(NT13)를 구비한다.

PMOS 트랜지스터(PT11)의 소스 및 PMOS 트랜지스터(PT12)의 소스는, 전원 VDD1에 접속되어 있다. PMOS 트랜지스터(PT11)의 드레인은, PMOS 트랜지스터(PT11)의 게이트 및 NMOS 트랜지스터(NT11)의 드레인에 접속되어 있다. PMOS 트랜지스터(PT12)의 드레인은, NMOS 트랜지스터(NT12)의 드레인 및 출력 신호 OUT1의 출력 단자 T15에 접속되어 있다. NMOS 트랜지스터(NT11)의 소스는, NMOS 트랜지스터(NT12)의 소스 및 NMOS 트랜지스터(NT13)의 드레인에 접속되어 있다. NMOS 트랜지스터(NT13)의 소스는 그라운드 GND1에 접속되어 있다.

그리고, PMOS 트랜지스터(PT11) 및 PMOS 트랜지스터(PT12)에 의해 커런트 미러 회로(current mirror circuit)가 구성되어 있다. 또한, NMOS 트랜지스터(NT11) 내지 NMOS 트랜지스터(NT13)에 의해, 차동의 비교부가 구성되어 있다. 즉, NMOS 트랜지스터(NT13)가, 입력 단자 T14를 거쳐 외부로부터 입력되는 바이어스 전압 VG에 의해 전류원으로서 동작하고, NMOS 트랜지스터(NT11) 및 NMOS 트랜지스터(NT112)가 차동 트랜지스터로서 동작한다.

커패시터(C11)는, 화소 신호 VSL의 입력 단자 T11, 또는 임의의 전압을 출력할 수 있는 신호원(104)과, NMOS 트랜지스터(NT11)의 게이트 사이에 접속되어 있고, 화소 신호 VSL에 대한 입력 용량이 된다.

커패시터(C12)는, 참조 신호 RAMP의 입력 단자 T12와 NMOS 트랜지스터(NT11)의 게이트 사이에 접속되어 있고, 참조 신호 RAMP에 대한 입력 용량이 된다.

스위치(SW11)는, NMOS 트랜지스터(NT11)의 드레인-게이트 사이에 접속되어 있고, 입력 단자 T13를 거쳐 입력되는 구동 신호 AZSW1에 의해 온 또는 오프한다.

스위치(SW12)는, NMOS 트랜지스터(NT12)의 드레인-게이트 사이에 접속되어 있고, 입력 단자 T13를 거쳐 입력되는 구동 신호 AZSW1에 의해 온 또는 오프한다.

커패시터 C13는, NMOS 트랜지스터(NT12)의 게이트와 그라운드 GND1의 사이에 접속되어 있다.

또한, 이하, 커패시터(C11), 커패시터(C12) 및 스위치(SW11)의 접속점을 노드 HiZ라 한다. 또한, 이하, NMOS 트랜지스터(NT12)의 게이트, 커패시터 C13 및 스위치(SW12)의 접속점을 노드 VSH라 한다.

출력 앰프(221)는, 차동 앰프(201)의 출력 신호 OUT1를, 후단의 회로에 적절한 레벨로 출력하기 위해 버퍼링하는 버퍼로서 기능한다. 즉, 출력 앰프(221)는, 차동 앰프(201)의 출력 신호 OUT1를 소정의 게인으로 증폭하고, 그 결과 얻어지는 출력 신호 OUT2를, 출력 단자 T42로부터 출력한다.

출력 앰프(221)는, PMOS 트랜지스터(PT41), NMOS 트랜지스터(NT41), 커패시터(C41) 및 스위치(SW41)를 구비한다.

PMOS 트랜지스터(PT41)의 소스는, 전원 VDD1에 접속되고, 게이트는 차동 앰프(201)의 출력에 접속되며, 드레인은, PMOS 트랜지스터(PT41)의 드레인 및 출력 단자 T42에 접속되어 있다. NMOS 트랜지스터(NT41)의 소스는, 그라운드 GND1에 접속되고, 게이트는, 커패시터(C41)를 거쳐 그라운드 GND1에 접속되어 있다. 스위치(SW41)는, NMOS 트랜지스터(NT41)의 드레인-게이트 사이에 접속되고, 타이밍 제어 회로로부터 입력 단자(T41)를 거쳐 입력되는 구동 신호 AZSW2에 의해 온 또는 오프한다.

커패시터(C42)는, 전원 VDD1과 PMOS 트랜지스터(PT12)의 드레인(차동 앰프(201)의 출력)과의 사이에 접속되어 있다. 이 커패시터(C42)에 의해, 차동 앰프(201)의 출력 신호 OUT1의 고주파 성분이 제거된다.

<비교기의 동작>

다음으로, 도 4의 타이밍 차트를 참조하여, 비교기(200)의 동작에 대해 설명한다. 도 4는, 구동 신호 AZSW1, 구동 신호 AZSW2, 참조 신호 RAMP, 화소 신호 VSL, 노드 VSH, 노드 HiZ, 출력 신호 OUT1 및 출력 신호 OUT2의 타이밍 차트를 나타내고 있다.

시각 t1에 있어서, 구동 신호 AZSW1가 하이 레벨로 설정된다. 그리고, 스위치(SW11) 및 스위치(SW12)가 온 하고, NMOS 트랜지스터(NT11)의 드레인과 게이트 및 NMOS 트랜지스터(NT12)의 드레인과 게이트가 접속된다. 또한, 참조 신호 RAMP가 소정의 리셋 레벨로 설정된다. 또한, 독출 대상이 되는 화소(150)의 FD(153)가 리셋되어, 화소 신호 VSL가 리셋 레벨로 설정된다.

이에 의해, 차동 앰프(201)의 오토 제로 동작이 개시된다. 즉, NMOS 트랜지스터(NT11)의 드레인 및 게이트, 및, NMOS 트랜지스터(NT12)의 드레인 및 게이트가, 소정의 같은 전압 (이하, 기준 전압이라 칭함)에 수속한다. 이에 의해, 노드 HiZ 및 노드 VSH의 전압이 기준 전압으로 설정된다.

또한, 구동 신호 AZSW2가 하이 레벨로 설정된다. 그리고, 스위치(SW41)가 온 하고, PMOS 트랜지스터(PT41)의 드레인과 게이트가 접속된다.

이에 의해, 출력 앰프(221)의 오토 제로 동작이 개시된다. 즉, 커패시터(C41)의 전압이, PMOS 트랜지스터(PT41)의 드레인 전압과 동등해지고, 커패시터(C41)에 전하가 축적된다.

시각 t2에 있어서, 구동 신호 AZSW2가 로우 레벨로 설정된다. 그리고, 스위치(SW41)가 오프하고, 출력 앰프(221)의 오토 제로 동작이 종료한다. 또한, 스위치(SW41)가 오프된 후에도, 커패시터(C41)의 전압은 그대로 보유되며, NMOS 트랜지스터(NT41)의 게이트에 인가된다. 따라서, NMOS 트랜지스터(NT41)는, 스위치(SW41)가 온 하고 있을 때와 거의 같은 전류를 흘리는 전류원으로서 기능한다.

다음으로, 시각 t3에 있어서, 구동 신호 AZSW1가 로우 레벨에 설정되고, 스위치(SW11) 및 스위치(SW12)가 오프한다. 이에 의해, 차동 앰프(201)의 오토 제로 동작이 종료한다. 노드 HiZ의 전압은, 화소 신호 VSL 및 참조 신호 RAMP이 변화하지 않기 때문에, 기준 전압인 채로 유지된다. 또한, 노드 VSH의 전압은, 커패시터 C13에 축적된 전하에 의해 기준 전압인 채로 유지된다.

시각 t4에 있어서, 참조 신호 RAMP의 전압이 리셋 레벨로부터 소정의 값만큼 낮춰질 수 있다. 이에 의해, 노드 HiZ의 전압이 저하되고, 노드 VSH의 전압(기준 전압)을 하회하며, 차동 앰프(201)의 출력 신호 OUT1가 로우 레벨로 된다.

시각 t5에 있어서, 참조 신호 RAMP가 선형 증가를 개시한다. 이에 맞추어, 노드 HiZ의 전압도 선형 증가한다. 또한, 카운터(122)가, 카운트를 개시한다.

그 후, 노드 HiZ의 전압이 노드 VSH의 전압(기준 전압)을 상회하였을 때, 차동 앰프(201)의 출력 신호 OUT1가 반전하고, 하이 레벨이 된다. 그리고, 출력 신호 OUT1가 하이 레벨로 반전했을 때의 카운터(122)의 카운트 값이, P상(리셋 레벨)의 화소 신호 VSL의 값으로서 래치(123)에 보관 유지된다.

시각 t6에 있어서, 참조 신호 RAMP의 전압이 리셋 전압에 설정된다. 또한, 화소(150)의 전송 트랜지스터(152)가 온 되어, 노광 기간 중에 포토 다이오드(151)에 축적된 전하가 FD(153)로 전송되며, 화소 신호 VSL이 신호 레벨로 설정된다. 이에 의해, 노드 HiZ의 전압이 신호 레벨에 대응하는 값만큼 저하되고, 노드 VSH의 전압(기준 전압)을 하회하며, 차동 앰프(201)의 출력 신호 OUT1가 로우 레벨로 반전한다.

시각 t7에 있어서, 시각 t4와 마찬가지로, 참조 신호 RAMP의 전압이 리셋 레벨로부터 소정의 값만큼 낮춰진다. 이에 의해, 노드 HiZ의 전압이 더 저하한다.

시각 t8에 있어서, 시각 t5과 마찬가지로, 참조 신호 RAMP이 선형 증가를 개시한다. 이에 맞추어, 노드 HiZ의 전압도 선형 증가한다. 또한, 카운터(122)가, 카운트를 개시한다.

그 후, 노드 HiZ의 전압이 노드 VSH의 전압(기준 전압)을 상회하였을 때, 차동 앰프(201)의 출력 신호 OUT1가 반전하고, 하이 레벨로 된다. 그리고, 출력 신호 OUT1가 하이 레벨로 반전했을 때의 카운터(122)의 카운트값이, D상(신호 레벨)의 화소 신호 VSL의 값으로서 래치(123)에 보관 유지된다. 또한, 래치(123)는, D상의 화소 신호 VSL와, 시각 t5과 시각 t6의 사이에 읽어내어진 P상의 화소 신호 VSL와의 차분을 취함으로써, CDS를 행한다. 이와 같이 하여, 화소 신호 VSL의 AD 변환이 이루어진다.

또한, 차동 앰프(201)의 출력 신호 OUT1가 하이 레벨이 되었을 때, 출력 앰프(221)의 PMOS 트랜지스터(PT41)가 오프되고, 출력 신호 OUT2는 로우 레벨이 된다. 한편, 차동 앰프(201)의 출력 신호 OUT1가 로우 레벨이 되었을 때, 출력 앰프(221)의 PMOS 트랜지스터 PT41가 온되고, 출력 신호 OUT2는 하이 레벨이 된다. 즉, 출력 앰프(221)는, 차동 앰프(201)의 출력 신호 OUT1의 레벨을 반전하여 출력한다.

그 후, 시각 t9 이후에 있어서, 시각 t1 내지 시각 t8과 마찬가지의 동작이 반복된다.

이에 의해, 전원 VDD1의 전압을 내림으로써, 컬럼 독출 회로(103)의 소비 전력을 낮추고, 그 결과, CMOS 이미지 센서(100)의 소비 전력을 낮출 수 있다.

도 5의 위쪽 도면은, 비교기의 구성예를 나타내고 있다.

도 5의 비교기에서는, 차동 앰프(201)의 일방의 입력(NMOS 트랜지스터(NT11)의 게이트)에는, 커패시터(C21)를 거쳐, 선형 감소하는 램프 파형의 참조 신호 RAMP가 입력된다. 차동 앰프(201)의 타방의 입력(NMOS 트랜지스터(NT12)의 게이트)에는, 커패시터(C22)을 거쳐, 화소 신호 VSL가 입력된다.

그리고, 도 5 아랫쪽 도면에 나타내는 바와 같이, 참조 신호 RAMP와 화소 신호 VSL가 비교되고, 그 비교 결과가 출력 신호 OUT로서 출력된다. 이 때, 출력 신호 OUT의 반전 시의 차동 앰프(201)의 입력 전압(참조 신호 RAMP 및 화소 신호 VSL의 전압)은, 화소 신호 VSL의 전압에 의해 변동한다. 따라서, 예를 들면, 비교기의 구동용의 전원 VDD의 전압을 내리면, 출력 신호 OUT의 반전 시의 차동 앰프(201)의 입력 전압이, 비교기의 입력 다이나믹 레인지를 넘어, AD 변환의 선형성을 확보할 수 없게 될 우려가 있다.

한편, 비교기(200)에서는, 상술한 것처럼, 입력 용량을 거쳐 화소 신호 VSL와 참조 신호 RAMP를 가산한 신호의 전압(노드 HiZ의 전압)과, 노드 VSH의 전압(기준 전압)과의 비교 결과가, 출력 신호 OUT1로서 출력된다. 도 3b는, 도 3a에 나타낸 회로의 효과를 나타내는 설명도이다. 도 3a에 나타낸 비교기(200)에서는, 도 3b에 나타낸 바와 같이, 출력 신호 OUT1의 반전 시의 차동 앰프(201)의 입력 전압(노드 HiZ 및 노드 VSH의 전압)은, 변동하지 않고 일정하게 된다.

또한, CMOS 이미지 센서(100)에서는, 참조 신호 RAMP가 변화하는 방향이, 도 5의 비교기의 참조 신호 RAMP와 반대이며, 화소 신호 VSL와 역방향으로 선형으로 변화한다. 여기서, 화소 신호 VSL와 역방향으로 변화한다는 것은, 신호 성분이 커짐에 따라서 화소 신호 VSL이 변화되는 방향과 역방향으로 변화되는 것을 말한다. 예를 들면, 이 예에서는, 화소 신호 VSL는, 신호 성분이 커짐에 따라 부의 방향으로 변화하는데 대해, 참조 신호 RAMP는 그 반대인 정의 방향으로 변화하고 있다. 따라서, 노드 HiZ의 전압(차동 앰프(201)의 입력 전압)은, 화소 신호 VSL와 도 5의 참조 신호 RAMP와의 차분에 대응하는 전압이 되고, 진폭이 작아진다.

이와 같이, 출력 신호 OUT1의 반전 시의 차동 앰프(201)의 입력 전압이 일정이 됨과 함께, 입력 전압의 진폭이 작아지기 때문에, 차동 앰프(201)의 입력 다이나믹 레인지를 좁게 할 수 있다.

따라서, 비교기(200)의 구동용의 전원 VDD1의 전압을, 도 5의 비교기보다 내릴 수 있고, 그 결과, 컬럼 독출 회로(103)의 소비 전력을 낮춰, CMOS 이미지 센서(100)의 소비 전력을 낮출 수 있다.

한편, CMOS 이미지 센서에는, 비교기 등에서 이용되는 아날로그 회로의 편차에 기인하는 고정의 패턴 노이즈가 발생하는 현상이 있다. 특히, CMOS 이미지 센서의 소비 전력을 낮추기 위해 비교기의 전원 전압을 낮추면, 수직 자국의 노이즈가 발생하기 쉬워진다.

이에 본 실시형태에 따른 CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)의 아날로그 특성을 보정하는 보정 처리를 신호 처리 회로(107)에서 실행한다. 본 실시형태에 따른 CMOS 이미지 센서(100)는, 신호 처리 회로(107)에서 보정 처리를 실행함으로써, 컬럼 독출 회로(103)의 아날로그 특성에 기인하는 노이즈를 저감시킨 화상을 생성할 수 있다.

구체적으로는, 보정 처리 시에는, 스위치부(105)를 전환하고, 신호원(104)으로부터의 신호가 각각의 비교기(200)에 공급되도록 한다. 신호원(104)이 도 3a와 같이 DAC로 구성되어 있을 경우는, 임의의 전압에 설정된 신호가, 각각의 비교기(200)에 공급된다. 마찬가지로, 도 5에 나타낸 비교기에 있어서도, 보정 처리 시에는, 스위치부(105)를 전환하고, 신호원(104)으로부터의 신호가 각각의 비교기에 공급되도록 한다. 이와 같이 스위치부(105)를 동작시킴으로써, 본 실시형태에 따른 CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)의 아날로그 특성을 보정하는 것이 가능해진다.

도 6은, 본 개시의 실시형태에 따른 신호 처리 회로(107)의 기능 구성예를 나타내는 설명도이다. 이하, 도 6을 사용하여 본 개시의 실시형태에 따른 신호 처리 회로(107)의 기능 구성예에 대해 설명한다.

도 6에 나타낸 바와 같이, 본 개시의 실시형태에 따른 신호 처리 회로(107)는, 게인 오차 측정부(131)와, 보정값 계산부(132)와, 기억부(133)와, 보정부(134)를 포함하여 구성된다.

게인 오차 측정부(131)는, 보정 처리 시에 있어서, 컬럼 독출 회로(103)에 포함되는 각각의 ADC의 출력에 대해 게인의 오차를 측정한다. 아날로그 회로의 특성 편차에 의해, 각각의 ADC의 출력마다 오프셋과 게인이 다르다. 따라서, 게인 오차 측정부(131)는, 이 ADC의 출력마다 다른 오프셋과 게인의 편차를 측정한다. 즉, 게인 오차 측정부(131)는, 신호원(104)으로부터의 신호가 컬럼 독출 회로(103)를 통해 디지털 신호로 변환되었을때의, 오프셋과 게인의 편차를 측정한다.

보정값 계산부(132)는, 게인 오차 측정부(131)가 측정한 게인의 오차에 기초하여 이 게인의 오차를 보정하기 위한 보정값을 계산한다. 구체적인 보정값의 계산예는 후술한다. 기억부(133)는, 보정값 계산부(132)이 계산한 보정값을 기억한다. 보정부(134)는, 촬상시에 있어서, 기억부(133)에 기억되어 있는 보정값을 이용하여, 컬럼 독출 회로(103)로부터 출력되는 신호를 보정한다.

신호 처리 회로(107)는, 이러한 구성을 가짐으로써, 컬럼 독출 회로(103)의 아날로그 특성에 기인하는 노이즈를 저감시킬 수 있다. 따라서, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)는, 신호 처리 회로(107)로 보정 처리를 실행함으로써, 컬럼 독출 회로(103)의 아날로그 특성에 기인하는 노이즈를 저감시킨 화상을 생성할 수 있다.

본 개시의 실시형태에 따른 CMOS 이미지 센서(100)는, 소정의 이벤트의 발생을 검출함에 따라 신호 처리 회로(107)로 보정 처리를 실행할 수 있다. 따라서, 신호 처리 회로(107)는, 보정 처리를 실행한 시점의 CMOS 이미지 센서(100)의 전압값, 온도 값 등의 동작 환경에 관한 정보를 보관 유지하여도 된다.

[1.2. CMOS 이미지 센서의 동작예]

계속해서, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)의 동작예를 설명한다. 도 7a, 7b는, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)의 동작예를 나타내는 플로우 차트이다.

CMOS 이미지 센서(100)는, 전원이 온 되면 소정의 초기 설정을 실행하여(스텝(S101)), 스탠바이 상태가 된다(스텝(S102)). 보정 처리를 실행하는 때는, CMOS 이미지 센서(100)는, 우선은 보정 설정을 실행한다(스텝(S103)). 이 보정 설정은, 예를 들면, 신호원(104)으로부터 출력되는 신호의 전압 설정이나, 신호원(104)이 복수의 신호원으로 이루어지는 경우에는 사용하는 신호원의 선택 등 일 수 있다.

CMOS 이미지 센서(100)는, 보정 설정을 실행하면, 신호원(104)으로부터 출력되는 보정용의 데이터의 AD 변환을 컬럼 독출 회로(103)에서 실행한다(스텝(S104)). 계속해서 CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)로부터 출력되는 디지털 신호를 사용하여 게인 보정 계수의 계산을 보정값 계산부(132)로 실행한다(스텝(S105)). 이 스텝(S105)에 있어서, 보정값 계산부(132)는, 오프셋 보정용의 오프셋 보정 계수의 계산을 행하여도 된다. 계속해서 CMOS 이미지 센서(100)는, 계산한 보정 계수를 기억부(133)에 저장한다(스텝(S106)). CMOS 이미지 센서(100)는, 보정 계수를 기억부(133)에 저장하면, 후술하는 촬상시의 보정 재실행의 판정을 거친 것인지 아닌지를 판단한다(스텝(S107)). 보정 재실행의 판정을 거치지 않은 경우에는(스텝(S107), No), CMOS 이미지 센서(100)는 스탠바이 상태가 된다(스텝(S108)). 이 스탠바이 상태에 있어서, 스위치부(105)는, 화소부(101)로부터의 출력을 컬럼 독출 회로(103)에 출력하도록 스위치를 전환한다. 한편, 보정 재실행의 판정을 거친 경우에는(스텝(S107), Yes), CMOS 이미지 센서(100)는 스탠바이 상태가 되지 않고, 다음 처리로 진행한다.

여기서 신호 처리 회로(107)에 의한 보정 처리의 예를 제시한다. 도 8은, 신호 처리 회로(107)에 의한 보정 처리의 예를 나타내는 설명도이다. 도 8에는, 4개의 ADC의 출력을 보정할 때의, 신호 처리 회로(107)에 의한 보정 처리가 도시되어 있다.

도 8의 좌측 상단 그래프에 나타낸 바와 같이, 광량에 대한 디지털값의 변화는, 아날로그 회로의 특성 편차에 의해, 모든 ADC에서 균일하지 않다. 광량에 대한 디지털값의 변화가 모든 ADC에서 균일하지 않다는 것은, 수직 자국 노이즈가 나타나는 원인이 되고 있다.

이에 신호 처리 회로(107)는, 광량에 대한 디지털값의 변화를, 모든 ADC에서 균일하게 되도록 보정 처리를 행한다. 예를 들면 신호 처리 회로(107)는, 도 8의 우측 상단 그래프에 나타낸 바와 같이, 먼저 모든 ADC의 출력에 대해, 광량이 0의 경우 디지털값(오프셋 값)을 갖는다. 그리고 신호 처리 회로(107)는, 도 8의 좌측 하단 그래프에 나타낸 바와 같이, 모든 ADC의 출력에 대해, 게인의 보정, 즉 기울기가 같아지도록 처리를 행한다. 이 때의 기울기는, 특정한 ADC의 출력의 기울기이어도 되고, 모든 ADC의 출력의 기울기의 평균치이어도 된다.

게인을 보정함으로써 모든 ADC의 특성, 즉 광량에 대한 디지털값의 변화가 일치하였지만, 한편 포화점, 즉 디지털값이 상승하지 않게 되는 광량값이 일치하지 않고 있다. 이 상태에서는, 이른바 포화 위색(false color)이 발생한다. 거기서 신호 처리 회로(107)는, 도 8의 우측 하단 그래프에 나타낸 바와 같이, 모든 ADC의 출력에 대해 포화점을 일치시키도록 하는 처리를 실행한다. 신호 처리 회로(107)는, 이 일련의 처리에 의해, 모든 ADC의 특성을 일치시킬 수 있다.

한편, 여기에서 설명한 방법은 신호 처리 회로(107)의 동작 일례에 불과하며, 도 8의 가장 왼쪽의 그래프에 나타낸 각 ADC의 특성을, 가장 우측의 그래프와 같이 일치시키는 처리가 행해진다면, 신호 처리 회로(107)는 다양한 처리를 행할 수 있다. 또한, 도 8의 그래프에서는 광량과 디지털값의 관계를 도시하였으나, 본 개시는 관련되는 예에 한정되는 것이 아니다. 예를 들면, 신호 처리 회로(107)는, 광량에 기초하여 화소부(101)에서 생성되는 신호의 전압값과 디지털값의 관계에 기초하여 각 ADC의 특성을 맞추는 처리를 행해도 된다.

CMOS 이미지 센서(100)는, 촬상시가 되면, 먼저 보정 처리를 재실행해야 할 것인지 아닌지 판단한다(스텝(S109)). 보정 처리를 재실행해야 할 것인지 아닌지의 판단 기준으로서는, 예를 들면 전압값이 소정값 이상 변화한 것, 온도가 소정값 이상 변화한 것, 전회 보정 처리를 행하고 나서 소정 시간 경과된 것, 외부에서 보정을 지시하는 신호가 공급된 것, 등 일 수 있다

보정 처리를 재실행해야 한다고 판단되면(스텝(S109), Yes), CMOS 이미지 센서(100)는, 상기 스텝(S103)의 보정 설정의 처리로 돌아가고, 보정 처리를 재실행한다. CMOS 이미지 센서(100)는, 이 촬상시의 보정 처리의 재실행에 관해서는, 스탠바이를 경유하지 않고 촬상으로 돌아가는 것이 가능해진다. 한편, 보정 처리를 재실행해서는 안 된다고 판단하면(스텝(S109), No), CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)에 의해 화소부(101)로부터의 출력을 독출하고(스텝(S110)), 독출된 데이터에 대해 신호 처리를 행함과 함께, 보정 처리에 의해 요구된 계수를 사용한 디지털 보정 처리를 신호 처리 회로(107)로 실행한다(스텝(S111)).

CMOS 이미지 센서(100)는, 그 후, 촬상 처리가 끝난 것인지 아닌지를 판단하여(스텝(S112)), 촬상 처리가 끝나지 않았으면(스텝(S112), No), 스텝(S109)의 보정 처리를 재실행해야 할 것인지 아닌지의 판단으로 되돌아간다. 한편, 촬상 처리가 끝났으면(스텝(S112), Yes), CMOS 이미지 센서(100)는 다시 스탠바이 모드로 이행한다(스텝(S113)). 또한 동작을 종료해야 하면, CMOS 이미지 센서(100)는 소정의 종료 설정을 실행하고(스텝(S114)), 전원을 오프로 한다.

계속해서, 이벤트의 발생에 기초한 CMOS 이미지 센서(100)에 의한 보정 처리의 실행 예를 설명한다. 도 9는, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)의 동작을 시계열로 나타낸 설명도이다. 이벤트로서 CMOS 이미지 센서(100)가 기동하면, CMOS 이미지 센서(100)는, 수직 동기 신호 Vsync의 출력 타이밍에서 기동 시의 보정 처리를 실행한다. 이 기동 시의 보정 처리는, 후술하는 기동 후의 보정 처리에 비교하여 오랜 시간을 걸쳐 행해져도 된다.

CMOS 이미지 센서(100)의 기동 후에, 예를 들면 CMOS 이미지 센서(100)의 내부 전압이 소정값 이상 변화하였을 경우, CMOS 이미지 센서(100)는, 수직 동기 신호 Vsync의 출력 타이밍에서 전압 변화에 따른 보정 처리를 실행한다. 또한 예를 들면 CMOS 이미지 센서(100)의 내부 온도가 소정값 이상 변화하였을 경우, CMOS 이미지 센서(100)는, 수직 동기 신호 Vsync의 출력 타이밍에서 온도 변화에 따른 보정 처리를 실행한다. 이 때의 보정을 「매 V 보정(every V correction) 」이라고 하고, 기동 시의 보정과 구별하여도 된다. 매 V 보정의 실행 시간은, 기동 시의 보정의 실행 시간보다 짧아도 되고, 예를 들면 1프레임 내에서 완결되는 실행 시간이어도 된다.

또 도 9에는, 소정의 프레임 수마다 매 V 보정을 실행하는 예와, 온도가 소정값 이상 변화한 경우에 매 V 보정을 실행하는 예가 도시되어 있다.

도 10은, 기동 시의 보정 처리와 매 V 보정 처리의 예를 나타내는 설명도이다. CMOS 이미지 센서(100)는, 기동 시의 보정 처리로서, 높은 전압값(보정용 화상 1)과 낮은 전압값(보정용 화상 2)의 세트에 의한 보정을 복수 회 실행한다. 한편, CMOS 이미지 센서(100)는, 매 V 보정 처리로서, 촬상 처리중에 실행되는 보정인 것이 상정되므로, 높은 전압값(보정용 화상 1)과 낮은 전압값(보정용 화상 2)의 세트에 의한 보정을 한 번만 실행한다. 구체적으로는, CMOS 이미지 센서(100)는, 1 프레임 내의 공백 영역에서 보정을 실행한다. CMOS 이미지 센서(100)는, 이와 같이 매 V 보정 처리를 실행함으로써, 이후의 프레임 화상에 대해 노이즈를 저감시킨 화상을 생성할 수 있다.

도 3a에는, 신호원(104)으로서 임의의 전압을 출력할 수 있는 DAC를 구비한 예를 제시하고 있으나, 본 개시는 관련되는 예에 한정되는 것은 아니고, 신호원(104)은, 소정의 전압의 신호를 출력하는 복수의 전압원으로 구성되어도 된다. 도 11은, 기동 시의 보정 처리와 매 V 보정 처리의 예를 나타내는 설명도이다. 도 11에는, 소정의 전압의 신호를 출력하는 2개의 전압원이 신호원(104)으로서 구성되어 있는 예가 도시되어 있다. 보정 처리 시에는, 스위치부(105)를 전환하고, 각 전압원으로부터의 신호를 비교기(200)에 출력한다. 적어도 2개의 전압원으로부터의 신호가 비교기(200)에 공급되면, 도 8에 나타낸 바와 같은 광량과 디지털값의 관계의 기울기를 파악할 수 있다. 따라서 신호 처리 회로(107)는, 보정 처리 시에 비교기(200)로부터 출력되는 디지털 신호에 기초하여 비교기(200)의 아날로그 특성의 편차를 보정할 수 있다.

도 5에 나타낸 비교기에 대해서도 마찬가지로, 소정의 전압의 신호를 출력하는 복수의 전압원으로 구성되는 신호원(104)이 접속되어도 된다. 도 12는, 비교기의 구성예를 나타내는 설명도이며, 도 12에는, 소정의 전압의 신호를 출력하는 2개의 전압원이 신호원(104)로서 구성되어 있는 예가 도시되어 있다.

본 실시형태의 CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)에 구비되는 ADC에, 축차 비교형(Successive Approximation Register; SAR) ADC를 사용할 수도 있다. 그리고 본 실시형태의 CMOS 이미지 센서(100)는, 컬럼 독출 회로(103)에, SAR ADC를 사용한 경우라도, 비교기의 아날로그 특성의 편차를 보정할 수 있다.

도 13은, 컬럼 독출 회로(103)에 구비되는 SAR ADC의 구성예를 나타내는 설명도이며, 도 13에는, 임의의 전압을 출력할 수 있는 DAC가 신호원(104)으로서 구성되어 있는 예가 도시되어 있다. 그리고 도 13에 나타낸 ADC는, SAR ADC를 사용하고 있다. 도 13에 나타낸 ADC는, 스위치부(171), 커패시터 어레이(172), 비교기 (173), 및 SAR 로직 회로(174)를 구비한다.

도 14는, 컬럼 독출 회로(103)에 구비되는 SAR ADC의 구성예를 나타내는 설명도이며, 도 14에는, 소정의 전압의 신호를 출력하는 2개의 전압원이 신호원(104)로서 구성되어 있는 예가 도시되어 있다. 그리고 도 14에 나타낸 ADC는, SAR ADC를 사용하고 있어, 그 구성은 도 13에 나타낸 것과 마찬가지이다. 물론, 한편, 컬럼 독출 회로(103)에 구비되는 SAR ADC의 구성은, 도 13이나 도 14에 나타낸 것에 한정되는 것은 아니다.

본 실시형태에 따른 CMOS 이미지 센서(100)는, 화소부(101)에서 광전 변환된 데이터를, 열 단위가 아닌, 화소부(101)로부터 에리어 단위로 독출하는 구성을 가지고 있어도 된다. 도 15는, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)의 구성예를 나타내는 설명도이다. 도 15에 나타낸 것은, 화소부(101)의 서로 인접하는 복수의 화소를 하나의 그룹으로 하여, 그 그룹 단위로 데이터를 독출하는 독출 회로(103)를 구비한 구성을 구비하는, CMOS 이미지 센서(100)의 구성예이다. 도 15에 나타낸 것은, 복수의 화소로 이루어지는 화소 그룹에서의 신호를 화소부(101)로부터 독출하여 회로(103)에 출력하고, 독출 회로(103)는 화소 그룹 단위로, 화소부(101)로부터의 신호 또는 신호원(104)으로부터의 신호를 독출하고, 신호 처리 회로(107)에 출력하는 구성이다. 도 15에는, 예로서, 화소 그룹 A1로부터의 신호를 독출하는 독출 회로 A1, 화소 그룹 A2로부터의 신호를 독출하는 독출 회로A2, 화소 그룹 B1로부터의 신호를 독출하는 독출 회로 B1, 화소 그룹 B2로부터의 신호를 독출하는 독출 회로 B2가, 각각 독출 회로(103)에 나타내져 있다. 이러한 구성이여도, 스위치부(105)에 의해, 화소부(101)로부터의 출력 또는 신호원(104)으로부터의 출력 중 어느 하나를 컬럼 독출 회로(103)에 공급할 수 있다.

<2. 적층형의 고체 촬상 장치의 구성예>

도 16은, 본 개시에 따른 기술을 적용할 수 있는 적층형의 고체 촬상 장치의 구성예의 개요를 나타내는 도면이다.

도 16의 A는, 비적층형의 고체 촬상 장치의 개략 구성예를 나타내고 있다. 고체 촬상 장치(23010)는, 도 16의 A에 나타내는 바와 같이, 1매의 다이(반도체 기판)(23011)를 갖는다. 이 다이(23011)에는, 화소가 어레이 형상으로 배치된 화소 영역(23012)과, 화소의 구동 그 외의 각종의 제어를 행하는 제어 회로(23013)와, 신호 처리하기 위한 로직 회로(23014)가 탑재되어 있다.

도 16의 B 및 C는, 적층형의 고체 촬상 장치의 개략 구성예를 나타내고 있다. 고체 촬상 장치(23020)는, 도 16의 B 및 C에 나타내는 바와 같이, 센서 다이(23021)와 로직 다이(23024)의 2매의 다이가 적층되고, 전기적으로 접속되어, 하나의 반도체칩으로서 구성되어 있다.

도 16의 B에서는, 센서 다이(23021)에는, 화소 영역(23012)과 제어 회로(23013)가 탑재되고, 로직 다이(23024)에는, 신호 처리를 행하는 신호 처리 회로를 포함하는 로직 회로(23014)가 탑재되어 있다.

도 16의 C에서는, 센서 다이(23021)에는, 화소 영역(23012)이 탑재되고, 로직 다이(23024)에는, 제어 회로(23013) 및 로직 회로(23014)가 탑재되어 있다.

도 17은, 적층형의 고체 촬상 장치(23020)의 제1 구성예를 나타내는 단면도이다.

센서 다이(23021)에는, 화소 영역(23012)이 되는 화소를 구성하는 PD(포토 다이오드)나, FD(플로팅 디퓨전), Tr(MOSFET) 및 제어 회로(23013)가 되는 Tr 등이 형성된다. 나아가, 센서 다이(23021)에는, 복수층, 본 예에서는 3층의 배선(23110)을 가지는 배선층(23101)이 형성된다. 또한, 제어 회로(23013)(이 되는 Tr)는, 센서 다이(23021)가 아니라, 로직 다이(23024)에 구성할 수 있다.

로직 다이(23024)에는, 로직 회로(23014)를 구성하는 Tr이 형성된다. 또한, 로직 다이(23024)에는, 복수층, 본 예에서는 3층의 배선(23170)을 가지는 배선층(23161)이 형성된다. 또한, 로직 다이(23024)에는, 내벽면에 절연막(23172)이 형성된 접속 구멍(23171)이 형성되고, 접속 구멍(23171) 내에는, 배선(23170) 등에 접속되는 접속 도체(23173)가 매립된다.

센서 다이(23021)와 로직 다이(23024)는, 서로의 배선층(23101 및 23161)이 마주보도록 접합되어 있고, 이에 의해, 센서 다이(23021)와 로직 다이(23024)가 적층된 적층형의 고체 촬상 장치(23020)가 구성되어 있다. 센서 다이(23021)와 로직 다이(23024)가 서로 접합되는 면에는, 보호막 등의 막(23191)이 형성되어 있다.

센서 다이(23021)에는, 센서 다이(23021)의 이면측(PD에 광이 입사하는 측) (위쪽)으로부터 센서 다이(23021)을 관통하여 로직 다이(23024)의 최상층의 배선(23170)에 이르는 접속 구멍(23111)이 형성된다. 나아가, 센서 다이(23021)에는, 접속 구멍(23111)에 근접하여, 센서 다이(23021)의 이면측으로부터 1층째의 배선(23110)에 이르는 접속 구멍(23121)이 형성된다. 접속 구멍(23111)의 내벽면에는, 절연막(23112)이 형성되고, 접속 구멍(23121)의 내벽면에는, 절연막(23122)이 형성된다. 그리고, 접속 구멍(23111 및 23121) 내에는, 접속 도체(23113 및 23123)가 각각 매립된다. 접속 도체(23113)와 접속 도체(23123)는, 센서 다이(23021)의 이면측에서 전기적으로 접속되고, 이에 의해, 센서 다이(23021)와 로직 다이(23024)가, 배선층(23101), 접속 구멍(23121), 접속 구멍(23111) 및 배선층(23161)을 거쳐서, 전기적으로 접속된다.

도 18은, 적층형의 고체 촬상 장치(23020)의 제2 구성예를 나타내는 단면도이다.

고체 촬상 장치(23020)의 제2 구성예에서는, 센서 다이(23021)에 형성하는 1개의 접속 구멍(23211)에 의해, 센서 다이(23021)(의 배선층(23101)(의 배선(23110))와, 로직 다이(23024)(의 배선층(23161)(의 배선(23170))이 전기적으로 접속된다.

즉, 도 18에서는, 접속 구멍(23211)이, 센서 다이(23021)의 이면측으로부터 센서 다이(23021)을 관통하여 로직 다이(23024)의 최상층의 배선(23170)에 이르고, 또한, 센서 다이(23021)의 최상층의 배선(23110)에 이르도록 형성된다. 접속 구멍(23211)의 내벽면에는, 절연막(23212)이 형성되고, 접속 구멍(23211) 내에는, 접속 도체(23213)가 매립된다. 상술한 도 17에서는, 2개의 접속 구멍(23111 및 23121)에 의해, 센서 다이(23021)와 로직 다이(23024)가 전기적으로 접속되나, 도 18에서는, 1개의 접속 구멍(23211)에 의해, 센서 다이(23021)와 로직 다이(23024)가 전기적으로 접속된다.

도 19는, 적층형의 고체 촬상 장치(23020)의 제3 구성예를 나타내는 단면도이다.

도 19의 고체 촬상 장치(23020)는, 센서 다이(23021)와 로직 다이(23024)가 접합되는 면에, 보호막 등의 막(23191)이 형성되어 있지 않은 점에서, 센서 다이(23021)와 로직 다이(23024)가 접합되는 면에, 보호막 등의 막(23191)이 형성되어 있는 도 17의 경우와 다르다.

도 19의 고체 촬상 장치(23020)는, 배선(23110 및 23170)이 직접 접촉하도록, 센서 다이(23021)와 로직 다이(23024)를 중첩시키고, 필요한 가중을 가하면서 가열하여, 배선(23110 및 23170)을 직접 접합함으로써 구성된다.

도 20은, 본 개시에 따른 기술을 적용할 수 있는 적층형의 고체 촬상 장치의 다른 구성예를 나타내는 단면도이다.

도 20에서는, 고체 촬상 장치(23401)는, 센서 다이(23411)와, 로직 다이(23412)와, 메모리 다이(23413)의 3매의 다이가 적층된 3층의 적층 구조로 되어 있다.

메모리 다이(23413)는, 예를 들면, 로직 다이(23412)에 의해 행해지는 신호 처리에 있어 일시적으로 필요한 데이터의 기억을 행하는 메모리 회로를 갖는다.

도 20에서는, 센서 다이(23411) 아래에, 로직 다이(23412) 및 메모리 다이(23413)가, 그 순서대로 적층되어 있지만, 로직 다이(23412) 및 메모리 다이(23413)는, 역순, 즉, 메모리 다이(23413) 및 로직 다이(23412)의 순서로, 센서 다이(23411) 아래에 적층할 수 있다.

또한, 도 20에서는, 센서 다이(23411)에는, 화소의 광전 변환부가 되는 PD나, 화소 Tr의 소스/드레인 영역이 형성되어 있다.

PD의 주위에는 게이트 절연막을 개제하여 게이트 전극이 형성되고, 게이트 전극과 쌍을 이루는 소스/드레인 영역에 의해 화소 Tr(23421), 화소 Tr(23422)가 형성되어 있다.

PD에 인접하는 화소 Tr(23421)가 전송 Tr이며, 그 화소 Tr(23421)를 구성하는 한 쌍의 소스/드레인 영역의 일방이 FD로 되어 있다.

또한, 센서 다이(23411)에는, 층간 절연막이 형성되며, 층간 절연막에는, 접속 구멍이 형성된다. 접속 구멍에는, 화소 Tr(23421) 및 화소 Tr(23422)에 접속하는 접속 도체(23431)가 형성되어 있다.

또한, 센서 다이(23411)에는, 각 접속 도체(23431)에 접속하는 복수층의 배선(23432)을 가지는 배선층(23433)이 형성되어 있다.

또한, 센서 다이(23411)의 배선층(23433)의 최하층에는, 외부 접속용의 전극이 되는 알루미늄 패드(23434)가 형성되어 있다. 즉, 센서 다이(23411)에서는, 배선(23432)보다 로직 다이(23412)와의 접착면(23440)에 가까운 위치에 알루미늄 패드(23434)가 형성되어 있다. 알루미늄 패드(23434)는, 외부와의 신호의 입출력과 관련되는 배선의 일단으로서 이용된다.

또한, 센서 다이(23411)에는, 로직 다이(23412)와의 전기적 접속에 이용되는 컨택트(23441)가 형성되어 있다. 컨택트(23441)는, 로직 다이(23412)의 컨택트(23451)에 접속됨과 함께, 센서 다이(23411)의 알루미늄 패드(23442)에도 접속되어 있다.

그리고, 센서 다이(23411)에는, 센서 다이(23411)의 이면측(위쪽)으로부터 알루미늄 패드(23442)에 이르도록 패드 구멍(23443)이 형성되어 있다.

본 개시에 따른 기술은, 이상과 같은 고체 촬상 장치에 적용할 수 있다.

예를 들면, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)는, 도 16의 B나 C에서 나타낸 바와 같이 적층형의 고체 촬상 장치로서 제작될 수 있다. 그 경우, 예를 들면, 화소부(101)를 센서 다이(23021)에 구비하고, 수직 주사 회로(102), 컬럼 독출 회로(103), 신호원(104), 스위치부(105), 기준 전압 생성부(106), 신호 처리 회로(107), 및 이벤트 제어부(108)를 로직 다이(23024)에 설치하여도 된다.

본 개시에 따른 기술은, 디지털 카메라, 디지털 스틸 카메라, 휴대전화, 태블릿형 단말, 컴퓨터 등에 설치되는 촬상 장치에 적용될 수 있다. 또한 본 개시에 따른 기술은, 자동차, 전기 자동차, 하이브리드 전기 자동차, 자동 이륜차, 자전거, 퍼스널 모빌리티, 비행기, 드론, 선박, 로봇 등 중 임의의 종류의 이동체에 탑재되는 장치로서 실현되어도 된다. 이러한 장치에 본 개시에 따른 기술이 적용됨으로써, 촬상 장치의 소비 전력을 저감시킬 수 있음과 함께, 컬럼 독출 회로의 아날로그 특성에 기인하는 노이즈를 저감시킨 화상을 생성하는 것이 가능하게 된다.

도 21은, 본 개시의 실시형태에 따른 CMOS 이미지 센서(100)를 적용한 전자기기(500)의 구성예를 나타내는 설명도이다.

전자기기(500)는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 스마트폰이나 태블릿형 단말 등의 휴대단말 장치 등의 전자기기이다.

도 21에 있어서, 전자기기(500)는, 렌즈(501), 촬상 소자(502), DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507) 및 전원부(508)를 구비한다. 또한, 전자기기(500)에 있어서, DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507) 및 전원부(508)는, 버스 라인(509)을 통해 서로 접속되어 있다.

그리고, 촬상 소자(502)로서, 도 1의 CMOS 이미지 센서(100)를 적용할 수 있다.

DSP 회로(503)는, 촬상 소자(502)로부터 공급되는 신호를 처리하는 신호 처리 회로이다. DSP 회로(503)는, 촬상 소자(502)로부터의 신호를 처리하여 얻어지는 화상 데이터를 출력한다. 프레임 메모리(504)는, DSP 회로(503)에 의해 처리된 화상 데이터를, 프레임 단위로 일시적으로 보관 유지한다.

표시부(505)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시장치로 이루어지며, 촬상 소자(502)로 촬상된 동영상 또는 정지영상을 표시한다. 기록부(506)는, 촬상 소자(502)로 촬상된 동영상 또는 정지영상의 화상 데이터를, 반도체 메모리나 하드 디스크 등의 기록 매체에 기록한다.

조작부(507)는, 유저에 의한 조작을 따라, 전자기기(500)가 가지는 각종의 기능에 관한 조작 지령을 출력한다. 전원부(508)는, DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506) 및 조작부(507)의 동작 전원이 되는 각종의 전원을, 이들 공급 대상에 대해 적절히 공급한다.

<3. 정리>

이상 설명한 바와 같이 본 개시의 실시형태에 의하면, 컬럼 독출 회로의 아날로그 특성에 기인하는 노이즈를 저감시킨 화상을 생성하는 것이 가능한 CMOS 이미지 센서(100)를 제공할 수 있다.

이상, 첨부 도면을 참조하면서 본 개시의 바람직한 실시 형태에 대해 상세하게 설명하였으나, 본 개시의 기술적 범위는 관련되는 예에 한정되지 않는다. 본 개시의 기술 분야에 있어서의 통상의 지식을 가진 자라면, 특허청구의 범위에 기재된 기술적 사상의 범주 내에서, 각종 변경예 또는 수정예에 상도할 수 있음은 자명하며, 이들에 대해서도, 당연히 본 개시의 기술적 범위에 속하는 것이라고 이해된다.

또한, 본 명세서에 기재된 효과는, 어디까지나 설명적 또는 예시적인 것이며 한정적이지 않다. 즉, 본 개시에 따른 기술은, 상기의 효과와 함께, 또는 상기의 효과에 대신하여, 본 명세서의 기재로부터 당업자에게는 자명한 다른 효과를 얻을 수 있다.

한편, 이하와 같은 구성도 본 개시의 기술적 범위에 속한다.

(1)

광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와,

소정의 신호를 출력하는 신호 출력부와,

상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와,

상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자.

(2)

소정의 조건을 만족시킨 경우에 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는 제어를 행하는 제어부를 구비하는, 상기 (1)에 기재된 촬상 소자.

(3)

상기 제어부는, 소정의 주기로 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 상기 (2)에 기재된 촬상 소자.

(4)

상기 제어부는, 소정의 온도 변화의 검출에 따라 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 상기 (2) 또는 (3)에 기재된 촬상 소자.

(5)

상기 제어부는, 소정의 전압 변화의 검출에 따라 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 상기 (2) 또는 (3)에 기재된 촬상 소자.

(6)

상기 신호 출력부는, 임의의 전압값의 신호를 출력하는, 상기 (1) 내지 (5) 중 어느 하나에 기재된 촬상 소자.

(7)

상기 신호 출력부는, 적어도 2개의 전압값의 신호를 전환하여 출력하는, 상기 (1) 내지 (5) 중 어느 하나에 기재된 촬상 소자.

(8)

상기 AD 변환 처리부는, 상기 화소 신호 및 상기 화소 신호와 역방향으로 선형으로 변화되는 참조 신호를 가산한 신호에 의한 제1 전압과, 기준이 되는 제2 전압을 비교한 결과에 기초하여 상기 화소 신호를 디지털 신호로 변환하는, 상기 (1) 내지 (7) 중 어느 하나에 기재된 촬상 소자.

(9)

상기 AD 변환 처리부는, 상기 제1 전압과 상기 제2 전압을 비교하고, 비교 결과를 나타내는 출력 신호를 출력하는 비교기를 구비하는, 상기 (8)에 기재된 촬상 소자.

(10)

상기 AD 변환 처리부로부터의 출력에 대한 신호 처리를 실행하는 신호 처리 회로를 더 구비하는, 상기 (9)에 기재된 촬상 소자.

(11)

상기 신호 처리 회로는, 상기 스위치부가 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하는 상태에 있어서, 복수의 상기 AD 변환 처리부로부터의 출력에 대해 광량과 디지털 값의 관계를 맞추기 위한 보정값을 산출하는 신호 처리를 실행하는, 상기 (10)에 기재된 촬상 소자.

(12)

상기 신호 처리 회로는, 상기 스위치부가 상기 화소 어레이로부터의 출력을 상기 AD 변환 처리부에 출력하는 상태에 있어서, 상기 보정값을 이용하여 상기 AD 변환 처리부로부터의 출력에 대한 보정 처리를 행하는, 상기 (11)에 기재된 촬상 소자.

(13)

상기 AD 변환 처리부는, 적어도 하나의 비교기를 갖고, 상기 비교기는 제1 차동 트랜지스터와 제2 차동 트랜지스터를 구비하는, 상기 (1) 내지 (12) 중 어느 하나에 기재된 촬상 소자.

(14)

상기 제1 차동 트랜지스터는 참조 신호가 입력되고, 상기 제2 차동 트랜지스터는 상기 스위치부를 통해 상기 신호 출력부로부터의 출력, 또는 상기 화소 신호에 기초한 출력이 선택적으로 입력되는, 상기 (13)에 기재된 촬상 소자.

(15)

상기 제1 차동 트랜지스터는 참조 전압에 접속되고, 상기 제2 차동 트랜지스터는 제1 용량 및 제2 용량에 접속되어 있는, 상기 (13) 또는 (14)에 기재된 촬상 소자.

(16)

상기 제1 용량은 참조 신호가 입력되고, 상기 제2 용량은 스위치를 통해 상기 화소 신호에 기초한 출력, 또는 상기 신호 출력부로부터의 출력이 선택적으로 입력되는, 상기 (15)에 기재된 촬상 소자.

(17)

상기 참조 전압은, 그라운드 전압인, 상기 (16)에 기재된 촬상 소자.

(18)

소정의 신호를 출력하는 신호 출력부와,

상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자에 있어서,

소정의 조건을 만족시킨 경우에 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는 제어를 행하는, 촬상 소자의 제어 방법.

(19)

촬상 소자와,

상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,

상기 촬상 소자는,

소정의 신호를 출력하는 신호 출력부와,

상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는 전자기기.

100: CMOS 이미지 센서
109: 화소 구동선
110: 수직 신호선
121: 비교기
122: 카운터
123: 래치
150: 화소
151: 포토 다이오드
152: 전송 트랜지스터
154: 증폭 트랜지스터
155: 선택 트랜지스터
156: 리셋 트랜지스터
157: 정전류원
171: 스위치부
172: 커패시터 어레이
173: 비교기
174: SAR 로직 회로
200: 비교기
201: 차동 앰프

Claims

광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와,
미리 정해진 신호를 출력하는 신호 출력부와,
상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와,
상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자.
제1항에 있어서,
미리 정해진 조건을 만족시킨 경우에 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는 제어를 행하는 제어부를 구비하는, 촬상 소자.
제2항에 있어서,
상기 제어부는, 미리 정해진 주기로 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 촬상 소자.
제2항에 있어서,
상기 제어부는, 미리 정해진 온도 변화의 검출에 따라 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 촬상 소자.
제2항에 있어서,
상기 제어부는, 미리 정해진 전압 변화의 검출에 따라 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는, 촬상 소자.
제1항에 있어서,
상기 신호 출력부는, 임의의 전압값의 신호를 출력하는, 촬상 소자.
제1항에 있어서,
상기 신호 출력부는, 적어도 2개의 전압값의 신호를 전환하여 출력하는, 촬상 소자.
제1항에 있어서,
상기 AD 변환 처리부는, 상기 화소 신호 및 상기 화소 신호와 역방향으로 선형으로 변화되는 참조 신호를 가산한 신호에 의한 제1 전압과, 기준이 되는 제2 전압을 비교한 결과에 기초하여 상기 화소 신호를 디지털 신호로 변환하는, 촬상 소자.
제8항에 있어서,
상기 AD 변환 처리부는, 상기 제1 전압과 상기 제2 전압을 비교하고, 비교 결과를 나타내는 출력 신호를 출력하는 비교기를 구비하는, 촬상 소자.
제9항에 있어서,
상기 AD 변환 처리부로부터의 출력에 대한 신호 처리를 실행하는 신호 처리 회로를 더 구비하는, 촬상 소자.
제10항에 있어서,
상기 신호 처리 회로는, 상기 스위치부가 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하는 상태에 있어서, 복수의 상기 AD 변환 처리부로부터의 출력에 대해 광량과 디지털값의 관계를 맞추기 위한 보정값을 산출하는 신호 처리를 실행하는, 촬상 소자.
제11항에 있어서,
상기 신호 처리 회로는, 상기 스위치부가 상기 화소 어레이로부터의 출력을 상기 AD 변환 처리부에 출력하는 상태에 있어서, 상기 보정값을 이용하여 상기 AD 변환 처리부로부터의 출력에 대한 보정 처리를 행하는, 촬상 소자.
제1항에 있어서,
상기 AD 변환 처리부는, 적어도 하나의 비교기를 갖고, 상기 비교기는 제1 차동 트랜지스터와 제2 차동 트랜지스터를 구비하는, 촬상 소자.
제13항에 있어서,
상기 제1 차동 트랜지스터는 참조 신호가 입력되고, 상기 제2 차동 트랜지스터는 상기 스위치부를 통해 상기 신호 출력부로부터의 출력, 또는 상기 화소 신호에 기초한 출력이 선택적으로 입력되는, 촬상 소자.
제13항에 있어서,
상기 제1 차동 트랜지스터는 참조 전압에 접속되고, 상기 제2 차동 트랜지스터는 제1 용량 및 제2 용량에 접속되어 있는, 촬상 소자.
제15항에 있어서,
상기 제1 용량은 참조 신호가 입력되고, 상기 제2 용량은 스위치를 통해 상기 화소 신호에 기초한 출력, 또는 상기 신호 출력부로부터의 출력이 선택적으로 입력되는, 촬상 소자.
제16항에 있어서,
상기 참조 전압은, 그라운드 전압인, 촬상 소자.
광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와,
미리 정해진 신호를 출력하는 신호 출력부와,
상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와,
상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 촬상 소자에 있어서,
미리 정해진 조건을 만족시킨 경우에 상기 신호 출력부로부터의 출력을 상기 AD 변환 처리부에 출력하도록 상기 스위치부를 전환하는 제어를 행하는, 촬상 소자의 제어 방법.
촬상 소자와,
상기 촬상 소자로부터 출력되는 신호를 처리하는 처리부를 구비하고,
상기 촬상 소자는,
광전 변환에 의해 화소 신호를 출력하는 화소를 복수 갖는 화소 어레이와,
미리 정해진 신호를 출력하는 신호 출력부와,
상기 신호 출력부로부터의 출력 또는 상기 화소 신호에 기초한 출력 중 어느 하나를 전환하여 출력하는 스위치부와,
상기 스위치부로부터의 출력을 이용하여 AD 변환을 실행하는 AD 변환 처리부를 구비하는, 전자기기.