CN112204952A - 成像元件、成像元件的控制方法和电子设备 - Google Patents

成像元件、成像元件的控制方法和电子设备 Download PDF

Info

Publication number
CN112204952A
CN112204952A CN201980035192.0A CN201980035192A CN112204952A CN 112204952 A CN112204952 A CN 112204952A CN 201980035192 A CN201980035192 A CN 201980035192A CN 112204952 A CN112204952 A CN 112204952A
Authority
CN
China
Prior art keywords
output
signal
section
imaging element
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980035192.0A
Other languages
English (en)
Inventor
长城尚人
横川峰志
北原淳
立泽之康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to CN202211278738.5A priority Critical patent/CN115665575B/zh
Publication of CN112204952A publication Critical patent/CN112204952A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1028—Calibration at two points of the transfer characteristic, i.e. by adjusting two reference values, e.g. offset and gain error
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Studio Devices (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明提供一种能够生成噪声降低的图像的成像元件。本发明提供一种成像元件，包括：信号输出部，所述信号输出部构造成输出预定信号；开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或来自像素阵列的输出，所述像素阵列构造成通过光电转换输出像素信号；和信号处理部，所述信号处理部构造成使用来自所述开关部的输出执行信号处理。

Description

成像元件、成像元件的控制方法和电子设备
技术领域
本公开涉及一种成像元件、成像元件的控制方法和电子设备。
背景技术
常规的CMOS图像传感器通过比较器将模拟像素信号与具有线性下降的斜坡波形的参照信号进行比较，并将参照信号下降到像素信号以下所需的时间计数，以对像素信号进行AD(模拟-数字)转换(例如，参见专利文献1)。
[引用文献列表]
[专利文献]
[专利文献1]日本特开No.JP 2009-124513A号公报
发明内容
技术问题
CMOS图像传感器的比较器等中使用的模拟电路的变化导致固定的模式噪声现象。特别地，当为了减小CMOS图像传感器的功耗而降低比较器的电源电压时，更可能发生垂直条纹噪声。
因此，本公开提出了一种能够生成噪声降低的图像的新颖、改进的成像元件、成像元件的控制方法和电子设备。
解决问题的方案
根据本公开，提供了一种成像元件。所述成像元件包括：像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；信号输出部，所述信号输出部构造成输出预定信号；开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
此外，根据本公开，提供一种用于控制成像元件的成像元件控制方法。所述成像元件包括：像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；信号输出部，所述信号输出部构造成输出预定信号；开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。所述方法包括：执行用于切换所述开关部的控制，从而当满足预定条件时，将来自所述信号输出部的输出输出到所述AD转换处理部。
此外，根据本公开，提供了一种电子设备，包括：成像元件；和处理部，所述处理部构造成处理从所述成像元件输出的信号，其中，所述成像元件包括：像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；信号输出部，所述信号输出部构造成输出预定信号；开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
发明的有益效果
如上所述，本公开可以提供能够生成噪声降低的图像的新颖、改进的成像元件、成像元件的控制方法和电子设备。
注意，本公开的效果不必限于上述效果。除了上述效果以外或代替上述效果，本公开可以实现本说明书中所述的任何效果或者可以从本说明书中把握的其他效果。
附图说明
图1是示出根据本公开实施方案的CMOS图像传感器的构成例的说明图。
图2A是示出像素部中包括的像素的构成例的电路图。
图2B是示出列读出电路的构成例的说明图。
图3A是示出图1的比较器的构成例的电路图。
图3B是示出图3A的比较器的操作点的图。
图4是说明比较器的操作的时序图。
图5是示出比较器的构成例的电路图。
图6是示出根据本公开实施方案的信号处理电路的功能构成例的说明图。
图7A是示出根据实施方案的CMOS图像传感器的操作例的流程图。
图7B是示出根据实施方案的CMOS图像传感器的操作例的流程图。
图8是示出信号处理电路的校正处理的示例的说明图。
图9是示出根据实施方案的CMOS图像传感器的操作按时间顺序的说明图。
图10是示出启动时的校正处理和每V校正处理的图像例的说明图。
图11是示出比较器的构成例的电路图。
图12是示出比较器的构成例的电路图。
图13是示出列读出电路中包括的SAR ADC的构成例的说明图。
图14是示出列读出电路中包括的SAR ADC的构成例的说明图。
图15是示出根据实施方案的CMOS图像传感器的构成例的说明图。
图16是示出根据本公开的技术可适用的层叠型固态成像装置的构成例的概要的图。
图17是示出层叠型固态成像装置的第一构成例的断面图。
图18是示出层叠型固态成像装置的第二构成例的断面图。
图19是示出层叠型固态成像装置的第三构成例的断面图。
图20是示出根据本公开的技术可适用的层叠型固态成像装置的另一构成例的断面图。
图21是示出电子设备的构成例的说明图。
具体实施方式
在下文中，将参照附图详细说明本公开的优选实施方案。注意，在本说明书和附图中，具有基本相同的功能构成的元件由相同的附图标记表示，从而省略了重复的说明。
注意，将按照以下顺序进行说明。
1.本公开的实施方案
1.1CMOS图像传感器的构成例
1.2CMOS图像传感器的操作例
2.层叠型固态成像装置的构成例
3.总结
<1.本公开的实施方案>
[1.1.CMOS图像传感器的构成例]
首先，将说明根据本公开实施方案的CMOS图像传感器的构成例。图1是示出根据本公开实施方案的CMOS图像传感器的构成例的说明图。在下文中，将参照图1说明根据本公开实施方案的CMOS图像传感器的构成例。
如图1所示，根据本公开实施方案的CMOS图像传感器100包括像素部101、垂直扫描电路102、列读出电路103、信号源104、开关部105、基准电压生成部106、信号处理电路107和事件控制部108。
像素部101包括以矩阵状排列的单位像素(在下文中，简称为像素)，每个单位像素包括将入射光光电转换为与入射光量对应量的电荷的光电转换元件。下面将参照图2A说明单位像素的具体的电路构成。此外，像素部101包括对于矩阵状的像素阵列针对每行在图的左右方向(像素行的像素排列方向/水平方向)上延伸的像素驱动线109以及针对每列在图的上下方向(像素列的像素排列方向/垂直方向)上延伸的垂直信号线110。每条像素驱动线109的一端连接到垂直扫描电路102的与各行相对应的输出端。注意，尽管针对每个像素行示出了一条像素驱动线109，但是可以针对每个像素行设置两条以上的像素驱动线109。
垂直扫描电路102包括移位寄存器和地址记录器。尽管在本实施方案中未示出具体的构成，但是垂直扫描电路102还包括读出扫描系统和扫出扫描系统。
读出扫描系统从将要读出信号的单位像素中以行为单位按顺序执行选择性扫描。另一方面，扫出扫描系统对通过读出扫描系统执行读出扫描的读出行执行扫出扫描，以在读出扫描之前以快门速度的时间扫出(复位)来自读出行中的单位像素的光电转换元件的不必要的电荷。所谓的电子快门操作是通过扫出扫描系统扫出(复位)不必要的电荷来执行的。这里，电子快门操作是指排出光电转换元件的光电荷并开始新的曝光(开始光电荷的累积)的操作。通过读出扫描系统的读出操作读出的信号对应于紧接在前的读出操作或紧接在前的电子快门操作之后的入射光量。此外，从紧接在前的读出操作的读出时刻或紧接在前的电子快门操作的扫出时刻到当前读出操作的读出时刻的期间对应于单位像素中的光电荷的累积时间(曝光时间)。
从通过垂直扫描电路102选择性地扫描的像素行中的各单位像素输出的像素信号VSL经由各对应列的垂直信号线110供给到列读出电路103。
列读出电路103包括比较器、计数器和锁存器。像素部101的每列或每多列设置有一个比较器、一个计数器和一个锁存器，以构成ADC。即，在列读出电路103中，像素部101的每列或每多列设置有一个ADC。下面将说明比较器的具体的构成例。此外，预定的基准电压施加到列读出电路103的比较器。将参照图2B说明列读出电路103的构成例。
信号源104是本公开的信号输出部的示例，并且通过开关部105将信号供给到列读出电路103。当CMOS图像传感器100执行用于校正列读出电路103的特性的处理(在下文中，简称为校正处理)时，来自信号源104的信号被供给到列读出电路103。信号源104可以构造为输出任意电压的信号，并且可以包括多个信号源，其中每个信号源输出预定电压的信号。
开关部105执行将来自像素部101的信号或将来自信号源104的信号供给到列读出电路103的切换操作。更具体地，在成像时，开关部105建立将来自像素部101的信号供给到列读出电路103的连接，并且在校正处理时，建立将来自信号源104的信号供给到列读出电路103的连接。开关部105的切换可以由事件控制部108来控制。开关部105包括针对每个垂直信号线110设置的开关元件。每个开关元件的切换由事件控制部108来控制。
信号处理电路107对数字像素信号执行预定的信号处理，以生成二维图像数据。例如，信号处理电路107执行垂直线缺陷或点缺陷的校正或信号的箝位，并且执行诸如并行-串行转换、压缩、编码、求和、平均和间歇操作等数字信号处理。信号处理电路107将生成的图像数据输出至后段的装置。
在本实施方案中，信号处理电路107执行用于校正列读出电路103的模拟特性的校正处理。信号处理电路107可以通过执行校正处理来减小由列读出电路103的模拟特性引起的噪声。
事件控制部108检测预定事件的发生，并根据该检测来控制垂直扫描电路102、开关部105和信号处理电路107的操作。因此，事件控制部108是本公开的控制部的示例。例如，在预定在检测到预定的温度变化后执行校正处理的情况下，当通过温度传感器(未示出)检测到预定的温度变化时，事件控制部108切换开关部105以将信号源104连接到列读出电路103，以执行校正处理。此外，例如，在预定在检测到CMOS图像传感器100内部的预定的电压变化后执行校正处理的情况下，当检测到预定的电压变化时，事件控制部108切换开关部105以将信号源104连接到列读出电路103，以执行校正处理。
垂直扫描电路102、列读出电路103、信号源104、开关部105、基准电压生成部106和信号处理电路107的驱动可以根据来自定时控制电路(未示出)的定时信号来控制。
<像素的构成例>
图2A是示出像素部101中包括的像素150的构成例的电路图。
例如，像素150包括作为光电转换元件的光电二极管151，并且包括作为光电二极管151的有源元件的四个晶体管：传输晶体管152；放大晶体管154；选择晶体管155；复位晶体管156。
光电二极管151将入射光光电转换为与入射光量对应量的电荷(在本实施方案中为电子)。
传输晶体管152连接在光电二极管151与浮动扩散部(FD)153之间。当传输晶体管152通过从垂直扫描电路102供给的驱动信号TX导通时，传输晶体管152将光电二极管151上累积的电荷传输到FD 153。
放大晶体管154的栅极连接到FD 153。放大晶体管154经由选择晶体管155连接到垂直信号线110，以与像素部101的外部的恒电流源157构成源极跟随器。当选择晶体管155通过从垂直扫描电路102供给的驱动信号SEL导通时，放大晶体管154放大FD 153的电位，并且将指示与放大后的电位相对应的电压的像素信号输出到垂直信号线110。于是，从各像素150输出的像素信号经由垂直信号线110被供给到列读出电路103的各比较器。
复位晶体管156连接在电源VDD和FD 153之间。当复位晶体管156通过从垂直扫描电路102供给的驱动信号RST导通时，FD 153的电位被复位为电源VDD的电位。
<列读出电路的构成例>
图2B是示出列读出电路103的构成例的说明图。列读出电路103包括比较器200、计数器300和开关310。
比较器200是比较来自垂直信号线110的输出信号和来自信号源104的斜坡信号的电路。来自信号源104的斜坡信号根据来自PLL(未示出)的时钟脉冲具有其值随时间变化且具有恒定斜率的波形。比较器200在来自垂直信号线110的输出信号和来自信号源104的斜坡信号之间的高/低关系的反转时刻输出用于断开开关310的信号。
计数器300是根据来自PLL的时钟脉冲向上计数的电路。计数器300向上计数直到开关310断开，以停止来自PLL的时钟脉冲的供给。换句话说，计数器300向上计数直到来自垂直信号线110的输出信号和来自信号源104的斜坡信号之间的高/低关系的反转时刻。因此，计数器300的值对应于来自垂直信号线110的输出信号的数字值。
<比较器的构成例>
图3A是示出了图1的比较器121适用的比较器200的构成例的电路图。
比较器200包括差分放大器201、输出放大器221、电容器C11～C13、C42、开关SW11和开关SW12。差分放大器201包括PMOS晶体管PT11、PMOS晶体管PT12和NMOS晶体管NT11～NT13。
PMOS晶体管PT11的源极和PMOS晶体管PT12的源极连接到电源VDD1。PMOS晶体管PT11的漏极连接到PMOS晶体管PT11的栅极和NMOS晶体管NT11的漏极。PMOS晶体管PT12的漏极连接到NMOS晶体管NT12的漏极和输出信号OUT1的输出端子T15。NMOS晶体管NT11的源极连接到NMOS晶体管NT12的源极和NMOS晶体管NT13的漏极。NMOS晶体管NT13的源极连接到接地GND1。
PMOS晶体管PT11和PMOS晶体管PT12构成电流镜像电路。此外，NMOS晶体管NT11～NT13构成差分比较部。更具体地，NMOS晶体管NT13通过经由输入端子T14从外部输入的偏置电压VG作为电流源来操作，并且NMOS晶体管NT11和NMOS晶体管NT12作为差分晶体管来操作。
电容器C11连接在像素信号VSL的输入端子T11或能够输出任意电压的信号源104与NMOS晶体管NT11的栅极之间，并且用作针对像素信号VSL的输入电容。
电容器C12连接在参照信号RAMP的输入端子T12与NMOS晶体管NT11的栅极之间，并且用作针对参照信号RAMP的输入电容。
开关SW11连接在NMOS晶体管NT11的漏极和栅极之间，并且根据经由输入端子T13输入的驱动信号AZSW1而导通或断开。
开关SW12连接在NMOS晶体管NT12的漏极和栅极之间，并且根据经由输入端子T13输入的驱动信号AZSW1而导通或断开。
电容器C13连接在NMOS晶体管NT12的栅极和接地GND1之间。
注意，在下文中，电容器C11、电容器C12和开关SW11之间的连接点被为节点HiZ。此外，在下文中，NMOS晶体管NT12的栅极、电容器C13和开关SW12之间的连接点称为节点VSH。
输出放大器221用作缓冲器，其缓冲差分放大器201的输出信号OUT1以将适当电平的输出信号OUT1输出到后段的电路。更具体地，输出放大器221以预定增益放大差分放大器201的输出信号OUT1，并且从输出端子T42输出由此获得的输出信号OUT2。
输出放大器221包括PMOS晶体管PT41、NMOS晶体管NT41、电容器C41和开关SW41。
PMOS晶体管PT41的源极连接到电源VDD1，其栅极连接到差分放大器201的输出，并且其漏极连接到NMOS晶体管NT41的漏极和输出端子T42。NMOS晶体管NT41的源极连接到接地GND1，并且其栅极经由电容器C41连接到接地GND1。开关SW41连接在NMOS晶体管NT41的漏极和栅极之间，并且根据从定时控制电路经由输入端子T41输入的驱动信号AZSW2而导通或断开。
电容器C42连接在电源VDD1和PMOS晶体管PT12的漏极(差分放大器201的输出)之间。电容器C42去除差分放大器201的输出信号OUT1的高频分量。
<比较器的操作>
接下来，将参照图4的时序图说明比较器200的操作。图4示出驱动信号AZSW1、驱动信号AZSW2、参照信号RAMP、像素信号VSL、节点VSH、节点HiZ、输出信号OUT1和输出信号OUT2的时序图。
在时刻t1，驱动信号AZSW1设定为高电平。此外，开关SW11和开关SW12导通，使得NMOS晶体管NT11的漏极和栅极连接，并且NMOS晶体管NT12的漏极和栅极连接。此外，参照信号RAMP设定为预定的复位电平。此外，将要成为读出对象的像素150的FD 153被复位，并且像素信号VSL设定为复位电平。
因此，开始差分放大器201的自动归零操作。即，NMOS晶体管NT11的漏极和栅极以及NMOS晶体管NT12的漏极和栅极收敛为预定的相同电压(在下文中，称为基准电压)。因此，节点HiZ的电压和节点VSH的电压设定为基准电压。
此外，驱动信号AZSW2设定为高电平。此外，开关SW41导通，使得PMOS晶体管PT41的漏极和栅极连接。
因此，开始输出放大器221的自动归零操作。即，电容器C41的电压等于PMOS晶体管PT41的漏极电压，并且电荷累积在电容器C41上。
在时刻t2，驱动信号AZSW2设定为低电平。此外，开关SW41断开，从而完成输出放大器221的自动归零操作。注意，在开关SW41断开之后，电容器C41的电压保持并且施加到NMOS晶体管NT41的栅极。因此，NMOS晶体管NT41用作流过的电流基本上等于当开关SW41导通时流过的电流的电流源。
接下来，在时刻t3，驱动信号AZSW1设定为低电平，并且开关SW11和开关SW12断开。因此，完成了差分放大器201的自动归零操作。由于像素信号VSL和参照信号RAMP保持不变，因此节点HiZ的电压保持在基准电压。此外，通过累积在电容器C13上的电荷，节点VSH的电压保持在基准电压。
在时刻t4，参照信号RAMP的电压从复位电平下降预定值。因此，节点HiZ的电压下降并且落到节点VSH的电压(基准电压)以下，并且差分放大器201的输出信号OUT1变为低电平。
在时刻t5，参照信号RAMP开始线性增加。随之，节点HiZ的电压也线性增加。此外，计数器122开始计数。
然后，当节点HiZ的电压超过节点VSH的电压(基准电压)时，差分放大器201的输出信号OUT1反转为高电平。此外，当输出信号OUT1反转为高电平时，在该点的计数器122的计数值作为P相(复位电平)的像素信号VSL的值由锁存器123保持。
在时刻t6，参照信号RAMP的电压设定为复位电压。此外，像素150的传输晶体管152导通，使得在曝光期间累积在光电二极管151上的电荷传输到FD 153，并且像素信号VSL设定为信号电平。因此，节点HiZ的电压下降与信号电平相对应的值并且落到节点VSH的电压(基准电压)以下，并且差分放大器201的输出信号OUT1反转为低电平。
在时刻t7，与在时刻t4类似，参照信号RAMP的电压从复位电平下降预定值。因此，节点HiZ的电压进一步下降。
在时刻t8，与在时刻t5类似，参照信号RAMP开始线性增加。随之，节点HiZ的电压也线性增加。此外，计数器122开始计数。
然后，当节点HiZ的电压超过节点VSH的电压(基准电压)时，差分放大器201的输出信号OUT1反转为高电平。此外，当输出信号OUT1反转为高电平的时点的计数器122的计数值作为D相(信号电平)的像素信号VSL的值由锁存器123保持。此外，锁存器123获取在D相的像素信号VSL与时刻t5和时刻t6之间读出的P相的像素信号VSL之间的差分，以执行CDS。以这种方式，执行像素信号VSL的AD转换。
此外，当差分放大器201的输出信号OUT1变为高电平时，输出放大器221的PMOS晶体管PT41断开，并且输出信号OUT2变为低电平。另一方面，当差分放大器201的输出信号OUT1变为低电平时，输出放大器221的PMOS晶体管PT41导通，并且输出信号OUT2变为高电平。即，输出放大器221以差分放大器201的输出信号OUT1的反转电平来输出输出信号OUT2。
然后，在时刻t9之后，重复执行与从时刻t1到时刻t8相同的操作。
因此，可以通过下降电源VDD1的电压来降低列读出电路103的功耗，从而降低CMOS图像传感器100的功耗。
图5的上图示出比较器的构成例。
在图5的比较器中，具有线性下降的斜坡波形的参照信号RAMP经由电容器C21输入到差分放大器201的一个输入(NMOS晶体管NT11的栅极)。像素信号VSL经由电容器C22输入到差分放大器201的另一个输入(NMOS晶体管NT12的栅极)。
此外，如图5的下图所示，将参照信号RAMP与像素信号VSL进行比较，并且比较结果作为输出信号OUT输出。此时，输出信号OUT反转时的差分放大器201的输入电压(参照信号RAMP的电压和像素信号VSL的电压)根据像素信号VSL的电压而变化。因此，例如，当用于驱动比较器的电源VDD的电压下降时，输出信号OUT反转时的差分放大器201的输入电压可能超过比较器的输入动态范围，这可能会使得不能获得足够的AD转换的线性度。
另一方面，在比较器200中，如上所述，经由输入电容将像素信号VSL与参照信号RAMP相加而获得的信号的电压(节点HiZ的电压)和节点VSH的电压(基准电压)之间的比较结果作为输出信号OUT1输出。图3B是示出图3A所示的电路的效果的说明图。在图3A所示的比较器200中，在输出信号OUT1反转时的差分放大器201的输入电压(节点HiZ的电压和节点VSH的电压)没有变化，而是保持恒定，如图3B所示。
此外，在CMOS图像传感器100中，参照信号RAMP在与图5的比较器的参照信号RAMP相反的方向上变化，并且在像素信号VSL相反的方向上线性变化。这里，在与像素信号VSL相反的方向上变化表示在与其中像素信号VSL随着信号分量变大而变化的方向相反的方向上变化。例如，在该示例中，像素信号VSL随着信号分量变大而在负方向上变化，另一方面，参照信号RAMP在与之相反的正方向上变化。因此，节点HiZ的电压(差分放大器201的输入电压)是与像素信号VSL和图5的参照信号RAMP之间的差分相对应的电压，并且其幅度小。
由于在输出信号OUT1反转时的差分放大器201的输入电压是恒定的，并且以这种方式输入电压的幅度较小，因此可以缩窄差分放大器201的输入动态范围。
因此，可以将用于驱动比较器200的电源VDD1的电压降低到低于图5的比较器的电压。因此，可以减少列读出电路103的功耗，从而减少CMOS图像传感器100的功耗。
另一方面，在CMOS图像传感器的比较器等中使用的模拟电路中的变化导致固定的模式噪声现象。特别地，当减小比较器的电源电压以减小CMOS图像传感器的功耗时，更可能发生垂直条纹噪声。
因此，根据本实施方案的CMOS图像传感器100通过信号处理电路107执行用于校正列读出电路103的模拟特性的校正处理。根据本实施方案的CMOS图像传感器100能够通过执行信号处理电路107的校正处理而生成具有由列读出电路103的模拟特性引起的噪声降低的图像。
具体地，在校正处理时，开关部105切换为将来自信号源104的信号供给到每个比较器200。在信号源104作为如图3A所示的DAC的情况下，将任意电压下设定的信号供给到每个比较器200。同样地，在图5所示的比较器中，在校正处理时，开关部105切换为将来自信号源104的信号供给到每个比较器。以这种方式操作开关部105，使得根据本实施方案的CMOS图像传感器100能够校正列读出电路103的模拟特性。
图6是示出根据本公开实施方案的信号处理电路107的功能构成例的说明图。在下文中，将参照图6说明根据本公开实施方案的信号处理电路107的功能构成例。
如图6所示，根据本公开实施方案的信号处理电路107包括增益误差测量部131、校正值计算部132、存储部133和校正部134。
在校正处理时，增益误差测量部131对于列读出电路103中包括的每个ADC的输出测量增益的误差。由于在模拟电路的特性上的变化，各个ADC的输出之间的偏移和增益不同。因此，增益误差测量部131测量在各个ADC的输出之间不同的偏移和增益的变化。即，当来自信号源104的信号通过列读出电路103转换为数字信号时，增益误差测量部131测量偏移和增益的变化。
基于由增益误差测量部131测量的增益的误差，校正值计算部132计算用于校正增益的误差的校正值。下面将说明具体的校正值计算示例。存储部133存储由校正值计算部132计算出的校正值。校正部134使用在成像时存储在存储部133中的校正值来校正从列读出电路103输出的信号。
具有这种构成的信号处理电路107可以减少由列读出电路103的模拟特性引起的噪声。因此，根据本公开实施方案的CMOS图像传感器100可以通过执行信号处理电路107的校正处理而生成具有由列读出电路103的模拟特性引起的噪声降低的图像。
根据本公开实施方案的CMOS图像传感器100可以响应于预定事件的发生的检测由信号处理电路107执行校正处理。因此，信号处理电路107可以在执行校正处理的时点保持关于CMOS图像传感器100的诸如电压值和温度值等操作环境的信息。
[1.2.CMOS图像传感器的操作例]
接下来，将说明根据本公开实施方案的CMOS图像传感器100的操作例。图7A和图7B是示出根据本公开实施方案的CMOS图像传感器100的操作例的流程图。
当导通电源时，CMOS图像传感器100执行预定的初始设定(步骤S101)，并且进入待机状态(步骤S102)。当执行校正处理时，CMOS图像传感器100首先执行校正设定(步骤S103)。例如，校正设定可以是从信号源104输出的信号的电压的设定或在信号源104包括多个信号源的情况下将要使用的信号源的选择。
在执行校正设定之后，CMOS图像传感器100通过列读出电路103执行从信号源104输出的校正用数据的AD转换(步骤S104)。然后，CMOS图像传感器100通过校正值计算部132使用从列读出电路103输出的数字信号执行增益校正系数的计算(步骤S105)。在步骤S105中，校正值计算部132可以计算用于偏移校正的偏移校正系数。然后，CMOS图像传感器100将计算出的校正系数存储在存储部133中(步骤S106)。在将校正系数存储在存储部133中之后，CMOS图像传感器100判断是否已经执行了成像(如下所述)时的校正再执行的判定(步骤S107)。当未执行校正再执行的判定时(步骤S107，否)，CMOS图像传感器100进入待机状态(步骤S108)。在该待机状态下，开关部105执行切换，以将来自像素部101的输出输出到列读出电路103。另一方面，当已经执行了校正再执行的判定时(步骤S107，是)，CMOS图像传感器100不处于待机状态，而是进入接着的处理。
这里，将说明由信号处理电路107进行的校正处理的示例。图8是示出由信号处理电路107进行的校正处理的示例的说明图。图8示出当校正四个ADC的输出时由信号处理电路107进行的校正处理。
如图8的左上图所示，由于在模拟电路的特性上的变化，因此相对于光量的数字值的变化在所有ADC之间是不一样的。相对于光量的数字值的变化在所有ADC之间是不一样的这一事实导致垂直条纹噪声。
因此，信号处理电路107执行校正处理，以使相对于光量的数字值在所有ADC之间的变化是一样的。例如，如图8的右上图所示，当光量为零时，信号处理电路107首先使所有ADC的输出具有相同的数字值(相同的偏移值)。然后，如在图8的左下图所示，信号处理电路107对所有ADC的输出执行增益的校正，即，用于使所有ADC的输出具有相同斜率的处理。此时的斜率可以是ADC中的特定一个的输出的斜率，或者可以是所有ADC的输出的斜率的平均值。
通过增益的校正，使所有ADC的特性，即，相对于光量的数字值的变化彼此一致。然而，另一方面，饱和点，即，数字值停止增长处的光量值彼此不一致。在这种状态下，发生所谓的饱和伪色。因此，如图8的右下图所示，信号处理电路107执行用于使饱和点在所有ADC的输出上彼此一致的处理。通过上述一系列处理，信号处理电路107可以使所有ADC的特性彼此一致。
注意，上述方法仅是信号处理电路107的操作的示例。信号处理电路107可以执行用于使图8的最左图中所示的各ADC的特性与如图8的最右图所示的彼此一致的各种处理。此外，尽管图8的图示出光量和数字值之间的关系，但是本公开不限于该示例。例如，信号处理电路107可以基于在像素部101中基于光量生成的信号的电压值和数字值之间的关系，执行使各ADC的特性彼此一致的处理。
CMOS图像传感器100首先判断在成像时是否应当再执行校正处理(步骤S109)。例如，用于判断是否应该再执行校正处理的标准可以是电压值已经改变为预定值以上、温度已经改变为预定值以上、在先前的校正处理之后经过了预定时间或者从外部供给了指示校正的信号。
当判断应该再执行校正处理时(步骤S109，是)，CMOS图像传感器100返回到上述步骤S103的校正设定处理，以再执行校正处理。在成像时的校正处理的再执行中，CMOS图像传感器100可以返回到成像而无需待机。另一方面，当判断不应当再执行校正处理时(步骤S109，否)，CMOS图像传感器100通过列读出电路103读出来自像素部101的输出(步骤S110)，对读出的数据执行信号处理，并且通过信号处理电路107使用由校正处理而获得的系数来执行数字校正处理(步骤S111)。
然后，CMOS图像传感器100判断成像处理是否已经完成(步骤S112)。当成像处理还未完成时(步骤S112，否)，CMOS图像传感器100返回到在步骤S109中是否应当再执行校正处理的判断。另一方面，当成像处理已经完成时(步骤S112，是)，CMOS图像传感器100再次转换到待机模式(步骤S113)。此外，当操作应该完成时，CMOS图像传感器100执行预定的完成设定(步骤S114)，并且断开电源。
接下来，将说明基于事件的发生而由CMOS图像传感器100进行的校正处理的执行示例。图9是示出根据本公开实施方案的CMOS图像传感器100的操作按时间顺序的说明图。当CMOS图像传感器100作为事件启动时，CMOS图像传感器100在垂直同步信号Vsync的输出时刻执行启动时的校正处理。启动时的校正处理可以比启动后的校正处理(如下所述)执行更长的时间。
例如，在启动CMOS图像传感器100之后，当CMOS图像传感器100内部的电压已经改变了预定值以上时，CMOS图像传感器100在垂直同步信号Vsync的输出时刻执行与电压变化相对应的校正处理。此外，例如，当CMOS图像传感器100内部的温度已经改变了预定值以上时，CMOS图像传感器100在垂直同步信号Vsync的输出时刻执行与温度变化相对应的校正处理。此时的校正可以称为“每V校正”，并且与启动时的校正区分开。每V校正的执行时间可以比启动时的校正的执行时间更短，并且例如，可以是在一帧内完成每V校正的执行时间。
此外，图9示出其中每预定数量的帧执行每V校正的示例以及其中当温度已经改变了预定值以上时执行每V校正的示例。
图10是示出启动时的校正处理和每V校正处理的示例的说明图。作为启动时的校正处理，CMOS图像传感器100以一组高电压值(校正图像1)和低电压值(校正图像2)多次执行校正。另一方面，由于假定在成像处理期间执行每V校正处理，因此作为每V校正处理，CMOS图像传感器100以一组高电压值(校正图像1)和低电压值(校正图像2)仅执行一次校正。具体地，CMOS图像传感器100在一帧内的空白区域中执行校正。通过以这种方式执行每V校正处理，CMOS图像传感器100可以针对随后的帧图像生成噪声降低的图像。
图3A示出其中设置有作为信号源104的能够输出任意电压的DAC的示例。然而，本公开不限于该示例。信号源104可以包括输出预定电压的信号的多个电压源。图11是示出启动时的校正处理和每V校正处理的示例的说明图。图11示出其中设置有作为信号源104的输出预定电压的信号的两个电压源的示例。在校正处理时，开关部105切换为将从各电压源输出的信号输出到比较器200。从至少两个电压源供给到比较器200的信号，可以掌握光量与数字值之间的关系的斜率，如图8所示。因此，信号处理电路107可以基于在校正处理时从比较器200输出的数字信号来校正比较器200的模拟特性的变化。
类似地，包括输出预定电压的信号的多个电压源的信号源104可以连接到图5所示的比较器。图12是示出比较器的构成例的说明图。图12示出其中输出预定电压的信号的两个电压源设置为信号源104的示例。
本实施方案的CMOS图像传感器100可以使用逐次逼近型寄存器(SAR：successiveapproximation register)ADC作为列读出电路103中包括的ADC。同样在列读出电路103中使用SAR ADC的情况下，本实施方案的CMOS图像传感器100可以校正比较器的模拟特性的变化。
图13是示出列读出电路103中包括的SAR ADC的构成例的说明图。图13示出其中设置有能够输出任意电压的DAC作为信号源104的示例。此外，SAR ADC被用作图13示出的ADC。图13所示的ADC包括开关部171、电容器阵列172、比较器173和SAR逻辑电路174。
图14是示出列读出电路103中包括的SAR ADC的构成例的说明图。图14示出其中设置有输出预定电压的信号的两个电压源作为信号源104的示例。此外，SAR ADC用作图14所示的ADC，并且其构成与图13所示的构成相似。毋庸置疑的是，列读出电路103中包括的SARADC的构成不限于图13和图14所示的构成。
根据本实施方案的CMOS图像传感器100可以具有从像素部101中不是以列为单位而是以面积为单位地读出由像素部101光电转换的数据的构成。图15是示出根据本公开实施方案的CMOS图像传感器100的构成例的说明图。图15示出具有设置有以组为单位读出数据的读出电路103的构成的CMOS图像传感器100的构成例，其中每个组包括像素部101中的多个相邻像素。在图15所示的构成中，来自包括多个像素的像素组的信号从像素部101输出到读出电路103，并且读出电路103以像素组为单位从像素部101读出信号或从信号源104读出信号，并且将读出信号输出到信号处理电路107。作为示例，图15示出读出电路103，其包括：读出来自像素组A1的信号的读出电路A1，读出来自像素组A2的信号的读出电路A2，读出来自像素组B1的信号的读出电路B1，以及读出来自像素组B2的信号的读出电路B2。同样，这种构成能够通过切换开关部105将来自像素部101的输出或来自信号源104的输出供给到列读出电路103。
<2.层叠型固态成像装置的构成例>
图16是示出根据本公开的技术可适用的层叠型固态成像装置的构成例的概要的图。
图16的A示出非层叠型固态成像装置的示意性构成例。如图16的A所示，固态成像装置23010包括一个裸片(半导体基板)23011。其中像素以阵列状排列的像素区域23012、驱动像素并执行其他各种控制操作的控制电路23013以及用于执行信号处理的逻辑电路23014安装在裸片23011上。
图16的B和C示出层叠型固态成像装置的示意性构成例。如图16的B和C所示，固态成像装置23020包括层叠在一起并且彼此电气连接以构成一个半导体芯片的两个裸片：传感器裸片23021；以及逻辑裸片23024。
在图16的B中，像素区域23012和控制电路23013安装在传感器裸片23021上，并且包括执行信号处理的信号处理电路的逻辑电路23014安装在逻辑裸片23024上。
在图16的C中，像素区域23012安装在传感器裸片23021上，并且控制电路23013和逻辑电路23014安装在逻辑裸片23024上。
图17是示出层叠型固态成像装置23020的第一构成例的断面图。
在传感器裸片23021上形成有构成用作像素区域23012的像素的光电二极管(PD)、浮动扩散部(FD)、Tr(MOS FET)以及用作控制电路23013的Tr。此外，在传感器裸片23021上形成有包括多层(在该示例中，为三层配线23110)的配线层23101。注意，控制电路23013(Tr)可以不形成在传感器裸片23021上，而形成在逻辑芯片23024上。
构成逻辑电路23014的Tr形成在逻辑裸片23024上。此外，包括多层的配线层23161(在该示例中，为三层配线23170)形成在逻辑裸片23024上。此外，包括形成在内壁面上的绝缘膜23172的连接孔23171形成在逻辑裸片23024上。连接到配线23170等的连接导体23173埋入在连接孔23171的内部。
传感器裸片23021和逻辑裸片23024用彼此面对的配线层23101和23161贴合在一起，以构成传感器裸片23021和逻辑裸片23024层叠在一起的层叠型固态成像装置23020。诸如保护膜等膜23191形成在传感器裸片23021和逻辑裸片23024的贴合面上。
传感器裸片23021包括从传感器裸片23021的背面侧(光进入PD的一侧，上侧)贯通传感器芯片23021并到达逻辑裸片23024的配线23170的最上层的连接孔23111。此外，传感器裸片23021包括从传感器裸片23021的背面侧到配线23110的第一层且形成在连接孔23111附近的连接孔23121。绝缘膜23112形成在连接孔23111的内壁面上，并且绝缘膜23122形成在连接孔23121的内壁面上。此外，连接导体23113和23123分别埋入在连接孔23111和23121的内部。连接导体23113和连接导体23123在传感器裸片23021的背面侧彼此电气连接。因此，传感器裸片23021和逻辑裸片23024经由配线层23101、连接孔23121、连接孔23111和配线层23161彼此电气连接。
图18是示出层叠型固态成像装置23020的第二构成例的断面图。
在固态成像装置23020的第二构成例中，传感器裸片23021(配线层23101[配线23110])和逻辑裸片23024(配线层23161[配线23170])通过形成在传感器裸片23021上的一个连接孔23211彼此电气连接。
即，在图18中，连接孔23211从传感器裸片23021的背面侧贯通传感器裸片23021，并且到达逻辑裸片23024的配线23170的最上层和传感器裸片23021的配线23110的最上层。绝缘膜23212形成在连接孔23211的内壁面上，并且连接导体23213埋入在连接孔23211的内部。在上述图17中，传感器裸片23021和逻辑裸片23024通过两个连接孔23111和23121彼此电气连接。另一方面，在图18中，传感器裸片23021和逻辑裸片23024通过一个连接孔23211彼此电气连接。
图19是示出层叠型固态成像装置23020的第三构成例的断面图。
在图19的固态成像装置23020中，诸如保护膜等膜23191未形成在传感器裸片23021和逻辑裸片23024的贴合面上，这与其中诸如保护膜等膜23191形成在传感器裸片23021和逻辑裸片23024的贴合面上的图17的情况不同。
图19的固态成像装置23020可以构造为使得：将传感器裸片23021和逻辑裸片23024层叠在一起，以使配线23110和配线23170彼此直接接触，并且在施加预定负荷的同时进行加热而直接接合配线23110和配线23170。
图20是示出根据本公开的技术可适用的层叠型固态成像装置的另一构成例的断面图。
在图20中，固态成像装置23401具有三层层叠结构，其中三个裸片：传感器裸片23411；逻辑裸片23412；以及存储器裸片23413层叠在一起。
例如，存储器裸片23413包括存储在逻辑裸片23412中执行的信号处理临时所需的数据的存储电路。
尽管逻辑裸片23412和存储器裸片23413以此顺序层叠在图20中的传感器裸片23411下方，但是逻辑裸片23412和存储器裸片23413也可以以相反的顺序层叠，即，存储器裸片23413和逻辑裸片23412可以以此顺序层叠在传感器裸片23411下方。
注意，在图20中，用作像素的光电转换部的PD和像素Tr的源极/漏极区域形成在传感器裸片23411上。
栅极电极经由栅极绝缘膜形成在PD的周围。栅极电极和成对的源极/漏极区域形成像素Tr 23421和像素Tr 23422。
与PD相邻的像素Tr 23421是传输Tr，并且像素Tr 23421的成对的源极/漏极区域中的一个是FD。
此外，层间绝缘膜形成在传感器裸片23411上，并且连接孔形成在层间绝缘膜上。连接到像素Tr 23421和像素Tr 23422的连接导体23431形成在连接孔中。
此外，包括连接到各连接导体23431的多层配线23432的配线层23433形成在传感器裸片23411上。
此外，用作外部连接用电极的铝焊盘23434形成在传感器裸片23411的配线层23433的最下层。即，在传感器裸片23411中，铝焊盘23434形成在比配线23432更靠近与逻辑裸片23412贴合的贴合面23440的位置。铝焊盘23434用作用于输入来自外部的信号或向外部输出信号的配线的一端。
此外，传感器裸片23411包括用于与逻辑裸片23412电气连接的触点23441。触点23441连接到逻辑裸片23412的触点23451，并且还连接到传感器裸片23411的铝焊盘23442。
此外，传感器裸片23411包括形成为从传感器裸片23411的背面侧(上侧)到铝焊盘23442的焊盘孔23443。
根据本公开的技术可适用于如上所述的固态成像装置。
例如，根据本公开实施方案的CMOS图像传感器100可以制造为如图16的B和C所示的层叠型固态成像装置。在这种情况下，例如，传感器裸片23021可以设置有像素部101，并且逻辑裸片23024可以设置有垂直扫描电路102、列读出电路103、信号源104、开关部105、基准电压生成部106、信号处理电路107和事件控制部108。
例如，根据本公开的技术可以适用于包括在数码相机、数字静态相机、移动电话、平板电脑或个人电脑中的成像元件。此外，根据本公开的技术可以实现为安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动装置、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。适用于如上所述设备的根据本公开的技术可以减少成像装置的功耗，并且可以生成由列读出电路的模拟特性引起的噪声降低的图像。
图21是示出根据本公开的实施方案适用的CMOS图像传感器100的电子设备500的构成例的说明图。
例如，电子设备500是诸如数字静态相机或摄像机等成像装置或诸如智能电话或平板电脑等便携式终端设备。
在图21中，电子设备500包括透镜501、成像元件502、DSP电路503、帧存储器504、显示部505、记录部506、操作部507和电源部508。此外，在电子设备500中，DSP电路503、帧存储器504、显示部505、记录部506、操作部507和电源部508经由总线509彼此连接。
图1的CMOS图像传感器100可以适用于成像元件502。
DSP电路503是处理从成像元件502供给的信号的信号处理电路。DSP电路503输出通过处理来自成像元件502的信号而获得的图像数据。帧存储器504以帧为单位临时保持由DSP电路503处理的图像数据。
例如，显示部505包括诸如液晶面板或有机电致发光(EL)面板等面板显示器，并且显示由成像元件502获取的运动图像或静止图像。记录部506将由成像元件502获取的运动图像或静止图像的图像数据记录在诸如半导体存储器或硬盘等记录介质中。
操作部507根据用户的操作输出针对电子设备500中包括的各种功能的操作指令。电源部508适当地将作为DSP电路503、帧存储器504、显示部505、记录部506和操作部507的操作电源的各种电源供给这些供电对象。
<3.总结>
如上所述，本公开的实施方案可以提供能够生成由列读出电路的模拟特性引起的噪声降低的图像的CMOS图像传感器100。
上文已经参照附图详细说明了本公开的优选实施方案。然而，本公开的技术范围不限于上述示例。显而易见的是，本公开领域的技术人员可以在权利要求中所述的技术思想的范围内设想各种修改或修正，并且应该理解的是，这些修改和修正也当然属于本公开的技术范围。
此外，本说明书中所述的效果不是限制性的效果，而仅仅是说明性或示例性的效果。换句话说，除了上述效果之外或代替上述效果，根据本公开的技术还可以实现根据本说明书的说明对于本领域技术人员显而易见的其他效果。
注意，下述构成也属于本公开的技术范围。
(1)一种成像元件，包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
(2)根据(1)所述的成像元件，还包括控制部，所述控制部构造成执行用于切换所述开关部的控制，从而当满足预定条件时，将来自所述信号输出部的输出输出到所述AD转换处理部。
(3)根据(2)所述的成像元件，其中，所述控制部切换所述开关部，从而以预定周期将来自所述信号输出部的输出输出到所述AD转换处理部。
(4)根据(2)或(3)所述的成像元件，其中，所述控制部响应于预定温度变化的检测而切换所述开关部，从而将来自所述信号输出部的输出输出到所述AD转换处理部。
(5)根据(2)或(3)所述的成像元件，其中，所述控制部响应于预定的电压变化的检测而切换所述开关部，从而将来自所述信号输出部的输出输出到所述AD转换处理部。
(6)根据(1)～(5)中任一项所述的成像元件，其中，所述信号输出部输出任意的电压值的信号。
(7)根据(1)～(5)中任一项所述的成像元件，其中，所述信号输出部以切换的方式输出至少两个电压值的信号。
(8)根据(1)～(7)中任一项所述的成像元件，其中，基于对应于通过将所述像素信号和在所述像素信号的反方向上线性变化的参照信号相加而获得的信号的第一电压和用作基准的第二电压之间的比较结果，所述AD转换处理部将所述像素信号转换为数字信号。
(9)根据(8)所述的成像元件，其中，所述AD转换处理部包括比较器，所述比较器构造成执行第一电压和第二电压之间的比较，并且输出指示比较结果的输出信号。
(10)根据(9)所述的成像元件，还包括信号处理电路，所述信号处理电路构造成对来自所述AD转换处理部的输出执行信号处理。
(11)根据(10)所述的成像元件，其中，在所述开关部将来自所述信号输出部的输出输出到所述AD转换处理部的状态下，所述信号处理电路执行用于计算校正值的信号处理，所述校正值使光量和数字值之间的关系在来自多个AD转换处理部的输出之间一致。
(12)根据(11)所述的成像元件，其中，在所述开关部将来自所述像素阵列的输出输出到所述AD转换处理部的状态下，所述信号处理电路使用所述校正值对来自所述AD转换处理部的输出进行校正处理。
(13)根据(1)～(12)中任一项所述的成像元件，其中，所述AD转换处理部包括至少一个比较器，并且所述比较器包括第一差分晶体管和第二差分晶体管。
(14)根据(13)所述的成像元件，其中，参照信号被输入到第一差分晶体管，并且来自所述信号输出部的输出或基于所述像素信号的输出经由所述开关部选择性地输入到第二差分晶体管。
(15)根据(13)或(14)所述的成像元件，其中，第一差分晶体管连接到基准电压，并且第二差分晶体管连接到第一电容和第二电容。
(16)根据(15)所述的成像元件，其中，参照信号被输入到第一电容，并且基于所述像素信号的输出或者来自所述信号输出部的输出通过切换选择性地输入到第二电容。
(17)根据(16)所述的成像元件，其中，所述基准电压是接地电压。
(18)一种用于控制成像元件的成像元件控制方法，所述成像元件包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换，所述方法包括：
执行用于切换所述开关部的控制，从而当满足预定条件时，将来自所述信号输出部的输出输出到所述AD转换处理部。
(19)一种电子设备，包括：
成像元件；和
处理部，所述处理部构造成处理从所述成像元件输出的信号，其中，
所述成像元件包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
附图标记列表
100 CMOS图像传感器
109 像素驱动线
110 垂直信号线
121 比较器
122 计数器
123 锁存器
150 像素
151 光电二极管
152 传输晶体管
154 放大晶体管
155 选择晶体管
156 复位晶体管
157 恒电流源
171 开关部
172 电容器阵列
173 比较器
174 SAR逻辑电路
200 比较器
201 差分放大器

Claims (19)

1.一种成像元件，包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
2.根据权利要求1所述的成像元件，还包括控制部，所述控制部构造成执行用于切换所述开关部的控制，从而当满足预定条件时，将来自所述信号输出部的输出输出到所述AD转换处理部。
3.根据权利要求2所述的成像元件，其中，所述控制部切换所述开关部，从而以预定周期将来自所述信号输出部的输出输出到所述AD转换处理部。
4.根据权利要求2所述的成像元件，其中，所述控制部响应于预定温度变化的检测而切换所述开关部，从而将来自所述信号输出部的输出输出到所述AD转换处理部。
5.根据权利要求2所述的成像元件，其中，所述控制部响应于预定的电压变化的检测而切换所述开关部，从而将来自所述信号输出部的输出输出到所述AD转换处理部。
6.根据权利要求1所述的成像元件，其中，所述信号输出部输出任意的电压值的信号。
7.根据权利要求1所述的成像元件，其中，所述信号输出部以切换的方式输出至少两个电压值的信号。
8.根据权利要求1所述的成像元件，其中，基于对应于通过将所述像素信号和在所述像素信号的反方向上线性变化的参照信号相加而获得的信号的第一电压和用作基准的第二电压之间的比较结果，所述AD转换处理部将所述像素信号转换为数字信号。
9.根据权利要求8所述的成像元件，其中，所述AD转换处理部包括比较器，所述比较器构造成执行第一电压和第二电压之间的比较，并且输出指示比较结果的输出信号。
10.根据权利要求9所述的成像元件，还包括信号处理电路，所述信号处理电路构造成对来自所述AD转换处理部的输出执行信号处理。
11.根据权利要求10所述的成像元件，其中，在所述开关部将来自所述信号输出部的输出输出到所述AD转换处理部的状态下，所述信号处理电路执行用于计算校正值的信号处理，所述校正值使光量和数字值之间的关系在来自多个AD转换处理部的输出之间一致。
12.根据权利要求11所述的成像元件，其中，在所述开关部将来自所述像素阵列的输出输出到所述AD转换处理部的状态下，所述信号处理电路使用所述校正值对来自所述AD转换处理部的输出进行校正处理。
13.根据权利要求1所述的成像元件，其中，所述AD转换处理部包括至少一个比较器，并且所述比较器包括第一差分晶体管和第二差分晶体管。
14.根据权利要求13所述的成像元件，其中，参照信号被输入到第一差分晶体管，并且来自所述信号输出部的输出或基于所述像素信号的输出经由所述开关部选择性地输入到第二差分晶体管。
15.根据权利要求13所述的成像元件，其中，第一差分晶体管连接到基准电压，并且第二差分晶体管连接到第一电容和第二电容。
16.根据权利要求15所述的成像元件，其中，参照信号被输入到第一电容，并且基于所述像素信号的输出或者来自所述信号输出部的输出通过切换选择性地输入到第二电容。
17.根据权利要求16所述的成像元件，其中，所述基准电压是接地电压。
18.一种用于控制成像元件的成像元件控制方法，所述成像元件包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换，所述方法包括：
执行用于切换所述开关部的控制，从而当满足预定条件时，将来自所述信号输出部的输出输出到所述AD转换处理部。
19.一种电子设备，包括：
成像元件；和
处理部，所述处理部构造成处理从所述成像元件输出的信号，其中，
所述成像元件包括：
像素阵列，所述像素阵列包括多个像素，每个像素构造成通过光电转换输出像素信号；
信号输出部，所述信号输出部构造成输出预定信号；
开关部，所述开关部构造成以切换的方式输出来自所述信号输出部的输出或基于所述像素信号的输出；和
AD转换处理部，所述AD转换处理部构造成使用来自所述开关部的输出来执行AD转换。
CN201980035192.0A 2018-06-08 2019-03-27 成像元件、成像元件的控制方法和电子设备 Pending CN112204952A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211278738.5A CN115665575B (zh) 2018-06-08 2019-03-27 成像装置和电子设备

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-110276 2018-06-08
JP2018110276A JP2021153210A (ja) 2018-06-08 2018-06-08 撮像素子、撮像素子の制御方法、及び、電子機器
PCT/JP2019/013323 WO2019235033A1 (ja) 2018-06-08 2019-03-27 撮像素子、撮像素子の制御方法、及び、電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202211278738.5A Division CN115665575B (zh) 2018-06-08 2019-03-27 成像装置和电子设备

Publications (1)

Publication Number Publication Date
CN112204952A true CN112204952A (zh) 2021-01-08

Family

ID=68769341

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201980035192.0A Pending CN112204952A (zh) 2018-06-08 2019-03-27 成像元件、成像元件的控制方法和电子设备
CN202211278738.5A Active CN115665575B (zh) 2018-06-08 2019-03-27 成像装置和电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211278738.5A Active CN115665575B (zh) 2018-06-08 2019-03-27 成像装置和电子设备

Country Status (7)

Country Link
US (1) US20210218925A1 (zh)
JP (1) JP2021153210A (zh)
KR (2) KR20240110991A (zh)
CN (2) CN112204952A (zh)
DE (1) DE112019002905T5 (zh)
TW (2) TW202418812A (zh)
WO (1) WO2019235033A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116086621A (zh) * 2023-03-31 2023-05-09 杭州海康微影传感科技有限公司 一种红外读出电路及红外读出电路的控制方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021121060A (ja) * 2020-01-30 2021-08-19 キヤノン株式会社 半導体装置、システム、および機器
JP2021197648A (ja) * 2020-06-16 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
KR20220085619A (ko) 2020-12-15 2022-06-22 삼성전자주식회사 비전 센서 및 이의 동작 방법
US11683609B2 (en) 2021-07-22 2023-06-20 Samsung Electronics Co., Ltd. Amplifier circuit for enabling power efficient and faster pixel settling in image sensors
WO2023181663A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 比較器、増幅器及び固体撮像装置
CN118614076A (zh) * 2022-04-12 2024-09-06 华为技术有限公司 比较器和比较电压的方法
WO2024202331A1 (ja) * 2023-03-24 2024-10-03 ソニーセミコンダクタソリューションズ株式会社 撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109612A (ja) * 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03205921A (ja) * 1990-01-08 1991-09-09 Hitachi Denshi Ltd デジタイザ回路
KR100517548B1 (ko) * 2002-07-30 2005-09-28 삼성전자주식회사 씨모오스 영상 소자를 위한 아날로그-디지털 변환기
US6903670B1 (en) * 2002-10-04 2005-06-07 Smal Camera Technologies Circuit and method for cancellation of column pattern noise in CMOS imagers
JP4247995B2 (ja) * 2005-02-03 2009-04-02 富士通マイクロエレクトロニクス株式会社 固体撮像素子のデータ読出回路、撮像装置および固体撮像素子のデータ読出方法
JP2009124514A (ja) * 2007-11-15 2009-06-04 Sony Corp 固体撮像素子、およびカメラシステム
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
JP4569647B2 (ja) * 2008-03-18 2010-10-27 ソニー株式会社 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
US8164657B2 (en) * 2008-06-27 2012-04-24 AltaSens, Inc Pixel or column fixed pattern noise mitigation using partial or full frame correction with uniform frame rates
US8823850B2 (en) * 2010-12-30 2014-09-02 Hynix Semiconductor Inc. Image processing system with on-chip test mode for column ADCs
JP2012151664A (ja) * 2011-01-19 2012-08-09 Toshiba Corp 固体撮像装置
JP2013090305A (ja) * 2011-10-21 2013-05-13 Sony Corp 比較器、ａｄ変換器、固体撮像装置、およびカメラシステム
JP6019714B2 (ja) * 2012-04-27 2016-11-02 ソニー株式会社 信号処理装置および方法、撮像装置、並びに、固体撮像素子
TWI694726B (zh) * 2013-02-27 2020-05-21 日商新力股份有限公司 攝像元件
JP2015008348A (ja) * 2013-06-24 2015-01-15 株式会社東芝 固体撮像装置
US9432004B2 (en) * 2014-04-17 2016-08-30 Stmicroelectronics, Inc. Automatic gain and offset compensation for an electronic circuit
WO2017082093A1 (ja) * 2015-11-13 2017-05-18 ソニー株式会社 撮像素子、撮像素子の駆動方法、及び、電子機器
KR20170119764A (ko) * 2016-04-19 2017-10-30 에스케이하이닉스 주식회사 비교 장치 및 그 동작 방법과 그를 이용한 씨모스 이미지 센서
KR102563926B1 (ko) * 2016-05-23 2023-08-04 삼성전자 주식회사 전압 정보와 온도 정보를 피드백할 수 있는 이미지 센서 칩과 이를 포함하는 이미지 처리 시스템
KR102431242B1 (ko) * 2017-11-29 2022-08-11 에스케이하이닉스 주식회사 Ｓａｒ 아날로그-디지털 변환 장치 및 그 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011109612A (ja) * 2009-11-20 2011-06-02 Sony Corp 固体撮像装置
WO2012144218A1 (ja) * 2011-04-22 2012-10-26 パナソニック株式会社 固体撮像装置および固体撮像装置の駆動方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116086621A (zh) * 2023-03-31 2023-05-09 杭州海康微影传感科技有限公司 一种红外读出电路及红外读出电路的控制方法

Also Published As

Publication number Publication date
KR20240110991A (ko) 2024-07-16
JP2021153210A (ja) 2021-09-30
WO2019235033A1 (ja) 2019-12-12
CN115665575A (zh) 2023-01-31
TW202418812A (zh) 2024-05-01
TWI827594B (zh) 2024-01-01
KR20210018247A (ko) 2021-02-17
US20210218925A1 (en) 2021-07-15
DE112019002905T5 (de) 2021-03-18
TW202002615A (zh) 2020-01-01
CN115665575B (zh) 2023-12-15
KR102708582B1 (ko) 2024-09-20

Similar Documents

Publication Publication Date Title
CN115665575B (zh) 成像装置和电子设备
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
US10868989B2 (en) Imaging device and electronic apparatus with upper and lower substrates
JP4529834B2 (ja) 固体撮像装置、固体撮像装置の駆動方法および撮像装置
CN107482027B (zh) 成像设备
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
TWI631854B (zh) Conversion device, imaging device, electronic device, conversion method
KR20080107295A (ko) Ａ/ｄ 변환 회로, ａ/ｄ 변환 회로의 제어 방법, 고체 촬상장치 및 촬상 장치
TW201119374A (en) Solid-state imaging device, method of driving the same, and electronic system including the device
JP2013051576A (ja) 撮像装置および撮像方法、並びに電子機器
CN109906605B (zh) 摄像装置和电子设备
US20240243154A1 (en) Imaging sensor and imaging device
WO2023276899A1 (ja) 撮像素子及び撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination